JP2019186338A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019186338A
JP2019186338A JP2018073956A JP2018073956A JP2019186338A JP 2019186338 A JP2019186338 A JP 2019186338A JP 2018073956 A JP2018073956 A JP 2018073956A JP 2018073956 A JP2018073956 A JP 2018073956A JP 2019186338 A JP2019186338 A JP 2019186338A
Authority
JP
Japan
Prior art keywords
mold
protrusion
semiconductor device
heat sink
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018073956A
Other languages
English (en)
Other versions
JP7059765B2 (ja
Inventor
竹中 正幸
Masayuki Takenaka
正幸 竹中
伸 早坂
Shin Hayasaka
伸 早坂
荒木 誠
Makoto Araki
誠 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018073956A priority Critical patent/JP7059765B2/ja
Publication of JP2019186338A publication Critical patent/JP2019186338A/ja
Application granted granted Critical
Publication of JP7059765B2 publication Critical patent/JP7059765B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】樹脂バリの発生が抑制される、いわゆるハーフモールド構造の半導体装置を実現する。【解決手段】一面10a、他面10bおよび側面10cを有するヒートシンク10と、一面10a上に半導体素子30と、リードフレーム40と、モールド樹脂60とを備え、他面10bの一部がモールド樹脂60から露出したハーフモールド構造の半導体装置において、他面10bに枠体状の突起部13を設けつつ、側面10cのうち他面10b側の領域に第2領域10cbを設ける。これにより、モールド樹脂60を成形する際に、側面10cのうち他面10b側におけるモールド樹脂材料の衝突エネルギーを緩和すると共に、突起部13とモールド金型との密着が高まる構造となり、他面10bのうち突起部13の内側の領域に樹脂バリが発生することが抑制される半導体装置となる。【選択図】図1

Description

本発明は、いわゆるハーフモールド構造の半導体装置に関する。
従来、この種の半導体装置は、放熱板と、放熱板の一面側に搭載される半導体素子と、リードフレームと、リードフレームと半導体素子とを電気的に接続するワイヤと、これらを覆うモールド樹脂とを備える。そして、放熱板のうち一面と反対側の他面は、モールド樹脂から露出している。
この種の半導体装置では、モールド樹脂を成形する際に、放熱板のうちモールド樹脂から露出させる他面(以下「露出面」という)とモールド樹脂成形に用いる金型との間にモールド樹脂の材料が入り込むことで、樹脂バリを生じることがある。樹脂バリが生じると、外観の悪化や樹脂バリが生じた部分ではんだが弾いてしまうことによる実装性の悪化などの問題が起きるため、樹脂バリを除去する余分な工程が必要となる。
この樹脂バリが生じることを抑制する方法としては、例えば特許文献1に記載のものが挙げられる。特許文献1に記載の発明は、露出面となる面に凸部を備える放熱板を用い、モールド樹脂成形用の金型内に放熱板を露出面の反対側から押圧する押圧ピンをセットしてモールド樹脂成形を行う。これにより、モールド樹脂成形において、凸部が金型を押圧させられて塑性変形することで金型と密着し、凸部と金型との隙間にモールド樹脂材料が進入することが抑制され、樹脂バリの発生が抑制される。
特開平11−150216号公報
上記の樹脂バリは、金型内に注入されたモールド樹脂材料が放熱板のうち一面と他面とを繋ぐ側面に向かって流れ込み、放熱板の他面と金型との隙間に入り込むことで生じる。つまり、他面における樹脂バリは、側面にかかるモールド樹脂材料の衝突エネルギーが大きいほど生じやすい。
特許文献1に記載の発明は、放熱板の側面が平坦であるため、側面のうち凸部が形成された他面側の部分におけるモールド樹脂材料による衝突エネルギーが大きく、凸部に対する同材料による衝突エネルギーが低減されにくい構造である。また、特許文献1に記載の発明は、凸部がモールド樹脂成形における押圧により凸部全体が折れ曲がるような塑性変形をする前提の構造とされており、折れ曲がり方によっては、樹脂バリが発生し得る。
本発明は、上記の点に鑑みてなされたものであり、ヒートシンクのうちモールド樹脂から露出する他面側における樹脂バリの発生が抑制される構造の半導体装置を提供することを目的とする。
上記目的を達成するため、請求項1に記載の半導体装置は、表裏の関係にある一面(10a)および他面(10b)と、一面と他面との間の面である側面(10c)と、を有するヒートシンク(10)と、一面上に接合材(20)を介して搭載された半導体素子(30)と、半導体素子と電気的に接続されたリードフレーム(40)と、ヒートシンク、半導体素子、リードフレームを覆うモールド樹脂(60)と、を備える。このような構成において、ヒートシンクは、他面に対する法線方向から見て、枠体状とされた突起部(13)が他面に形成されると共に、突起部の内側の領域の一部がモールド樹脂から露出しており、突起部は、上記の法線方向から見て、他面の外郭よりも内側に配置されており、一面と他面とを繋ぐ方向を厚み方向として、側面のうち他面側の一部の領域は、側面の残部よりも厚み方向における幅が狭い狭窄部(10cb)とされている。
これにより、ヒートシンクの側面のうち他面側が狭窄部とされ、モールド樹脂の形成工程において突起部に横からかかるモールド樹脂材料による衝突エネルギーが低減される構造となる。また、モールド樹脂の形成に用いる金型に突起部が押圧され、これらの隙間が塞がった状態となるため、他面のうち突起部の内側領域にモールド樹脂材料が進入することによる樹脂バリの発生が抑制される半導体装置となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
第1実施形態の半導体装置の断面構成を示す図であって、図3中のI-I間の断面を示す概略断面図である。 第1実施形態の半導体装置の断面構成を示すであって、図3中のII-II間の断面を示す概略断面図である。 第1実施形態の半導体装置を示す概略平面図である。 第1実施形態の半導体装置におけるヒートシンクを他面側から見た様子を示す概略平面図である。 従来の半導体装置でのモールド樹脂の形成工程におけるモールド樹脂材料の流れを示す模式図である。 図5Aに続く状態を示す図であって、モールド樹脂材料のヒートシンクへの衝突とそのエネルギーを示す模式図である。 第1実施形態の半導体装置でのモールド樹脂の形成工程におけるモールド樹脂材料の流れを示す模式図である。 図5Cに続く状態を示す図であって、モールド樹脂材料のヒートシンクへの衝突とそのエネルギーを示す模式図である。 突起部が形成されていないヒートシンクが用いられた従来の半導体装置を他の部材に搭載する際におけるはんだボールの発生を示す概略断面図である。 第1実施形態の半導体装置を他の部材に搭載する様子を示す概略断面図である。 第2実施形態の半導体装置を構成するヒートシンクの突起部の断面形状を示す概略断面図である。 第2実施形態の半導体装置にかかるヒートシンクの突起部がモールド金型に当接する一例を示す模式図である。 第2実施形態の半導体装置にかかるヒートシンクであって、他の形状とされた突起部がモールド金型に当接する一例を示す模式図である。 第2実施形態の半導体装置にかかるヒートシンクであって、他の形状とされた突起部がモールド金型に当接する一例を示す模式図である。 第2実施形態の半導体装置にかかるヒートシンクであって、他の形状とされた突起部がモールド金型に当接する一例を示す模式図である。 第3実施形態の半導体装置の断面構成を示す概略断面図である。 第3実施形態の半導体装置におけるヒートシンクを他面側から見た様子を示す概略平面図である。 他の実施形態の半導体装置の断面構成を示す概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均などである部分には、同一符号を付して説明を行う。
(第1実施形態)
第1実施形態の半導体装置について、図1〜図6を参照して述べる。本実施形態の半導体装置は、例えば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用され得る。
図1では、構成を分かり易くするため、別断面に配置されている後述するワイヤ50を破線で示している。図3では、後述するリードフレーム40のリード41の本数を減らし、デフォルメしたものを示すと共に、上面視したときのモールド樹脂60の外郭を二点鎖線で示している。図4では、後述する突起部13の配置を分かり易くするため、断面を示すものではないが、ハッチングを施している。
本実施形態の半導体装置は、図1に示すように、表裏の関係にある一面10aおよび他面10bを有するヒートシンク10と、接合材20と、半導体素子30と、リードフレーム40と、ワイヤ50と、モールド樹脂60とを有してなる。この半導体装置は、図1に示すように、ヒートシンク10のうち半導体素子30が搭載される一面10aの反対側の他面10bの一部がモールド樹脂60から露出しており、いわゆるハーフモールド構造とされている。
ヒートシンク10は、図1に示すように、一面10a、他面10b、および一面10aと他面10bとの間の面である側面10cを備える板状とされ、例えば銅系金属や鉄系金属などの金属材料などにより構成される。ヒートシンク10は、一面10a上に接合材20を介して半導体素子30が搭載されている。
ヒートシンク10は、図2に示すように、一面10aに支持部12が形成されている。ヒートシンク10は、図1に示すように、他面10bに突起部13が形成されている。ヒートシンク10の側面10cは、図1に示すように、本実施形態では、突起状の区画部11が形成されることで、一面10aの領域と他面10b側の領域との少なくとも2つの領域に区画されている。
以下、説明の簡略化のため、一面10aと他面10bとを繋ぐ方向を「厚み方向」と称する。また、図1に示すように、ヒートシンク10の側面10cのうち区画部11によりも一面10a側の領域を「第1領域10ca」と称し、区画部11によりも他面10b側の領域を「第2領域10cb」と称する。
ヒートシンク10は、図1に示すように、第2領域10cbの厚み方向の幅が第1領域10caよりも小さい形状とされている。つまり、第2領域10cbは、第1領域10caよりも厚み方向における幅が狭いことから、「狭窄部10cb」とも称され得る。第2領域10cbは、後述するモールド樹脂60の形成工程にて、モールド樹脂材料によって突起部13にかかる衝突エネルギーを緩和するために形成される。この詳細については、後述する。
区画部11は、側面10cを少なくとも狭窄部10cbを有するものとするために設けられるものであり、本実施形態では、図1に示すように、断面視にて三角形状とされている。区画部11は、すべての側面10cに形成されており、ヒートシンク10を囲む閉環形状とされている。言い換えると、閉環形状の区画部11により、同様の閉環形状の第2領域10cbが形成されているとも言える。区画部11は、側面10cを区画し、第2領域10cbを有するものとできればよく、その形状については、任意である。
支持部12は、図2に示すように、ヒートシンク10の一面10a側に形成される凸部であって、リードフレーム40のうち嵌合部42が嵌め込まれており、嵌合部42を支持するものである。具体的には、支持部12は、モールド樹脂60の形成工程にて、モールド樹脂60を形成するために用いる金型(以下「モールド金型」という)の型合わせの力が突起部13に伝達されるように嵌合部42を支持するものである。支持部12は、例えば図2に示すように、2本形成されるが、嵌合部42をかしめなどにより支持できればよく、その数や形状などについては適宜変更される。
突起部13は、例えば、図1に示すように、他面10bに対する法線方向(以下「他面法線方向」という)において突出しており、本実施形態では、断面視にて矩形形状とされている。突起部13は、図4に示すように、他面法線方向から見て、枠体状の突起とされると共に、他面10bの外郭から離れて内側の位置に配置されている。突起部13は、後述するモールド樹脂60の形成工程にて、モールド樹脂60を構成するモールド樹脂材料が、他面10bのうち突起部13に囲まれた領域(以下「突起部内側領域」という)に進入して樹脂バリが形成されることを抑制するものである。
具体的には、突起部13は、モールド樹脂60の形成工程において、後述するモールド金型に対して押圧され、この押圧により突起部13とモールド金型との隙間を塞ぐことで、突起部内側領域にモールド樹脂材料が進入することを抑制する役割を果たす。
なお、突起部13は、例えば、他面法線方向における高さが15μmとされ、他面法線方向に対して垂直な方向における幅が100μmとされるが、高さや幅については適宜変更されてもよい。また、突起部13は、他の部材へのはんだ接合に用いられる部分である突起内側領域が接合に支障のない程度の面積とされればよく、他面10bの外郭との距離については任意である。
接合材20は、ヒートシンク10に半導体素子30を搭載するために用いられるものであり、例えば、はんだや銀ペーストなどの導電性接着剤などよりなる。
半導体素子30は、主としてシリコンなどの半導体材料により構成され、例えばMOSトランジスタ、IGBT(絶縁ゲートバイポーラトランジスタ)などのパワー素子やダイオードなどであり、通常の半導体プロセスにより製造される。半導体素子30は、接合材20の反対側の面に図示しない電極が形成され、図1に示すように、ワイヤ50を介してリードフレーム40のうちリード41と電気的に接続される。
リードフレーム40は、例えば、銅系金属や鉄系金属などの金属材料によりなり、図3に示すように、複数のリード41および嵌合部42を備え、一面10aに対する法線方向から見て半導体素子30を取り囲むように配置される。リードフレーム40は、モールド樹脂60の形成までは、図示しないタイバーにより隣接する複数のリード41が連結されているが、モールド樹脂60の形成後にプレス打ち抜きなどによりタイバーが除去されることで、複数のリード41が分離した状態となる。
複数のリード41は、図1に示すように、一部がモールド樹脂60に封止されるインナーリードとされ、残部がモールド樹脂60から露出するアウターリードとされている。
嵌合部42は、例えば、図2に示すように、支持部12がはめ込まれる貫通孔42aが形成されており、支持部12が挿入されてかしめられることでヒートシンク10に固定されている。嵌合部42は、例えば、図2に示すように、上面視にて隣接する2本のリード41と接続されている。嵌合部42は、モールド樹脂60の成形前では、接続された2本のリード41を介して図示しないタイバーにより他のリード41と連結されており、モールド樹脂60の成形後にタイバーがプレス打ち抜きなどにより除去されることで他のリード41と分離される。
嵌合部42は、図2に示すように、半導体素子30の反対側の一端側がモールド樹脂60から露出した露出部42bとされている。露出部42bは、モールド樹脂60の形成工程においてモールド金型の型合わせの力がかかる部分である。嵌合部42は、露出部42bにモールド金型による力がかかることで、支持部12によって連結されたヒートシンク10に当該力を伝達する役割を果たす部分であり、いわばヒートシンク10を押圧する「押圧手段」と称され得る。
なお、嵌合部42は、図3に示すように、ワイヤ50が接続され、ワイヤ50を介して半導体素子30と電気的に接続されてもよく、この場合には、例えばグラウンドとしても用いられる。
ワイヤ50は、図1に示すように、半導体素子30とリード41とを電気的に接続するものであり、例えば金、銀、アルミニウムなどによりなる。ワイヤ50は、例えばワイヤボンディングなどにより半導体素子30およびリード41それぞれに接続される。
モールド樹脂60は、例えばエポキシ樹脂などの熱硬化性樹脂などによりなり、図1に示すように、ヒートシンク10の一部、半導体素子30、リードフレーム40の一部、およびワイヤ50を覆っている。
以上が、本実施形態の半導体装置の基本的な構成である。
次に、本実施形態の半導体装置の製造方法の一例について説明する。ただ、本実施形態の半導体装置は、支持部12、突起部13および第2領域10cbを備える、ヒートシンク10を用いる点以外の点については、公知の製造工程を採用できるため、ここでは簡単に説明する。
まず、支持部12、突起部13および第2領域10cbを備える、ヒートシンク10と、半導体素子30とを用意する。そして、ヒートシンク10の一面10a上にはんだなどの接合材20を介して半導体素子30を搭載する。
続けて、複数のリード41と嵌合部42とを有し、タイバーによりこれらが連結されたリードフレーム40を用意する。そして、ヒートシンク10の支持部12に、このリードフレーム40の嵌合部42を嵌め込んでかしめることにより、ヒートシンク10とリードフレーム40とを連結する。その後、半導体素子30と複数のリード41それぞれとをワイヤボンディングなどにより、ワイヤ50を介して電気的に接続し、モールド金型にセットするワークを形成する。
そして、モールド樹脂60を形成するためのキャビティを有し、例えば上型と下型とのよりなるモールド金型を用意する。このモールド金型は、例えば、上型と下型とによりリードフレーム40のうちタイバーを含む部分を挟持すると共に、上型と嵌合部42のうち露出部42bになる部分とが接触し、露出部42bになる部分に型合わせの力がかかる構成とされている。
その後、ワークをモールド金型にセットし、モールド樹脂材料をキャビティ内に注入し、加熱硬化することでモールド樹脂60を形成する。このとき、突起部13に型合わせの力が集中することで下型と密着し、突起部13と下型との隙間が塞がった状態となり、モールド樹脂材料が突起部13を越えて突起部内側領域に進入することが抑制される。その結果、ヒートシンク10のうち突起部内側領域の少なくとも一部がモールド樹脂から露出することとなる。
モールド樹脂60の形成後、モールド金型からワークを離型し、プレス打ち抜きなどによりタイバーを切断除去する。
以上のような製造方法により、本実施形態の半導体装置を製造することができる。なお、上記の製造方法は、あくまで一例であり、他の公知の製造工程が採用されてもよい。
次に、側面10cに形成される第2領域10cbの効果について、図5A〜図5Dを参照して説明する。
図5A〜図5Dでは、ヒートシンク10のうち突起部13と第2領域10cbとを含む一部、およびモールド金型100のうち当該一部に隣接する部分のみを示し、他の部分を省略している。また、図5B、図5Dでは、モールド樹脂材料60aによる衝突エネルギーを便宜的に白抜き矢印で示すと共に、衝突エネルギーの大小を白抜き矢印の大小で表現している。
まず、一面70aに突起部71が形成され、側面70bに第2領域10cbに相当する領域が形成されていないヒートシンク70を有する従来の半導体装置におけるモールド樹脂材料60aによる衝突エネルギーについて説明する。
従来の半導体装置では、モールド樹脂60の形成工程にて、図5Aに示すように、モールド金型100に突起部71が押圧された状態で側面70bからモールド樹脂材料60aが流れ込んでくる。このとき、図5Aに示すように、従来の半導体装置では、ヒートシンク70の側面70bが平坦であって、側面70bに向かってモールド樹脂材料60aが流れ込める間口幅L1が大きい状態である。
言い換えると、従来の半導体装置は、モールド樹脂60の形成工程において、側面70bに衝突するモールド樹脂材料60aの量が多い状態となる構造である。そして、図5Bに示すように、モールド樹脂材料60aが側面70bに衝突するが、上記のようにその衝突量が多いため、側面70bにかかる衝突エネルギーが大きい。
一方、図5Aに示すように、突起部71における間口幅L2、すなわちモールド金型100と一面70aとの隙間は、間口幅L1よりも小さいため、突起部71に衝突するモールド樹脂材料60aの量は少なくなる。
しかしながら、側面70bのうち一面70aに隣接する領域における衝突エネルギーが大きいため、モールド樹脂材料60aのうち突起部71に直線的に向かう流れの勢いが抑制しきれない状態で、突起部71にモールド樹脂材料60aが衝突する結果となる。そのため、突起部71にかかるモールド樹脂材料60aの衝突エネルギーが比較的大きく、モールド樹脂材料60aが突起部71を越えてその先まで進入し、樹脂バリが形成され得る。
これに対して、本実施形態の半導体装置では、図5Cに示すように、ヒートシンク10の側面10cの一部が厚み方向における幅が狭い第2領域10cbとされている。そのため、図5Cに示すように、側面10c全体、第2領域10cb、突起部13におけるそれぞれの間口幅をL3、L4、L5とすると、L3>L4>L5の状態となっている。
言い換えると、ヒートシンク10は、側面10c、第2領域10cb、突起部13に向かうにつれて、間口幅が段階的に狭くなる構成、すなわちモールド樹脂材料60aが流れ込む量が段階的に小さくなる構成とされている。そのため、図5Dに示すように、モールド樹脂材料60aによる衝突エネルギーも段階的に低減する構成となり、突起部13にかかるモールド樹脂材料60aの衝突エネルギーが従来に比べて相対的に低減する構造となる。そのため、モールド樹脂材料60aが突起部71を越えることが抑制され、樹脂バリの発生が抑制される。
本実施形態によれば、ヒートシンク10の側面10cのうち他面10b側の領域を第2領域10cbとされることで、突起部13におけるモールド樹脂材料60aの衝突エネルギーが低減される構造となる。また、枠体状の突起部13が他面10bに形成されることで、モールド樹脂60の成形時において、モールド金型の型合わせの圧力が突起部13にかかり、突起部13とモールド金型との密着が高まる構造となる。これらの作用により、他面10bのうち突起部13の内側領域にモールド樹脂材料が進入して樹脂バリが生じることが抑制される半導体装置となる。
また、本実施形態の半導体装置は、他の部材にはんだ接合される際に、溶融したはんだが接合部分から飛散することに起因して生じる、いわゆるはんだボールの発生を抑制する効果も期待される。
具体的には、図6Aに示すように、突起部13が形成されていないヒートシンク80を用いられた半導体装置を、ランド91を備える他の部材90にはんだ接合する場合について検討する。なお、他の部材90としては、例えば、ガラスエポキシ樹脂などによりなる基板の表面に銅などによる図示しない配線やランド91が形成された配線基板などが挙げられる。
例えば、図6Aに示すように、ヒートシンク80を備える半導体装置を他の部材90にはんだ接合する場合、ヒートシンク80の接合面がフラットであるため、ヒートシンク80の接合面とランド91との間からはんだがはみ出すことがある。このとき、はんだの一部が接合部分から分離してしまうと、図6Aに示すように、球状のはんだ、いわゆるはんだボール92が生じてしまい、意図しない部分での導通などの不具合原因となる。
なお、このようなはんだのはみ出しの要因としては、例えば、接合に用いるはんだの量が多かったり、アウターリードの寸法バラツキなどによってスタンドオフが小さくなることで接合面とランド91との隙間が狭くなったりする、などが挙げられる。
これに対して、本実施形態の半導体装置では、ヒートシンク10の他面10bに突起部13が形成されているため、他の部材90にはんだ接合する場合において、図6Bに示すように、突起部13がはんだのはみ出しを抑制する役割を果たす。そのため、上記したような要因によりはんだのはみ出しが起きやすい状況にあったとしても、突起部13によりはんだのはみ出しが抑制され、はんだボールが発生することが抑制されることとなる。このように、本実施形態の半導体装置は、他の部材90への搭載時において、はんだボールの発生が抑制される効果も期待される。
(第2実施形態)
第2実施形態の半導体装置について、図7A〜図7Eを参照して述べる。図7A〜図7Eでは、ヒートシンク10の突起部13を含む一部の領域を示し、他の部分については省略している。
本実施形態の半導体装置は、図7Aに示すように、断面視にて、突起部13が、先端部13aの幅が根元部13bの幅よりも小さい形状とされている点で上記第1実施形態と相違する。本実施形態では、この相違点について主に説明する。
突起部13は、本実施形態では、図7Aに示すように、先端部13aの幅が根元部13bの幅よりも小さい形状、すなわちモールド樹脂60の成形時において先端部13aにかかる圧力が上記第1実施形態よりも大きくなる形状とされている。これは、先端部13aにかかる圧力をより高めて、先端部13aとモールド金型とをより密着させ、モールド樹脂材料が突起部13を越えて突起部内側領域に進入して樹脂バリが発生することを防止するためである。
具体的には、突起部13は、モールド樹脂60の成形前においては先端部13aが尖った形状とされているが、モールド樹脂60の成形において先端部13aに圧力がかかることで塑性変形した結果、先端部13a側に面が形成された状態とされる。言い換えると、突起部13は、本実施形態では、部分的に塑性変形した形状、すなわち先端部13aのみが塑性変形した形状であるとも言える。つまり、先端部13aと異なる部分については塑性変形せずにモールド金型への押圧前の形状を維持し、突起部13とモールド金型との間に意図しない隙間が生じることを抑制しつつ、先端部13aが塑性変形して突起部13とモールド金型との隙間を塞いでいる。そのため、突起部内側領域へのモールド樹脂材料の進入を抑制し、樹脂バリの発生を防止できる。
突起部13は、例えば、図7Bに示すように、モールド樹脂成形前にて、先端部13aのうち突起部13の根元部13bの幅方向における中心部分が尖った形状とされている。ただ、突起部13は、モールド樹脂成形前にて先端部13aが尖った形状とされていればよく、図7Cに示すように、先端部13aのうち突起部内側領域側が尖っていてもよいし、図7Dに示すように、先端部13aのうち突起部内側領域の反対側が尖っていてもよい。また、突起部13は、図7Eに示すように、根元部13bから先端部13aに向かうにつれて、幅が狭くなる形状とされてもよい。
なお、先端部13aを尖った形状とすることで、突起部13の断面形状が矩形形状とされた場合よりも押圧される面積が狭くなって圧力が相対的に高くなるため、モールド金型への突起部13の当接が安定する効果も期待できる。また、突起部13は、突起部13全体が塑性変形すること、およびこれに起因する樹脂バリの発生を抑制するため、根元部13bにおける幅が所定よりも大きくされてもよい。突起部13は、上記の例に限られず、適宜形状が変更されてもよい。
本実施形態によれば、突起部13がモールド金型との当接が安定する形状とされることで、第1実施形態の効果に加えて、さらに樹脂バリの発生が抑制される半導体装置となる。
(第3実施形態)
第3実施形態の半導体装置について、図8、図9を参照して述べる。図8では、図1に相当する断面を示すと共に、別断面におけるワイヤ50を破線で示している。図9では、突起部13の配置を分かり易くするため、断面を示すものではないが、ハッチングを施している。
本実施形態の半導体装置は、図8に示すように、ヒートシンク10の他面10bのうち突起部内側領域であって、突起部13に隣接する領域(以下「突起部隣接領域」という)に溝部14が形成されている点で上記第1実施形態と相違する。本実施形態では、この相違点について主に説明する。
溝部14は、モールド樹脂60の成形時に突起部内側領域へモールド樹脂材料が進入したとしても、突起部隣接領域で当該モールド樹脂材料を受け止め、さらなる進入を防ぐために形成されるものである。溝部14は、例えば、図9に示すように、他面法線方向から見て、突起部隣接領域において突起部13に沿って延設されている。
溝部14は、例えば図8に示すように、断面視にてV字状の溝とされるが、モールド樹脂材料を貯めることができればよく、断面形状、深さ、幅や数などについては適宜変更されてもよい。また、溝部14は、図8に示すように、突起部13の幅方向において突起部13と隙間を隔てずに形成されてもよいし、突起部13と隙間を隔てて形成されてもよい。
本実施形態によれば、第1実施形態の効果に加えて、モールド樹脂材料が突起部内側領域に進入したとしても溝部14で留まる形状とされているため、樹脂バリが最小限で済み、他の部材への実装性に優れた半導体装置となる。
(他の実施形態)
なお、上記した各実施形態に示した半導体装置は、本発明の半導体装置の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(1)例えば、上記第3実施形態では、突起部内側領域に溝部14が形成された例について説明したが、他面10bのうち突起部13の外側領域、すなわち突起部外側領域にも溝部14と同様の溝が形成されてもよい。これにより、突起部外側領域においてもモールド樹脂材料を貯める溝が形成されることで、突起部内側領域へのモールド樹脂材料の進入が抑制され、より樹脂バリの発生が抑制される半導体装置となる。
(2)上記第1実施形態では、突起状の区画部11が形成されることで、側面10cのうち他面10b側の領域が狭窄部10cb(第2領域10cb)とされた例について説明した。しかしながら、狭窄部10cbを有する側面10cとされていればよく、例えば、図10に示すように、側面10cに段差を設けることで側面10cを区画し、狭窄部10cbが形成されてもよい。この場合、段差部分の断面形状などについては、任意である。
また、側面10cに図10に示す段差部を設ける場合において、区画部11がさらに形成されていてもよいし、さらに側面10cが段差もしくは区画部11により3つ以上の領域に区画されていてもよい。この場合、側面10cのうち最も他面10bに近い領域が狭窄部10cbとされていればよい。
(3)上記各第実施形態を適宜組み合わせた構造とされてもよく、例えば、第1実施形態と第3実施形態、または第2実施形態と第3実施形態と、を組み合わせた構造とされてもよい。
10 ヒートシンク
10cb 第2領域(狭窄部)
13 突起部
14 溝部
20 接合材
30 半導体素子
40 リードフレーム
50 ワイヤ
60 モールド樹脂

Claims (3)

  1. 表裏の関係にある一面(10a)および他面(10b)と、前記一面と前記他面との間の面である側面(10c)と、を有するヒートシンク(10)と、
    前記一面上に接合材(20)を介して搭載された半導体素子(30)と、
    前記半導体素子と電気的に接続されたリードフレーム(40)と、
    前記ヒートシンク、前記半導体素子、前記リードフレームを覆うモールド樹脂(60)と、を備え、
    前記ヒートシンクは、前記他面に対する法線方向から見て、枠体状とされた突起部(13)が前記他面に形成されると共に、前記突起部の内側の領域の少なくとも一部が前記モールド樹脂から露出しており、
    前記突起部は、前記法線方向から見て、前記他面の外郭よりも内側に配置されており、
    前記一面と前記他面とを繋ぐ方向を厚み方向として、
    前記側面は、少なくとも2つの領域に区画されると共に、前記側面のうち前記他面側の一部の領域は、前記側面の残部よりも前記厚み方向における幅が狭い狭窄部(10cb)とされている半導体装置。
  2. 前記突起部は、前記突起部の先端部(13a)の幅が根元部(13b)の幅よりも小さい形状とされている請求項1に記載の半導体装置。
  3. 前記ヒートシンクは、前記他面のうち前記突起部の内側の領域であって前記突起部に隣接する領域に、前記法線方向から見て前記突起部に沿って延設された溝部(14)が形成されている請求項1または2に記載の半導体装置。
JP2018073956A 2018-04-06 2018-04-06 半導体装置 Active JP7059765B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018073956A JP7059765B2 (ja) 2018-04-06 2018-04-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018073956A JP7059765B2 (ja) 2018-04-06 2018-04-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2019186338A true JP2019186338A (ja) 2019-10-24
JP7059765B2 JP7059765B2 (ja) 2022-04-26

Family

ID=68337434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018073956A Active JP7059765B2 (ja) 2018-04-06 2018-04-06 半導体装置

Country Status (1)

Country Link
JP (1) JP7059765B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023058437A1 (ja) * 2021-10-08 2023-04-13 三菱電機株式会社 半導体装置、電力変換装置、および、半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150216A (ja) * 1997-11-19 1999-06-02 Denso Corp 樹脂封止型半導体部品及びその製造方法
JP2007165692A (ja) * 2005-12-15 2007-06-28 Denso Corp 電子装置の製造方法
JP2016062932A (ja) * 2014-09-15 2016-04-25 株式会社デンソー 半導体装置、および、その製造方法
JP2016201447A (ja) * 2015-04-09 2016-12-01 株式会社デンソー モールドパッケージ
JP2017034130A (ja) * 2015-08-03 2017-02-09 エスアイアイ・セミコンダクタ株式会社 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246756B (en) 2004-06-28 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package having exposed heat sink and heat sink therein
TWI309881B (en) 2006-07-21 2009-05-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat-dissipating structure
JP2013069955A (ja) 2011-09-26 2013-04-18 Renesas Electronics Corp 半導体装置、半導体装置の製造方法およびリードフレーム
CN106158783B (zh) 2015-03-26 2018-12-18 旭宏科技有限公司 具有防溢胶结构的散热片装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150216A (ja) * 1997-11-19 1999-06-02 Denso Corp 樹脂封止型半導体部品及びその製造方法
JP2007165692A (ja) * 2005-12-15 2007-06-28 Denso Corp 電子装置の製造方法
JP2016062932A (ja) * 2014-09-15 2016-04-25 株式会社デンソー 半導体装置、および、その製造方法
JP2016201447A (ja) * 2015-04-09 2016-12-01 株式会社デンソー モールドパッケージ
JP2017034130A (ja) * 2015-08-03 2017-02-09 エスアイアイ・セミコンダクタ株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023058437A1 (ja) * 2021-10-08 2023-04-13 三菱電機株式会社 半導体装置、電力変換装置、および、半導体装置の製造方法

Also Published As

Publication number Publication date
JP7059765B2 (ja) 2022-04-26

Similar Documents

Publication Publication Date Title
JP4173751B2 (ja) 半導体装置
JP3793628B2 (ja) 樹脂封止型半導体装置
JP2844316B2 (ja) 半導体装置およびその実装構造
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
JP2005191240A (ja) 半導体装置及びその製造方法
JP2009140962A (ja) 半導体装置およびその製造方法
JP4804497B2 (ja) 半導体装置
JP2000138343A (ja) 半導体装置
KR20070027425A (ko) 면실장형 전자부품 및 그 제조방법
JP2012033665A (ja) 半導体装置及びその製造方法
JP6607077B2 (ja) 半導体装置
JP2019091922A (ja) 半導体装置
JP4703903B2 (ja) 半導体装置の製造方法および半導体装置
JP2019186338A (ja) 半導体装置
JP2018157070A (ja) 半導体装置
JP2001035985A (ja) 樹脂封止半導体装置
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP2004140156A (ja) パッケージ型電子部品におけるリード端子の切断方法
JP5972158B2 (ja) 半導体装置および半導体装置の製造方法
JP4500819B2 (ja) 面実装型電子部品の製造方法
JP5170122B2 (ja) 半導体装置の製造方法
JP5104020B2 (ja) モールドパッケージ
JP2019110278A (ja) 半導体装置
CN211017068U (zh) 一种半导体封装结构
JP5145596B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220328

R151 Written notification of patent or utility model registration

Ref document number: 7059765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151