JP2019186338A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2019186338A JP2019186338A JP2018073956A JP2018073956A JP2019186338A JP 2019186338 A JP2019186338 A JP 2019186338A JP 2018073956 A JP2018073956 A JP 2018073956A JP 2018073956 A JP2018073956 A JP 2018073956A JP 2019186338 A JP2019186338 A JP 2019186338A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- protrusion
- semiconductor device
- heat sink
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
第1実施形態の半導体装置について、図1〜図6を参照して述べる。本実施形態の半導体装置は、例えば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用され得る。
第2実施形態の半導体装置について、図7A〜図7Eを参照して述べる。図7A〜図7Eでは、ヒートシンク10の突起部13を含む一部の領域を示し、他の部分については省略している。
(第3実施形態)
第3実施形態の半導体装置について、図8、図9を参照して述べる。図8では、図1に相当する断面を示すと共に、別断面におけるワイヤ50を破線で示している。図9では、突起部13の配置を分かり易くするため、断面を示すものではないが、ハッチングを施している。
なお、上記した各実施形態に示した半導体装置は、本発明の半導体装置の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
10cb 第2領域(狭窄部)
13 突起部
14 溝部
20 接合材
30 半導体素子
40 リードフレーム
50 ワイヤ
60 モールド樹脂
Claims (3)
- 表裏の関係にある一面(10a)および他面(10b)と、前記一面と前記他面との間の面である側面(10c)と、を有するヒートシンク(10)と、
前記一面上に接合材(20)を介して搭載された半導体素子(30)と、
前記半導体素子と電気的に接続されたリードフレーム(40)と、
前記ヒートシンク、前記半導体素子、前記リードフレームを覆うモールド樹脂(60)と、を備え、
前記ヒートシンクは、前記他面に対する法線方向から見て、枠体状とされた突起部(13)が前記他面に形成されると共に、前記突起部の内側の領域の少なくとも一部が前記モールド樹脂から露出しており、
前記突起部は、前記法線方向から見て、前記他面の外郭よりも内側に配置されており、
前記一面と前記他面とを繋ぐ方向を厚み方向として、
前記側面は、少なくとも2つの領域に区画されると共に、前記側面のうち前記他面側の一部の領域は、前記側面の残部よりも前記厚み方向における幅が狭い狭窄部(10cb)とされている半導体装置。 - 前記突起部は、前記突起部の先端部(13a)の幅が根元部(13b)の幅よりも小さい形状とされている請求項1に記載の半導体装置。
- 前記ヒートシンクは、前記他面のうち前記突起部の内側の領域であって前記突起部に隣接する領域に、前記法線方向から見て前記突起部に沿って延設された溝部(14)が形成されている請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018073956A JP7059765B2 (ja) | 2018-04-06 | 2018-04-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018073956A JP7059765B2 (ja) | 2018-04-06 | 2018-04-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019186338A true JP2019186338A (ja) | 2019-10-24 |
JP7059765B2 JP7059765B2 (ja) | 2022-04-26 |
Family
ID=68337434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018073956A Active JP7059765B2 (ja) | 2018-04-06 | 2018-04-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7059765B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023058437A1 (ja) * | 2021-10-08 | 2023-04-13 | 三菱電機株式会社 | 半導体装置、電力変換装置、および、半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11150216A (ja) * | 1997-11-19 | 1999-06-02 | Denso Corp | 樹脂封止型半導体部品及びその製造方法 |
JP2007165692A (ja) * | 2005-12-15 | 2007-06-28 | Denso Corp | 電子装置の製造方法 |
JP2016062932A (ja) * | 2014-09-15 | 2016-04-25 | 株式会社デンソー | 半導体装置、および、その製造方法 |
JP2016201447A (ja) * | 2015-04-09 | 2016-12-01 | 株式会社デンソー | モールドパッケージ |
JP2017034130A (ja) * | 2015-08-03 | 2017-02-09 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI246756B (en) | 2004-06-28 | 2006-01-01 | Siliconware Precision Industries Co Ltd | Semiconductor package having exposed heat sink and heat sink therein |
TWI309881B (en) | 2006-07-21 | 2009-05-11 | Siliconware Precision Industries Co Ltd | Semiconductor package with heat-dissipating structure |
JP2013069955A (ja) | 2011-09-26 | 2013-04-18 | Renesas Electronics Corp | 半導体装置、半導体装置の製造方法およびリードフレーム |
CN106158783B (zh) | 2015-03-26 | 2018-12-18 | 旭宏科技有限公司 | 具有防溢胶结构的散热片装置 |
-
2018
- 2018-04-06 JP JP2018073956A patent/JP7059765B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11150216A (ja) * | 1997-11-19 | 1999-06-02 | Denso Corp | 樹脂封止型半導体部品及びその製造方法 |
JP2007165692A (ja) * | 2005-12-15 | 2007-06-28 | Denso Corp | 電子装置の製造方法 |
JP2016062932A (ja) * | 2014-09-15 | 2016-04-25 | 株式会社デンソー | 半導体装置、および、その製造方法 |
JP2016201447A (ja) * | 2015-04-09 | 2016-12-01 | 株式会社デンソー | モールドパッケージ |
JP2017034130A (ja) * | 2015-08-03 | 2017-02-09 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023058437A1 (ja) * | 2021-10-08 | 2023-04-13 | 三菱電機株式会社 | 半導体装置、電力変換装置、および、半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7059765B2 (ja) | 2022-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4173751B2 (ja) | 半導体装置 | |
JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
JP2844316B2 (ja) | 半導体装置およびその実装構造 | |
JP5802695B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP2005191240A (ja) | 半導体装置及びその製造方法 | |
JP2009140962A (ja) | 半導体装置およびその製造方法 | |
JP4804497B2 (ja) | 半導体装置 | |
JP2000138343A (ja) | 半導体装置 | |
KR20070027425A (ko) | 면실장형 전자부품 및 그 제조방법 | |
JP2012033665A (ja) | 半導体装置及びその製造方法 | |
JP6607077B2 (ja) | 半導体装置 | |
JP2019091922A (ja) | 半導体装置 | |
JP4703903B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2019186338A (ja) | 半導体装置 | |
JP2018157070A (ja) | 半導体装置 | |
JP2001035985A (ja) | 樹脂封止半導体装置 | |
JP2019121698A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004140156A (ja) | パッケージ型電子部品におけるリード端子の切断方法 | |
JP5972158B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4500819B2 (ja) | 面実装型電子部品の製造方法 | |
JP5170122B2 (ja) | 半導体装置の製造方法 | |
JP5104020B2 (ja) | モールドパッケージ | |
JP2019110278A (ja) | 半導体装置 | |
CN211017068U (zh) | 一种半导体封装结构 | |
JP5145596B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220328 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7059765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |