JP6437246B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6437246B2
JP6437246B2 JP2014173454A JP2014173454A JP6437246B2 JP 6437246 B2 JP6437246 B2 JP 6437246B2 JP 2014173454 A JP2014173454 A JP 2014173454A JP 2014173454 A JP2014173454 A JP 2014173454A JP 6437246 B2 JP6437246 B2 JP 6437246B2
Authority
JP
Japan
Prior art keywords
film
wiring
semiconductor device
opening
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014173454A
Other languages
English (en)
Other versions
JP2016048742A (ja
Inventor
矢島　明
明 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014173454A priority Critical patent/JP6437246B2/ja
Priority to US14/836,688 priority patent/US9496232B2/en
Publication of JP2016048742A publication Critical patent/JP2016048742A/ja
Priority to US15/293,549 priority patent/US9929120B2/en
Application granted granted Critical
Publication of JP6437246B2 publication Critical patent/JP6437246B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05176—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/0519—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/43985—Methods of manufacturing wire connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、例えば、再配線（Redistribution layer）を有する半導体装置およびその製造技術に適用して有効な技術に関する。
特開２０１２−４２１０号公報（特許文献１）には、銅（Ｃｕ）を主要な成分とする再配線に設けられた外部接続用パッドの剥離を抑制する技術が記載されている。具体的には、ワイヤが接続される外部接続用パッドが、再配線の上面および側面を覆うように一体的に形成されている。これにより、再配線と外部接続用パッドとの接触面積が大きくなるため、再配線からの外部接続用パッドの剥離が抑制されるとしている。
特開２００５−５７２１号公報（特許文献２）には、金型を配線基板に押し当てることにより、配線基板に回路パターンを形成する技術が記載されている。
特開２０１２−４２１０号公報 特開２００５−５７２１号公報
例えば、家電用途や通信用途に代表される民生品用途の半導体装置では、低消費電力化と小型化と低コスト化とが開発トレンドである。一方、車載用途の半導体装置においては、これらの開発トレンドに加えて、高温環境下での高電圧動作の信頼性向上が必要とされる。この点に関し、低コスト化を推進する観点から、高価な金（Ａｕ）ワイヤに替えて、安価な銅（Ｃｕ）ワイヤを使用することが検討されている。この場合、銅ワイヤは、金ワイヤに比べて硬いため、ワイヤを接続するパッドにダメージを与えやすい。このことから、銅ワイヤを使用する際、銅ワイヤを直接パッドに接続するのではなく、例えば、パッドと接続される銅配線からなる再配線を形成し、この再配線と銅ワイヤとを接続することが検討されている。
ところが、安価な銅ワイヤを使用する場合であっても、銅配線からなる再配線と銅ワイヤとの密着性は低いため、再配線と銅ワイヤとを直接接続することは困難である。このことから、再配線の表面に金パッドを形成して、この金パッドを介して、再配線と銅ワイヤとを接続している。したがって、銅ワイヤ自体は安価であっても、金パッドを形成する必要がある点、および、再配線の形成には、感光性ポリイミド膜を使用し、かつ、複数のフォトリソグラフィ工程（露光・現像工程）を実施する必要がある点によって、製造コストを低減することが困難である状況にある。特に、民生品用途の半導体装置では、コスト競争力を向上する観点から、さらなる製造コストの低減が望まれている、また、現在の再配線を車載用の半導体装置に適用した場合、例えば、６０Ｖを超える高電圧動作の信頼性の観点から改善の余地が存在する。したがって、現在の再配線は、低コスト化および高電圧動作の信頼性を向上する観点から改善の余地が存在する。すなわち、再配線を有する半導体装置においては、さらなる低コスト化と高電圧動作の信頼性を向上することが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置は、保護絶縁膜と、保護絶縁膜に開口部と一体的に形成された再配線溝と、開口部と再配線溝とに埋め込まれ、パッドと電気的にされた再配線とを備える。
また、一実施の形態における半導体装置の製造方法は、第１凸部と第２凸部とが形成された型を保護絶縁膜に押し付けて、保護絶縁膜に、第１凸部に対応した開口部と、第２凸部に対応した配線溝であって、開口部と連通した配線溝とを一体的に形成する工程を備える。
一実施の形態によれば、再配線を有する半導体装置の製造コストを低減することができる。また、再配線を有する半導体装置の信頼性を向上することができる。
関連技術における再配線構造を示す模式的な断面図である。 関連技術に存在する第１の改善の余地を説明するための図であり、互いに隣り合うように配置された再配線を示す図である。 関連技術における再配線構造の製造工程の流れを示すフローチャートである。 関連技術における再配線構造の製造工程の流れを示すフローチャートである。 実施の形態１における半導体装置のデバイス構造の一例を示す断面図である。 実施の形態１において、互いに隣り合うように配置された再配線を示す図である。 実施の形態１における半導体装置の製造工程の流れを示すフローチャートである。 実施の形態１における半導体装置の製造工程を示す断面図である。 図８に続く半導体装置の製造工程を示す断面図である。 図９に続く半導体装置の製造工程を示す断面図である。 図１０に続く半導体装置の製造工程を示す断面図である。 図１１に続く半導体装置の製造工程を示す断面図である。 図１２に続く半導体装置の製造工程を示す断面図である。 図１３に続く半導体装置の製造工程を示す断面図である。 図１４に続く半導体装置の製造工程を示す断面図である。 図１５に続く半導体装置の製造工程を示す断面図である。 図１６に続く半導体装置の製造工程を示す断面図である。 実施の形態２における半導体装置のデバイス構造を示す模式的な断面図である。 実施の形態２における半導体装置の製造工程を示す断面図である。 図１９に続く半導体装置の製造工程を示す断面図である。 図２０に続く半導体装置の製造工程を示す断面図である。 図２１に続く半導体装置の製造工程を示す断面図である。 変形例１における再配線構造を模式的に示す断面図である。 変形例２における再配線構造を模式的に示す断面図である。 変形例３における再配線構造を模式的に示す断面図である。 実施の形態３における半導体チップの模式的なレイアウト構成を示す図である。 変形例１における半導体チップのレイアウト構成を示す図である。 変形例２における積層半導体チップのレイアウト構成を示す図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
＜関連技術の説明＞
まず、実施の形態１における技術的思想を説明する前に、関連技術における再配線構造について説明し、この関連技術に存在する改善の余地を説明する。
図１は、関連技術における再配線構造を示す模式的な断面図である。図１において、層間絶縁膜ＩＬの下層には、例えば、多層配線層が形成され、さらに、多層配線層の下層には、電界効果トランジスタが形成された半導体基板が存在するが、図１では省略している。
図１に示すように、層間絶縁膜ＩＬ上には、パッドＰＤが形成されており、このパッドＰＤを覆う層間絶縁膜ＩＬ上には、表面保護膜ＰＡＳが形成されている。そして、表面保護膜ＰＡＳには、開口部ＯＰ１が形成されており、開口部ＯＰ１からパッドＰＤの表面が露出している。続いて、図１に示すように、表面保護膜ＰＡＳ上には、保護絶縁膜として機能するポリイミド樹脂膜ＰＩ１が形成されており、このポリイミド樹脂膜ＰＩ１には、開口部ＯＰ２が形成されている。このとき、ポリイミド樹脂膜ＰＩ１に形成されている開口部ＯＰ２は、表面保護膜ＰＡＳに形成されている開口部ＯＰ１と連通している。
次に、図１に示すように、開口部ＯＰ１から露出するパッドＰＤの表面上から、開口部ＯＰ１の側面と開口部ＯＰ２の内壁（底面と側面）とポリイミド樹脂膜ＰＩ１上とにわたって再配線ＲＤＬが形成されている。この再配線ＲＤＬは、例えば、バリア膜ＢＦとシード層（銅膜）ＳＬと銅膜ＣＵＦとから構成されている。そして、再配線ＲＤＬの表面の一部領域上には、例えば、ニッケル膜と金膜とからなるＡｕ／Ｎｉ積層膜ＡＮＦが形成されており、このＡｕ／Ｎｉ積層膜ＡＮＦおよび再配線ＲＤＬの表面を覆うようにポリイミド樹脂膜ＰＩ２が形成されている。さらに、ポリイミド樹脂膜ＰＩ２には、開口部ＯＰ３が形成されており、この開口部ＯＰ３から露出するＡｕ／Ｎｉ積層膜ＡＮＦ上にワイヤＷが接続されている。以上のようにして、関連技術における再配線構造が形成されている。
＜改善の余地＞
続いて、関連技術に存在する改善の余地について説明する。図２は、関連技術に存在する第１の改善の余地を説明するための図であり、互いに隣り合うように配置された再配線ＲＤＬ１と再配線ＲＤＬ２とを示す図である。図２に示すように、関連技術では、例えば、再配線ＲＤＬ１の側面に、銅の拡散を防止するバリア膜ＢＦが存在しないことから、ポリイミド樹脂膜ＰＩ１とポリイミド樹脂膜ＰＩ２との界面に沿って銅のマイグレーションＭＧ１が生じやすくなる。同様に、再配線ＲＤＬ２の側面にも、銅の拡散を防止するバリア膜ＢＦが存在しないことから、ポリイミド樹脂膜ＰＩ１とポリイミド樹脂膜ＰＩ２との界面に沿って銅のマイグレーションＭＧ２が生じやすくなる。この結果、再配線ＲＤＬ１と再配線ＲＤＬ２との絶縁距離は、再配線ＲＤＬ１と再配線ＲＤＬ２との間の距離よりも狭い距離Ｌ１となる。このことは、再配線ＲＤＬ１と再配線ＲＤＬ２との間の耐圧が低下することを意味する。したがって、関連技術においては、ポリイミド樹脂膜ＰＩ１とポリイミド樹脂膜ＰＩ２との界面に沿った銅のマイグレーションによって、互いに隣り合う再配線ＲＤＬ１と再配線ＲＤＬ２との間での絶縁耐圧が低下することになる。この結果、関連技術では、半導体装置の信頼性低下を招くことになる。
次に、関連技術に存在する第２の改善の余地について説明する。図１において、関連技術では、再配線ＲＤＬは、主に銅膜ＣＵＦから形成されている。このとき、例えば、安価な銅からなるワイヤＷを使用する場合、銅からなるワイヤＷと再配線ＲＤＬを構成する銅膜ＣＵＦとは、密着性が低いことから、ワイヤＷを再配線ＲＤＬに直接接続することは困難となる。このため、例えば、関連技術においては、図１に示すように、再配線ＲＤＬ上にＡｕ／Ｎｉ積層膜ＡＮＦを形成し、このＡｕ／Ｎｉ積層膜ＡＮＦに銅からなるワイヤＷを接続する構成が採用されている。これにより、ワイヤＷの接続信頼性（密着性）を向上することができるが、Ａｕ／Ｎｉ積層膜ＡＮＦに高価な金膜が使用されているため、半導体装置の製造コストが上昇することになる。つまり、製造コストを削減する観点から、高価な金からなるワイヤＷに替えて、安価な銅からなるワイヤＷを採用しても、関連技術では、再配線ＲＤＬにＡｕ／Ｎｉ積層膜ＡＮＦを形成する必要があるため、半導体装置の製造コストを充分に削減することが困難なのである。
さらに、関連技術においては、再配線構造の製造工程にフォトリソグラフィ技術を多用することからも、半導体装置の製造コストを削減することが難しくなる。
以下に、この点について具体的に説明する。図３および図４は、関連技術における再配線構造の製造工程の流れを示すフローチャートである。図３に示すように、まず、層間絶縁膜ＩＬ上に導体膜を形成した後、フォトリソグラフィ技術およびエッチング技術を使用することにより、導体膜をパターニングして、パッドＰＤを形成する（Ｓ１００１）。
その後、パッドＰＤを覆うように、表面保護膜ＰＡＳを形成した後（Ｓ１００２）、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳに開口部ＯＰ１を形成する（Ｓ１００３）。
そして、開口部ＯＰ１内を含む表面保護膜ＰＡＳ上に、感光性のポリイミド樹脂膜ＰＩ１を形成し（Ｓ１００４）、フォトリソグラフィ技術を使用することにより、ポリイミド樹脂膜ＰＩ１に開口部ＯＰ２を形成する（Ｓ１００５）。
続いて、スパッタリング法を使用することにより、パッドＰＤの表面から開口部ＯＰ１の側面と開口部ＯＰ２の内壁（底面と側面）とポリイミド樹脂膜ＰＩ１の表面とにわたってバリア膜ＢＦを形成する（Ｓ１００６）。
次に、スパッタリング法を使用することにより、バリア膜ＢＦ上にシード層ＳＬを形成し（Ｓ１００７）、このシード層ＳＬ上に第１レジスト膜を形成する（Ｓ１００８）。
そして、フォトリソグラフィ技術を使用することにより、第１レジスト膜に第１開口領域を形成し（Ｓ１００９）、例えば、電解めっき法を使用することにより、この第１開口領域内に再配線ＲＤＬを形成する（Ｓ１０１０）。
続いて、第１レジスト膜を除去した後、再配線ＲＤＬを覆うように第２レジスト膜を形成する（Ｓ１０１１）。そして、図４に示すように、フォトリソグラフィ技術を使用することにより、第２レジスト膜に第２開口領域を形成する（Ｓ１０１２）。
次に、例えば、電解めっき法を使用することにより、第２開口領域内にＡｕ／Ｎｉ積層膜ＡＮＦを形成した後（Ｓ１０１３）、第２レジスト膜を除去する（Ｓ１０１４）。そして、露出したバリア膜ＢＦを除去した後（Ｓ１０１５）、再配線ＲＤＬおよびＡｕ／Ｎｉ積層膜ＡＮＦを覆うように、感光性のポリイミド樹脂膜ＰＩ２を形成する（Ｓ１０１６）。
続いて、フォトリソグラフィ技術を使用することにより、ポリイミド樹脂膜ＰＩ２に開口部ＯＰ３を形成する（Ｓ１０１７）。
このようにして、関連技術における再配線構造を製造することができる。ここで、関連技術における再配線構造の製造工程では、フォトリソグラフィ技術が多用されることから、半導体装置の製造コストを削減することが困難となる。
以上のことから、関連技術においては、互いに隣り合う再配線の間で絶縁耐圧が低下するという第１の改善の余地が存在し、かつ、Ａｕ／Ｎｉ積層膜ＡＮＦを使用する点と製造工程でフォトリソグラフィ技術を多用する点との相乗要因によって製造コストが上昇するという第２の改善の余地が存在する。つまり、関連技術では、半導体装置の信頼性を向上する観点と半導体装置の製造コストを削減する観点との両観点から改善の余地が存在するのである。そこで、本実施の形態１では、上述した関連技術に存在する改善の余地に対する工夫を施している。以下では、この工夫を施した本実施の形態１における技術的思想について説明することにする。
＜実施の形態１におけるデバイス構造＞
図５は、本実施の形態１における半導体装置のデバイス構造の一例を示す断面図である。図５に示すように、例えば、シリコンからなる半導体基板１Ｓの主面には、集積回路を構成する複数の電界効果トランジスタＱが形成されている。そして、この電界効果トランジスタＱを覆うように層間絶縁膜が形成されており、この層間絶縁膜を貫通して、電界効果トランジスタＱと電気的に接続されるプラグＰＬＧが形成されている。そして、プラグＰＬＧを形成した層間絶縁膜上には、例えば、ダマシン法によって、配線ＷＬ１が形成されている。この配線ＷＬ１は、プラグＰＬＧを介して、電界効果トランジスタＱと電気的に接続されている。ここで、図５では、図示を省略するが、配線ＷＬ１上には、多層配線が形成されており、この多層配線層を覆うように最上層の層間絶縁膜ＩＬが形成されている。
そして、図５に示すように、層間絶縁膜ＩＬ上には、例えば、アルミニウム合金膜からなるパッドＰＤが形成されている。すなわち、半導体基板１Ｓの上方には、パッドＰＤが形成されており、このパッドＰＤを覆うように、例えば、酸化シリコン膜や窒化シリコン膜からなる表面保護膜ＰＡＳが形成されている。この表面保護膜ＰＡＳには、開口部ＯＰ１が形成されており、この開口部ＯＰ１の底部からは、パッドＰＤの表面の一部が露出している。
続いて、図５に示すように、表面保護膜ＰＡＳ上には、ポリイミド樹脂膜ＰＩが形成されており、このポリイミド樹脂膜ＰＩには、再配線溝ＷＤと開口部ＯＰ２が一体的に形成されている。このとき、ポリイミド樹脂膜ＰＩに形成されている開口部ＯＰ２は、表面保護膜ＰＡＳに形成されている開口部ＯＰ１と連通するように形成されており、かつ、ポリイミド樹脂膜ＰＩに形成されている再配線溝ＷＤとも連通している。
次に、開口部ＯＰ１から露出するパッドＰＤの表面から、開口部ＯＰ１の側面と開口部ＯＰ２の内壁（底面と側面）と再配線溝ＷＤの内壁（底面と側面）とにわたって、バリア膜ＢＦが形成されている。そして、このバリア膜ＢＦ上に密着膜ＣＦが形成され、さらに、この密着膜ＣＦ上に形成され、かつ、開口部ＯＰ１と開口部ＯＰ２と再配線溝ＷＤとを埋め込むように銀膜ＡＧＦが形成されている。このように、開口部ＯＰ１と開口部ＯＰ２と再配線溝ＷＤの内部にわたって、バリア膜ＢＦと密着膜ＣＦと銀膜ＡＧＦからなる再配線ＲＤＬが形成されていることになる。そして、再配線ＲＤＬの表面には、例えば、銅を主成分とするワイヤＷが接続されている。
ここで、本明細書でいう「主成分」とは、部材を構成する構成材料のうち、最も多く含まれている材料成分のことをいい、例えば、「銅を主成分とする材料」とは、部材の材料が銅を最も多く含んでいることを意味している。本明細書で「主成分」という言葉を使用する意図は、例えば、部材が基本的に銅から構成されているが、その他に不純物を含む場合を排除するものではないことを表現するために使用している。
続いて、再配線ＲＤＬの材料について説明する。再配線ＲＤＬは、バリア膜ＢＦと密着膜ＣＦと銀膜ＡＧＦから形成されているため、それぞれの膜の材料について説明する。
まず、バリア膜ＢＦは、再配線ＲＤＬを構成する配線材料のポリイミド樹脂膜ＰＩ中へのマイグレーションを抑制する機能を有する膜から形成されている。例えば、バリア膜ＢＦは、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、チタンタングステン（ＴｉＷ）膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、タングステン（Ｗ）膜、窒化タングステン（ＷＮ）膜、高融点金属膜、貴金属膜（Ｐｄ、Ｒｕ、Ｐｔ、Ｎｉなど）から形成することができる。
このとき、チタン膜の場合の膜厚は、１００ｎｍ以上であることが望ましく、窒化チタン膜やチタンタングステン膜の場合の膜厚は、５０ｎｍ以上であることが望ましい。また、クロム膜の場合の膜厚は、５０ｎｍ以上であることが望ましく、タンタル膜、タングステン膜、窒化タングステン膜の場合の膜厚は、２０ｎｍ以上であることが望ましい。さらに、高融点金属膜や貴金属膜の場合の膜厚は、５０ｎｍ以上であることが望ましい。
次に、密着膜ＣＦは、バリア膜ＢＦと銀膜ＡＧＦとの密着性を向上する機能を有し、例えば、銅を主成分とする銅膜や、銅合金膜から形成することができる。また、銀膜ＡＧＦは、銀を主成分とする銀膜や、銀合金膜（Ｓｎ系、Ａｕ系、Ｐｄ系）から形成できる。
なお、再配線ＲＤＬの膜厚は、例えば、３μｍ〜２０μｍ程度であり、再配線ＲＤＬの配線幅は、４μｍ〜１００μｍ程度である。
＜実施の形態１における特徴（デバイス構造）＞
続いて、本実施の形態１における特徴点について説明する。まず、本実施の形態１における第１特徴点は、図５に示すように、単層のポリイミド樹脂膜ＰＩに開口部ＯＰ２と再配線溝ＷＤとが一体的に形成されている点にある。これにより、単層のポリイミド樹脂膜ＰＩに再配線ＲＤＬを形成することができるため、再配線ＲＤＬを構成する配線材料（銀）のマイグレーションを抑制することができる。なお、本明細書において、再配線ＲＤＬを構成する「配線材料」とは、特に、明示した場合を除き、再配線ＲＤＬの主要な膜である銀膜ＡＧＦの配線材料（銀）を示している。
図１に示す関連技術においては、再配線ＲＤＬがポリイミド樹脂膜ＰＩ１とポリイミド樹脂膜ＰＩ２の積層膜に形成されている。この場合、必然的に、ポリイミド樹脂膜ＰＩ１とポリイミド樹脂膜ＰＩ２との間の界面が存在するため、再配線ＲＤＬを構成する配線材料（銅）が、この界面に沿って拡散（マイグレーション）するポテンシャルが高くなる。すなわち、関連技術においては、ポリイミド樹脂膜ＰＩ１とポリイミド樹脂膜ＰＩ２の積層膜に再配線ＲＤＬが形成されているという構造に起因して、界面に沿った配線材料のマイグレーションが改善の余地として顕在化するのである。
これに対し、本実施の形態１では、図５に示すように、単層のポリイミド樹脂膜ＰＩに再配線ＲＤＬが形成されている。このことは、本実施の形態１における再配線構造によれば、複数層のポリイミド樹脂膜を採用することに起因する「界面の存在」が無くなることを意味し、これによって、「界面」に沿って配線材料のマイグレーションが生じるポテンシャルを無くすことができる。つまり、本実施の形態１におけるポリイミド樹脂膜ＰＩには、再配線溝ＷＤの底面から延在する「界面」は存在しないため、「界面」に沿って配線材料のマイグレーションが生じるポテンシャルを無くすことができるのである。このことから、本実施の形態１によれば、再配線ＲＤＬを構成する配線材料のマイグレーションによって、互いに隣り合う再配線ＲＤＬ間の絶縁耐圧を向上させることができる。この結果、本実施の形態１によれば、半導体装置の信頼性を向上することができる。
次に、本実施の形態１における第２特徴点は、図５に示すように、再配線溝ＷＤの側面にまでバリア膜ＢＦが形成されている点にある。本実施の形態１では、上述したように、単層のポリイミド樹脂膜ＰＩに開口部ＯＰ２と再配線溝ＷＤとを一体的に形成するという第１特徴点によって、配線材料のマイグレーションが生じる「界面」自体が存在しなくなることから、互いに隣り合う再配線ＲＤＬ間の絶縁耐圧を向上させることができる。
ただし、再配線ＲＤＬの配線材料がポリイミド樹脂膜ＰＩと直接接触している場合には、「界面」自体が存在しなくても、再配線ＲＤＬの配線材料がポリイミド樹脂膜ＰＩの内部にマイグレーションするポテンシャルが存在する。この場合、再配線ＲＤＬを構成する配線材料のマイグレーションによって、互いに隣り合う再配線ＲＤＬ間の絶縁耐圧が低下するおそれがある。特に、関連技術においては、図１に示すように、ポリイミド樹脂膜ＰＩ１とポリイミド樹脂膜ＰＩ２との間に「界面」が存在するとともに、再配線ＲＤＬの側面がポリイミド樹脂膜ＰＩ２と直接接触している。言い換えれば、再配線ＲＤＬの側面にバリア膜ＢＦが形成されていない。このことから、関連技術では、ポリイミド樹脂膜ＰＩ１とポリイミド樹脂膜ＰＩ２との間に「界面」が存在するという第１要因と、再配線ＲＤＬの側面にバリア膜ＢＦが形成されていないという第２要因によって、互いに隣り合う再配線ＲＤＬ間の絶縁耐圧が低下するポテンシャルが高まるのである。
この点に関し、本実施の形態１では、図５に示すように、単層のポリイミド樹脂膜ＰＩに開口部ＯＰ２と再配線溝ＷＤとを一体的に形成するという第１特徴点に加えて、再配線溝ＷＤの側面にもバリア膜ＢＦが形成されているという第２特徴点も備えている。これにより、本実施の形態１によれば、第１特徴点と第２特徴点との相乗効果によって、再配線ＲＤＬを構成する配線材料のポリイミド樹脂膜ＰＩ中へのマイグレーションを効果的に抑制することができる。このことから、本実施の形態１によれば、互いに隣り合う再配線ＲＤＬ間の絶縁耐圧を向上できることになり、これによって、半導体装置の信頼性を大幅に向上することができる。したがって、本実施の形態１における技術的思想を車載用の半導体装置に適用した場合、例えば、６０Ｖを超える高電圧動作の信頼性を確保できる。
さらに、本実施の形態１における第３特徴点は、図５に示すように、再配線溝ＷＤの側面が順テーパ状に傾斜している点にある。これにより、本実施の形態１によれば、互いに隣り合う再配線ＲＤＬ間の絶縁耐圧を向上できる。例えば、図６は、本実施の形態１において、互いに隣り合うように配置された再配線ＲＤＬ１と再配線ＲＤＬ２とを示す図である。図６に示すように、再配線溝ＷＤの側面が順テーパ状に傾斜している結果、再配線ＲＤＬ１と再配線ＲＤＬ２との間の距離Ｌ２を大きくすることができる。つまり、本実施の形態１における第３特徴点によれば、再配線溝ＷＤの側面が垂直形状に加工されている場合よりも、再配線ＲＤＬ１と再配線ＲＤＬ２との間の距離Ｌ２を大きくすることができる。そして、再配線ＲＤＬ１と再配線ＲＤＬ２との間の距離Ｌ２が大きくなるということは、互いに隣り合う再配線ＲＤＬ１と再配線ＲＤＬ２との間の絶縁耐圧を向上できることを意味することから、本実施の形態１における第３特徴点によれば、半導体装置の信頼性を向上することができる。以上のことから、本実施の形態１によれば、第１特徴点と第２特徴点と第３特徴点との相乗効果によって、半導体装置の絶縁耐圧を向上することができ、この結果、半導体装置の信頼性を向上することができる。なお、本実施の形態１における第３特徴点は、再配線ＲＤＬ１と再配線ＲＤＬ２のレイアウトを変更することなく、再配線溝ＷＤの側面を順テーパ状に傾斜させることにより、再配線溝ＷＤの側面が垂直形状に加工されている場合よりも、再配線ＲＤＬ１と再配線ＲＤＬ２との間の距離Ｌ２を大きくすることができる点にある。この場合、上述したように、互いに隣り合う再配線ＲＤＬ１と再配線ＲＤＬ２との間の絶縁耐圧を向上できる。裏を介せば、本実施の形態１における第３特徴点によれば、再配線溝ＷＤの側面が垂直形状に加工されている場合と同等の絶縁耐圧で充分な場合には、再配線ＲＤＬ１と再配線ＲＤＬ２のレイアウトをシュリンクすることができることになり、これによって、半導体装置の小型化を図ることができる。つまり、本実施の形態１における第３特徴点によれば、再配線ＲＤＬ１と再配線ＲＤＬ２のレイアウト配置を変更することなく絶縁耐圧を向上することができることになる構成を実現できる一方、現状の絶縁耐圧を確保できれば充分な場合には、再配線ＲＤＬ１と再配線ＲＤＬ２のレイアウト配置をシュリンクすることができる構成を実現することができる。
続いて、本実施の形態１における第４特徴点は、図５に示すように、再配線ＲＤＬにおいて、バリア膜ＢＦと銀膜ＡＧＦとの間に密着膜ＣＦが介在している点にある。これにより、再配線ＲＤＬの密着性が向上するため、再配線ＲＤＬとポリイミド樹脂膜ＰＩとの間に、再配線ＲＤＬの剥離に基づく隙間が生じることを防止できる。このことは、隙間に水分などが浸入することによる再配線ＲＤＬの腐食や水分を介した配線材料のマイグレーションを抑制できることを意味し、これによって、本実施の形態１における第４特徴点によれば、半導体装置の信頼性を向上することができる。
続いて、本実施の形態１における第５特徴点は、図５に示すように、再配線ＲＤＬの表面ＳＵＲ（ＲＤＬ）の高さが、ポリイミド樹脂膜ＰＩの表面ＳＵＲ（ＰＩ）の高さよりも低くなっている点にある。具体的には、図５に示すように、再配線ＲＤＬの表面ＳＵＲ（ＲＤＬ）の高さとポリイミド樹脂膜ＰＩの表面ＳＵＲ（ＰＩ）の高さとの差ＬＡが５００ｎｍ程度となっている。これにより、再配線ＲＤＬの表面ＳＵＲ（ＲＤＬ）からポリイミド樹脂膜ＰＩの表面ＳＵＲ（ＰＩ）への配線材料のマイグレーションを抑制することができる。つまり、本実施の形態１における第５特徴点によれば、再配線ＲＤＬの表面ＳＵＲ（ＲＤＬ）とポリイミド樹脂膜ＰＩの表面ＳＵＲ（ＰＩ）との間に段差（障壁）が形成されることになる。この結果、再配線ＲＤＬの表面ＳＵＲ（ＲＤＬ）からポリイミド樹脂膜ＰＩの表面ＳＵＲ（ＰＩ）への配線材料のマイグレーションが段差によって阻害されるのである。これにより、本実施の形態１によれば、配線材料のマイグレーションに起因する半導体装置の絶縁耐性の低下（信頼性低下）を抑制することができるのである。
次に、本実施の形態１における第６特徴点は、図５に示すように、再配線ＲＤＬの表面ＳＵＲ（ＲＤＬ）がポリイミド樹脂膜ＰＩから露出している点にある。この場合、再配線ＲＤＬの表面ＳＵＲ（ＲＤＬ）の任意領域にワイヤＷを接続することができる。このことは、ワイヤＷの接続自由度が向上することを意味し、これによって、半導体装置のフレキシビリティを向上することができることになる。つまり、本実施の形態１における第５特徴点によれば、ワイヤＷの接続位置に左右されずに、再配線ＲＤＬのレイアウト設計を実施することができる。すなわち、本実施の形態１における第５特徴点によれば、再配線ＲＤＬのレイアウト設計の自由度を向上することができ、これによって、ワイヤＷの接続位置にほとんど関係なく、半導体装置の性能向上に特化したレイアウト配置や半導体装置の小型化（シュリンク）に特化したレイアウト配置のように、目的に応じたレイアウト設計の自由度を拡大することができる。
続いて、本実施の形態１における第７特徴点は、再配線ＲＤＬを構成する主要な膜が、銀膜ＡＧＦから形成されている点にある。これにより、再配線ＲＤＬの表面に露出する銀膜ＡＧＦに、例えば、銅を主成分とするワイヤＷを直接接続することができる。つまり、銀膜ＡＧＦの主成分である銀と銅を主成分とするワイヤＷとは密着性が良好であることから、関連技術のように、再配線ＲＤＬとワイヤＷとの間にＡｕ／Ｎｉ積層膜ＡＮＦを形成する必要がないのである。この結果、本実施の形態１によれば、安価な銅を主成分とするワイヤＷを使用できる点、Ａｕ／Ｎｉ積層膜ＡＮＦに含まれる金膜を使用しない点、および、Ａｕ／Ｎｉ積層膜ＡＮＦの製造工程を追加する必要がなくなる点との相乗効果によって、半導体装置の製造コストを削減できる。
さらに、本実施の形態１における第７特徴点によれば、再配線ＲＤＬの表面に露出する膜を銀膜ＡＧＦとすることにより、銅を主成分とするワイヤＷだけでなく、金を主成分とするワイヤＷや銀を主成分とするワイヤＷとも直接接続することができる。このため、本実施の形態１における第７特徴点によれば、銅を主成分とするワイヤＷだけでなく、金を主成分とするワイヤＷや銀を主成分とするワイヤＷを使用する場合であっても、再配線ＲＤＬとワイヤＷとを直接接続できる。このことから、本実施の形態１における第７特徴点によれば、再配線ＲＤＬとワイヤＷとの接続信頼性を向上するために、再配線ＲＤＬとワイヤＷとの間にワイヤ接続用導体膜を介在させる必要がなく、半導体装置の製造コストの上昇を抑制しながら、ワイヤＷの選択自由度を向上することができる。
以上のことから、本実施の形態１における第６特徴点と第７特徴点によって、本実施の形態１によれば、半導体装置のレイアウト自由度の向上とワイヤＷの選択自由度の向上を図ることができる。つまり、本実施の形態１によれば、様々な用途（種類）の半導体装置に適用される再配線構造を低コストで提供できる点で汎用性の高い技術であり、本実施の形態１における技術的思想は、汎用性に優れた有用な技術的思想であることがわかる。
＜実施の形態１における半導体装置の製造方法＞
本実施の形態１における半導体装置は、上記のように構成されており、以下にその製造方法について図面を参照しながら説明する。以下では、まず、フローチャートを使用して、本実施の形態１における半導体装置の製造方法の概要について説明し、その後、模式的な断面図を使用して、本実施の形態１における半導体装置の製造方法について説明する。
図７は、本実施の形態１における半導体装置の製造工程の流れを示すフローチャートである。図７に示す本実施の形態１における半導体装置の製造方法では、まず、例えば、アルミニウム膜やアルミニウム合金膜から形成されるパッドＰＤを形成する（Ｓ１０１）。その後、パッドＰＤを覆うように、例えば、酸化シリコン膜や窒化シリコン膜からなる表面保護膜ＰＡＳを形成し（Ｓ１０２）、フォトリソグラフィ技術およびエッチング技術を使用することにより、この表面保護膜ＰＡＳに開口部ＯＰ１を形成する（Ｓ１０３）。このとき、開口部ＯＰ１の底部には、パッドＰＤの表面の一部領域が露出することになる。
次に、開口部ＯＰ１内を含む表面保護膜ＰＡＳ上に、ポリイミド樹脂膜ＰＩを形成する（Ｓ１０４）。ここでのポリイミド樹脂膜ＰＩは、感光性のポリイミド樹脂膜ＰＩである必要はない、そして、インプリント技術を使用することにより、ポリイミド樹脂膜ＰＩに開口部ＯＰ２と再配線溝ＷＤとを一体的に形成する（Ｓ１０５）。具体的には、第１凸部と第２凸部とが形成された型ＰＡＴをポリイミド樹脂膜ＰＩに押し付けて、ポリイミド樹脂膜ＰＩに、第１凸部に対応した開口部ＯＰ２であって、開口部ＯＰ１と連通した開口部ＯＰ２と、第２凸部に対応した再配線溝ＷＤであって、開口部ＯＰ２と連通した配線溝ＷＤとを一体的に形成する。
続いて、開口部ＯＰ１から露出するパッドＰＤの表面から、開口部ＯＰ１の側面と開口部ＯＰ２の内壁（底面および側面）と再配線溝ＷＤの内壁（底面および側面）とポリイミド樹脂膜ＰＩの表面上とにわたって、バリア膜ＢＦを形成する（Ｓ１０６）。その後、印刷法を使用することにより、バリア膜ＢＦ上であって、開口部ＯＰ１と開口部ＯＰ２と再配線溝ＷＤとを埋め込むように、銀ペーストＰＳＴを形成する（Ｓ１０７）。そして、半導体基板を加熱（ベーク）することにより、銀ペーストＰＳＴから銀膜ＡＧＦを形成する。以上のようにして、本実施の形態１における再配線構造を形成することができる。ここで、例えば、関連技術における再配線構造を形成する製造工程の流れを示すフローチャート（図３および図４）と、本実施の形態１における再配線構造を形成する製造工程の流れを示すフローチャート（図７）とを比較する。この場合、図３および図４と図７から明らかなように、本実施の形態１における再配線構造の製造工程は、関連技術における再配線構造の製造工程に比べて、大幅に工程数が削減されている。具体的には、図３および図４に示すように、関連技術では、再配線構造の製造に１７工程が必要とされるのに対し、図７に示すように、本実施の形態１では、再配線構造の製造では８工程となっている。すなわち、本実施の形態１の工程数は、関連技術の工程数の半分以下に削減されている。これにより、本実施の形態１における半導体装置の製造方法によれば、半導体装置の製造コストを削減することができる。特に、本実施の形態１では、フォトリソグラフィ技術（露光・現像）に替えて、インプリント技術および印刷技術を使用することにより、工程数の削減を図っている。この結果、本実施の形態１によれば、関連技術に比べて、大幅に工程数を削減することが可能となり、これによって、半導体装置の製造コストを削減できる。
以下では、本実施の形態１における半導体装置の製造工程について模式的な断面図を使用しながら説明する。まず、例えば、シリコンからなる半導体基板を用意し、この半導体基板に複数の電界効果トランジスタを形成する。その後、複数の電界効果トランジスタを形成した半導体基板上に多層配線層を形成する。図８では、多層配線層の最上層に形成されている層間絶縁膜ＩＬが図示されている。図８に示すように、層間絶縁膜ＩＬ上に、例えば、アルミニウム膜やアルミニウム合金膜（ＡｌＳｉ膜やＡｌＳｉＣｕ膜など）からなる導体膜を形成し、フォトリソグラフィ技術およびエッチング技術を使用して、導体膜をパターニングすることにより、パッドＰＤを形成する。
次に、図９に示すように、パッドＰＤを覆う層間絶縁膜ＩＬ上に表面保護膜ＰＡＳを形成する。表面保護膜ＰＡＳは、例えば、酸化シリコン膜や窒化シリコン膜から形成され、例えば、ＣＶＤ（Chemical Vapor Deposition）法を使用することにより形成することができる。その後、図１０に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳに開口部ＯＰ１を形成する。このとき、開口部ＯＰ１の底面にパッドＰＤの一部領域が露出する。
続いて、図１１に示すように、開口部ＯＰ１を形成した表面保護膜ＰＡＳ上にポリイミド樹脂膜ＰＩを形成する。ここでのポリイミド樹脂膜ＰＩは、感光性を有するものである必要はない。そして、図１２に示すように、インプリント技術を使用することにより、ポリイミド樹脂膜ＰＩに開口部ＯＰ２と再配線溝ＷＤとを一体的に形成する。具体的には、凸部ＣＶＸ１と凸部ＣＶＸ２とが形成された型ＰＡＴをポリイミド樹脂膜ＰＩに押し付けて、ポリイミド樹脂膜ＰＩに、凸部ＣＶＸ１に対応し、かつ、開口部ＯＰ１と連通した開口部ＯＰ２と、凸部ＣＶＸ２に対応し、かつ、開口部ＯＰ２と連通した配線溝ＷＤとを一体的に形成する。このとき、図１２に示すように、型ＰＡＴの凸部ＣＶＸ１および凸部ＣＶＸ２には、テーパ形状が形成されており、この結果、ポリイミド樹脂膜ＰＩに形成される開口部ＯＰ２の側面は、順テーパ状に傾斜することになるとともに、再配線溝ＷＤの側面も、順テーパ状に傾斜することになる。なお、開口部ＯＰ１から露出するパッドＰＤの表面領域上には、ポリイミド樹脂膜ＰＩの残渣が残存している。
その後、型ＰＡＴをポリイミド樹脂膜ＰＩから離型し、ポリイミド樹脂膜ＰＩに対して、加熱処理（ベーク処理）を施す。これにより、開口部ＯＰ２および再配線溝ＷＤを一体的に形成したポリイミド樹脂膜ＰＩが硬化する。そして、図１３に示すように、酸素プラズマによるアッシング技術により、パッドＰＤの表面に残存しているポリイミド樹脂膜ＰＩの残渣を除去する。これにより、開口部ＯＰ１の底面からパッドＰＤの表面の一部領域が露出することになる。
続いて、図１４に示すように、スパッタリング法を使用することにより、開口部ＯＰ１から露出するパッドＰＤの表面から、開口部ＯＰ１の側面と開口部ＯＰ２の内壁（底面および側面）と再配線溝ＷＤの内壁（底面および側面）とポリイミド樹脂膜ＰＩの表面とにわたってバリア膜ＢＦを形成する。このバリア膜ＢＦは、例えば、再配線を構成する配線材料のポリイミド樹脂膜ＰＩ中へのマイグレーションを抑制する機能を有する膜から構成される。具体的に、バリア膜ＢＦは、チタン膜、窒化チタン膜、チタンタングステン膜、クロム膜、タンタル膜、タングステン膜、窒化タングステン膜、高融点金属膜、貴金属膜、あるいは、これらの膜の組み合わせから形成することができる。
そして、バリア膜ＢＦ上に、密着膜ＣＦを形成する。密着膜ＣＦは、例えば、銅を主成分とする銅膜や銅合金膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。
次に、図１５に示すように、開口部ＯＰ１と開口部ＯＰ２と再配線溝ＷＤとの内部に、スキージＳＪを使用して、銀ペーストＰＳＴを印刷する。その後、図１６に示すように、銀ペーストＰＳＴに対して加熱処理（ベーク処理）を実施する。この加熱処理によって、銀ペーストＰＳＴに含まれる溶剤が蒸発することにより、銀膜ＡＧＦが形成される。このときの加熱処理によって、銀ペーストＰＳＴが収縮することにより、銀膜ＡＧＦの表面の高さは、ポリイミド樹脂膜ＰＩの表面の高さよりも低くなる。
続いて、図１７に示すように、ポリイミド樹脂膜ＰＩの表面上に露出している密着膜ＣＦおよびバリア膜ＢＦを除去する。このようにして、バリア膜ＢＦと密着膜ＣＦと銀膜ＡＧＦとからなる本実施の形態１の再配線構造を形成することができる。
＜実施の形態１の特徴（製造方法）＞
上述した本実施の形態１における半導体装置の製造方法の第１特徴点は、例えば、図１２に示すように、インプリント技術を使用することにより、ポリイミド樹脂膜ＰＩに開口部ＯＰ２と再配線溝ＷＤとを一体的に形成する点にある。これにより、本実施の形態１における第１特徴点によれば、開口部ＯＰ２および再配線溝ＷＤの形成にフォトリソグラフィ技術（露光・現像処理）を使用しなくても済むため、製造コストを削減できる。
さらに、本実施の形態１における半導体装置の製造方法の第２特徴点は、例えば、図１５に示すように、安価な印刷技術を使用することにより、再配線ＲＤＬの構成膜となる銀膜ＡＧＦを形成している点にある。これにより、本実施の形態１における第２特徴点によれば、製造工程数を削減できることから、半導体装置の製造コストを削減することができる。このように、本実施の形態１における半導体装置の製造方法では、マスクの形成および露光・現像工程に伴うコストのかかるフォトリソグラフィ技術に替えて、簡素なインプリント技術や印刷技術を使用することにより、工程数の削減を図ることができ、これによって、半導体装置の製造コストを削減することができる。さらには、本実施の形態１では、インプリント技術によってポリイミド樹脂膜ＰＩに開口部ＯＰ２および再配線溝ＷＤを形成している。このため、フォトリソグラフィ技術を使用して開口部ＯＰ２および再配線溝ＷＤを形成するときのように、コストのかかる感光性のポリイミド樹脂膜を使用する必要はなく、通常の感光性を有さないポリイミド樹脂膜ＰＩを使用することができるため、この点からも、本実施の形態１における半導体装置の製造方法によれば、半導体装置の製造コストを削減することができる。
以上のように、本実施の形態１では構造上（デバイス構造上）の特徴点として、第１特徴点から第７特徴点を有し、かつ、製法上の特徴点として、第１特徴点と第２特徴点とを有する。これにより、本実施の形態１における技術的思想は、再配線構造の信頼性向上と汎用性の向上とを実現しながらも、工程数の大幅な削減によって、大幅な製造コストの削減を図ることができる点で、非常に有用性の高い技術的思想であることがわかる。すなわち、本実施の形態１における技術的思想は、構造上の観点と製法上の観点とのいずれの観点においても、関連技術に比べて、非常に優れているということができる。
＜変形例＞
上述した実施の形態１では、例えば、図５に示すように、ポリイミド樹脂膜ＰＩに開口部ＯＰ２と再配線溝ＷＤとを一体的に形成する例について説明している。この場合、再配線ＲＤＬの下層の構造設計の自由度を拡大する利点を得ることができる。ただし、本実施の形態１における技術的思想は、これに限らず、例えば、変形例として、ポリイミド樹脂膜ＰＩに開口部ＯＰ２を形成せずに、再配線溝ＷＤだけを形成して、この再配線溝ＷＤと、表面保護膜ＰＡＳに形成されている開口部ＯＰ１とを直接連通させるように構成することもできる。特に、表面保護膜ＰＡＳの機械的強度の向上対策が実施されている場合や、表面保護膜ＰＡＳの膜厚が厚い場合には、本変形例の構成が有用である。
（実施の形態２）
前記実施の形態１では、再配線ＲＤＬの配線材料として銀膜ＡＧＦを使用する例について説明したが、本実施の形態２では、再配線ＲＤＬの配線材料として銅膜ＣＵＦを使用する例について説明する。本実施の形態２における半導体装置のデバイス構造は、前記実施の形態１における半導体装置のデバイス構造とほぼ同様の構成をしているため、相違点を中心に説明することにする。
＜実施の形態２におけるデバイス構造＞
図１８は、本実施の形態２における半導体装置のデバイス構造を示す模式的な断面図である。図１８において、再配線ＲＤＬは、バリア膜ＢＦと密着膜ＣＦと銅を主成分とする銅膜ＣＵＦとから構成されている。そして、再配線ＲＤＬを構成する銅膜ＣＵＦの表面の一部領域上にワイヤ接続用導体膜ＷＣＦが形成されており、このワイヤ接続用導体膜ＷＣＦ上にワイヤＷが接続されている。なお、ワイヤ接続用導体膜ＷＣＦは、例えば、銀膜や銀合金膜から形成することができる。
本実施の形態２によれば、再配線ＲＤＬを安価な銅膜ＣＵＦから構成することにより、半導体装置の製造コストを削減できる。一方、再配線ＲＤＬを構成する銅膜ＣＵＦ上に、例えば、銅を主成分とするワイヤＷを直接接続することは、密着性の観点から困難であるため、本実施の形態２においては、図１８に示すように、再配線ＲＤＬを構成する銅膜ＣＵＦ上にワイヤ接続用導体膜ＷＣＦを形成し、このワイヤ接続用導体膜ＷＣＦを介して、再配線ＲＤＬとワイヤＷとを接続している。これにより、本実施の形態２においても、再配線ＲＤＬとワイヤＷとの接続信頼性を向上することができる。
＜実施の形態２における半導体装置の製造方法＞
本実施の形態２における半導体装置は、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。
まず、図８〜図１４までの工程は、前記実施の形態１と同様である。続いて、図１９に示すように、開口部ＯＰ１と開口部ＯＰ２と再配線溝ＷＤとを埋め込み、かつ、ポリイミド樹脂膜ＰＩ上に形成された密着膜ＣＦ上にわたって、銅を主成分とする銅膜ＣＵＦを形成する。銅膜ＣＵＦは、例えば、電解めっき法を使用することにより形成することができる。その後、図２０に示すように、ポリイミド樹脂膜ＰＩ上に形成されている不要な銅膜ＣＵＦを、例えば、ＣＭＰ（Chemical Mechanical Polishing）法により研磨して除去する。これにより、開口部ＯＰ１と開口部ＯＰ２と再配線溝ＷＤとにだけ銅膜ＣＵＦを埋め込むことができる。なお、本実施の形態２では、銅膜ＣＵＦを電解めっき法とＣＭＰ法を使用して形成したが、これに限らず、例えば、銅ペーストを使用した印刷法によって、銅膜ＣＵＦを形成することもできる。
次に、図２１に示すように、ポリイミド樹脂膜ＰＩ上に露出する密着膜ＣＦとバリア膜ＢＦとを、例えば、ウェットエッチングにより除去する。このとき、再配線溝ＷＤに埋め込まれた銅膜ＣＵＦの表面もエッチングされ、銅膜ＣＵＦの表面の高さが、ポリイミド樹脂膜ＰＩの表面の高さよりも低くなる。その後、図２２に示すように、銅膜ＣＵＦの表面の一部領域上にワイヤ接続用導体膜ＷＣＦを形成する。このワイヤ接続用導体膜ＷＣＦは、例えば、銀膜や錫（Ｓｎ）膜から形成され、例えば、印刷法により形成することができる。ただし、ワイヤ接続用導体膜ＷＣＦの製造方法は、これに限らず、例えば、スパッタリング法およびフォトリソグラフィ技術によるパターニング技術を使用することもできる。その後の工程は、前記実施の形態１と同様であり、図１８に示すように、ワイヤ接続用導体膜ＷＣＦ上に、例えば、銅を主成分とするワイヤＷを接続する。以上のようにして、本実施の形態２における半導体装置を製造することができる。
＜変形例１＞
続いて、本実施の形態２の変形例１について説明する。図２３は、本変形例１における再配線構造を模式的に示す断面図である。図２３に示すように、本変形例１においては、再配線ＲＤＬを構成する銅膜ＣＵＦの表面の全体にわたって、ワイヤ接続用導体膜ＷＣＦが形成されている。この場合、ワイヤＷの接続位置にフレキシビリティを持たせることができる。この場合も、ワイヤ接続用導体膜ＷＣＦは、印刷法を使用して形成することができるが、これに限らず、例えば、無電解めっき法を使用することもできる。
＜変形例２＞
次に、本実施の形態２の変形例２について説明する。図２４は、本変形例２における再配線構造を模式的に示す断面図である。図２４に示すように、本変形例２においては、再配線ＲＤＬを構成する銅膜ＣＵＦの表面の一部領域上にワイヤ接続用導体膜ＷＣＦが形成されており、このワイヤ接続用導体膜ＷＣＦ上にワイヤＷが接続されている。一方、銅膜ＣＵＦの表面の一部領域以外のその他の領域は、絶縁膜ＩＦ１で覆われている、これにより、絶縁膜ＩＦ１によって、再配線ＲＤＬの表面を保護することができるとともに、再配線ＲＤＬの表面に導電異物が付着することによって、互いに隣り合う再配線ＲＤＬ間にショート不良が発生することを抑制できる効果も得ることができる。
絶縁膜ＩＦ１は、例えば、ポリイミド樹脂膜から形成することができ、印刷法を使用することにより形成することができる。
＜変形例３＞
続いて、本実施の形態２の変形例３について説明する。図２５は、本変形例３における再配線構造を模式的に示す断面図である。図２５に示すように、本変形例３においても、変形例２と同様に、再配線ＲＤＬを構成する銅膜ＣＵＦの表面の一部領域以外の他の領域を覆うように絶縁膜ＩＦ１が形成されている。そして、本変形例３においては、銅膜ＣＵＦの表面の一部領域から絶縁膜ＩＦ１上の部分領域にわたって延在するようにワイヤ接続用導体膜ＷＣＦが形成されており、このワイヤ接続用導体膜ＷＣＦにワイヤＷが接続している。このとき、ワイヤ接続用導体膜ＷＣＦは、例えば、スパッタリング法およびフォトリソグラフィ技術によるパターニング技術を使用することにより形成できる。
（実施の形態３）
本実施の形態３では、前記実施の形態１および前記実施の形態２で説明した再配線構造の適用例について説明する。図２６は、本実施の形態３における半導体チップＣＨＰの模式的なレイアウト構成を示す図である。図２６において、本実施の形態３における半導体チップＣＨＰは、矩形形状をしており、矩形形状をした半導体チップＣＨＰの内部領域に複数のパッドＰＤが形成されている。そして、図２６に示すように、複数のパッドＰＤの一部と接続するように再配線ＲＤＬが形成されている。このような再配線ＲＤＬによって、半導体チップＣＨＰの外縁領域でワイヤＷと再配線ＲＤＬとを接続することができる。つまり、再配線ＲＤＬには、ワイヤＷとの接続位置を再配置する機能を有し、再配線ＲＤＬの再配置機能によって、ワイヤＷと再配線ＲＤＬとを半導体チップＣＨＰの外縁領域で接続することができる。また、この再配置を内部配線よりも幅の広い再配線ＲＤＬで実現することにより、半導体チップＣＨＰのオン抵抗も低減することができる。さらには、再配線ＲＤＬのいずれの位置においてもワイヤＷと接続することが可能なため、ワイヤＷの接続位置のフレキシビリティを実現することができる。このことは、本実施の形態３における再配線ＲＤＬを使用することにより、同一の半導体チップＣＨＰを様々なパッケージ形態で実装することができることを意味し、これによって、半導体チップＣＨＰの汎用性を高めることができる。
＜変形例１＞
図２７は、本変形例１における半導体チップＣＨＰのレイアウト構成を示す図である。図２７において、本変形例１では、パッケージの形態に合わせた再配置を再配線で行なう例が示されている。具体的には、例えば、電源電位が供給されるラインを再配線ＲＤＬ（ＶＤＤ）で束ねることによって、電源ラインの強化を図ることができる。同様に、例えば、基準電位（ＧＮＤ電位）が供給されるラインを再配線ＲＤＬ（ＧＮＤ）で束ねることによって、グランドラインの強化を図ることができる。さらには、図２７に示すように、再配線ＲＤＬ（ＶＤＤ）および再配線ＲＤＬ（ＧＮＤ）によって、パッドフリー化が実現されており、ワイヤＷ１およびワイヤＷ２の接続自由度が高まる結果、半導体装置のピン数を削減することができる。また、本変形例１によれば、再配線ＲＤＬ（ＶＤＤ）に複数のワイヤＷ１を接続できるため、電源ラインの抵抗低減を図ることができる。同様に、本変形例１によれば、再配線ＲＤＬ（ＧＮＤ）に複数のワイヤＷ２を接続できるため、グランドラインの抵抗低減を図ることができる。
＜変形例２＞
図２８は、本変形例２における積層半導体チップのレイアウト構成を示す図である。図２８に示すように、本変形例２では、再配線構造を形成した半導体チップＣＨＰ１〜ＣＨＰ３を積層配置する例が示されている、具体的に、半導体チップＣＨＰ１には、電源電位が供給される再配線ＲＤＬ（ＶＤＤ）と、基準電位が供給される再配線ＲＤＬ（ＧＮＤ）とが配置されている。同様に、半導体チップＣＨＰ２にも、電源電位が供給される再配線ＲＤＬ（ＶＤＤ）と、基準電位が供給される再配線ＲＤＬ（ＧＮＤ）とが配置され、半導体チップＣＨＰ３にも、電源電位が供給される再配線ＲＤＬ（ＶＤＤ）と、基準電位が供給される再配線ＲＤＬ（ＧＮＤ）とが配置されている。そして、図２８に示すように、半導体チップＣＨＰ１の再配線ＲＤＬ（ＶＤＤ）と半導体チップＣＨＰ２の再配線ＲＤＬ（ＶＤＤ）がワイヤＷ１（ＶＤＤ）で接続され、半導体チップＣＨＰ１の再配線ＲＤＬ（ＧＮＤ）と半導体チップＣＨＰ２の再配線ＲＤＬ（ＧＮＤ）がワイヤＷ１（ＧＮＤ）で接続されている。同様に、半導体チップＣＨＰ２の再配線ＲＤＬ（ＶＤＤ）と半導体チップＣＨＰ３の再配線ＲＤＬ（ＶＤＤ）がワイヤＷ２（ＶＤＤ）で接続され、半導体チップＣＨＰ２の再配線ＲＤＬ（ＧＮＤ）と半導体チップＣＨＰ３の再配線ＲＤＬ（ＧＮＤ）がワイヤＷ２（ＧＮＤ）で接続されている。また、半導体チップＣＨＰ３の再配線ＲＤＬ（ＶＤＤ）とワイヤＷ３（ＶＤＤ）が接続され、半導体チップＣＨＰ３の再配線ＲＤＬ（ＧＮＤ）とワイヤＷ３（ＧＮＤ）が接続されている。
このように、本変形例２における再配線構造は、例えば、半導体チップＣＨＰ１〜ＣＨＰ３を積層配置した半導体装置にも適用することができる。すなわち、本変形例２における再配線構造は、ＣＯＣ（Chip On Chip）の半導体装置にも応用することができる。
さらに言えば、半導体チップの裏面への再配線構造の形成も同一製法で対応することが可能であるため、変形例１および変形例２を含む実施の形態３における技術的思想によれば、安価にＳＩＰ（System In Package）や３Ｄ−ＰＫＧに適した半導体チップの構造を半導体ウェハのレベルで作成可能な利点も得られる。さらに、変形例１および変形例２を含む実施の形態３における再配線構造は、受動素子集積チップ（ＩＰＤ）やＭＥＭＳ用チップの配線としても適用することができる。なお、実施の形態１〜実施の形態３では、再配線ＲＤＬにワイヤＷを接続する構成例について説明したが、実施の形態１〜実施の形態３で説明した再配線構造は、ワイヤＷとの接続だけでなく、バンプ電極を使用したフリップチップ接続にも適用することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
ＯＰ２ 開口部
ＰＩ ポリイミド樹脂膜
ＲＤＬ 再配線
ＷＤ 再配線溝

Claims (10)

  1. 半導体基板、
    前記半導体基板の上方に形成されたパッド、
    前記パッドを覆う表面保護膜、
    前記表面保護膜に形成され、前記パッドの表面の一部を露出する第１開口部、
    前記表面保護膜上に形成された保護絶縁膜、
    前記保護絶縁膜に形成され、前記第１開口部と連通する配線溝、
    前記第１開口部と前記配線溝とに埋め込まれ、前記パッドと電気的に接続された配線、
    を備え、
    前記配線溝と前記配線との間に、前記配線を構成する配線材料の前記保護絶縁膜中へのマイグレーションを抑制するバリア膜が形成され、
    前記バリア膜と前記配線との間に、前記配線材料とは異なる材料から構成され、かつ、前記配線の密着性を向上するための密着膜が形成され、
    前記配線は、銀を主成分とする配線材料から形成され、
    前記配線の表面には、ボンディングワイヤが接続され、
    前記ボンディングワイヤは、銅を主成分とする材料から形成され、
    前記配線と前記ボンディングワイヤとは直接接触している、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記保護絶縁膜には、
    前記第１開口部と連通する第２開口部、
    前記第２開口部と一体的に形成された前記配線溝、
    が形成されている、半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記配線溝の側面は、テーパ状に傾斜している、半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記配線の表面は、前記保護絶縁膜の表面よりも低くなっている、半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記配線の表面は、露出している、半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記保護絶縁膜は、ポリイミド樹脂膜から形成されている、半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記保護絶縁膜には、前記配線溝の底面から延在する界面は存在しない、半導体装置。
  8. （ａ）パッドと、前記パッドを覆い、かつ、前記パッドの表面の一部を露出する第１開口部が形成された表面保護膜とが形成された半導体基板を用意する工程、
    （ｂ）前記第１開口部内を含む前記表面保護膜上に保護絶縁膜を形成する工程、
    （ｃ）第１凸部と第２凸部とが形成された型を前記保護絶縁膜に押し付けることにより、前記保護絶縁膜に、前記第１凸部に対応した第２開口部であって、前記第１開口部と連通した前記第２開口部と、前記第２凸部に対応した配線溝であって、前記第２開口部と連通した前記配線溝とを一体的に形成する工程、
    （ｄ）前記配線溝の内部に、銀を主成分とする配線材料からなる配線を形成する工程、
    （ｅ）前記（ｄ）工程の後、前記配線と、銅を主成分とする材料からなるボンディングワイヤとを直接接触する工程、
    を備え、
    前記（ｃ）工程と前記（ｄ）工程との間に、
    （ｆ１）前記第１開口部から露出する前記パッドの表面と、前記第１開口部の側面と、前記第２開口部の内壁と、前記保護絶縁膜上とにわたって、前記配線を構成する配線材料の前記保護絶縁膜中へのマイグレーションを抑制するバリア膜を形成する工程、
    （ｆ２）前記バリア膜上に、前記配線材料とは異なる材料から構成され、かつ、前記配線の密着性を向上するための密着膜を形成する工程、
    を有する、半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記（ｄ）工程は、
    （ｄ１）前記配線溝の内部に前記配線の配線材料を印刷する工程、
    （ｄ２）前記配線材料に対して加熱処理を施す工程、
    を有する、半導体装置の製造方法。
  10. 請求項８に記載の半導体装置の製造方法において、
    前記（ｃ）工程と前記（ｆ１）工程との間に、
    （ｇ）前記型を前記保護絶縁膜から離型する工程、
    （ｈ）前記（ｇ）工程後、前記保護絶縁膜に対して、加熱処理を施す工程、
    を有する、半導体装置の製造方法。
JP2014173454A 2014-08-28 2014-08-28 半導体装置およびその製造方法 Active JP6437246B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014173454A JP6437246B2 (ja) 2014-08-28 2014-08-28 半導体装置およびその製造方法
US14/836,688 US9496232B2 (en) 2014-08-28 2015-08-26 Semiconductor device and its manufacturing method
US15/293,549 US9929120B2 (en) 2014-08-28 2016-10-14 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014173454A JP6437246B2 (ja) 2014-08-28 2014-08-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016048742A JP2016048742A (ja) 2016-04-07
JP6437246B2 true JP6437246B2 (ja) 2018-12-12

Family

ID=55403373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014173454A Active JP6437246B2 (ja) 2014-08-28 2014-08-28 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US9496232B2 (ja)
JP (1) JP6437246B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418951B2 (en) * 2014-05-15 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with composite barrier layer under redistribution layer and manufacturing method thereof
WO2016075791A1 (ja) * 2014-11-13 2016-05-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10685943B2 (en) 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
US9842831B2 (en) 2015-05-14 2017-12-12 Mediatek Inc. Semiconductor package and fabrication method thereof
JP2017045864A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3346492A3 (en) * 2017-01-05 2018-08-08 MediaTek Inc. Semiconductor chip package and fabrication method thereof
KR102459308B1 (ko) 2017-07-31 2022-10-31 삼성전자주식회사 반도체 패키지의 제조 방법
US10957712B2 (en) * 2017-08-02 2021-03-23 Sharp Kabushiki Kaisha Substrate and method for producing substrate
US10170439B1 (en) * 2017-09-29 2019-01-01 Globalfoundries Inc. Chamfering for stress reduction on passivation layer
JP7074463B2 (ja) * 2017-11-29 2022-05-24 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US20200176377A1 (en) * 2018-11-30 2020-06-04 Nanya Technology Corporation Electronic device and method of manufacturing the same
KR20210051536A (ko) * 2019-10-30 2021-05-10 삼성전자주식회사 반도체 칩, 및 이를 가지는 반도체 패키지

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
JP2002329722A (ja) * 2001-04-27 2002-11-15 Nec Corp 半導体装置及びその製造方法
JP3757172B2 (ja) * 2002-01-31 2006-03-22 富士通株式会社 半導体装置及びその製造方法
JP3623209B2 (ja) * 2002-06-18 2005-02-23 松下電器産業株式会社 半導体装置及びその製造方法
JP2004349610A (ja) * 2003-05-26 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
US7285867B2 (en) 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
KR100604819B1 (ko) 2003-06-12 2006-07-28 삼성전자주식회사 반도체 패키지용 배선 기판, 그 제조방법 및 이를 이용한반도체 패키지
US7361993B2 (en) * 2005-05-09 2008-04-22 International Business Machines Corporation Terminal pad structures and methods of fabricating same
US8592977B2 (en) * 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
JP5560775B2 (ja) * 2009-05-20 2014-07-30 富士通株式会社 回路基板及びその製造方法
JP5384269B2 (ja) * 2009-09-18 2014-01-08 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP5607994B2 (ja) 2010-06-15 2014-10-15 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
US9082825B2 (en) * 2011-10-19 2015-07-14 Panasonic Corporation Manufacturing method for semiconductor package, semiconductor package, and semiconductor device
US9209045B2 (en) * 2013-11-15 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure and methods of forming

Also Published As

Publication number Publication date
US20170033074A1 (en) 2017-02-02
JP2016048742A (ja) 2016-04-07
US9496232B2 (en) 2016-11-15
US20160064344A1 (en) 2016-03-03
US9929120B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
JP6437246B2 (ja) 半導体装置およびその製造方法
US9576921B2 (en) Semiconductor device and manufacturing method for the same
JP4308671B2 (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
JP5409993B2 (ja) 相互接続層置換用のアンダー・ボンディング・パッド経路
JP5205066B2 (ja) 半導体装置およびその製造方法
US7919835B2 (en) Semiconductor device and method for manufacturing the same
JP6100480B2 (ja) 半導体装置およびその製造方法
KR20120027114A (ko) 반도체 장치 및 그 제조 방법
JPWO2016075791A1 (ja) 半導体装置およびその製造方法
US8115317B2 (en) Semiconductor device including electrode structure with first and second openings and manufacturing method thereof
JP2016115892A (ja) 半導体装置およびその製造方法
JP6301763B2 (ja) 半導体装置、および半導体装置の製造方法
US20180005967A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2016225466A (ja) 半導体装置および半導体装置の製造方法
US8697566B2 (en) Bump structure and manufacturing method thereof
JP2008091454A (ja) 半導体装置及び半導体装置の製造方法
JP2009124042A (ja) 半導体装置
JP6522980B2 (ja) 半導体装置およびその製造方法
JP2018142586A (ja) 半導体装置
JP2015053371A (ja) 半導体装置およびその製造方法
JP5564557B2 (ja) 半導体装置
JP2008066450A (ja) 半導体装置
JP2013239756A (ja) 半導体装置
JP2011023568A (ja) 半導体装置及びその製造方法
JP2014179657A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181114

R150 Certificate of patent or registration of utility model

Ref document number: 6437246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150