JP6411292B2 - ラダー型フィルタ、デュプレクサおよびモジュール - Google Patents

Description

本発明は、ラダー型フィルタ、デュプレクサおよびモジュールに関し、例えばインダクタが接続されたラダー型フィルタ、デュプレクサおよびモジュールに関する。

高周波通信システムにラダー型フィルタが用いられている。ラダー型フィルタの並列共振器とグランドとの間にインダクタを接続することが知られている（特許文献１）。並列共振器のグランド端子と直列腕との間にキャパシタを接続することが知られている（特許文献２）。

特開２００２−３１４３７２号公報 特開２０１４−１７５３７号公報

特許文献１および２では、ラダー型フィルタの通過帯域の外に減衰極を設けることができる。減衰極を形成するときに、インダクタを接続する前後で通過帯域の損失およびアイソレーション特性などの特性が劣化しないことが求められる。例えば、インダクタを付加することにより、共振器の共振周波数が変化してしまうと、ラダー型フィルタの特性が変化してしまう。

本発明は、上記課題に鑑みなされたものであり、他の特性を劣化させず急峻な減衰極を形成することを目的とする。

本発明は、入力端子と出力端子との間に直列に接続された１または複数の直列共振器と、前記入力端子と前記出力端子との間に並列に接続された１または複数の並列共振器と、前記１または複数の並列共振器のうち少なくとも１つの並列共振器が直列に分割された並列共振器と、一端が前記入力端子から前記出力端子に至る前記１または複数の直列共振器を通る経路内に位置する第１ノードに接続され、他端が前記分割された並列共振器の間に位置する第２ノードに接続されたインダクタと、を具備し、前記インダクタにより、通過帯域より低い周波数を有する第１減衰極および前記通過帯域より高い周波数を有する第２減衰極が形成されることを特徴とするラダー型フィルタである。

上記構成において、前記少なくとも１つの並列共振器は、回路上において、前記入力端子に最も近い並列共振器および前記出力端子に最も近い並列共振器の少なくとも一方を含む構成とすることができる。

上記構成において、前記第１ノードは、前記入力端子と前記少なくとも１つの並列共振器との間のノードと、前記出力端子と前記少なくとも１つの並列共振器との間のノードと、の少なくとも一方である構成とすることができる。

上記構成において、前記第１ノードと前記少なくとも１つの並列共振器との間には直列共振器は接続されていない構成とすることができる。

上記構成において、前記第１ノードと前記少なくとも１つの並列共振器との間には、１または複数の並列共振器のうち他の並列共振器は接続されていない構成とすることができる。

上記構成において、前記分割された並列共振器の容量値は略同じである構成とすることができる。

上記構成において、前記１または複数の直列共振器および前記１または複数の並列共振器が形成されたフィルタチップと、前記フィルタチップを搭載する基板と、
を具備し、前記インダクタは前記基板に搭載されたチップ部品である構成とすることができる。

上記構成において、前記１または複数の直列共振器および前記１または複数の並列共振器が形成されたフィルタチップと、前記フィルタチップを搭載する基板と、を具備し、前記インダクタは前記基板内に形成されている構成とすることができる。

本発明は、送信端子と共通端子との間に接続された送信フィルタと、受信端子と前記共通端子との間に接続された受信フィルタと、を具備し、前記送信フィルタおよび前記受信フィルタの少なくとも一方は上記ラダー型フィルタであることを特徴とするデュプレクサである。

本発明は、上記ラダー型フィルタを備えることを特徴とするモジュールである。

本発明によれば、他の特性を劣化させず急峻な減衰極を形成することができる。

図１は、実施例１に係るフィルタの回路図である。 図２は、実施例１を用いたデュプレクサの回路図である。 図３（ａ）から図３（ｃ）は、実施例１および比較例１における送信端子から共通端子の通過特性を示す図である。 図４（ａ）および図４（ｂ）は、実施例１および比較例１における送信端子から共通端子の通過特性を示す図であり、図４（ｃ）は、実施例１および比較例１における送信端子から受信端子のアイソレーション特性を示す図である。 図５（ａ）および図５（ｂ）は、実施例１および比較例１における送信帯域における反射特性を示すスミスチャートである。 図６（ａ）から図６（ｃ）は、実施例１においてＬ１を変化させた通過特性を示す図である。 図７（ａ）および図７（ｂ）は、実施例１においてＬ１を変化させた通過特性を示す図である。図７（ｃ）は、実施例１においてＬ１を変化させたアイソレーション特性を示す図である。 図８（ａ）および図８（ｂ）は、それぞれ並列腕ＡおよびＢの回路図である。 図９（ａ）から図９（ｃ）は、並列腕ＡおよびＢの通過特性を示す図である。 図１０（ａ）および図１０（ｂ）は、それぞれ並列腕ＣおよびＤの回路図である。 図１１（ａ）から図１１（ｃ）は、並列腕ＢからＤの通過特性を示す図である。 図１２は、実施例１の変形例１を用いたデュプレクサの回路図である。 図１３（ａ）から図１３（ｃ）は、実施例１の変形例１および比較例１における送信端子から共通端子の通過特性を示す図である。 図１４（ａ）および図１４（ｂ）は、実施例１の変形例１および比較例１における送信端子から共通端子の通過特性を示す図である。図１４（ｃ）は、実施例１の変形例１および比較例１における送信端子から受信端子のアイソレーション特性を示す図である。 図１５（ａ）および図１５（ｂ）は、実施例１の変形例１および比較例１における送信帯域における反射特性を示すスミスチャートである。 図１６は、実施例１の変形例２を用いたデュプレクサの回路図である。 図１７（ａ）から図１７（ｃ）は、実施例１の変形例２および比較例１における送信端子から共通端子の通過特性を示す図である。 図１８（ａ）および図１８（ｂ）は、実施例１の変形例２および比較例１における送信端子から共通端子の通過特性を示す図である。図１８（ｃ）は、実施例１の変形例２および比較例１における送信端子から受信端子のアイソレーション特性を示す図である。 図１９（ａ）および図１９（ｂ）は、実施例１の変形例２および比較例１における送信帯域における反射特性を示すスミスチャートである。 図２０は、実施例２に用いるフィルタが形成されたフィルタチップの平面図である。 図２１は、実施例２に係る弾性波デバイスの断面図である。 図２２は、実施例２の変形例１に係る弾性波デバイスの断面図である。 図２３は、実施例２の変形例２に係る弾性波デバイスの平面図である。 図２４は、実施例３に係るモジュールを含むシステムのブロック図である。

以下、図面を参照し、本発明の実施例について説明する。

図１は、実施例１に係るフィルタの回路図である。図１に示すように、フィルタ１００は、ラダー型フィルタであり、１または複数の直列共振器Ｓ１からＳ４、１または複数の並列共振器Ｐ１からＰ４およびインダクタＬ１を備えている。直列共振器Ｓ１からＳ４は入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に直列に接続されている。並列共振器Ｐ１からＰ４は入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に並列に接続されている。並列共振器Ｐ４は並列共振器Ｐ４１およびＰ４２に直列に分割されている。インダクタＬ１の一端は直列共振器Ｓ４と入力端子Ｔｉｎとの間のノードＮ１に接続されている。インダクタＬ１の他端は分割された並列共振器Ｐ４１およびＰ４２の間のノードＮ２に接続されている。

実施例１に係るフィルタの特性をシミュレーションした。図２は、実施例１を用いたデュプレクサの回路図である。図２に示すように、デュプレクサ１０２は、送信フィルタ８０および受信フィルタ８２を備えている。送信フィルタ８０は、共通端子Ａｎｔと送信端子Ｔｘとの間に接続されている。受信フィルタ８２は、共通端子Ａｎｔと受信端子Ｒｘとの間に接続されている。共通端子Ａｎｔとグランドとの間にインダクタＬ０が接続されている。送信フィルタ８０は、送信端子Ｔｘから入力した信号のうち送信帯域の信号を共通端子Ａｎｔに通過させ、他の帯域の信号を抑圧する。受信フィルタ８２は、共通端子Ａｎｔから入力した信号のうち受信帯域の信号を通過させ、他の帯域の信号を抑圧する。インダクタＬ０は整合回路として機能する。デュプレクサ１０２はバンド７用であり、送信帯域は２．５０ＧＨｚ−２．５７ＧＨｚ、受信帯域は２．６２ＧＨｚ−２．６９ＧＨｚである。

送信フィルタ８０は、フィルタ１００に相当する。フィルタ１００の直列共振器Ｓ１からＳ４は、それぞれ直列共振器ＳＴ１１およびＳＴ１２、ＳＴ２１およびＳＴ２２、ＳＴ３１およびＳＴ３２、並びにＳＴ４１およびＳＴ４２に直列に分割されている。並列共振器ＰＴ１からＰＴ４は、それぞれ並列共振器ＰＴ１、分割されたＰＴ２１およびＰＴ２２、ＰＴ３、並びに分割されたＰＴ４１およびＰＴ４２に相当する。並列共振器ＰＴ１のグランド端子はインダクタＬ２を介しグランドに接続されている。並列共振器ＰＴ２２とＰＴ３のグランド端子は共通にインダクタＬ３を介しクランドに接続されている。並列共振器ＰＴ４２のグランド端子はインダクタＬ４を介しグランドに接続されている。

受信フィルタ８２は直列共振器ＳＲ１１からＳＲ４および並列共振器ＰＲ１からＰＲ３を備えている。直列共振器ＳＲ１１からＳＲ４は共通端子Ａｎｔと受信端子Ｒｘとの間に直列に接続されている。並列共振器ＰＲ１からＰＲ３は共通端子Ａｎｔと受信端子Ｒｘとの間に並列に接続されている。並列共振器ＰＲ１とＰＲ２のグランド端子は共通にインダクタＬ５を介しクランドに接続されている。並列共振器ＰＲ３のグランド端子はインダクタＬ６を介しグランドに接続されている。

直列共振器および並列共振器を弾性表面波共振器とし、分割は容量値が同じになるように分割した。各インダクタのインダクタンスをＬ０＝４．７ｎＨ、Ｌ２＝０．３ｎＨ、Ｌ３＝０．２ｎＨ，Ｌ４＝０．３ｎＨ、Ｌ５＝０．１ｎＨ，Ｌ６＝０．３ｎＨとした。Ｌ１＝５．６ｎＨとした。比較例１として、インダクタＬ１を設けない以外は実施例１と同じデュプレクサについてもシミュレーションした。

図３（ａ）から図４（ｂ）は、実施例１および比較例１における送信端子から共通端子の通過特性を示す図である。図４（ｃ）は、実施例１および比較例１における送信端子から受信端子のアイソレーション特性を示す図である。図３（ａ）は送信帯域付近の拡大図、図３（ｂ）は送信帯域近傍（低周波数側）の拡大図、図３（ｃ）は送信帯域近傍（高周波数側）の拡大図である。図４（ａ）は広帯域の通過特性を示す図、図４（ｂ）は図４（ａ）をやや拡大した図である。実線は実施例１、破線は比較例１を示す。

図３（ａ）に示すように、送信帯域の損失は実施例１と比較例１とで同程度である。送信帯域の高周波数近傍（矢印）において実施例１は比較例１より減衰量が大きくなっている。図３（ｂ）に示すように、送信帯域の低周波数側の特性は実施例１と比較例１とで変わらない。図３（ｃ）に示すように、送信帯域の高周波数側において減衰極ＡＰ２が形成され実施例１は比較例１より減衰量が大きくなっている。図４（ａ）および図４（ｂ）に示すように、１．６ＧＨｚ付近に減衰極ＡＰ１が形成されている。減衰極ＡＰ１は、ＧＰＳ（Global Positioning System）の帯域に相当する。減衰極ＡＰ１は急峻な減衰極である。図４（ｃ）に示すように、受信帯域付近Ｂのアイソレーション特性は実施例１と比較例１とで変わらない。

図５（ａ）および図５（ｂ）は、実施例１および比較例１における送信帯域における反射特性を示すスミスチャートである。図５（ａ）および図５（ｂ）は、それぞれ共通端子Ａｎｔおよび送信端子Ｔｘから見た反射特性である。実線は実施例１、破線は比較例１を示す。図５（ａ）および図５（ｂ）に示すように、送信帯域における反射特性は実施例１と比較例１とで変わらない。

以上のように、実施例１は比較例１に比べ通過帯域の通過特性（送信帯域に相当する）およびアイソレーション特性を劣化させることなく、通過帯域より低い周波数の減衰極ＡＰ１および高い周波数の減衰極ＡＰ２を形成することができる。

インダクタＬ１のインダクタンスを５．６ｎＨ、４．３ｎＨ、３．０ｎＨおよび１．０ｎＨとしてシミュレーションした。図６（ａ）から図７（ｂ）は、実施例１においてＬ１を変化させた通過特性を示す図である。図７（ｃ）は、実施例１においてＬ１を変化させたアイソレーション特性を示す図である。図６（ａ）から図７（ｃ）はそれぞれ図３（ａ）から図４（ｃ）に相当する図である。

図６（ａ）に示すように、インダクタＬ１のインダクタンスを変化させても送信帯域の損失は変化しない。図７（ｃ）に示すように、受信帯域付近Ｂのアイソレーション特性は変化しない。図６（ｂ）から図７（ｂ）に示すように、インダクタＬ１のインダクタンスを小さくすると、減衰極ＡＰ１およびＡＰ２は高周波数側に移動する。このように、インダクタＬ１の大きさを変えることで任意の周波数に減衰極ＡＰ１およびＡＰ２を形成できる。

実施例１において、通過帯域の通過特性およびアイソレーション特性を変化させず減衰極が形成できる理由を調べるため、並列共振器ＰＴ４１、ＰＴ４２、インダクタＬ１およびＬ４のみでシミュレーションを行なった。図８（ａ）および図８（ｂ）は、それぞれ並列腕ＡおよびＢの回路図である。図８（ａ）に示すように、並列腕Ａでは、並列共振器ＰＴ４１とＰＴ４２が入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に並列に接続されている。並列共振器ＰＴ４１およびＰＴ４２より入力端子Ｔｉｎ側のノードＮ１と、並列共振器ＰＴ４１およびＰＴ４２の間のノードＮ２と、の間にインダクタＬ１が接続されている。並列共振器ＰＴ４２とグランドとの間にインダクタＬ４が接続されている。

図８（ｂ）に示すように、並列腕ＢではインダクタＬ１が接続されていない。並列腕ＡおよびＢにおいて、並列共振器ＰＴ４１、ＰＴ４２、インダクタＬ１およびＬ４は図３（ａ）から図４（ｃ）をシミュレーションした実施例１と同じである。

図９（ａ）から図９（ｃ）は、並列腕ＡおよびＢの通過特性を示す図である。図９（ａ）は入力端子Ｔｉｎから出力端子Ｔｏｕｔの通過特性の広帯域の図、図９（ｂ）は送信帯域の拡大図、図９（ｃ）は送信帯域とその近傍の拡大図である。

図９（ａ）から図９（ｃ）に示すように、並列腕ＡとＢとで、約２．４８８ＧＨｚの共振周波数ｆｒは変化しない。並列腕ＡはインダクタＬ１を設けることにより、約１．６ＧＨｚに減衰極ＡＰ１、約２．６１ＧＨｚに減衰極ＡＰ２を形成することができる。

このように、並列腕Ａにおいては並列腕Ｂに対しインダクタＬ１を追加することで、共振周波数ｆｒを変化させず、減衰極ＡＰ１およびＡＰ２が形成される。このように、共振周波数ｆｒが変化しないため、実施例１では通過帯域の通過特性およびアイソレーション特性を変化させず減衰極ＡＰ１およびＡＰ２が形成できる。

次に、並列共振器が分割されていない場合について検討した。図１０（ａ）および図１０（ｂ）は、それぞれ並列腕ＣおよびＤの回路図である。図１０（ａ）に示すように、並列腕Ｃでは、並列共振器ＰＴ４は分割されていない。インダクタＬ１は、ノードＮ１と、並列共振器ＰＴ４とインダクタＬ４との間のノードＮ２と、の間に設けられている。図１０（ｂ）に示すように、並列腕Ｄでは、並列共振器ＰＴ４は分割されていない。インダクタＬ１は、ノードＮ１と並列共振器ＰＴ４の入力端子Ｔｉｎ側のノードＮ２と、の間に設けられている。

図１１（ａ）から図１１（ｃ）は、並列腕ＢからＤの通過特性を示す図である。図１１（ａ）は入力端子Ｔｉｎから出力端子Ｔｏｕｔの通過特性の広帯域の図、図１１（ｂ）は送信帯域の拡大図、図１１（ｃ）は送信帯域とその近傍の拡大図である。

図１１（ａ）から図１１（ｃ）に示すように、並列腕Ｃでは、並列腕Ｂと同様に共振周波数ｆｒに起因する減衰極は形成されるものの、減衰極ＡＰ１およびＡＰ２は形成されない。並列腕Ｄでは、減衰極ＡＰ２が形成されるものの共振周波数ｆｒに起因した減衰極の周波数が変化し、減衰極ＡＰ１となっている。

このように、並列共振器ＰＴ４を分割し、分割した並列共振器ＰＴ４１およびＰＴ４２の間のノードＮ２にインダクタＬ１を接続しないと、共振周波数ｆｒを変化させず、減衰極ＡＰ１およびＡＰ２を形成することはできない。

図１２は、実施例１の変形例１を用いたデュプレクサの回路図である。図１２に示すように、デュプレクサ１０４の送信フィルタ８０において、インダクタＬ１は直列共振器ＳＴ３１とＳＴ３２との間のノードＮ１と、並列共振器ＰＴ２１とＰＴ２２との間のノードＮ２と、の間に接続されている。インダクタＬ１を１．０ｎＨとした。その他の構成は図２と同じであり説明を省略する。

図１３（ａ）から図１４（ｂ）は、実施例１の変形例１および比較例１における送信端子から共通端子の通過特性を示す図である。図１４（ｃ）は、実施例１の変形例１および比較例１における送信端子から受信端子のアイソレーション特性を示す図である。図１３（ａ）から図１４（ｃ）は図３（ａ）から図４（ｃ）に相当する。実線は実施例１の変形例１、破線は比較例１を示す。

図１３（ａ）に示すように、送信帯域における通過特性は実施例１の変形例１と比較例１とでほとんど差はない。図１３（ｂ）に示すように、２．４４ＧＨｚ付近に減衰極ＡＰ１が形成されている。減衰極ＡＰ１が形成される周波数は実施例１の図６（ｂ）におけるＬ１＝１．０ｎＨとほぼ同じである。図１３（ｃ）に示すように、通過帯域の高周波側近傍では、実施例１の変形例１は比較例１より若干減衰特性がよい。図１４（ａ）に示すように、４．７ＧＨｚ付近に減衰極ＡＰ２が形成されている。減衰極ＡＰ２が形成される周波数は、実施例１の図７（ａ）におけるＬ１＝１．０ｎＨとほぼ同じである。図１４（ｃ）に示すように、受信帯域付近Ｂのアイソレーション特性は実施例１の変形例１と比較例１とで変わらない。

図１５（ａ）および図１５（ｂ）は、実施例１の変形例１および比較例１における送信帯域における反射特性を示すスミスチャートである。図１５（ａ）および図１５（ｂ）は、それぞれ共通端子Ａｎｔおよび送信端子Ｔｘから見た反射特性である。実線は実施例１の変形例１、破線は比較例１を示す。図１５（ａ）および図１５（ｂ）に示すように、送信帯域における反射特性は実施例１の変形例１と比較例１とで大きくは変わらない。実施例１の変形例１と比較例１との反射特性の差は、実施例１の図５（ａ）および図５（ｂ）の実施例１と比較例１との差に比べると若干大きい。特に図１５（ｂ）は図５（ｂ）より差が若干大きい。

以上のように、実施例１の変形例１は比較例１に比べ送信帯域の通過特性およびアイソレーション特性を劣化させることなく、送信帯域より低い周波数の減衰極ＡＰ１および高い周波数の減衰極ＡＰ２を形成することができる。また、送信帯域における反射特性は、実施例１に比べると変化がやや大きいものの、インダクタＬ１を付加してもほとんど変わらない。

図１６は、実施例１の変形例２を用いたデュプレクサの回路図である。図１６に示すように、デュプレクサ１０６の送信フィルタ８０において、インダクタＬ１は直列共振器ＳＴ４１とＳＴ４２との間のノードＮ１と、並列共振器ＰＴ４１とＰＴ４２との間のノードＮ２と、の間に接続されている。インダクタＬ１を１．０ｎＨとした。その他の構成は図２と同じであり説明を省略する。

図１７（ａ）から図１８（ｂ）は、実施例１の変形例２および比較例１における送信端子から共通端子の通過特性を示す図である。図１８（ｃ）は、実施例１の変形例２および比較例１における送信端子から受信端子のアイソレーション特性を示す図である。図１７（ａ）から図１８（ｃ）は図３（ａ）から図４（ｃ）に相当する。実線は実施例１の変形例２、破線は比較例１を示す。

図１７（ａ）に示すように、送信帯域における通過特性は実施例１の変形例２と比較例１とでほとんど差はない。図１７（ｂ）および図１７（ｃ）に示すように、送信帯域の近傍の減衰特性は、実施例１の変形例２と比較例１とでほとんど差はない。図１８（ａ）に示すように、５．５ＧＨｚ付近に減衰極ＡＰ２が形成されている。図１８（ｃ）に示すように、受信帯域付近Ｂのアイソレーション特性は実施例１の変形例２と比較例１とで変わらない。

図１９（ａ）および図１９（ｂ）は、実施例１の変形例２および比較例１における送信帯域における反射特性を示すスミスチャートである。図１９（ａ）および図１９（ｂ）は、それぞれ共通端子Ａｎｔおよび送信端子Ｔｘから見た反射特性である。実線は実施例１の変形例２、破線は比較例１を示す。図１９（ａ）および図１９（ｂ）に示すように、送信帯域における反射特性は実施例１の変形例２と比較例１とで大きくは変わらない。実施例１の変形例２と比較例１との反射特性の差は、実施例１の図５（ａ）および図５（ｂ）の実施例１と比較例１との差に比べると若干大きい。特に図１９（ｂ）は図５（ｂ）より差が若干大きい。

以上のように、実施例１の変形例２は比較例１に比べ通過帯域の通過特性およびアイソレーション特性を劣化させることなく、通過帯域より高い周波数の減衰極ＡＰ２を形成することができる。なお、図１７（ｂ）において減衰極ＡＰ１が存在するか明確ではないもの、減衰極ＡＰ１に相当する小さい減衰極が形成されていると考えられる。また、送信帯域における反射特性は、実施例１に比べると変化がやや大きいものの、インダクタＬ１を付加してもほとんど変わらない。

実施例１およびその変形例によれば、インダクタＬ１の一端が送信端子Ｔｘ（入力端子）から共通端子Ａｎｔ（出力端子）に至る直列共振器ＳＴ１１からＳＴ４２を通る経路内に位置するノードＮ１に接続されている。インダクタＬ１の他端が分割された並列共振器ＰＴ４１とＰＴ４２との間に位置するノードＮ２に接続されている。これにより、通過帯域（実施例１およびその変形例では送信帯域）の通過特性およびアイソレーション特性を劣化させることなく、急峻な減衰極ＡＰ１およびＡＰ２を形成することができる。これは、並列腕ＡからＤにおいて示したように、並列共振器の共振周波数ｆｒを変化させず減衰極ＡＰ１およびＡＰ２を形成できるためと考えられる。減衰極ＡＰ１およびＡＰ２の位置はインダクタンスにより設定できる。

実施例１およびその変形例では、インダクタＬ１を１つ設ける例を説明したが、複数の並列共振器を分割し、分割した並列共振器にそれぞれインダクタＬ１を設けてもよい。このとき、複数のインダクタＬ１のインダクタンスは同じでもよいし、異なっていてもよい。

実施例１と実施例１の変形例１とを比較すると実施例１の方が送信の反射特性の変化が少ない。よって、インダクタＬ１を接続する並列共振器は、最も入力端子（送信端子Ｔｘ）側および最も出力端子（共通端子Ａｎｔ）側の少なくとも一方の並列共振器であることが好ましい。共振器の分割は大きな電力が加わる入力端子側であることが多い。よって、インダタクＬ１を接続する並列共振器は最も入力端子側であることが好ましい。

実施例１と実施例１の変形例２とを比較すると実施例１の方が通過帯域の反射特性の変化が小さい。よって、ノードＮ１は、入力端子（送信端子Ｔｘ）と分割された並列共振器ＰＴ４１およびＰＴ４２との間のノードであることが好ましい。インダクタＬ１が最も出力端子側の並列共振器に接続されている場合、ノードＮ１は、出力端子と分割された並列共振器との間のノードであることが好ましい。

実施例１のように、ノードＮ１と分割された並列共振器ＰＴ４１およびＰＴ４２との間には直列共振器は接続されていなくてもよい。実施例１の変形例２のように、ノードＮ１と並列共振器ＰＴ４１およびＰＴ４２との間には直列共振器ＳＴ４２が接続されていてもよい。ノードＮ１と並列共振器ＰＴ４１およびＰＴ４２との間の直列共振器は、分割された直列共振器の一方でもよいし、分割されていない直列共振器でもよい。実施例１と実施例１の変形例１および２との比較から、ノードＮ１と分割された並列共振器との間には直列共振器は接続されていないことが好ましい。

また、ノードＮ１と分割された並列共振器との間には、複数の並列共振器のうち他の並列共振器は接続されていないことが好ましい。

直列共振器および並列共振器の個数は目的に応じ設定することができる。直列共振器および並列共振器は目的に応じ分割することもできる。並列共振器が２つに分割される例を説明したが、並列共振器は３以上に分割されていてもよい。分割された並列共振器の容量値は異なっていてもよいし、略同じであってもよい。

実施例１に係るフィルタが送信フィルタ８０である例を説明したが、実施例１に係るフィルタは、送信フィルタ８０および受信フィルタ８２の少なくとも一方であればよい。大きな電力が加わる送信フィルタ８０において共振器が分割されることが多い。よって、実施例１に係るフィルタは送信フィルタ８０に適用することが好ましい。

実施例２は、実施例１およびその変形例に係るフィルタが基板に搭載された例である。図２０は、実施例２に用いるフィルタが形成されたフィルタチップの平面図である。図２０に示すように、フィルタチップ２１は、基板２０を有する。基板２０は、タンタル酸リチウム基板またはニオブ酸リチウム基板等の圧電基板である。基板２０上に弾性表面波共振器２２、金属層２４およびバンプ２６が形成されている。金属層２４は、例えば銅配線、金配線またはアルミニウム配線等の配線である。バンプ２６は、例えば金バンプまたは半田バンプであり、送信端子Ｔｘ、付加端子ＴｏＬ、共通端子Ａｎｔおよびグランド端子ＧＮＤに相当する。共通端子Ａｎｔと送信端子Ｔｘとの間に金属層２４（配線）を介し直列共振器ＳＴ１１からＳＴ５２が直列に接続されている。共通端子Ａｎｔと送信端子Ｔｘとの間に金属層２４（配線）を介し並列共振器ＰＴ１１からＰＴ４２が並列に接続されている。分割された並列共振器ＰＴ４１とＰＴ４２との間に付加端子ＴｏＬが接続されている。

図２１は、実施例２に係る弾性波デバイスの断面図である。図２１に示すように、弾性波デバイス１０８は、フィルタチップ２１、多層基板３０および封止部２８を備える。多層基板３０には、複数の絶縁層３０ａおよび３０ｂが積層されている。絶縁層３０ａおよび３０ｂは例えば樹脂層またはセラミックス層である。絶縁層３０ａの上面には電極３１が形成されている。絶縁層３０ｂの上面には配線３２が形成されている。絶縁層３０ｂの下面にはフットパッド３３が形成されている。絶縁層３０ａおよび３０ｂを貫通するビア配線３４および３５が形成されている。電極３１、配線３２、フットパッド３３およびビア配線３４および３５は例えば銅層、金層またはアルミニウム層等の金属層である。電極３１上にバンプ２６が接合されることにより、多層基板３０上にフィルタチップ２１がフリップチップ実装されている。フィルタチップ２１は封止部２８により封止されている。封止部２８は例えば半田等の金属または樹脂等の絶縁体である。フィルタチップ２１と多層基板３０の間には空隙が形成されている。

実施例２では、送信端子Ｔｘと付加端子ＴｏＬとの間にビア配線３４を介し配線３２が電気的に接続されている。実施例２のように、インダクタＬ１を配線３２により形成することができる。

図２２は、実施例２の変形例１に係る弾性波デバイスの断面図である。弾性波デバイス１１０では、多層基板３０に実装されたフィルタチップ２１がＰＣＢ（Print Circuit Board）４０上に搭載されている。ＰＣＢ４０には、複数の絶縁層４０ａから４０ｃが積層されている。絶縁層４０ａから４０ｃは例えば樹脂層である。絶縁層４０ａの上面には電極４１が形成されている。絶縁層４０ｂおよび４０ｃの上面にはそれぞれ配線４２および４３が形成されている。絶縁層４０ｃの下面にはフットパッド４４が形成されている。絶縁層４０ａから４０ｃを貫通するビア配線４５から４７が形成されている。電極４１、配線４２、４３、フットパッド４４およびビア配線４５から４７は例えば銅層、金層またはアルミニウム層等の金属層である。電極４１とフットパッド３３とがハンダ４８により接合されることにより、ＰＣＢ４０上に多層基板３０が搭載されている。

実施例２の変形例１では、多層基板３０内では送信端子Ｔｘと付加端子ＴｏＬとは電気的に接続されていない。ＰＣＢ４０内において、送信端子Ｔｘと付加端子ＴｏＬとが配線４２および４３を介し電気的に接続されている。実施例２の変形例１のように、インダクタＬ１をＰＣＢ４０内の配線４２および４３により形成することができる。

図２３は、実施例２の変形例２に係る弾性波デバイスの平面図である。図２３では、多層基板３０およびチップインダクタ３８を搭載したＰＣＢ４０の上面の平面図である。弾性波デバイス１１２において、フットパッド３３は多層基板３０を透視して図示している。ＰＣＢ４０の上面には配線４９が形成されている。チップインダクタ３８と送信端子Ｔｘおよび付加端子ＴｏＬに相当するフットパッド３３とは、配線４９により電気的に接続されている。実施例２の変形例２のように、インダクタＬ１をチップインダクタにより形成することができる・

実施例２および実施例２の変形例１のように、インダクタＬ１は、フィルタチップ２１が搭載された多層基板３０またはＰＣＢ基板４０等の基板に形成されていてもよい。また、実施例２の変形例２のように、インダクタＬ１はフィルタチップ２１が搭載された多層基板３０またはＰＣＢ基板４０等の基板に搭載されたチップ部品でもよい。

実施例３は、実施例１および２のラダー型フィルタを有するモジュールの例である。図２４は、実施例３に係るモジュールを含むシステムのブロック図である。図２４に示すように、システムは、モジュール５０、集積回路５２およびアンテナ５４を備えている。モジュール５０は、ダイプレクサ７０、スイッチ７６、デュプレクサ６０およびパワーアンプ６６を備えている。ダイプレクサ７０は、ローパスフィルタ（ＬＰＦ）７２およびハイパスフィルタ（ＨＰＦ）７４を備えている。ＬＰＦ７２は、端子７１と７３との間に接続されている。ＨＰＦ７４は、端子７１と７５との間に接続されている。端子７１はアンテナ５４に接続されている。ＬＰＦ７２は、アンテナ５４から送受信される信号のうち低周波信号を通過させ、高周波数信号を抑圧する。ＨＰＦ７４は、アンテナ５４から送受信される信号のうち高周波信号を通過させ、低周波数信号を抑圧する。

スイッチ７６は端子７３を複数の端子６１のうち１つの端子に接続する。デュプレクサ６０は、送信フィルタ６２および受信フィルタ６４を備えている。送信フィルタ６２は、端子６１と６３との間に接続されている。受信フィルタ６４は、端子６１と６５との間に接続されている。送信フィルタ６２は送信帯域の信号を通過させ、他の信号を抑圧する。受信フィルタ６４は、受信帯域の信号を通過させ、他の信号を抑圧する。パワーアンプ６６は、送信信号を増幅し、端子６３に出力する。ローノイズアンプ６８は端子６５に出力された受信信号を増幅する。

デュプレクサ６０の送信フィルタ６２および受信フィルタ６４の少なくとも一方に実施例１または２のフィルタを用いることができる。実施例３では、モジュールの例として、移動通信端末用のフロントエンドモジュールを例に説明したが、他の種類のモジュールでもよい。

実施例１およびその変形例においては、主に共振器として弾性表面波共振器を例に説明したが、共振器は、弾性境界波共振器、ラブ波共振器または圧電薄膜共振器でもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

２０ 基板
２１ フィルタチップ
２２ 弾性表面波共振器
２４ 金属層
２６ バンプ
３０ 多層基板
３８ チップインダクタ
４０ ＰＣＢ

Claims (10)

1. 入力端子と出力端子との間に直列に接続された１または複数の直列共振器と、
   前記入力端子と前記出力端子との間に並列に接続された１または複数の並列共振器と、
   前記１または複数の並列共振器のうち少なくとも１つの並列共振器が直列に分割された並列共振器と、
   一端が前記入力端子から前記出力端子に至る前記１または複数の直列共振器を通る経路内に位置する第１ノードに接続され、他端が前記分割された並列共振器の間に位置する第２ノードに接続されたインダクタと、
   を具備し、
   前記インダクタにより、通過帯域より低い周波数を有する第１減衰極および前記通過帯域より高い周波数を有する第２減衰極が形成されることを特徴とするラダー型フィルタ。
2. 前記少なくとも１つの並列共振器は、回路上において、前記入力端子に最も近い並列共振器および前記出力端子に最も近い並列共振器の少なくとも一方を含むことを特徴とする請求項１記載のラダー型フィルタ。
3. 前記第１ノードは、前記入力端子と前記少なくとも１つの並列共振器との間のノードと、前記出力端子と前記少なくとも１つの並列共振器との間のノードと、の少なくとも一方であることを特徴とする請求項２記載のラダー型フィルタ。
4. 前記第１ノードと前記少なくとも１つの並列共振器との間には直列共振器は接続されていないことを特徴とする請求項１から３のいずれか一項記載のラダー型フィルタ。
5. 前記第１ノードと前記少なくとも１つの並列共振器との間には、１または複数の並列共振器のうち他の並列共振器は接続されていないことを特徴とする請求項１から４のいずれか一項記載のラダー型フィルタ。
6. 前記分割された並列共振器の容量値は略同じであることを特徴とする請求項１から５のいずれか一項記載のラダー型フィルタ。
7. 前記１または複数の直列共振器および前記１または複数の並列共振器が形成されたフィルタチップと、
   前記フィルタチップを搭載する基板と、
   を具備し、
   前記インダクタは前記基板に搭載されたチップ部品であることを特徴とする請求項１から６のいずれか一項記載のラダー型フィルタ。
8. 前記１または複数の直列共振器および前記１または複数の並列共振器が形成されたフィルタチップと、
   前記フィルタチップを搭載する基板と、
   を具備し、
   前記インダクタは前記基板内に形成されていることを特徴とする請求項１から６のいずれか一項記載のラダー型フィルタ。
9. 送信端子と共通端子との間に接続された送信フィルタと、
   受信端子と前記共通端子との間に接続された受信フィルタと、
   を具備し、
   前記送信フィルタおよび前記受信フィルタの少なくとも一方は請求項１から８のいずれか一項記載のラダー型フィルタであることを特徴とするデュプレクサ。
10. 請求項１から８のいずれか一項記載のラダー型フィルタを備えることを特徴とするモジュール。

Images