JP2019083239A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2019083239A
JP2019083239A JP2017209086A JP2017209086A JP2019083239A JP 2019083239 A JP2019083239 A JP 2019083239A JP 2017209086 A JP2017209086 A JP 2017209086A JP 2017209086 A JP2017209086 A JP 2017209086A JP 2019083239 A JP2019083239 A JP 2019083239A
Authority
JP
Japan
Prior art keywords
circuit
wiring
main surface
circuit element
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017209086A
Other languages
English (en)
Inventor
直樹 郷地
Naoki Gochi
直樹 郷地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2017209086A priority Critical patent/JP2019083239A/ja
Publication of JP2019083239A publication Critical patent/JP2019083239A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】複数の部材と、これら部材と共に設けられる回路素子とを備える電子機器において、部材と回路素子との間の不要結合を生じ難くした電子機器を提供する。【解決手段】電子機器101は、一部または全部が導電体もしくは磁性体である第1部材1と、第2部材2と、第2部材2に接続されて第1部材1に対して所定の位置関係に配置された回路素子3と、を備える。回路素子3は、回路形成部31と、接続部32と、配線部33と、で構成される。第1部材1は、第2部材2の実装電極2Eの形成面が対向する位置に配置されており、配線導体33Wは、第2主面MS2よりも第1主面MS1寄りの層に形成されていて、配線部33は、第1主面MS1側が曲げの外側になり、且つ第1主面MS1が第2主面MS2より第1部材1から遠ざかるように曲げられた屈曲部32BSを有する。【選択図】図1

Description

本発明は、複数の部材と、これら部材と共に設けられる回路素子と、を備える電子機器に関する。
例えば携帯電子機器において、コイルアンテナを実装するために、回路基板の一方面に設けられたコネクタに、コイルアンテナの端部を差し込んで、コイルアンテナの主要部を回路基板の他方面側に折り返した構造の電子機器が特許文献1に示されている。
国際公開第2017/018134号
特許文献1に記載の電子機器において、コイルアンテナは、コネクタ差し込み部と、コイルアンテナ形成部と、この両者を繋ぐ配線部とが一つの多層基板で構成されている。そして、配線部は回路基板の縁を包むように屈曲されている。そのため、回路基板に形成されている導体パターンの位置によっては、この導体パターンと配線部に形成されている配線導体とが電気的または磁気的に不要結合するおそれがある。このような不要結合が生じると、コイルアンテナの所定の電気的特性が劣化したり、回路基板に形成されている回路の所定の特性が劣化したりする、といった問題が発生する。
上記不要結合は、回路基板とコイルアンテナとの間に生じるものに限らず、一部または全部が導電体もしくは磁性体である或る部材と回路素子との間に生じる、共通の課題である。
そこで、本発明の目的は、複数の部材と、これら部材と共に設けられる回路素子とを備える電子機器において、部材と回路素子との間の不要結合を生じ難くした電子機器を提供することにある。
(1)本発明の電子機器は、
一部または全部が導電体もしくは磁性体である第1部材と、第2部材と、前記第2部材に接続されて前記第1部材に対して所定の位置関係に配置された回路素子と、を備える電子機器であって、
前記回路素子は、互いに対向する第1主面および第2主面を有し、
前記回路素子は、
回路が形成された回路形成部と、
前記第2部材に電気的に接続される接続部と、
前記回路形成部と前記接続部との間を接続する配線導体が形成され、前記回路形成部と前記接続部とに連続する配線部と、で構成され、
前記回路素子の前記接続部の前記第1主面に、前記第2部材に接続される外部接続電極が形成されており、
前記第2部材は、前記回路素子の前記外部接続電極が接続される実装電極を備え、
前記第1部材は、前記第2部材の前記実装電極の形成面が対向する位置に配置されており、
前記配線導体は、前記第1主面に、または前記第2主面よりも前記第1主面寄りの層に、形成されていて、
前記配線部は、前記第1主面側が曲げの外側になり、且つ前記第1主面が前記第2主面より前記第1部材から遠ざかるように曲げられた屈曲部を有する、
ことを特徴としている。
上記構成によれば、回路素子の配線部の配線導体は第1部材から遠ざかる関係で配置されるので、この配線導体と第1部材との電気的・磁気的な不要結合は抑制される。
(2)前記第1部材は、例えば永久磁石やヨーク等の磁性部品である。この場合、回路素子の配線部の配線導体と、第1部材(磁性部品)との不要な磁界結合が抑制される。
(3)前記第1部材は、例えば、回路が形成された基板である。この場合、回路素子の配線部の配線導体と、第1部材(基板)の回路との不要な電磁界結合が抑制される。
(4)前記回路形成部に高周波回路が形成されていて、前記基板はデジタル回路が形成された基板であることが好ましい。この構造によれば、特に問題となることの多い、高周波回路とデジタル回路とが位置的に分離されて、両者間の不要結合が抑制される。
(5)前記配線部は、前記回路形成部に比べて前記配線導体の延伸方向に直交する方向の幅が細いことが好ましい。この構造によれば、屈曲部での屈曲が容易となる。
(6)前記回路形成部、前記接続部、および前記配線部は、複数の基材層が積層されてなる単一の多層基板で構成されたものであることが好ましい。このことにより、回路形成部、接続部、および配線部は、一体物として容易に製造できる。また、回路形成部と配線部との境界、接続部と配線部との境界がいずれも連続した構造体となるので、曲げ応力による破損が抑制される。
(7)前記配線導体は前記複数の基材層のうち一層に形成されていることが好ましい。この構造により、配線導体が複数層に形成されている構造に比べて、配線部の屈曲による、配線導体への引っ張り・圧縮伸縮応力が小さくなって、配線導体の破損も起こりにくくなる。
(8)前記回路形成部および前記接続部は前記配線部よりも厚いことが好ましい。この構造により、回路形成部および接続部の剛性が高まり、配線部の剛性が相対的に低くなって、外部応力に対する回路形成部の変形および接続部の変形が抑制される。このことにより、回路素子の電気的特性が維持される。
(9)前記回路形成部に対する前記配線部の延出位置、および前記接続部に対する前記配線部の延出位置は、前記第2主面よりも前記第1主面寄りの位置であることが好ましい。この構造によれば、配線部の配線導体は第1部材からより遠ざかる位置に配置されるので、この配線導体と第1部材との電気的・磁気的な不要結合は効果的に抑制される。
本発明によれば、複数の部材と、これら部材と共に設けられる回路素子とを備える電子機器において、部材と回路素子との間で不要結合が効果的に抑制される。
図1は第1の実施形態に係る電子機器101の縦断面図である。 図2は回路素子3の屈曲前の縦断面図である。 図3は回路素子3の各基材の積層前の平面図である。 図4は第2の実施形態に係る電子機器102の縦断面図である。 図5は第3の実施形態に係る電子機器103の縦断面図である。 図6は回路素子3の各基材の積層前の平面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせは可能である。第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第1の実施形態》
図1は第1の実施形態に係る電子機器101の縦断面図である。この電子機器101は、第1部材1と、第2部材2と、第2部材2に接続されて第1部材1に対して所定の位置関係に配置された回路素子3と、を備える。
回路素子3は、互いに対向する第1主面MS1および第2主面MS2を有する。回路素子3は、回路形成部31と、第2部材2に電気的に接続される接続部32と、回路形成部31と接続部32とに連続する配線部33と、で構成されている。
回路形成部31には、回路導体31C等による回路が形成されている。配線部33には、回路形成部31と接続部32との間を接続する配線導体33Wが形成されている。
この例では、第1部材1、第2部材2のいずれも回路基板である。特に、第1部材1はデジタル回路が構成された回路基板である。この回路基板である第1部材1の内部に導体(回路導体)2Cが形成されている。
回路素子3の接続部32の第1主面MS1には外部接続電極32Eが形成されている。第2部材2は、回路素子3の外部接続電極32Eが接続される実装電極2Eを備えている。回路素子3の接続部32の外部接続電極32Eは、はんだ等の接合材を介して、第2部材2の実装電極2Eに接合されている。
第1部材1は、第2部材2の実装電極2Eの形成面に対向する位置に配置されている。
配線導体33Wは、第2主面MS2よりも第1主面MS1寄りの層に形成されている。
回路素子3の配線部33は屈曲部32BSを有する。この屈曲部32BSは、第1主面MS1側が曲げの外側になり、且つ第1主面MS1が第2主面MS2より第1部材1から遠ざかるように曲げられた部分である。
なお、接続部32に配線導体33Wとは別の配線導体や回路形成用導体が形成されていてもよい。
図2は上記回路素子3の、屈曲前の縦断面図である。この回路素子3は、例えば液晶ポリマー(LCP)やポリエーテルエーテルケトン(PEEK)を主材料とする熱可塑性樹脂基材を積層形成した多層基板である。回路導体31C、配線導体33W、外部接続電極32Eのうち、基材の層方向に延びる導体パターンは銅箔をパターン化したものである。異なる層に形成された導体パターン同士は、層間接続導体で接続されている。この層間接続導体は、例えば、上記基材にレーザー等で孔を形成した後、Cu,Snまたはこれらの合金等の導電性粒子を含む導電性ペーストを配設し、後の加熱加圧処理で硬化させることによって設けられる。
図3は、回路素子3の各基材の積層前の平面図である。なお、図3では、説明の都合上一つの個片に切り出した状態での平面図である。実際の多層基板の製造工程は集合基板状態で行われる。
図3に表れているように、基材S2,S3に回路導体31Cが形成されていて、基材S3に外部接続電極32Eが形成されている。また、基材S4に配線導体33Wが形成されている。図3中の破線の丸は層間接続導体を表している。基材S1,S5には導体パターンは形成されていない。回路導体31Cは約2ターンのコイルを形成している。
回路形成部31は4層の基材層で構成されていて、接続部32は3層の基材層で構成されていて、配線部33は2層の基材層で構成されている。つまり、回路形成部31および接続部32は配線部33よりも厚い。
配線部33は、配線導体33Wの延伸方向(X軸方向)に直交する方向(Y軸方向)の幅Wが回路形成部31の幅より細い。
この回路素子3を実装する際、図1に示したように、接続部32の外部接続電極32Eを第2部材2の実装電極2Eに接続し、回路素子3の配線部33の所定箇所をY軸に平行な軸の回りに沿って、断面U字状に屈曲させ、回路形成部31を第1部材1の上面に配置する。
本実施形態によれば、次のような作用効果を奏する。
(a)第2部材(回路基板)2の導体(回路導体)2Cと配線導体33Wとの距離が効果的に離れるので、その両者間での電気的・磁気的な不要結合が抑制される。
(b)回路形成部31の高周波回路と第2部材2のデジタル回路との不要結合が効果的に抑制される。
(c)配線部33は、配線導体33Wの延伸方向に直交する方向の幅が回路形成部31の幅より細いので、屈曲部32BSでの屈曲が容易となる。
(d)回路形成部31、接続部32、および配線部33は、複数の基材層が積層されてなる単一の多層基板で構成されたものであるので、回路形成部31、接続部32、および配線部33は一体物として容易に製造できる。
(e)回路形成部31と配線部33との境界、接続部32と配線部33との境界がいずれも連続した構造体となるので、曲げ応力による破損が抑制される。
(f)配線導体33Wは複数の基材層のうち一層に形成されているので、配線導体33Wが複数層に形成されている構造に比べて、配線部33の屈曲による、配線導体33Wへの引っ張り・圧縮伸縮応力が小さくなって、配線導体33Wの破損も起こりにくくなる。
(g)配線導体33W形成層は表層から一層だけ内層に設けられている。そして、最表層は回路形成部31、接続部32にも連続する層である。これにより、最表層の剥離が起こりにくく、配線導体33Wおよび配線導体33W形成層を外部からの衝撃に対して効果的に保護できる。
(h)回路形成部31および接続部32は配線部33よりも厚いので、回路形成部31および接続部32の剛性が高く、配線部33の剛性が相対的に低くなって、外部応力に対する回路形成部31の変形および接続部32の変形が抑制される。このことにより、回路素子3の電気的特性が維持される。
《第2の実施形態》
第2の実施形態では、回路素子3の形状および第1部材1の構成が第1の実施形態とは異なる電子機器の例を示す。
図4は第2の実施形態に係る電子機器102の縦断面図である。この電子機器102は、第1部材1と、第2部材2と、第2部材2に接続されて第1部材1に対して所定の位置関係に配置された回路素子3と、を備える。
回路素子3は、互いに対向する第1主面MS1および第2主面MS2を有する。回路素子3は、回路形成部31と、第2部材2に電気的に接続される接続部32と、回路形成部31と接続部32とに連続する配線部33と、で構成されている。
回路形成部31には、回路導体31C等による回路が形成されている。配線部33には、回路形成部31と接続部32との間を接続する配線導体33Wが形成されている。
接続部32および第2部材2の構成は第1の実施形態で示したものと同じである。但し、回路素子3の配線部33は、断面L字状に屈曲されている。
本実施形態では、第2部材2は回路基板であり、第1部材1は永久磁石である。回路形成部31の回路導体31Cは電磁石として作用する。この回路導体31Cによる電磁石と第1部材(永久磁石)1との相互作用により、両者間に電磁力が働く。この例では、回路形成部31は固定されているので、上記電磁力により第1部材(永久磁石)1が図中の矢印方向(X軸方向)に移動する。
なお、第1部材1は永久磁石以外にヨークなどの磁性部品であっても同様の作用効果を奏する。
本実施形態における回路素子3は、その回路形成部31に対する配線部33の延出位置EP1、および接続部32に対する配線部33の延出位置EP2が、第2主面MS2よりも第1主面MS1寄りの位置である。
この構造によれば、配線部33の配線導体33Wは第1部材1からより遠ざかる位置に配置されることになる。そのため、この配線導体33Wと第1部材1との電気的・磁気的な不要結合は効果的に抑制される。
また、本実施形態における回路素子3は、配線部33の延出位置EP2が、第2主面MS2よりも第1主面MS1寄りの位置である。そのため、配線導体33Wから外部接続電極32Eまでの経路長(層間接続導体の長さ)が短くなるので、接続部32における導体抵抗を低減できる。
《第3の実施形態》
第3の実施形態では、回路素子の接続部の構造が第1・第2の実施形態とは異なる例を示す。
図5は第3の実施形態に係る電子機器103の縦断面図である。この電子機器103は、第1部材1と、第2部材2と、第2部材2に接続されて第1部材1に対して所定の位置関係に配置された回路素子3と、を備える。第1部材1、第2部材2の構成は第2の実施形態で示したものと同じである。
図5に表れているように、回路素子3の接続部32の外部接続電極32Eの形成面に、はんだレジスト膜等のレジスト膜32Lが形成されている。
図6は、回路素子3の各基材の積層前の平面図である。図6において、基材S2,S3に回路導体31Cが形成されていて、基材S4に配線導体33Wが形成されている。基材S1には導体パターンは形成されていない。
回路形成部31は4層の基材層で形成されていて、接続部32および配線部33はいずれも2層の基材層で形成されている。
このように、回路素子3の接続部32と配線部33の基材の積層数が同じであっても、レジスト膜32Lを形成することで、接続部32の剛性を配線部33より高めることができる。
上記レジスト膜32Lの代わりに、例えばポリイミド(PI)等によるカバーフィルムを貼付してもよい。
上記レジスト膜32Lや上記カバーフィルムは、接続部32の外部接続電極32Eの形成面とは反対面に形成してもよい。
また、上記レジスト膜やカバーフィルムは接続部32だけでなく、回路形成部31に設けてもよい。このようなレジスト膜やカバーフィルムはヤング率の高い材質を用いることが好ましい。接続部32や回路形成部31が薄くても、それらを変形しにくくできるからである。
《他の実施形態》
図1、図2等では、配線導体33Wは、第2主面MS2よりも第1主面MS1寄りの層に形成した例を示したが、配線導体33Wは、配線部33の第1主面MS1に形成されてもよい。
図1では、第1部材1が回路基板である例を示したが、第1部材1の全体が、例えば電子機器の筐体内に配置されたフレームやシールド板等の導電体であってもよい。
以上に示した各実施形態では、多層基板構造の回路素子3を示したが、回路素子は単層基板構造であってもよい。
以上に示した各実施形態では、回路形成部31および接続部32の両方が配線部33より厚い例を示したが、回路形成部31または接続部32の一方が配線部33より厚い構造であってもよい。
図1、図4等では、回路素子3の配線部33の略全体が屈曲部である例を示したが、配線部33の一部に比較的小さな曲率半径の曲げ部を形成してもよい。
また、図1、図2等に示した例では、回路素子3は、屈曲前の状態でX−Y面にあって、それをY軸に平行な軸の回りにのみ屈曲させる例を示したが、複数の屈曲部があってもよい。それらの屈曲部のうち、一つは上記Y軸に平行な軸の回りとは別の軸回りに屈曲させる屈曲部であってもよい。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
EP1,EP2…延出位置
MS1…第1主面
MS2…第2主面
S1〜S5…基材
1…第1部材
2…第2部材
2C…第2部材の導体
2E…実装電極
3…回路素子
31…回路形成部
31C…回路導体
32…接続部
32BS…屈曲部
32E…外部接続電極
32L…レジスト膜
33…配線部
33W…配線導体
101〜103…電子機器

Claims (9)

  1. 一部または全部が導電体もしくは磁性体である第1部材と、第2部材と、前記第2部材に接続されて前記第1部材に対して所定の位置関係に配置された回路素子と、を備える電子機器であって、
    前記回路素子は、互いに対向する第1主面および第2主面を有し、
    前記回路素子は、
    回路が形成された回路形成部と、
    前記第2部材に電気的に接続される接続部と、
    前記回路形成部と前記接続部との間を接続する配線導体が形成され、前記回路形成部と前記接続部とに連続する配線部と、で構成され、
    前記回路素子の前記接続部の前記第1主面に、前記第2部材に接続される外部接続電極が形成されており、
    前記第2部材は、前記回路素子の前記外部接続電極が接続される実装電極を備え、
    前記第1部材は、前記第2部材の前記実装電極の形成面が対向する位置に配置されており、
    前記配線導体は、前記第1主面に、または前記第2主面よりも前記第1主面寄りの層に、形成されていて、
    前記配線部は、前記第1主面側が曲げの外側になり、且つ前記第1主面が前記第2主面より前記第1部材から遠ざかるように曲げられた屈曲部を有する、
    電子機器。
  2. 前記第1部材は磁性部品である、
    請求項1に記載の電子機器。
  3. 前記第1部材は回路が形成された基板である、
    請求項1に記載の電子機器。
  4. 前記回路形成部には高周波回路が形成されていて、前記基板はデジタル回路が形成された基板である、請求項3に記載の電子機器。
  5. 前記配線部は、前記回路形成部に比べて前記配線導体の延伸方向に直交する方向の幅が細い、
    請求項1から4のいずれかに記載の電子機器。
  6. 前記回路形成部、前記接続部、および前記配線部は、複数の基材層が積層されてなる単一の多層基板で構成されたものである、請求項1から5のいずれかに記載の電子機器。
  7. 前記配線導体は前記複数の基材層のうち一層に形成されている、請求項6に記載の電子機器。
  8. 前記回路形成部および前記接続部は前記配線部よりも厚い、
    請求項6または7に記載の電子機器。
  9. 前記回路形成部に対する前記配線部の延出位置、および前記接続部に対する前記配線部の延出位置は、前記第2主面よりも前記第1主面寄りの位置である、請求項8に記載の電子機器。
JP2017209086A 2017-10-30 2017-10-30 電子機器 Pending JP2019083239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017209086A JP2019083239A (ja) 2017-10-30 2017-10-30 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017209086A JP2019083239A (ja) 2017-10-30 2017-10-30 電子機器

Publications (1)

Publication Number Publication Date
JP2019083239A true JP2019083239A (ja) 2019-05-30

Family

ID=66670803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017209086A Pending JP2019083239A (ja) 2017-10-30 2017-10-30 電子機器

Country Status (1)

Country Link
JP (1) JP2019083239A (ja)

Similar Documents

Publication Publication Date Title
US11309114B2 (en) Stacked body and method of producing stacked body
JP5970719B2 (ja) 回路基板
US7613010B2 (en) Stereoscopic electronic circuit device, and relay board and relay frame used therein
CN102577646B (zh) 电路基板及其制造方法
JP4720827B2 (ja) 基板接続部材および接続構造体
JP4930567B2 (ja) 中継基板、プリント基板ユニットおよび中継基板の製造方法
US9324491B2 (en) Inductor device and electronic apparatus
JPWO2017131017A1 (ja) インダクタ部品およびその製造方法
JP6160308B2 (ja) 積層基板
US10187975B2 (en) Multilayer substrate and electronic device
JP2017208371A (ja) 回路基板、回路基板の製造方法及び電子装置
JP2000196205A (ja) フレキシブルプリント基板
JP6863230B2 (ja) 回路素子および電子機器
JP6323622B2 (ja) 部品実装基板
JP2019083239A (ja) 電子機器
JP6191808B1 (ja) 多層基板および電子機器
WO2012172890A1 (ja) プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法
JP2015026747A (ja) 樹脂多層基板
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP2013157566A (ja) プリント配線板及び該プリント配線板の製造方法
EP3893609A1 (en) Failure robust bending of component carrier with rigid and flexible portion connected with a rounding
WO2020196131A1 (ja) 電子部品モジュール
JP2009049325A (ja) 電子部品モジュール及びその製造方法
KR20190111867A (ko) 연성코일과 그 제조방법 및 이를 포함하는 전자부품
JP6065305B2 (ja) プリント配線板の接続構造