JP2009294187A - 電子部品の試験装置用部品及び試験方法 - Google Patents

電子部品の試験装置用部品及び試験方法 Download PDF

Info

Publication number
JP2009294187A
JP2009294187A JP2008150895A JP2008150895A JP2009294187A JP 2009294187 A JP2009294187 A JP 2009294187A JP 2008150895 A JP2008150895 A JP 2008150895A JP 2008150895 A JP2008150895 A JP 2008150895A JP 2009294187 A JP2009294187 A JP 2009294187A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
test
semiconductor package
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008150895A
Other languages
English (en)
Inventor
Daisuke Koizumi
大輔 小泉
Naoto Kobashi
直人 小橋
Yuji Akasaki
裕二 赤崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008150895A priority Critical patent/JP2009294187A/ja
Priority to TW098102025A priority patent/TWI397690B/zh
Priority to US12/358,522 priority patent/US7977961B2/en
Priority to KR1020090010096A priority patent/KR101064572B1/ko
Priority to CN200910006396XA priority patent/CN101604000B/zh
Publication of JP2009294187A publication Critical patent/JP2009294187A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

【課題】処理工程数を多くすることなく、低コストで、試験検体である電子部品のバーンイン基板における実装数の向上を図ることができる当該電子部品の試験装置用部品用部品及び試験方法を提供する。
【解決手段】電子部品の試験装置用部品は、主面に電極26が形成された基板11と、前記基板11に実装される電子部品17を押圧するための押圧部材15と、を備え、前記押圧部材15により電子部品17が押圧されると、前記電子部品17のリード部25が弾性変形し、前記電極26の端部と前記電子部品17のリード部25とが接触して、当該接触状態が維持されることを特徴とする。
【選択図】図9

Description

本発明は、電子部品の試験装置用部品及び試験方法に関し、より具体的には、リードを有する半導体集積回路等の電子部品の特性を試験する試験装置用部品及び試験方法に関する。
近年、移動体通信機器等の電子機器に対する小型化、薄型化、及び高性能化等が要求されており、電子機器の内部に搭載される半導体装置に対しても小型化、薄型化、及び高性能化等が要求されている。そのため、例えば、半導体素子の寸法と同等又はこれよりも僅かに大きな寸法を有するパッケージであるCSP(Chip Size Package)型半導体装置が提案されている。
しかしながら、例えば車載用の半導体装置にあっては、過酷な環境下で動作されることがある。そこで、SOP(Small Outline Package)型半導体装置又はQFP(Quad Flat Package)型半導体装置等のリードピンを用いた表面実装型の半導体装置が多く使われている。
そして、近年の自動車の電子制御の多様化及びハイブリッド化、及び自動車部品の共通化に伴い、半導体装置の生産及び試験工程においても高いスループット性が必要とされる。特に、初期不良を除くため、半導体装置に温度及び電圧ストレスを印加する加速試験が行われるバーンイン処理においては、約8乃至48時間以上の時間が必要とされる。従って、当該試験の効率を向上させるためには、試験1回当たりの検体(半導体装置)の数を向上させることが要求されている。
図1に、バーンイン処理において用いられる従来のバーンイン基板1を示す。
図1に示すバーンイン基板1の一方の端部には、図示を省略するバーンイン装置に接続されるエッジ端子部2が設けられている。また、バーンイン基板1の主面において、エッジ端子部2以外の箇所には、半導体パッケージ4(図2参照)が搭載されるソケット3が多数搭載されている。
図2に、図1に示すソケット3と、当該ソケット3に搭載される半導体パッケージ4を示す。また、図3に、半導体パッケージ4が搭載され、カバー5が上部に設けられ、バーンイン基板1に実装されたソケット3を示す。
ソケット3の略中央には半導体パッケージ搭載部3aが設けられている。そして、半導体パッケージ搭載部3aの外側には、バネ性を有する複数の接触子3bが設けられている。接触子3bの一方の端部は、バーンイン基板1に形成されたスルーホール6に挿入されており、バーンイン基板1に半田付けされている。カバー5の内側部分に延在形成された接触部5aが接触子3bに接触すると、接触子3bの他方の端部が半導体パッケージ搭載部3aに搭載される半導体パッケージ4のリード4aに接触する。
半導体パッケージ4のリード4aは、半導体素子を樹脂封止して成る樹脂部4bの互いに対向する二つの側面に設けられており、例えば銅(Cu)合金又は鉄−ニッケル(Fe−Ni)合金からなる。
ソケット3の接触子3bの端部は、半導体パッケージ4のリード4aに対応して位置しているため、図2に矢印で示すように、リードフレーム(図示を省略)から分離され出荷形態と同じ形状を備えた半導体パッケージ4をソケット3に搭載すると、ソケット3により、半導体パッケージ4が位置決めされ、接触子3bと半導体パッケージ4との電気的接触を行うことができる。
また、ICのリードを押圧する押圧子が設けられた蓋部と、リードを支持するコンタクト棒が設けられたバーンインボードとにより、ICのリードを挟みこむ構造が提案されている(特許文献1参照)。
特許第2920859号公報
しかしながら、図1に示すバーンイン基板1に多数搭載されたソケット3に半導体パッケージ4を搭載及び取り除くためには、ソケット3毎に半導体パッケージ4を出し入れする必要がある。例えば1枚のバーンイン基板1にソケット3が100個搭載されている場合には、半導体パッケージ4を100回出し入れする必要がある。
そのため、自動機を使用してソケット3に半導体パッケージ4を搭載及び取り除く場合であっても、個々のソケット3に対して上記作業を行う必要があり、多くの時間を要する。
また、バーンイン基板1におけるソケット3の搭載数を増やすと、図示を省略するバーンイン装置に1回で投入される半導体パッケージ4の数が増え、作業効率が上昇する。しかしながら、図1乃至図3に示すソケット3は、その構造上、バーンイン基板1において搭載密度を上げることは困難である。
即ち、バーンイン基板1には、半導体パッケージ4等の電子部品をバーンインするための電気回路をバーンイン基板1上に形成する必要があることから、半導体パッケージ4のリード処理のために抵抗等の素子が実装されることが多い。バーンイン基板1に形成されたスルーホール6に接触子3bを挿入して、バーンイン基板1にソケット3を搭載する態様では、バーンイン基板1における前記素子の実装領域は、ソケット3の搭載箇所よりも外側となり、スルーホール6を介して実装されるソケット3では素子の実装エリアはICソケットの外周になってしまうため、実装数向上の妨げとなる。よって、バーンイン基板1におけるソケット3の搭載密度を上げることは困難である。
かかる問題に対応すべく、個片化された半導体パッケージ4ではなく、個片化される前の複数の半導体パッケージ4が接続されたリードフレーム単位で、バーンイン基板1に接続させる態様が考えられる。かかる態様によれば、1つのリードフレームに接続されている半導体パッケージ4の個数は複数あるため、これら半導体パッケージ4を一括して扱うことにより、工程数の削減を図ることができる。
しかしながら、かかる態様では、リードフレームに接続された個々の半導体パッケージ4のピッチは狭いため、ソケット3に設けられたバネ性を有する接触子3bを狭い領域に配設することは困難である。また、小型のソケットの開発には高精度の加工条件が要求され、コストが高くなってしまうおそれがある。
また、半導体パッケージ4に狭ピッチで設けられたリード4aへの電気的接続方法として、バネ性を有する接触子3bの代わりにプローブピンを用いる態様が考えられる。しかしながら、プローブピンは、1本当たりの価格が接触子3bに比し高く、組立て工数も多い。よって、プローブピンを用いた半導体パッケージ4のリード4aへの電気的接続では、製造コストの上昇を招くおそれがある。
更に、蓋部の押圧子でICのリードを押圧する特許文献1に記載の態様にあっては、リードが押圧子により面で押圧される構成となっている。従って、電気的接続を図るべくリードに形成された酸化膜を剥がすためには、大きな力を要し、リードの塑性変形を引き起こすおそれがある。
そこで、本発明は、上記の点に鑑みてなされたものであって、処理工程数を多くすることなく、低コストで、試験検体である電子部品のバーンイン基板における実装数の向上を図ることができる当該電子部品の試験装置用部品用部品及び試験方法を提供することを本発明の目的とする。
本発明の実施の形態の一観点によれば、主面に電極が形成された基板と、前記基板に実装される電子部品を押圧するための押圧部材と、を備え、前記押圧部材により電子部品が押圧されると、前記電子部品のリード部が弾性変形し、前記電極の端部と前記電子部品のリード部とが接触して、前記電子部品と前記基板とが導通することを特徴とする電子部品の試験装置用部品が提供される。
本発明の実施の形態の別の観点によれば、電子部品の試験方法であって、主面に電極が形成された基板に、複数の電子部品が接続されたリードフレームを搭載する工程と、前記リードフレームに接続された前記電子部品を押圧して、前記電子部品のリード部を弾性変形させ、前記電極の端部と前記電子部品のリード部とを接触させて維持する工程と、を有することを特徴とする電子部品の試験方法が提供される。
本発明によれば、処理工程数を多くすることなく、低コストで、試験検体である電子部品のバーンイン基板における実装数の向上を図ることができる当該電子部品の試験装置用部品用部品及び試験方法を提供することができる。
[第1の実施の形態]
図4に、本発明の実施の形態に係る試験装置用部品であるバーンイン基板11を示す。バーンイン基板11は、初期不良を除くために半導体素子に温度及び電圧ストレスを印加する加速試験が行われるバーンイン処理において用いられる。
図4に示すバーンイン基板11の一方の端部には、図示を省略するバーンイン装置に接続されるエッジ端子部12が設けられている。また、バーンイン基板11の主面において、エッジ端子部12以外の箇所には、電子部品である半導体パッケージが搭載されるコンタクタ13が多数(図4に示す例では24個)搭載されている。
また、バーンイン基板11の主面には、略90度回動可能に加圧板14が複数(図4に示す例では6個)取り付けられている。1つの加圧板14をバーンイン基板11の主面と略平行に位置づけると、加圧板14の一方の主面に複数(図4に示す例では4個)設けられた加圧ブロック(押圧部材)15がコンタクタ13に搭載された電子部品たる半導体パッケージ17(図5参照)の上面に接触する。
コンタクタ13は、エッジ端子部12と配線パターン16(図1では図を見やすくするために一部を省略している)により電気的に接続され、配線パターン16の途中に図示を省略する抵抗等の電子部品を含む回路が形成されている。図示を省略するバーンイン装置からエッジ端子部12に信号及び電源が供給されると、前記回路、前記電子部品、及びコンタクタ13に搭載された半導体パッケージ17に信号及び電源を供給することができる。
図4に示すバーンイン基板11の部分拡大図を図5に示す。なお、図5では、図面を見やすくするために、配線パターン16の図示を省略している。
図5に示すように、4個の半導体パッケージ17が接続された1つのリードフレーム18が、4つのコンタクタ13に半導体パッケージ17がそれぞれ搭載されるように、バーンイン基板11に取り付けられる。具体的には、リードフレーム18をバーンイン基板11の上方から下げて、リードフレーム18の四隅近傍に設けられたガイド穴19に、バーンイン基板11に設けられた4個のガイドピン20が挿入することにより、リードフレーム18をバーンイン基板11に取り付けることができる。なお、図5において、一点鎖線で示す領域が、バーンイン基板11におけるリードフレーム18の取付領域である。
ここで、図6も参照する。図6は、1つのコンタクタ13と、当該コンタクタ13に設けられる半導体パッケージ17の斜視図である。コンタクタ13は、コンタクト基板21と、ガイド部22とを含む。
ガイド部22は、互いに対向して設けられたガイドブロック22aと、2つのガイドブロック22aを接続するガイドブロック接続部22bとから大略構成される。半導体パッケージ17が接続されたリードフレーム18がバーンイン基板11に取り付けられると、ガイドブロック22a及びガイドブロック接続部22bにより囲まれた領域内に、半導体パッケージ17において半導体素子を樹脂封止して成る樹脂部(本体)17aが収容される。ガイドブロック22a及びガイドブロック接続部22bにより囲まれた領域は、半導体パッケージ17の樹脂部17aよりも僅かに大きく設定されており、ガイド部22は、半導体パッケージ17の位置決め部として機能する。
2つのコンタクト基板21は、ガイドブロック接続部22bの長手方向に沿って、且つ、互いに対向するように設けられている。
コンタクト基板21の高さは、半導体パッケージ17が接続されたリードフレーム18がバーンイン基板11に取り付けられると、半導体パッケージ17の樹脂部17aの互いに対向する二つの側面に設けられているリード部25が、コンタクト基板21の上面に接触するように設定されている。
コンタクト基板21は、繊維強化プラスチック(FRP系:Fiber Reinforced Plastic)又はガラスエポキシ樹脂等の絶縁材料21aを基材として構成されている。コンタクト基板21のうち、リード部25が接触する部分の外周面(図6に示すコンタクト基板21において斜線を付した箇所)には、例えば銅(Cu)箔及び金(Au)めっき又は銅(Cu)箔及びニッケル−金(Ni−Au)めっきからなるパッド(電極)26が形成されている。
図7は、図6の線A−Aにおける断面図である。なお、図面を見やすくするために、図7において、ガイド部22の図示を省略している。図7に示すように、コンタクト基板21は、バーンイン基板11上の配線パターン16に設けられたランド27上に、半田付け等により接続されている。
図5を再度参照するに、バーンイン基板11の主面には、加圧板14に接続された回転軸部28が取り付けられており、加圧板14は、回転軸部28を介して略90度回動することができる。加圧板14の端部であって、回転軸部28と反対側の端部には、ラッチ部29が設けられている。そして、バーンイン基板11の主面であって、加圧板14をバーンイン基板11の主面と略平行に位置づけたときにラッチ部29と対向する箇所には、ラッチ部29と接合可能なブロック30部が設けられている。加圧板14の一方の主面には、樹脂から成る複数(図4に示す例では4個)の加圧ブロック15が設けられている。
半導体パッケージ17が接続されたリードフレーム18をバーンイン基板11に取り付けた後に、加圧板14を略90度回動してバーンイン基板11の主面と略平行に位置づけると、加圧ブロック15はコンタクタ13に搭載された半導体パッケージ17の樹脂部17aの上面に接触する。そして、ラッチ部29とブロック部30とを接合すると、加圧板14の加圧ブロック15により、半導体パッケージ17の樹脂部17aは加圧され、その状態が維持される。
次に、このような構造を有するバーンイン基板11に搭載されたコンタクタ13への半導体パッケージ17の接続構造について、図8乃至図11を参照して説明する。なお、図8及び図9においては、図面を見やすくするために、加圧板14にあっては、加圧ブロック15のみ図示している。
半導体パッケージ17が接続されたリードフレーム18をバーンイン基板11に取り付け、加圧板14を略90度回動してバーンイン基板11の主面と略平行に位置づけると、図8に示すように、加圧ブロック15はコンタクタ13に搭載された半導体パッケージ17の樹脂部17aの上面に接触する。このとき、半導体パッケージ17のリード部25の先端部分は、コンタクト基板21の上面に乗り上げた状態にある。
そして、この状態で加圧板14のラッチ部29とブロック部30とを接合すると、加圧板14の加圧ブロック15により、図9に矢印で示すように、半導体パッケージ17の樹脂部17aは押し下げられて加圧され(押圧され)、その状態が維持される。すると、図9及び図10に示すように、半導体パッケージ17のリード部25は、当該リード部25と半導体パッケージ17の樹脂部17aとの接続点X(図9参照)を支点として弾性変形し撓み、パッド26の角部のみがリード部25の下面に接触する(図10参照)。そして、当該リード部25の弾性力により、リード部25とパッド26の角部との接触が維持される。
図11に、リード部25とコンタクト基板21に形成されたパッド26との接触状態を示す。図11(a)は、図10において点線Cで囲んだ部分の図8における状態を拡大して示す図であり、図11(b)は、図10において点線Cで囲んだ部分を拡大して示す図である。
図11(a)に示すように、半導体パッケージ17が接続されたリードフレーム18をバーンイン基板11に取り付けて、加圧板14を略90度回動してバーンイン基板11の主面と略平行に位置づけると(図8に示す状態)、半導体パッケージ17のリード部25の先端部分は、コンタクト基板21の上面に乗り上げる。
そして、ラッチ部29とブロック部30とを接合させて、加圧板14の加圧ブロック15により、半導体パッケージ17の樹脂部17aは押し下げると(図10に示す状態)、図11(b)に示すように、半導体パッケージ17のリード部25は、弾性変形し撓み、当該リード部25の弾性力により、パッド26の角部はリード部25の下面に食い込む。
そして、図11(b)において矢印Dで示すように、弾性変形する前の状態に復元しようとして、僅かに斜め下に向けて移動する。そうすると、リード部25に形成された酸化膜のうち、リード部25の下面に形成された酸化膜は、パッド26の角部により剥ぎ取られる。図11(b)において、黒色で示す箇所Eはリード部25の移動により当該酸化膜が剥ぎ取られた状態を示している。酸化膜は導通を妨げるものであるが、このようにしてリード部25の酸化膜が部分的に剥ぎ取られることにより、半導体パッケージ17のリード部25とコンタクト基板21のパッド26との電気的導通を図ることができる。
このように、本発明の実施の形態に係るバーンイン基板11では、試験検体である半導体パッケージ17との電気的接触を、バーンイン基板11に実装されたコンタクト基板22を介して行っている。
コンタクト基板22はその幅を容易に小さくすることができるため、バーンイン基板11におけるコンタクト基板22の実装領域を小さくすることができ、また、図3に示す接触子3bを設ける構造に比し、簡易である。よって、コンタクト基板22を高密度に実装することができ、コンタクト基板22の電気的接続対象であり試験検体である半導体パッケージ17の実装数を向上させることができる。
更に、図2に示すソケット3にあっては、自動機を用いる場合、バーンイン基板1に1乃至数個単位でしか半導体パッケージ4を実装することができないのに対し、本例のコンタクト基板22にあっては、リードフレーム単位で、即ち、約30個単位で半導体パッケージ17を実装することができ、効率的且つ低コストで実装作業を行うことができる。
また、本実施の形態の構造によれば、半導体パッケージ17が複数接続されたリードフレーム18をバーンイン基板11に取り付けることができるため、処理工程数を増加することなく、試験検体である半導体パッケージ17の実装数を向上させることができる。
更に、本実施の形態の構造によれば、リード部25に形成された酸化膜のうち、リード部25の下面に形成された酸化膜は、パッド26の角部により剥ぎ取られ、半導体パッケージ17のリード部25とコンタクト基板21のパッド26との電気的導通を図っている。従って、特許文献1に記載のリードが押圧子により面で押圧される構成に比し、大きな力を要することはなく、リード部25の塑性変形を引き起こすこともない。
ところで、上述の例では、ガイドブロック22a及びガイドブロック接続部22b(図6参照)により囲まれた領域は、半導体パッケージ17の樹脂部17aよりも僅かに大きく設定されており、当該領域内に、半導体パッケージ17において半導体素子を樹脂封止して成る樹脂部17aが収容される。しかしながら、本発明はかかる例に限定されない。
図12に示す、本発明の第1の実施の形態の第1の変形例では、略矩形状の形状を有する開口面の面積が半導体パッケージ17の樹脂部17aよりも僅かに大きく設定された凹部30が、バーンイン基板21に形成されている。そして、凹部30の開口面の互いに対向する辺に沿って、配線パターン16に接続されたコンタクトパッド(電極)31が、設けられている。
コンタクトパッド31は、例えば銅(Cu)箔及び金(Au)めっき又は銅(Cu)箔及びニッケル−金(Ni−Au)めっきからなる。コンタクトパッド31は、半導体パッケージ17の樹脂部17aが凹部30に位置すると、半導体パッケージ17の樹脂部17aの互いに対向する二つの側面に設けられているリード部25が、位置する箇所に設けられている。
凹部30の深さは、半導体パッケージ17の樹脂部17aが凹部30に位置すると、リード部25が、コンタクトパッド31に接触するように設定されている。即ち、凹部30は、ガイド部として機能する。
このような構造において、半導体パッケージ17が接続されたリードフレーム18(図5参照)をバーンイン基板11に取り付けた後に、加圧板14を略90度回動してバーンイン基板11の主面と略平行に位置づけると、加圧板14の加圧ブロック15はコンタクタ13に搭載された半導体パッケージ17の樹脂部17aの上面に接触する。このとき、半導体パッケージ17のリード部25の先端部分は、コンタクトパッド31の上面に乗り上げた状態になる。
そして、ラッチ部29とブロック部30(図5参照)とを接合させて、加圧板14の加圧ブロック15により、半導体パッケージ17の樹脂部17aは押し下げると、半導体パッケージ17のリード部25は、弾性変形し撓む。そして、当該リード部25の弾性力により、凹部30の開口面の周縁とコンタクトパッド31との角状の接点が、リード部25の下面に食い込み、更に、弾性変形する前の状態に復元しようとして、僅かに移動する。
そうすると、リード部25に形成された酸化膜のうち、リード部25の下面に形成された酸化膜は、コンタクトパッド31の角部により剥ぎ取られる。その結果、半導体パッケージ17のリード部25とコンタクトパッド31との電気的導通を図ることができる。
なお、図6に示す態様において、ガイド部22の代わりに、図12に示す凹部30を用いてもよい。
ところで、本発明は、図13に示す態様に対しても適用することができる。図13(b)は、図13(a)に示す半導体パッケージ14のリード部25をコンタクト基板35に設けた状態の、矢印Fで示す方向から見た図である。
図13に示す、本発明の第1の実施の形態の第2の変形例では、繊維強化プラスチック(FRP系:Fiber Reinforced Plastic)又はガラスエポキシ樹脂等の絶縁材料を基材として構成されている2つのコンタクト基板35が、所定長さ離間して、互いに対向するように設けられている。
コンタクト基板35の長手方向において所定長さの間隔をもって、段差部36が複数(図13に示す例では4つ)形成され、当該段差部36の底面に、例えば銅(Cu)箔及び金(Au)めっき又は銅(Cu)箔及びニッケル−金(Ni−Au)めっきからなるパッド(電極)37が形成されている。
段差部36は、半導体パッケージ17の樹脂部17aが互いに対向して設けられたコンタクト基板35の間に位置すると、半導体パッケージ17の樹脂部17aの互いに対向する二つの側面に設けられているリード部25が位置する箇所に、設けられている。
段差部36の深さは、半導体パッケージ17が接続されたリードフレーム18がバーンイン基板11に取り付けられると、半導体パッケージ17の樹脂部17aの互いに対向する二つの側面に設けられているリード部25が、段差部36の底面に接触するように設定されている。また、段差部36の幅は、半導体パッケージ17のリード部25より僅かに大きな幅に設定されている。即ち、コンタクト基板35に形成された段差部36は、ガイド部として機能する。
このような構造において、半導体パッケージ17が接続されたリードフレーム18(図5参照)をバーンイン基板11に取り付け、加圧板14を略90度回動してバーンイン基板11の主面と略平行に位置づけると、加圧ブロック15はコンタクタ13に搭載された半導体パッケージ17の樹脂部17aの上面に接触する。このとき、半導体パッケージ17のリード部25の先端部分は、段差部36の底面に形成されたパッド37の上面に乗り上げた状態になる。
そして、ラッチ部29とブロック部30(図5参照)とを接合させて、加圧板14の加圧ブロック15により、半導体パッケージ17の樹脂部17aを押し下げると、半導体パッケージ17のリード部25は、弾性変形し撓む。そして、当該リード部25の弾性力により、パッド37の周縁部が、リード部25の下面に食い込み、更に、弾性変形する前の状態に復元しようとして、僅かに移動する。
そうすると、リード部25に形成された酸化膜のうち、リード部25の下面に形成された酸化膜は、パッド37の周縁部により剥ぎ取られる。その結果、半導体パッケージ17のリード部25とパッド37との電気的導通を図ることができる。
また、本発明は、図14に示す態様に対しても適用することができる。図14(b)は、図14(a)に示す半導体パッケージ14のリード部25を、コンタクト基板40に設けた状態の図である。図14(c)は、図14(b)の状態から更に半導体パッケージ14の樹脂部14aを押し下げた状態におけるリード部25とコンタクト基板40との接触状態を示した部分拡大図である。
図14に示す、本発明の第1の実施の形態の第3の変形例では、繊維強化プラスチック(FRP系:Fiber Reinforced Plastic)又はガラスエポキシ樹脂等の絶縁材料を基材として構成されている2つのコンタクト基板40が、所定長さ離間して、互いに対向するように設けられている。
コンタクト基板40の長手方向に所定長さの間隔で並んで、複数の凹部41が鉛直方向に形成されている。コンタクト基板40の上面であって、当該凹部41が形成されている箇所には、例えば銅(Cu)箔及び金(Au)めっき又は銅(Cu)箔及びニッケル−金(Ni−Au)めっきからなるパッド(電極)42が形成されている。
凹部41は、半導体パッケージ17の樹脂部17aが互いに対向して設けられたコンタクト基板40の間に位置すると、半導体パッケージ17の樹脂部17aの互いに対向する二つの側面に設けられているリード部25が、位置する箇所に設けられている。
凹部41の幅は、半導体パッケージ17のリード部25より僅かに大きな幅に設定されている。即ち、コンタクト基板40に形成された凹部41は、ガイド部として機能する。
このような構造において、半導体パッケージ17が接続されたリードフレーム18(図5参照)をバーンイン基板11に取り付け、加圧板14を略90度回動してバーンイン基板11の主面と略平行に位置づけると、加圧ブロック15はコンタクタ13に搭載された半導体パッケージ17の樹脂部17aの上面に接触する。このとき、半導体パッケージ17のリード部25の先端部分は、図14(b)に示すように、パッド42の上面に乗り上げた状態になる。
そして、ラッチ部29とブロック部30(図5参照)とを接合させて、加圧板14の加圧ブロック15により、半導体パッケージ17の樹脂部17aは押し下げると、半導体パッケージ17のリード部25は、弾性変形し撓み、当該リード部25の弾性力により、パッド42の凹部41側の縁部が、リード部25の下面に食い込み、更に、弾性変形する前の状態に復元しようとして、僅かに移動する。そして、リード部25が、パッド42の凹部41に嵌り込み、半導体パッケージ41が位置決めされる。
そうすると、リード部25に形成された酸化膜のうち、リード部25の下面に形成された酸化膜は、パッド42の凹部41側の縁部により剥ぎ取られる。その結果、半導体パッケージ17のリード部25とパッド42との電気的導通を図ることができる。
なお、リード部25が、パッド42の凹部41に嵌り込みやすくするために、パッド42と凹部41との間にテーパーを設けてもよい。
また、本発明は、図15に示す態様に対しても適用することができる。
図15に示す、本発明の第1の実施の形態の第4の変形例では、コンタクト基板の代わりにチップ部品50が、一方の側に複数(図15に示す例では4個)列状に設けられており、他方の側にも複数(図15に示す例では4個)列状に設けられている。
チップ部品50は、抵抗素子又はコンデンサ素子等の素子部50aと、素子部50aの両端に設けられ直方体形状を有するパッド(電極)部50b及び50cとを含む。パッド部50bは、例えば銅(Cu)箔及び金(Au)めっき又は銅(Cu)箔及びニッケル−金(Ni−Au)めっきからなる。
チップ部品50のパッド部50b及び50cのうち、半導体パッケージ17の樹脂部17a側に位置しているパッド部50cは、半導体パッケージ17の樹脂部17aが互いに対向して設けられたパッド部50c列の間に位置すると、半導体パッケージ17の樹脂部17aの互いに対向する二つの側面に設けられているリード部25が位置する箇所に、設けられている。
このような構造において、半導体パッケージ17が接続されたリードフレーム18(図5参照)をバーンイン基板11に取り付けた後に、加圧板14を略90度回動してバーンイン基板11の主面と略平行に位置づけると、加圧ブロック15はコンタクタ13に搭載された半導体パッケージ17の樹脂部17aの上面に接触する。このとき、半導体パッケージ17のリード部25の先端部分は、図15に示すように、チップ部品50のパッド部50cの上面に乗り上げた状態になる。
そして、ラッチ部29とブロック部30(図5参照)とを接合させて、加圧板14の加圧ブロック15により、半導体パッケージ17の樹脂部17aは押し下げると、半導体パッケージ17のリード部25は、弾性変形し撓む。当該リード部25の弾性力により、チップ部品50のパッド部50cの縁部が、リード部25の下面に食い込み、更に、弾性変形する前の状態に復元しようとして、僅かに移動する。
そうすると、リード部25に形成された酸化膜のうち、リード部25の下面に形成された酸化膜は、パッド部50cの縁部により剥ぎ取られる。その結果、半導体パッケージ17のリード部25とパッド部50cとの電気的導通を図ることができる。
なお、図15に示す例では、各チップ部品50は別個に配設されているが、例えば、チップ部品50と絶縁体とを交互に重ね合わせて、複数のチップ部品50を纏めて1つのモジュールとして設けてもよい。かかる構造により、回路形成に必要なスペースを削減でき、半導体パッケージ17の実装数をより向上させることができる。
ところで、図7に示す例では、繊維強化プラスチック(FRP系:Fiber Reinforced Plastic)又はガラスエポキシ樹脂等の絶縁材料21aを基材として構成されているコンタクト基板21のうち、リード部25が接触する部分の外周面(図6に示すコンタクト基板21において斜線を付した箇所)に、例えば銅(Cu)箔及び金(Au)めっき又は銅(Cu)箔及びニッケル−金(Ni−Au)めっきからなるパッド26が形成されている(図16(a)参照)。
しかしながら、本発明はかかる例に限定されず、図16(b)及び図16(c)に示す態様であってもよい。
図16(b)に示す、本発明の第1の実施の形態の第5の変形例では、図16(a)に示す例におけるパッド26の材料である、銅(Cu)箔及び金(Au)めっき又は銅(Cu)箔及びニッケル−金(Ni−Au)めっきからなる第1の層60が、コンタクト基板21のうち、リード部25が接触する部分の外周面に形成され、更に、コンタクト基板21の上面における第1の層60上に、導電性材料からなる第2の層61が形成されている。具体的には、第2の層61は、例えばシリコン系の導電ゴム等の導電性且つ弾性を有する材料又はパラジウム(Pd)又はロジウム(Rh)等の導電性且つ高硬度を有する材料からなる。
図16(b)に示す例においても、半導体パッケージ17が接続されたリードフレーム18(図5参照)をバーンイン基板11に取り付けた後に、加圧板14を略90度回動してバーンイン基板11の主面と略平行に位置づけ、ラッチ部29とブロック部30(図5参照)とを接合させて、加圧板14の加圧ブロック15により、半導体パッケージ17の樹脂部17aは押し下げると、半導体パッケージ17のリード部25は、弾性変形し撓む。当該リード部25の弾性力により、コンタクト基板21の第2の層61の縁部が、リード部25の下面に食い込み、更に、弾性変形する前の状態に復元しようとして、僅かに移動する。
そうすると、リード部25に形成された酸化膜のうち、リード部25の下面に形成された酸化膜は、コンタクト基板21の第2の層61の縁部により剥ぎ取られる。その結果、半導体パッケージ17のリード部25とコンタクト基板21の第2の層61との電気的導通を図ることができる。
図16(c)に示す、本発明の第1の実施の形態の第6の変形例では、図16(a)に示す例におけるパッド26の材料である、銅(Cu)箔及び金(Au)めっき又は銅(Cu)箔及びニッケル−金(Ni−Au)めっきからなるパッド26が、コンタクト基板21のうち、リード部25が接触する箇所の外周面に形成され、コンタクト基板21の上面におけるパッド26上の外縁部近傍に凸状電極62が設けられている。
凸状電極62は導電性を有する金属等から成る。但し、凸状電極62の材料は導電性を有する限り、パッド26を構成する材料と同一であるか否かを問わず、また、図16(b)に示す第2の層61を構成する、例えばシリコン系の導電ゴム等の導電性且つ弾性を有する材料又はパラジウム(Pd)又はロジウム(Rh)等の導電性且つ高硬度を有する材料であってもよい。
図16(c)に示す例においても、半導体パッケージ17が接続されたリードフレーム18(図5参照)をバーンイン基板11に取り付けた後に、加圧板14を略90度回動してバーンイン基板11の主面と略平行に位置づけ、ラッチ部29とブロック部30(図5参照)とを接合させて、加圧板14の加圧ブロック15により、半導体パッケージ17の樹脂部17aは押し下げると、半導体パッケージ17のリード部25は、弾性変形し撓み、当該リード部25の弾性力により、コンタクト基板21上に形成された凸状電極62が、リード部25の下面に突き刺さって食い込み、更に、弾性変形する前の状態に復元しようとして、僅かに移動する。
そうすると、リード部25に形成された酸化膜のうち、リード部25の下面に形成された酸化膜は、コンタクト基板21上に形成された凸状電極62により剥ぎ取られる。その結果、半導体パッケージ17のリード部25とコンタクト基板21上に形成された凸状電極62との電気的導通を図ることができる。
ところで、図12に示す、本発明の第1の実施の形態の第1の変形例では、略矩形状の形状を有する開口面の面積が半導体パッケージ17の樹脂部17aよりも僅かに大きく設定された凹部30が、バーンイン基板21に形成されているが、バーンイン基板に貫通孔を形成し、当該貫通孔にスペーサを介して半導体パッケージの樹脂部を配設してもよい。これを本発明の第1の実施の形態の第7の変形例として、図17を参照して説明する。
図17に示す、本発明の第1の実施の形態の第7の変形例では、ベースプレート70上に設けられたバーンイン基板11に、貫通孔71が形成されている。貫通孔71は、略矩形状の形状を有する開口面の面積が半導体パッケージ17の樹脂部17aよりも僅かに大きく設定されている。
貫通孔71には、帯電防止樹脂からなるスペーサ72が設けられている。スペーサ72の高さは、半導体パッケージ17が接続されたリードフレーム18(図5参照)がバーンイン基板11に取り付けられると、半導体パッケージ17の樹脂部17aの互いに対向する二つの側面に設けられているリード部25が、コンタクト基板21の上面に接触する一方、半導体パッケージ17の樹脂部17aの下面とスペーサ72の上面との間に所定の長さのクリアランスCL(図17(a)参照)が形成されるように設定されている。クリアランスCLの長さは、半導体パッケージ17の樹脂部17aが押し下げられて、半導体パッケージ17の樹脂部17aの下面とスペーサ72の上面とが接触し、リード部25が変形しても(撓んでも)リード部25が塑性変形しない長さに設定されている。なお、図17に示す例では、スペーサ72は、ベースプレート70と別個に設けられているが、ベースプレート70と一体的に設けられてもよい。
このような構造において、半導体パッケージ17が接続されたリードフレーム18(図5参照)をバーンイン基板11に取り付けた後に、加圧板14を略90度回動してバーンイン基板11の主面と略平行に位置づけると、加圧ブロック15はコンタクタ13に搭載された半導体パッケージ17の樹脂部17aの上面に接触する。このとき、半導体パッケージ17のリード部25の先端部分は、図17(a)に示すように、コンタクト基板21のパッド26の上面に乗り上げた状態になる。また、半導体パッケージ17の樹脂部17aの下面とスペーサ72の上面との間に所定のクリアランスCLが形成される。
そして、ラッチ部29とブロック部30(図5参照)とを接合させて、加圧板14の加圧ブロック15により、半導体パッケージ17の樹脂部17aは押し下げると、半導体パッケージ17の樹脂部17aの下面はスペーサ72の上面に接触する。また、半導体パッケージ17のリード部25は、弾性変形し撓み、当該リード部25の弾性力により、コンタクト基板21のパッド26の縁部が、リード部25の下面に食い込み、更に、弾性変形する前の状態に復元しようとして、僅かに移動する。
そうすると、リード部25に形成された酸化膜のうち、リード部25の下面に形成された酸化膜は、パッド26の縁部により剥ぎ取られ、半導体パッケージ17のリード部25とパッド26との電気的導通を図ることができる。一方、クリアランスCLの長さは、半導体パッケージ17の樹脂部17aが押し下げられて、半導体パッケージ17の樹脂部17aの下面とスペーサ72の上面とが接触し、リード部25が変形しても(撓んでも)リード部25が塑性変形しない長さに設定されているため、リード部25は弾性変形したままの状態が維持される。即ち、本例では、スペーサ72は、半導体パッケージ17のリード部25が塑性変形を起こさないようにするためのストッパーとして機能する。
なお、上述の例では、ベースプレート70上に設けられたバーンイン基板11に、貫通孔71が形成されており、当該貫通孔71内に、スペーサ72が設けられている。しかしながら、本発明はかかる例に限定されず、必ずしも、バーンイン基板11に貫通孔71を形成せずに、バーンイン基板11上に半導体パッケージ17を実装したときに半導体パッケージ17の樹脂部17aの位置の下方に位置する前記バーンイン基板11上の箇所にスペーサ72を設けてもよい。
[第2の実施の形態]
ところで、本発明の第1の実施の形態では、本発明の実施の形態に係る試験装置用部品としてバーンイン基板11を例に挙げているが、図18に示すように、バーンイン基板以外の種類の基板であるベース基板80の主面に、図4に示す複数(図18に示す例では4個)のコンタクタ13を搭載し、加圧板14を設けてもよい。
図18に示す本発明の第2の実施の形態では、ベース基板80の表面の対向する端部にコンタクタ81が多数設けられ、ベース基板80の裏面であって、コンタクタ81の配設箇所に対応する箇所にケーブル82が接続された端子部83が接続されている。コンタクタ81とケーブル82とは端子部83を介して接続されている。
そして、ベース基板80の表面に、図4に示す複数(図18に示す例では4個)のコンタクタ13が搭載され、加圧板14が設けられている。
即ち、本発明の第2の実施の形態では、半導体パッケージ17の信頼性評価試験等を行うために用いられるベース基板80に対して本発明が適用されている。
このように、本発明の第2の実施の形態に係るベース基板80においても、試験検体である半導体パッケージ17との電気的接触を、ベース基板80に実装されたコンタクト基板22を介して行っている。従って、本発明の第1の実施の形態と同様の効果を奏することができる。
なお、図12乃至図17に示す構造を図18に示すベース基板80に形成してもよい。
[第3の実施の形態]
本発明は、半導体パッケージの最終試験を行うための試験基板に対しても適用することができる。
図19に示す本発明の第3の実施の形態では、ケーブル85を介して図示を省略するテスターに接続されたテストヘッド86上に固定された試験基板90の表面に図4に示す複数(図19に示す例では4個)のコンタクタ13が搭載され、加圧板14が設けられている。
即ち、本発明の第3の実施の形態では、半導体パッケージ17の最終試験等を行うために用いられる試験基板90に対して本発明が適用されている。
なお、図12乃至図17に示す構造を図18に示すベース基板80に形成してもよい。また、半導体パッケージ17の試験は、図示を省略するテスター及び当該テスターに接続されたテストヘッド86上に固定された試験基板90のみで行ってもよく、また、ハンドラー等のハンドリング装置と組み合せて行うことができる。
このように、本発明の第3の実施の形態においても、試験検体である半導体パッケージ17と試験基板90との電気的接触は、コンタクト基板22を介してなされている。従って、本発明の第1の実施の形態と同様の効果を奏することができる。
なお、図12乃至図17に示す構造を図18に示す試験基板90に形成してもよい。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
(付記1) 試験基板と、
前記試験基板の主面に設けられた突起電極と、
前記試験基板の主面に設けられ、電子部品を位置決めする位置決め部と、
前記位置決め部により位置決めされた電子部品を押圧して、前記電子部品のリード部を前記突起電極に当接させることにより、前記リード部を弾性変形させつつ前記突起電極に接触させる押圧子と、
を備えることを特徴とする電子部品の試験装置用部品。
(付記2) 付記1記載の電子部品の試験装置用部品であって、
前記突起電極は、前記試験基板上に設けられたコンタクト基板に形成されていることを特徴とする電子部品の試験装置用部品。
(付記3) 付記2記載の電子部品の試験装置用部品であって、
前記突起電極は、前記コンタクト基板の基材の外周面に設けられていることを特徴とする電子部品の試験装置用部品。
(付記4) 付記1記載の電子部品の試験装置用部品であって、
前記突起電極は、前記試験基板上に設けられたチップ部品に形成されていることを特徴とする電子部品の試験装置用部品。
(付記5) 付記1記載の電子部品の試験装置用部品であって、
前記試験基板に搭載された前記電子部品の本体の下方にスペーサが設けられ、
前記スペーサの上面と前記電子部品の本体の下面との間にはクリアランスが形成され、
前記クリアランスは、前記電子部品の押圧により前記電子部品の本体の下面が前記スペーサの上面に接触した状態でも、前記リード部の変形が弾性変形となる範囲に設定されていることを特徴とする電子部品の試験装置用部品。
(付記6) 付記1記載の電子部品の試験装置用部品であって、
前記位置決め部は、前記試験基板に設けられ、ブロック体を有することを特徴とする電子部品の試験装置用部品。
(付記7) 付記1記載の電子部品の試験装置用部品であって、
前記位置決め部は、前記試験基板に形成された凹部であることを特徴とする電子部品の試験装置用部品。
(付記8) 付記1記載の電子部品の試験装置用部品であって、
前記突起電極は、前記試験基板に設けられたコンタクト基板に形成された段差部の底面に形成され、
前記位置決め部は、前記段差部であることを特徴とする電子部品の試験装置用部品。
(付記9) 付記1記載の電子部品の試験装置用部品であって、
前記突起電極に、前記位置決め部として機能する凹部が形成されていることを特徴とする電子部品の試験装置用部品。
(付記10) 付記3記載の電子部品の試験装置用部品であって、
前記コンタクト基板の基材の外周面に第1の導電層が形成され、
前記第1の導電層上に第2の導電層が形成され、
前記突起電極は、前記第1の導電層と前記第2の導電層とを含むことを特徴とする電子部品の試験装置用部品。
(付記11) 付記3記載の電子部品の試験装置用部品であって、
前記コンタクト基板の基材の外周面に第1の導電層が形成され、
前記第1の導電層上に凸状電極が形成されていることを特徴とする電子部品の試験装置用部品。
(付記12) 付記1乃至11記載の電子部品の試験装置用部品であって、
前記試験基板は、前記電子部品の電気的特性を試験するために用いられることを特徴とする電子部品の試験装置用部品。
(付記13) 付記12記載の電子部品の試験装置用部品であって、
前記試験基板は、バーンイン基板であることを特徴とする電子部品の試験装置用部品。
(付記14) 試験基板に複数の電子部品が接続されたリードフレームを搭載する工程と、
前記リードフレームに接続された前記電子部品を押圧して、前記電子部品のリード部を前記基板に設けられた突起電極に当接させることにより、前記リード部を弾性変形させつつ前記突起電極に接触させる工程と、
前記突起電極を通して、前記電子部品の電気的試験を実行する工程と、
を有することを特徴とする電子部品の試験方法。
(付記15) 付記14記載の電子部品の試験方法であって、
前記リード部は、前記突起電極に対して傾斜した姿勢で接触することを特徴とする電子部品の試験方法。
(付記16) 付記15記載の電子部品の試験方法であって、
前記複数の電子部品は、サポートバーによって前記リードフレームに接続されていることを特徴とする電子部品の試験方法。
(付記17) 付記14乃至16に記載の電子部品の試験方法であって、
前記試験基板に前記リードフレームを搭載する前に、前記リードフレームから前記リード部の端部を切断する工程を備えることを特徴とする電子部品の試験方法。
(付記18) 付記14乃至17のいずれか記載の電子部品の試験方法であって、
前記電子部品を押圧したときに、前記電子部品の本体の下方に配置されたスペーサに、前記電子部品の本体を当接させることにより、前記リード部の変形を弾性変形の範囲内に制限することを特徴とする電子部品の試験方法。
(付記19) 付記14記載の電子部品の試験方法であって、
前記リードフレームを前記試験基板に搭載する工程は、前記電子部品の本体を位置決めしながら行われることを特徴とする電子部品の試験方法。
(付記20) 付記14記載の電子部品の試験方法であって、
前記リードフレームを前記試験基板に搭載する工程は、前記電子部品の前記リード部を位置決めしながら行われることを特徴とする電子部品の試験方法。
ICソケットが搭載された従来のバーンイン基板の斜視図である。 図1に示すICソケットと、当該ICソケットに搭載される半導体パッケージを示す斜視図である。 図1に示すICソケット及び半導体パッケージの断面図である。 本発明の第1の実施の形態に係るバーンイン基板の斜視図である。 図4に示すバーンイン基板の部分拡大図である。 図5に示すコンタクタ及び半導体パッケージの斜視図である。 図6の線A−Aにおける断面図である。 図6に示すコンタクタに半導体パッケージを設けた状態を示す断面図である。 図8に示す半導体パッケージの樹脂部を押し下げた状態を示す断面図である。 図9において点線Bで囲んだ部分の拡大図である。 図10において点線Cで囲んだ部分についての拡大図である。 本発明の第1の実施の形態の第1の変形例を説明するための図である。 本発明の第1の実施の形態の第2の変形例を説明するための図である。 本発明の第1の実施の形態の第3の変形例を説明するための図である。 本発明の第1の実施の形態の第4の変形例を説明するための図である。 本発明の第1の実施の形態の第5及び第6の変形例を説明するための図である。 本発明の第1の実施の形態の第7の変形例を説明するための図である。 本発明の第2の実施の形態に係るベース基板の斜視図である。 テストヘッドに固定された本発明の第3の実施の形態に係る試験基板の斜視図である。
符号の説明
11 バーンイン基板
17 半導体パッケージ
15 加圧ブロック
17a 樹脂部
21、35、40 コンタクト基板
25 リード部
26、31、37、42、50b、50c パッド
30 凹部
36 段差部
40 チップ部品
60 第1の導電層
61 第2の導電層
62 凸状電極
72 スペーサ
CL クリアランス

Claims (10)

  1. 試験基板と、
    前記試験基板の主面に設けられた突起電極と、
    前記試験基板の主面に設けられ、電子部品を位置決めする位置決め部と、
    前記位置決め部により位置決めされた電子部品を押圧して、前記電子部品のリード部を前記突起電極に当接させることにより、前記リード部を弾性変形させつつ前記突起電極に接触させる押圧子と、
    を備えることを特徴とする電子部品の試験装置用部品。
  2. 請求項1記載の電子部品の試験装置用部品であって、
    前記突起電極は、前記試験基板上に設けられたコンタクト基板に形成されていることを特徴とする電子部品の試験装置用部品。
  3. 請求項2記載の電子部品の試験装置用部品であって、
    前記突起電極は、前記コンタクト基板の基材の外周面に設けられていることを特徴とする電子部品の試験装置用部品。
  4. 請求項1記載の電子部品の試験装置用部品であって、
    前記突起電極は、前記試験基板上に設けられたチップ部品に形成されていることを特徴とする電子部品の試験装置用部品。
  5. 請求項1記載の電子部品の試験装置用部品であって、
    前記試験基板に搭載された前記電子部品の本体の下方にスペーサが設けられ、
    前記スペーサの上面と前記電子部品の本体の下面との間にはクリアランスが形成され、
    前記クリアランスは、前記電子部品の押圧により前記電子部品の本体の下面が前記スペーサの上面に接触した状態でも、前記リード部の変形が弾性変形となる範囲に設定されていることを特徴とする電子部品の試験装置用部品。
  6. 試験基板に複数の電子部品が接続されたリードフレームを搭載する工程と、
    前記リードフレームに接続された前記電子部品を押圧して、前記電子部品のリード部を前記基板に設けられた突起電極に当接させることにより、前記リード部を弾性変形させつつ前記突起電極に接触させる工程と、
    前記突起電極を通して、前記電子部品の電気的試験を実行する工程と、
    を有することを特徴とする電子部品の試験方法。
  7. 請求項6記載の電子部品の試験方法であって、
    前記リード部は、前記突起電極に対して傾斜した姿勢で接触することを特徴とする電子部品の試験方法。
  8. 請求項7記載の電子部品の試験方法であって、
    前記複数の電子部品は、サポートバーによって前記リードフレームに接続されていることを特徴とする電子部品の試験方法。
  9. 請求項6乃至8のいずれかに記載の電子部品の試験方法であって、
    前記試験基板に前記リードフレームを搭載する前に、前記リードフレームから前記リード部の端部を切断する工程を備えることを特徴とする電子部品の試験方法。
  10. 請求項6乃至9のいずれか記載の電子部品の試験方法であって、
    前記電子部品を押圧したときに、前記電子部品の本体の下方に配置されたスペーサに、前記電子部品の本体を当接させることにより、前記リード部の変形を弾性変形の範囲内に制限することを特徴とする電子部品の試験方法。
JP2008150895A 2008-06-09 2008-06-09 電子部品の試験装置用部品及び試験方法 Pending JP2009294187A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008150895A JP2009294187A (ja) 2008-06-09 2008-06-09 電子部品の試験装置用部品及び試験方法
TW098102025A TWI397690B (zh) 2008-06-09 2009-01-20 用於針對電子元件之測試裝置的構件及電子元件之測試方法
US12/358,522 US7977961B2 (en) 2008-06-09 2009-01-23 Component for testing device for electronic component and testing method of the electronic component
KR1020090010096A KR101064572B1 (ko) 2008-06-09 2009-02-09 전자 부품의 시험 장치용 부품 및 시험 방법
CN200910006396XA CN101604000B (zh) 2008-06-09 2009-02-16 电子部件的测试装置用部件及该电子部件的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008150895A JP2009294187A (ja) 2008-06-09 2008-06-09 電子部品の試験装置用部品及び試験方法

Publications (1)

Publication Number Publication Date
JP2009294187A true JP2009294187A (ja) 2009-12-17

Family

ID=41399731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008150895A Pending JP2009294187A (ja) 2008-06-09 2008-06-09 電子部品の試験装置用部品及び試験方法

Country Status (5)

Country Link
US (1) US7977961B2 (ja)
JP (1) JP2009294187A (ja)
KR (1) KR101064572B1 (ja)
CN (1) CN101604000B (ja)
TW (1) TWI397690B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486480A (zh) * 2010-12-04 2012-06-06 鸿富锦精密工业(深圳)有限公司 主板测试支架
CN102565652A (zh) * 2010-12-30 2012-07-11 展晶科技(深圳)有限公司 发光二极管封装结构检测装置及检测方法
US9846193B2 (en) * 2014-05-14 2017-12-19 Asm Technology Singapore Pte Ltd Semiconductor package testing apparatus
DE102015010776B4 (de) 2015-08-20 2018-05-30 Tdk-Micronas Gmbh Kontaktiervorrichtungssystem
US10338131B2 (en) * 2015-11-24 2019-07-02 Texas Instruments Incorporated System and method for high voltage stress testing plurality of parallel units
DE102016009841A1 (de) 2016-08-16 2018-02-22 Tdk-Micronas Gmbh Kontaktiervorrichtung
EP4290243A3 (en) * 2017-03-03 2024-02-28 AEHR Test Systems Electronics tester
KR20200123680A (ko) * 2019-04-22 2020-10-30 에스케이하이닉스 주식회사 테스트 기판
TWI743907B (zh) * 2020-07-28 2021-10-21 華烽科技股份有限公司 預燒測試高電流提昇裝置
TWI749690B (zh) * 2020-08-10 2021-12-11 京元電子股份有限公司 半導體元件預燒測試模組及其預燒測試裝置
CN117434412A (zh) * 2023-09-28 2024-01-23 海信家电集团股份有限公司 功率器件的测试装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4766371A (en) * 1982-07-24 1988-08-23 Risho Kogyo Co., Ltd. Test board for semiconductor packages
US5528466A (en) * 1991-11-12 1996-06-18 Sunright Limited Assembly for mounting and cooling a plurality of integrated circuit chips using elastomeric connectors and a lid
US5831836A (en) * 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
US5180974A (en) * 1992-05-26 1993-01-19 Micron Technology, Inc. Semiconductor testing and shipping system
JP2920859B2 (ja) 1992-12-10 1999-07-19 シャープ株式会社 半導体装置のバーンイン装置および方法
KR0175268B1 (ko) * 1996-05-10 1999-04-01 김광호 수평 하향식 접속 방식의 베어 칩 테스트 장치
US5813876A (en) * 1996-06-13 1998-09-29 Intel Corporation Pressure actuated zero insertion force circuit board edge connector socket
JPH11233531A (ja) * 1998-02-17 1999-08-27 Nec Corp 電子部品の実装構造および実装方法
JP2000241500A (ja) * 1998-12-22 2000-09-08 Fujitsu Ltd 半導体装置用ソケットの取付構造
JP2004085424A (ja) 2002-08-28 2004-03-18 Oki Electric Ind Co Ltd パッケージ用測定治具及びパッケージの測定方法
TWI223711B (en) * 2003-08-22 2004-11-11 Advanced Semiconductor Eng Test apparatus for semiconductor package
US7173442B2 (en) * 2003-08-25 2007-02-06 Delaware Capital Formation, Inc. Integrated printed circuit board and test contactor for high speed semiconductor testing
TW200532837A (en) * 2004-03-26 2005-10-01 Renesas Tech Corp Method for manufacturing semiconductor integrated circuit device
TWI260061B (en) * 2005-05-03 2006-08-11 Advanced Semiconductor Eng Testing fixture

Also Published As

Publication number Publication date
US20090302876A1 (en) 2009-12-10
CN101604000A (zh) 2009-12-16
TWI397690B (zh) 2013-06-01
US7977961B2 (en) 2011-07-12
KR101064572B1 (ko) 2011-09-14
TW200951441A (en) 2009-12-16
KR20090127797A (ko) 2009-12-14
CN101604000B (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
JP2009294187A (ja) 電子部品の試験装置用部品及び試験方法
JP2001116795A (ja) テスト用ソケット、およびテスト用ソケットに用いる接続シート
KR100385352B1 (ko) 소켓
JP2007218890A (ja) プローブ組立体
US11821943B2 (en) Compliant ground block and testing system having compliant ground block
KR101369406B1 (ko) 탐침 구조물 및 이를 갖는 전기적 검사 장치
JP2007279009A (ja) 接触子組立体
US7307443B2 (en) Test socket for an integrated circuit
KR101322265B1 (ko) 검사 탐침 장치
JP2006275543A (ja) プローブ装置
JP5865846B2 (ja) 検査ソケット
JP2004235591A (ja) 電気的接続装置
KR101183612B1 (ko) 프로브 카드의 탐침 구조물
JP2004138576A (ja) 電気的接続装置
JP5276430B2 (ja) 電気部品用ソケット
JP2005127961A (ja) テスト用基板及びそれを使用したテスト装置
KR101183614B1 (ko) 프로브 카드
KR101173948B1 (ko) 탐침 구조물
KR20100090736A (ko) 수직형 프로브카드의 탄성작용을 하는 가이드플레이트 탄성블록
JP2011180019A (ja) 半導体測定装置および半導体測定装置用ピッチ変換治具
KR20090035680A (ko) 반도체 소자 검사용 소켓 조립체
JP2002181881A (ja) 電子回路装置の測定装置および測定方法
KR100840878B1 (ko) 반도체 소자 테스트용 프로브 카드
JP3978142B2 (ja) 検査用基板
JP4303045B2 (ja) 電気部品用キャリア