JP5538697B2 - 半導体装置のテスト方法 - Google Patents
半導体装置のテスト方法 Download PDFInfo
- Publication number
- JP5538697B2 JP5538697B2 JP2008231892A JP2008231892A JP5538697B2 JP 5538697 B2 JP5538697 B2 JP 5538697B2 JP 2008231892 A JP2008231892 A JP 2008231892A JP 2008231892 A JP2008231892 A JP 2008231892A JP 5538697 B2 JP5538697 B2 JP 5538697B2
- Authority
- JP
- Japan
- Prior art keywords
- burn
- semiconductor device
- board
- socket
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
(a)バーンイン・ボードの第1の主面上に設置された多数のバーンイン・ソケットの各々に被テスト・デバイスをセットする工程;
(b)前記工程(a)の後、前記被テスト・デバイスがセットされた前記バーンイン・ボードをバーンイン装置内に導入する工程;
(c)前記工程(b)の後、前記バーンイン装置内において、バーンイン処理を実行する工程、
ここで、各バーンイン・ソケットと前記バーンイン・ボードの前記第1の主面間にはソケット・ピッチ変換基板が設置されており、このソケット・ピッチ変換基板と前記バーンイン・ボードの前記第1の主面間には放熱シートが設置されている。
(a)バーンイン・ボードの第1の主面上に設置された多数のバーンイン・ソケットの各々に被テスト・デバイスをセットする工程;
(b)前記工程(a)の後、前記被テスト・デバイスがセットされた前記バーンイン・ボードをバーンイン装置内に導入する工程;
(c)前記工程(b)の後、前記バーンイン装置内において、バーンイン処理を実行する工程、
ここで、前記バーンイン・ボードの第2の主面側には裏面保護金属板が設置されており、この裏面保護金属板と各バーンイン・ソケットに対応する前記バーンイン・ボードの前記第2の主面間には放熱シートが設置されている。
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
この例は、シリコン系の半導体基体(チップ)に集積され、BGA型のパッケージ構造とされた0.5ミリ・メートル・ピッチ(ピン数800から900程度)の超高速SRAMに対するバーンイン処理の例を示す。
この例は、シリコン系の半導体基体(チップ)に集積され、BGA型のパッケージ構造とされた1.0ミリ・メートル・ピッチ(ピン数200から300程度)の超高速SRAMに対するバーンイン処理の例を示す。
以上本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
2 バーンイン・ボード(または同本体)
2a バーンイン・ボードの第1の主面
2b バーンイン・ボードの第2の主面
3 バーンイン・ソケット
4 バーンイン装置
5 ソケット・ピッチ変換基板
5a ソケット・ピッチ変換基板のデバイス面
6 放熱シート(熱伝導絶縁シート)
7 裏面保護金属板
9 ソケット・コンタクト・ピン
10 変換基板の絶縁枠体
11 変換基板接続端子(または変換基板接続端子配列領域)
12 絶縁枠体の中央リセス部
14 バンプ電極
15 裏面保護金属板の補強枠体
R 要部単位領域
Claims (6)
- (a)半導体装置を準備する工程と、
(b)テスト基板の第1主面上に設置されたソケットに前記半導体装置をセットする工程と、
(c)前記テスト基板の外部から電圧を印加することにより前記半導体装置の電気的試験を行う工程と、を有し、
前記テスト基板の前記第1主面とは反対側の第2主面上には、これと間隔を置いて、板状の金属部材が配置され、
前記半導体装置の外部電極は、前記ソケット内に配置されたコンタクトピンを介して前記テスト基板と電気的に接続され、
前記テスト基板の前記第2主面の前記ソケットに対応する部分と前記金属部材との間には放熱シートが配置され、前記放熱シートは、前記コンタクトピンの下端部と近接するように、前記テスト基板の前記第2主面と前記金属板とに貼り付けられている半導体装置のテスト方法。 - 請求項1に記載の半導体装置のテスト方法において、前記ソケットの前記コンタクトピンは、前記テスト基板に挿入されていることにより前記テスト基板と電気的に接続されている。
- 請求項1に記載の半導体装置のテスト方法において、前記半導体装置は、BGA型パッケージであって、前記外部電極はバンプ電極である。
- 請求項1に記載の半導体装置のテスト方法において、前記半導体チップはSRAMチップである。
- 請求項1に記載の半導体装置のテスト方法において、前記(c)工程は、高温環境下において実施する。
- 請求項1に記載の半導体装置のテスト方法において、前記放熱シートは、シリコーンゴムで構成されている。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008231892A JP5538697B2 (ja) | 2008-09-10 | 2008-09-10 | 半導体装置のテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008231892A JP5538697B2 (ja) | 2008-09-10 | 2008-09-10 | 半導体装置のテスト方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010066091A JP2010066091A (ja) | 2010-03-25 |
JP2010066091A5 JP2010066091A5 (ja) | 2011-10-27 |
JP5538697B2 true JP5538697B2 (ja) | 2014-07-02 |
Family
ID=42191802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008231892A Expired - Fee Related JP5538697B2 (ja) | 2008-09-10 | 2008-09-10 | 半導体装置のテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5538697B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8030957B2 (en) | 2009-03-25 | 2011-10-04 | Aehr Test Systems | System for testing an integrated circuit of a device and its method of use |
KR20180101476A (ko) | 2016-01-08 | 2018-09-12 | 에어 테스트 시스템즈 | 일렉트로닉스 테스터 내의 디바이스들의 열 제어를 위한 방법 및 시스템 |
JP6961632B2 (ja) * | 2019-01-21 | 2021-11-05 | 株式会社アドバンテスト | バーンインボード及びバーンイン装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06317630A (ja) * | 1993-05-06 | 1994-11-15 | Mitsubishi Electric Corp | 半導体恒温加速試験装置用基板 |
JPH11102756A (ja) * | 1997-09-25 | 1999-04-13 | Nippon Avionics Co Ltd | Icソケットの取付装置 |
JP2003084030A (ja) * | 2001-09-14 | 2003-03-19 | Hitachi Ltd | 半導体装置の製造方法 |
-
2008
- 2008-09-10 JP JP2008231892A patent/JP5538697B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010066091A (ja) | 2010-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
US20140291825A1 (en) | Semiconductor device and semiconductor module | |
US20070284715A1 (en) | System-in-package device | |
US8198725B2 (en) | Heat sink and integrated circuit assembly using the same | |
US20120306064A1 (en) | Chip package | |
JP5538697B2 (ja) | 半導体装置のテスト方法 | |
CN107978582B (zh) | 芯片封装结构及相关引脚接合方法 | |
US9006881B2 (en) | Semiconductor device | |
KR20070004285A (ko) | 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판 | |
JP5402525B2 (ja) | 接続部材、接続部材の製造方法及び電子装置 | |
TWI474451B (zh) | 覆晶封裝結構及其形成方法 | |
US9318356B2 (en) | Substrate strip | |
JP4388926B2 (ja) | 半導体装置のパッケージ構造 | |
JP2010108955A (ja) | 半導体装置およびその製造方法 | |
JP2013088343A (ja) | 半導体装置の製造方法 | |
JP3842272B2 (ja) | インターポーザー、半導体チップマウントサブ基板および半導体パッケージ | |
JP2020112398A (ja) | 半導体装置の製造方法およびソケット | |
US8729632B2 (en) | Semiconductor structure with low resistance of substrate and low power consumption | |
JP4555187B2 (ja) | パワーモジュールおよびその製造方法 | |
JP2007035913A (ja) | 半導体装置 | |
US20070164395A1 (en) | Chip package with built-in capacitor structure | |
US20190131197A1 (en) | Quad flat no-lead package | |
JP2007141611A (ja) | 測定用ソケットおよび半導体装置の製造方法 | |
JP6357386B2 (ja) | 半導体装置の製造方法 | |
JP4388989B2 (ja) | 半導体チップマウント封止サブ基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5538697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140430 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |