JP6336714B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP6336714B2
JP6336714B2 JP2013111241A JP2013111241A JP6336714B2 JP 6336714 B2 JP6336714 B2 JP 6336714B2 JP 2013111241 A JP2013111241 A JP 2013111241A JP 2013111241 A JP2013111241 A JP 2013111241A JP 6336714 B2 JP6336714 B2 JP 6336714B2
Authority
JP
Japan
Prior art keywords
substrate
electronic device
electronic component
chip
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013111241A
Other languages
English (en)
Other versions
JP2014229878A (ja
Inventor
享 村松
享 村松
涌井　健
健 涌井
利哉 小山
利哉 小山
正和 村永
正和 村永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Component Ltd
Original Assignee
Fujitsu Component Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Component Ltd filed Critical Fujitsu Component Ltd
Priority to JP2013111241A priority Critical patent/JP6336714B2/ja
Priority to US14/283,396 priority patent/US9437553B2/en
Publication of JP2014229878A publication Critical patent/JP2014229878A/ja
Application granted granted Critical
Publication of JP6336714B2 publication Critical patent/JP6336714B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、電子装置に関する。
従来より、配線パターンを形成した一方の面を内側にして、一定間隔を保って配置した第１及び第２回路基板と、前記第１及び第２回路基板の間で実装された複数のチップ部品とからなる実装基板ユニットがある。この実装基板ユニットにおいて、前記第１及び第２回路基板の他方の面のうち少なくとも１つは、グラウンドパターンで覆われており、一部の前記チップ部品は、その両端に端子を有し、前記第１及び第２回路基板の前記配線パターンに前記端子を固着する接続用チップ部品である。この実装基板ユニットでは、前記接続用チップ部品により前記配線パターン同士が電気的に接続されるとともに、前記第１及び第２回路基板が一体に連結される（例えば、特許文献１参照）。
特開２００６−１４７８８６号公報
ところで、従来の実装基板ユニットのような電子装置は、シールド構造を有しないため、例えば、無線通信等に用いられるようなアナログ回路を第１又は第２回路基板に実装した場合に、アナログ回路から放射される電磁波をシールドすることができない。すなわち、従来の電子装置は、シールド性が低いという課題がある。
そこで、シールド性の高い電子装置を提供することを目的とする。
本発明の実施の形態の電子装置は、一方の面に配設される第１電極を有する第１基板と、前記第１基板の他方の面に実装される電子部品と、前記電子部品を介して前記第１基板の上に配設され、基準電位に保持される導電層を有する第２基板と、前記第１基板と前記第２基板との間に設けられ、前記導電層に接続されるシールド部と、前記シールド部で囲まれた領域内において、前記第１基板の前記他方の面に実装されるアナログ回路部品とを含む。
シールド性の高い電子装置を提供することができる。
実施の形態１の電子装置１００を示す図である。 実施の形態１の電子装置１００の電子部品１３０を示す図である。 実施の形態１の電子装置１００の組み立て方法を示す図である。 実施の形態２の電子装置２００を示す図である。 実施の形態３の電子装置３００を示す図である。 実施の形態４の電子装置４００を示す図である。 実施の形態４の変形例の電子装置４００Ａを示す図である。 実施の形態５の電子装置５００を示す図である。 実施の形態６の電子装置６００の電子部品６３０とその周辺を示す断面図である。
以下、本発明の電子装置を適用した実施の形態について説明する。
＜実施の形態１＞
図１は、実施の形態１の電子装置１００を示す図であり、（Ａ）は斜視図、（Ｂ）は（Ａ）のＡ−Ａ矢視断面を示す図である。図１（Ａ）、（Ｂ）では、直交座標系であるＸＹＺ座標系を定義する。以下では、説明の便宜上、Ｚ軸正方向側の面を上面と称し、Ｚ軸負方向側の面を下面と称す。また、図２は、実施の形態１の電子装置１００の電子部品１３０を示す図である。
電子装置１００は、基板１１０、１２０、電子部品１３０、ＩＣ(Integrated Circuit)チップ１４０、及びシールド部１５０を含む。電子装置１００は、表面実装型の電子装置であり、基板１１０の下面を図示しないマザーボード等に接続することによって、マザーボード等に表面実装される。
基板１１０は、第１基板の一例であり、例えば、ＦＲ−４(Flame Retardant type 4)規格のプリント基板である。基板１１０の上面には、電子部品１３０とＩＣチップ１４０が実装されるとともに、シールド部１５０が配設される。
基板１１０は、電極１１１、パッド１１２、及びスルーホール１１３を有する。電極１１１は、基板１１０の下面に複数配設されている。電極１１１は、例えば、ＵＳＢ(Universal Serial Bus)端子、又は、ＳＤカード等のインターフェースに対応した電極であり、第１電極の一例である。電極１１１には、ＵＳＢ端子又はＳＤカード用のコネクタ等が接続される。
基板１１０の上面にはパッド１１２が配設されている。パッド１１２には半田ボール１４１を介してＩＣチップ１４０の端子が接続される。また、パッド１１２は、スルーホール１１３を介して一部の電極１１１に接続されている。
基板１１０は、スルーホール１１３以外にも、電子部品１３０の端子と電極１１１とを接続する配線又はスルーホール等を含む。図１では図示を省略するが、基板１１０の配線は、基板１１０の表面、裏面、又は内層に形成される。
基板１２０は、第２基板の一例であり、基板１１０と同様に、例えば、ＦＲ−４規格のプリント基板である。基板１２０は、電子部品１３０を介して基板１１０の上に配設される。
基板１２０は、絶縁層１２１、導電層１２２、及びビア１２３を有する。絶縁層１２１は、導電層１２２の上面及び下面を覆っている。導電層１２２は、ビア１２３によってシールド部１５０に接続されている。導電層１２２は、ビア１２３、シールド部１５０、及び基板１１０を介してグランド電位に保持される。このため、導電層１２２は、グランド層としての役割を担う。ビア１２３は、図１（Ｂ）中の上端が導電層１２２に接続され、下端は基板１２０の下面に表出して、半田又は導電性接着剤等によってシールド部１５０に接続されている。ビア１２３は、少なくとも１つあればよい。
電子部品１３０は、図２に示すように、下面と上面に端子１３１、１３２を有するチップ型の電子部品である。端子１３１、１３２は、それぞれ、第１端子、第２端子の一例である。電子部品１３０は、例えば、キャパシタ、インダクタ、抵抗等のチップ部品、又は、フィルタ、あるいは、ダイオードを内蔵するチップ部品であってもよい。
電子部品１３０の端子１３１、１３２(図２参照)は、それぞれ、図１に示す基板１１０、１２０に電気的に接続される。電子部品１３０の端子１３１は、基板１１０の配線等を介して、ＩＣチップ１４０に接続されている。すなわち、電子部品１３０とＩＣチップ１４０は、基板１１０の配線等を介して電気的に接続されている。
電子部品１３０は、基板１１０に形成される回路と、基板１２０に形成される回路との間に接続されるとともに、基板１１０と基板１２０とを固定するスペーサのような役割も担っている。
電子部品１３０は、基板１１０の上面に複数配設されており、すべての電子部品１３０は、基板１１０と１２０との間で、ＸＹ平面視においてシールド部１５０によって覆われている。これは、電子部品１３０が電磁波等のノイズの発生源になりうるからである。
ＩＣチップ１４０は、アナログ回路部品の一例であり、半田ボール１４１を介して基板１１０の上面のパッド１１２に接続される。ＩＣチップ１４０は、基板１１０の配線等を介して、電子部品１３０に電気的に接続されている。
ＩＣチップ１４０は、アナログ回路を含む。アナログ回路は、例えば、無線通信のための処理を行うＲＦ(Radio Frequency)回路のような回路であり、電磁波を発する。このため、ＩＣチップ１４０は、基板１１０と１２０との間で、ＸＹ平面視においてシールド部１５０によって覆われている。
シールド部１５０は、基板１１０と１２０との間において、ＸＹ平面視で、すべての電子部品１３０とＩＣチップ１４０とを覆っている。また、シールド部１５０は、ビア１２３を介して、基板１２０の導電層１２２に接続されている。シールド部１５０と導電層１２２はグランド電位に保持される。
このため、すべての電子部品１３０とＩＣチップ１４０とは、シールド部１５０によって側方及び上方が覆われている。なお、シールド部１５０は、金属製であり、例えば、アルミニウム製又は鉄製である。
以上のように、実施の形態１の電子装置１００によれば、すべての電子部品１３０とＩＣチップ１４０とは、シールド部１５０と導電層１２２によって、側面側及び上面側が遮蔽される。
また、電子装置１００は、図示しないマザーボード等に表面実装されるので、電子部品１３０とＩＣチップ１４０の下面側はマザーボード等の導電層（典型的にはグランド層）によって遮蔽される。
従って、実施の形態１によれば、シールド性の高い表面実装型の電子装置１００を提供することができる。
また、基板１１０と基板１２０とを電子部品１３０で接続するため、基板１１０と基板１２０の配線を設計する際の自由度が向上する。
また、実施の形態１の電子装置１００の電子部品１３０は、下面と上面に端子１３１、１３２が向くように基板１１０に実装されるため、例えば、端子１３１、１３２が側方を向くように基板１１０に実装する場合に比べると、電子部品１３０を基板１１０に実装する向きがＸＺ平面内で９０度異なる。
これは、端子１３１、１３２が側方を向くように電子部品１３０を横向きに基板１１０に実装する場合に対して、実施の形態１では、端子１３１、１３２が上下を向くように電子部品１３０を縦向きに基板１１０に実装することを意味する。
従って、電子部品１３０が横向きに長い場合は、端子１３１、１３２が上下を向くように電子部品１３０を縦向きに基板１１０に実装することにより、電子部品１３０を基板１１０に実装する面積を小さくすることができる。
従って、このような場合には、電子装置１００のＸＹ平面視でのサイズを小型化することができる。
なお、このような電子装置１００は、例えば、携帯電話機、PC(Personal Computer)、プリンタ等に用いることができる。
また、このような実施の形態１の電子装置１００は、次のようにして組み立てることができる。
図３は、実施の形態１の電子装置１００の組み立て方法を示す図である。
まず、図３（Ａ）に示すように、パッド１１２及び端子１１４が形成された基板１１０を用意し、電子部品１３０及びＩＣ１４０等（図３(Ｂ)参照）を実装する。そして、図３（Ｂ）に矢印で示すように、電子部品１３０及びＩＣ１４０等を実装した基板１１０の上に、基板１２０を取り付ける。基板１２０は、電子部品１３０の端子１３２（図２参照）に基板１２０の下面の端子を半田又は導電性接着剤等で接続することによって取り付ければよい。
＜実施の形態２＞
図４は、実施の形態２の電子装置２００を示す図であり、（Ａ）は斜視図、（Ｂ）は（Ａ）のＢ−Ｂ矢視断面を示す図である。図４（Ａ）、（Ｂ）では、直交座標系であるＸＹＺ座標系を定義する。以下では、実施の形態１の電子装置１００と同様の構成要素には同一符号を付し、その説明を省略する。
電子装置２００は、基板１１０、２２０、電子部品１３０、２３０、ＩＣチップ１４０、２４０、及びシールド部１５０を含む。電子装置２００は、表面実装型の電子装置であり、基板１１０の下面を図示しないマザーボード等に接続することによって、マザーボード等に表面実装される。
実施の形態２の電子装置２００は、実施の形態１の電子装置１００（図１参照）の基板１２０の上に、電子部品２３０とＩＣチップ２４０を実装した構成を有する。このため、以下では、実施の形態１の電子装置１００との相違点を中心に説明する。
基板２２０は、第２基板の一例であり、実施の形態１の基板１２０の上面にパッド２１２を形成した構成を有する。パッド２１２は、基板２２０の表面、内層、又は裏面に形成される配線を介して、電子部品１３０及び２３０に接続される。
電子部品２３０は、チップ型の電子部品である。電子部品２３０は、例えば、キャパシタ、インダクタ、抵抗等のチップ部品、又は、フィルタ、あるいは、ダイオードを内蔵するチップ部品であってもよい。
電子部品２３０は、実施の形態１の電子部品１３０のように、下面と上面に端子を有する必要はなく、側面に端子を有していてもよい。電子部品２３０は、基板２２０の表面、内層、又は裏面に形成される配線を介して、電子部品１３０及びパッド２１２に接続される。
ＩＣチップ２４０は、ＩＣチップ１４０とは異なり、電磁波を放射しないＩＣチップである。ＩＣチップ２４０は、他の電子部品又は回路部品の一例である。ＩＣチップ２４０の端子は、半田ボール２４１を介してパッド２１２に接続される。ＩＣチップ２４０は、基板２２０の表面、内層、又は裏面に形成される配線を介して、電子部品１３０及び２３０に接続される。
このような実施の形態２の電子装置２００は、実施の形態１の電子装置１００と同様に、すべての電子部品１３０とＩＣチップ１４０とは、シールド部１５０と導電層１２２によって、側面側及び上面側が遮蔽される。
また、電子装置２００は、図示しないマザーボード等に表面実装されるので、電子部品１３０とＩＣチップ１４０の下面側はマザーボード等の導電層（典型的にはグランド層）によって遮蔽される。
従って、実施の形態２によれば、シールド性の高い表面実装型の電子装置２００を提供することができる。
また、実施の形態２の電子装置２００は、基板２２０の上に電子部品２３０とＩＣチップ２４０を実装するので、電子装置２００のＸＹ平面視でのサイズを小型化することができる。これは、基板２２０の上に電子部品２３０とＩＣチップ２４０を実装せずに、ＸＹ平面方向にサイズを大きくした基板１１０に電子部品１３０、２３０、ＩＣチップ１４０、２４０を実装する場合に比べて、電子装置２００のＸＹ平面視でのサイズを約半分にすることができることを意味する。
なお、実施の形態２では、２枚の基板１１０、２２０を用いて、２つのＩＣチップ１４０、２４０を重ねる形態について説明したが、基板とＩＣチップを３段以上重ねてもよい。
＜実施の形態３＞
図５は、実施の形態３の電子装置３００を示す図であり、（Ａ）は斜視図、（Ｂ）は（Ａ）のＣ−Ｃ矢視断面を示す図である。図５（Ａ）、（Ｂ）では、直交座標系であるＸＹＺ座標系を定義する。以下では、実施の形態１の電子装置１００と同様の構成要素には同一符号を付し、その説明を省略する。
電子装置３００は、基板１１０、３２０、電子部品３３０、ＩＣチップ１４０、及びシールド部３５０を含む。電子装置３００は、表面実装型の電子装置であり、基板１１０の下面を図示しないマザーボード等に接続することによって、マザーボード等に表面実装される。
実施の形態３の電子装置３００は、実施の形態１の電子装置１００（図１参照）のシールド部１５０に天板を取り付け、かつ、電子部品１３０をシールド部１５０の外側に配置した構成を有する。このため、以下では、実施の形態１の電子装置１００との相違点を中心に説明する。
基板３２０は、第２基板の一例であり、例えば、ＦＲ−４規格のプリント基板である。基板３２０は、電子部品３３０を介して基板１１０の上に配設される。
基板３２０は、実施の形態１のシールド部１５０に電気的に接続される基板１２０と同様に、シールド部３５０に電気的に接続される。シールド部３５０は、基板３２０の表面、内層、又は裏面のグランド電位の配線等に接続される。基板３２０の表面、内層、又は裏面の配線は、電子部品３３０の上面にある端子に接続される。ただし、基板３２０の下面は、シールド部３５０の天板に半田等によって固定される。
電子部品３３０は、例えば、デジタル信号が入力され、電磁波を放射しない電子部品である。電子部品３３０の下面の端子は、基板１１０の配線等に電気的に接続される。電子部品３３０は、例えば、Bluetooth(登録商標), 無線LAN, ZigBee等の機能を有する無線モジュールである。
シールド部３５０は、ＩＣチップ１４０の側面（四面）と上面とを覆う。シールド部３５０は、金属製であり、例えば、アルミニウム製又は鉄製である。シールド部３５０の高さは、基板１１０と３２０との間のＺ軸方向の距離と合わせられている。すなわち、シールド部３５０と電子部品３３０とは高さが等しい。
シールド部３５０は、実施の形態１のビア１２３のようなビア等を介して基板３２０の表面、内層、又は裏面のグランド電位の配線等に接続されており、グランド電位に保持される。このため、ＩＣチップ１４０は、シールド部３５０によって側方及び上方が覆われている。シールド部３５０の天板は、基板３２０の下面に半田等によって固定される。
以上のように、実施の形態３の電子装置３００によれば、ＩＣチップ１４０は、シールド部３５０によって、側面側及び上面側が遮蔽される。
また、電子装置３００は、図示しないマザーボード等に表面実装されるので、電子部品ＩＣチップ１４０の下面側はマザーボード等の導電層（典型的にはグランド層）によって遮蔽される。
従って、実施の形態３によれば、シールド性の高い表面実装型の電子装置３００を提供することができる。
また、シールド部３５０の天板が基板３２０の下面に半田等によって固定されるため、基板１１０と３２０の接合強度を増大させた電子装置３００を提供することができる。
＜実施の形態４＞
図６は、実施の形態４の電子装置４００を示す図であり、（Ａ）は斜視図、（Ｂ）は（Ａ）のＤ−Ｄ矢視断面を示す図である。図６（Ａ）、（Ｂ）では、直交座標系であるＸＹＺ座標系を定義する。以下では、実施の形態１、３の電子装置１００、３００と同様の構成要素には同一符号を付し、その説明を省略する。
電子装置４００は、基板１１０、３２０、電子部品３３０、ＩＣチップ１４０、及びシールド部４５０を含む。電子装置４００は、表面実装型の電子装置であり、基板１１０の下面を図示しないマザーボード等に接続することによって、マザーボード等に表面実装される。
実施の形態４の電子装置４００は、実施の形態１の電子装置１００（図１参照）のシールド部１５０と電子部品１３０との位置を入れ替えたものである。換言すれば、実施の形態４の電子装置４００は、実施の形態３の電子装置３００（図５参照）のシールド部３５０の天板を取り除いたものである。電子部品３３０は、実施の形態３の電子部品３３０と同様であり、電磁波を放射しない電子部品である。
このため、以下では、実施の形態１、３の電子装置１００、３００との相違点を中心に説明する。
基板３２０は、電子部品３３０を介して基板１１０の上に配設される。基板３２０の表面、内層、又は裏面の配線は、電子部品３３０の上面にある端子に接続される。基板３２０は、実施の形態１のシールド部１５０に電気的に接続される基板１２０と同様に、シールド部４５０に電気的に接続される。シールド部４５０は、基板３２０の表面、内層、又は裏面のグランド電位の配線等に接続される。
シールド部４５０は、実施の形態１のシールド部１５０と同様であり、ＩＣチップ１４０の側面（四面）と上面とを覆う。シールド部４５０は、金属製であり、例えば、アルミニウム製又は鉄製である。
シールド部４５０は、実施の形態１のビア１２３のようなビア等を介して基板３２０の表面、内層、又は裏面のグランド電位の配線等に接続されており、グランド電位に保持される。このため、ＩＣチップ１４０は、シールド部４５０によって側方及び上方が覆われている。
以上のように、実施の形態４の電子装置４００によれば、ＩＣチップ１４０は、シールド部４５０によって、側面側及び上面側が遮蔽される。
また、電子装置４００は、図示しないマザーボード等に表面実装されるので、電子部品ＩＣチップ１４０の下面側はマザーボード等の導電層（典型的にはグランド層）によって遮蔽される。
従って、実施の形態４によれば、シールド性の高い表面実装型の電子装置４００を提供することができる。
なお、実施の形態４の電子装置４００の基板３２０の上に、電子部品２３０とＩＣチップ２４０を実装してもよい。
図７は、実施の形態４の変形例の電子装置４００Ａを示す図であり、（Ａ）は斜視図、（Ｂ）は（Ａ）のＥ−Ｅ矢視断面を示す図である。
図７に示す電子装置４００Ａは、基板１１０、２２０、電子部品１３０、２３０、ＩＣチップ１４０、２４０、及びシールド部４５０を含む。
実施の形態４の変形例の電子装置４００Ａは、実施の形態１の電子装置１００の基板１２０の上に電子部品２３０とＩＣチップ２４０を実装することによって実施の形態２の電子装置２００を実現したことと同様に、実施の形態４の電子装置４００（図５参照）に、電子部品２３０とＩＣチップ２４０を追加した構成を有する。
従って、実施の形態４の変形例によれば、シールド性の高い表面実装型の電子装置４００Ａを提供することができる。
また、電子装置４００Ａは、ＸＹ平面視でのサイズを小型化を図ることができる。
なお、図７には、２枚の基板１１０、２２０を用いて、２つのＩＣチップ１４０、２４０を重ねる構成を示したが、基板とＩＣチップを３段以上重ねてもよい。
＜実施の形態５＞
図８は、実施の形態５の電子装置５００を示す図であり、（Ａ）は斜視図、（Ｂ）は（Ａ）のＦ−Ｆ矢視断面を示す図である。図８（Ａ）、（Ｂ）では、直交座標系であるＸＹＺ座標系を定義する。以下では、実施の形態１の電子装置１００と同様の構成要素には同一符号を付し、その説明を省略する。
電子装置５００は、基板１１０、５２０、電子部品１３０、ＩＣチップ１４０、及びシールド部１５０を含む。電子装置５００は、表面実装型の電子装置であり、基板１１０の下面を図示しないマザーボード等に接続することによって、マザーボード等に表面実装される。
実施の形態５の電子装置５００は、実施の形態１の電子装置１００（図１参照）の基板１２０を基板５２０に置き換えた構成を有する。このため、以下では、実施の形態１の電子装置１００との相違点を中心に説明する。
基板５２０は、第２基板の一例であり、例えば、ＦＲ−４規格のプリント基板である。基板５２０は、電子部品１３０を介して基板１１０の上に配設される。
基板５２０は、実施の形態１の基板１２０の上面に電極５２５を配設したものである。電極５２５は、第２電極の一例である。
電極５２５は、基板５２０の表面、内層、又は裏面の配線等を介して、電子部品１３０に接続されている。電子部品１３０は、基板１１０を介してＩＣチップ１４０に接続されているため、電極５２５は、ＩＣチップ１４０に接続されている。
また、ＩＣチップ１４０は、基板１１０の電極１１１に接続されているため、電極５２５は、ＩＣチップ１４０を介して、電極１１１に接続されている。
実施の形態５の電子装置５００では、電極１１１と５２５は、互いに異なる規格のインターフェース用の電極である。例えば、電極１１１がＵＳＢ端子のインターフェースに対応した電極である場合には、電極５２５は、例えば、ＳＤカードのインターフェースに対応した電極であればよい。
このように、電極１１１と５２５は、互いに異なる規格のインターフェース用の電極である。電極１１１及び５２５は、互いに異なる規格のインターフェース用の電極であればよいため、ＵＳＢ端子とＳＤカードのインターフェースに対応した電極の組み合わせに限られず、他の規格のインターフェース用の電極であってもよい。
なお、電極１１１に入力される信号を電極５２５に伝送する際に、又は、電極５２５に入力される信号を電極１１１に伝送する際に、信号処理が必要な場合は、ＩＣチップ１４０が信号処理を行うようにすればよい。
以上のように、実施の形態５によれば、シールド性の高い表面実装型の電子装置５００を提供することができる。
また、電極１１１と５２５とで互いに異なる規格の信号を取り扱うことのできる電子装置５００を提供することができる。このような構成により、基板１１０の下面と、基板５２０の上面とに、それぞれ、電極１１１と電極５２５を効率よく配置することができ、この結果、電極の数や電極の面積を低減することができる。
なお、実施の形態５では、電極１１１と電極５２５とが互いに異なる規格のインターフェース用の電極である形態について説明したが、電極１１１と電極５２５とは、互いに等しい規格のインターフェース用の電極であってもよい。
＜実施の形態６＞
図９は、実施の形態６の電子装置６００の電子部品６３０とその周辺を示す断面図である。
実施の形態６の電子装置６００は、基板１１０、電子部品６３０、ＩＣチップ１４０、及びシールド部１５０を含む。電子装置６００は、表面実装型の電子装置であり、基板１１０の下面を図示しないマザーボード等に接続することによって、マザーボード等に表面実装される。
実施の形態６の電子装置６００は、実施の形態１の電子装置１００（図１参照）の電子部品１３０を電子部品６３０に置き換えた構成を有する。このため、以下では、実施の形態１の電子装置１００との相違点を中心に説明する。
また、図９には、基板１１０、１２０、及び電子部品６３０のみを示す。図９で省略するＩＣチップ１４０及びシールド部１５０については、図１と同様である。
電子部品６３０は、側面に端子６３１、６３２を有する。端子６３１、６３２は、第１端子、第２端子の一例である。すなわち、電子部品６３０は、横向きに実装される電子部品である。これは、端子１３１、１３２を上下に有し、縦向きに実装される実施の形態１の電子部品１３０とは実装される向きがＸＺ平面内で９０度異なる。
基板１１０は、上面に端子１１５、１１６を有し、基板１２０は、下面に端子１２５、１２６を有する。
電子部品６３０の端子６３１の下端は、端子１１５に接続され、端子６３１の上端は、端子１２５に接続される。この状態で、端子６３１と端子１１５、１２５は、半田６６０Ａによって固定される。
同様に、電子部品６３０の端子６３２の下端は、端子１１６に接続され、端子６３２の上端は、端子１２６に接続される。この状態で、端子６３２と端子１１６、１２６は、半田６６０Ｂによって固定される。
このように、実施の形態１の縦向きの電子部品１３０の代わりに、横向きの電子部品６３０を用いてもよい。
以上、実施の形態６によれば、シールド性の高い表面実装型の電子装置６００を提供することができる。
以上、本発明の例示的な実施の形態の電子装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
１００ 電子装置
１１０、１２０ 基板
１３０ 電子部品
１４０ ＩＣチップ
１５０ シールド部
２００ 電子装置
２２０ 基板
２３０ 電子部品
２４０ ＩＣチップ
３００ 電子装置
３２０ 基板
３３０ 電子部品
３５０ シールド部
４００、４００Ａ 電子装置
４５０ シールド部
５００ 電子装置
５２０ 基板
６００ 電子装置
６３０ 電子部品

Claims (4)

  1. 一方の面に配設される第１電極を有する第１基板と、
    前記第１基板の他方の面に実装される電子部品と、
    前記電子部品を介して前記第１基板の上に配設され、基準電位に保持される導電層を有する第２基板と、
    前記第１基板と前記第２基板との間に設けられ、前記導電層に接続されるシールド部と、
    前記シールド部で囲まれた領域内において、前記第１基板の前記他方の面に実装されるアナログ回路部品と
    を含む、電子装置。
  2. 前記電子部品は、前記シールド部で囲まれた領域の内部又は外部において、前記第１基板の他方の面に実装される、請求項１記載の電子装置。
  3. 前記シールド部は、前記第２基板側に天板を有する、請求項１又は２記載の電子装置。
  4. 前記第２基板の上に実装される他の電子部品又は回路部品をさらに含む、請求項１乃至３のいずれか一項記載の電子装置。
JP2013111241A 2013-05-27 2013-05-27 電子装置 Expired - Fee Related JP6336714B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013111241A JP6336714B2 (ja) 2013-05-27 2013-05-27 電子装置
US14/283,396 US9437553B2 (en) 2013-05-27 2014-05-21 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013111241A JP6336714B2 (ja) 2013-05-27 2013-05-27 電子装置

Publications (2)

Publication Number Publication Date
JP2014229878A JP2014229878A (ja) 2014-12-08
JP6336714B2 true JP6336714B2 (ja) 2018-06-06

Family

ID=51934850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013111241A Expired - Fee Related JP6336714B2 (ja) 2013-05-27 2013-05-27 電子装置

Country Status (2)

Country Link
US (1) US9437553B2 (ja)
JP (1) JP6336714B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
JP2021180108A (ja) * 2020-05-14 2021-11-18 オムロン株式会社 センサ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139488A (ja) * 1994-11-04 1996-05-31 Mitsubishi Electric Corp 電子回路の磁気シールド
JP2001267710A (ja) * 2000-03-15 2001-09-28 Sony Corp 電子回路装置および多層プリント配線板
JP2006147886A (ja) * 2004-11-19 2006-06-08 Fuji Photo Film Co Ltd 実装基板ユニット及びカメラモジュール
JP4876906B2 (ja) * 2006-12-26 2012-02-15 パナソニック株式会社 三次元基板間接続構造体およびそれを用いた立体回路装置
US8476735B2 (en) * 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
JP4555369B2 (ja) * 2008-08-13 2010-09-29 富士通メディアデバイス株式会社 電子部品モジュール及びその製造方法
JPWO2012077522A1 (ja) * 2010-12-10 2014-05-19 株式会社村田製作所 回路モジュール
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof

Also Published As

Publication number Publication date
US20140346653A1 (en) 2014-11-27
JP2014229878A (ja) 2014-12-08
US9437553B2 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
US8102669B2 (en) Chip package structure with shielding cover
US9614271B2 (en) Composite module and electronic apparatus including the same
US20090168386A1 (en) Electronic apparatus and substrate mounting method
US8759689B2 (en) Land pattern for 0201 components on a 0.8 mm pitch array
US20130083495A1 (en) Tuner module
JPWO2008059643A1 (ja) 立体的電子回路装置
JP2015185812A (ja) 部品内蔵回路基板
JPWO2006093155A1 (ja) 基板間接続コネクタ及び基板間接続コネクタを用いた回路基板装置
JP6336714B2 (ja) 電子装置
US10257934B2 (en) Circuit board module
KR100851683B1 (ko) 전자파간섭으로 방해받는 전자 장치들의 전자 컴포넌트들 및/또는 회로들 차폐
JP5146019B2 (ja) 高周波モジュールとこれを用いた電子機器
JP6920184B2 (ja) 電子装置及び電子モジュール
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
KR20170114313A (ko) Baw 필터 및 그 제조방법
JP2014053445A (ja) 回路基板および複合モジュール
JP2008034672A (ja) チップ部品の実装方法および電子モジュール
JP2013110299A (ja) 複合モジュール
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
WO2018042518A1 (ja) 半導体装置及びプリント基板
CN109121293B (zh) 印刷电路板组件及电子设备
JP2014078578A (ja) 電子部品モジュール
WO2024034278A1 (ja) 回路モジュール
JP6989268B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2007067002A (ja) 高周波モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180507

R150 Certificate of patent or registration of utility model

Ref document number: 6336714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees