JP6989268B2 - 電子素子実装用基板、電子装置および電子モジュール - Google Patents

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子または集積回路等が実装される枠体および電子装置に関するものである。

従来より、絶縁層からなる配線基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板に電子素子が実装された電子装置が知られている（特許文献１参照）。

特開平９―３１２４７１号公報

特許文献１に開示された技術では、絶縁層間に設けられた金属層が直線状になっている。しかしながら、金属層が直線状になっていると、電子素子実装用基板および電子装置は、電磁ノイズの影響を受ける場合があった。電磁ノイズは、一般的に電子部品、電子装置または電子素子が実装された電子素子実装用基板において、電子部品または電子素子が作動することによって放出されることがある。近年の情報機器または通信機器などのますますの高速化、電子部品の高密度化によって、各電子部品または電子装置同士の間の距離は小さくなる傾向があり、電磁波ノイズが他の電子装置または電子部品に漏えいまたは伝搬する場合があった。また、電子装置そのものにも外部からの不要な電磁波ノイズが外部から伝搬してくることがある。

また、電磁ノイズの抑制のために、それぞれの電子装置または電子部品にシールドケースを取り付けると、シールドケース間に余分な空間が発生することから電子装置が大型化する場合があった。さらに、近年の小型化の要求により電子素子実装用基板において複数の異なる電位を有する配線間の距離は小さくなることで、発生した電磁波ノイズが近傍の異なる配線に伝搬し、ノイズがより大きくなる、または不用意な信号を発生させてしまう場合があった。

本発明の１つの態様に係る電子素子実装用基板は、第１絶縁層と、前記第１絶縁層の下面に設けられた金属層と、前記金属層の下面に設けられた第２絶縁層とを備えており、前記第１絶縁層の上方または前記第２絶縁層の下方には、複数の電極が設けられるとともに、前記電極と電気的に接続されて前記電極に挟まれて位置した、電子素子が実装される実装領域を有しており、断面視において、前記金属層は、前記実装領域と平行に設けられた第１部と、前記金属層の両端に位置した前記第１部よりも上方または下方に位置した第２部と、前記第１部と前記第２部とを接続する傾斜部とを有しており、前記第１部は、前記第１絶縁層に対向する第１上面と、前記第２絶縁層に対向する第１下面と、を有しており、前記第１上面と前記第１下面は、いずれも前記実装領域と平行に設けられていることを特徴としている。

本発明の１つの態様に係る電子素子実装用基板は、第１絶縁層と、前記第１絶縁層の下面に設けられた、それぞれが間を空けて設けられた複数のメタライズ部を有する金属層と、前記金属層の下面に設けられた第２絶縁層とを備えており、前記第１絶縁層の上方または前記第２絶縁層の下方には、複数の電極が設けられるとともに、前記電極と電気的に接続されて前記電極に挟まれて位置した、電子素子が実装される実装領域を有しており、断面視において、前記複数のメタライズ部は、それぞれ前記実装領域と平行に設けられた第１部と、前記第１部よりも上方または下方に位置した第２部と、前記第１部と前記第２部との間に位置した傾斜部とを有しているとともに、前記第２部は、隣り合う前記メタライズ部同士の間に設けられており、前記第１部は、前記第１絶縁層に対向する第１上面と、前記第２絶縁層に対向する第１下面と、を有しており、前記第１上面と前記第１下面は、いずれも前記実装領域と平行に設けられていることを特徴としている。

本発明の１つの態様に係る電子装置は、上述した電子素子実装用基板と、電子素子実装用基板の前記前記実装領域に実装されるとともに、前記電極と電気的に接続された電子素子と、を備えている。

本発明の１つの態様に係る電子モジュールは、上述した電子装置と、前記電子装置の上面に接合された筐体とを備えている。

本発明の１つの態様に係る電子素子実装用基板は、上述した構成により、金属層が第２部と傾斜部を有していることで、電子素子実装用基板からの不用意な電磁波ノイズが漏えいすることを低減させ、また外部からの電磁波ノイズの伝搬を抑制することを向上させることができる。また、本発明の１つの態様に係る電子素子実装用基板は、上記のような構成により、金属層が第２部と傾斜部を有していることで、隣り合う配線間において電磁波ノイズが伝搬することを低減させることが可能となる。さらに、上述した電子素子実装用基板を備えた電子装置を用いることによって、電磁波ノイズに対する遮蔽性を向上させることが可能な電子装置および電子モジュールを提供することが可能となる。

図１（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１（ｂ）は図１（ａ）のＸ１−Ｘ１線に対応する縦断面図である。 図２（ａ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板、電子装置および電子モジュールの外観を示す上面図であり、図２（ｂ）は図２（ａ）のＸ２−Ｘ２線に対応する縦断面図である。 図３（ａ）は本発明の第２の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図３（ｂ）は図３（ａ）のＸ３−Ｘ３線に対応する縦断面図である 図４（ａ）は本発明の第２の実施形態のその他の態様に係る電子素子実装用基板、電子装置および電子モジュールの外観を示す上面図であり、図４（ｂ）は図４（ａ）のＸ４−Ｘ４線に対応する縦断面図である。 図５（ａ）は本発明の第３の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図５（ｂ）は図５（ａ）のＸ５−Ｘ５線に対応する縦断面図である。 図６（ａ）は本発明の第４の実施形態に係る電子素子実装用基板および電子装置の外観を示す縦断面図であり、図６（ｂ）は第４の実施形態のその他の態様に係る外観を示す縦断面図である 図７（ａ）は本発明の第５の実施形態に係る電子素子実装用基板および電子装置の外観を示す縦断面図であり、図７（ｂ）は第５の実施形態のその他の態様に係る外観を示す縦断面図である 図８（ａ）は本発明の第６の実施形態に係る電子素子実装用基板および電子装置の外観を示す縦断面図であり、図８（ｂ）は第５の実施形態のその他の態様に係る外観を示す縦断面図である 図９は本発明の実施形態に係る電子素子実装用基板を作製する製造方法を説明する断面図である。 図１０は本発明の実施形態に係る電子素子実装用基板を作製する製造方法を説明する断面図である。

＜電子素子実装用基板および電子装置の構成＞
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体が接合された構成を電子装置とする。また、電子素子実装用基板の上面側、下面側または電子装置を覆うように設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。

（第１の実施形態）
図１〜図２を参照して本発明の第１の実施形態における電子モジュール３１、電子装置２１、および電子素子実装用基板１について説明する。本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを備えている。なお、本実施形態では図１では電子装置２１を示しており、図２では電子モジュール３１を示している。

電子素子実装用基板１は、第１絶縁層２ａと、第１絶縁層２ａの下面に設けられた金属層５と、金属層５の下面に設けられた第２絶縁層２ｂとを備えている。電子素子実装用基板１は第１絶縁層２ａの上方または第２絶縁層２ｂの下方には、複数の電極３が設けられるとともに、電極３と電気的に接続されて電極３に挟まれて位置した、電子素子１０が実装される実装領域４を有している。金属層５は、断面視において実装領域４と平行に設けられた第１部５ａと、金属層５の両端に位置した第１部５ａよりも上方または下方に位置した第２部５ｂを有している。金属層５は第１部５ａと第２部５ｂとの間に位置した傾斜部５ｃとを有している。

電子素子実装用基板１は、第１絶縁層２ａと、第１絶縁層２ａの下面に設けられた金属層５と、金属層５の下面に設けられた第２絶縁層２ｂとを備えている。なお、ここで、電子素子実装用基板１は第１絶縁層２ａと第２絶縁層２ｂ以外にその他の絶縁層２ｄを複数有していてもよい。ここでは便宜上、第１絶縁層２ａと第２絶縁層２ｂとその他の絶縁層２ｄから構成された物体を基板２と称する。基板２は前述した複数の絶縁層（第１絶縁層２ａ、第２絶縁層２ｂ、その他の絶縁層２ｄ）から成る絶縁基板である。なお、基板２は第３絶縁層２ｃを含む場合もある。

基板２を構成する絶縁層の材料は例えば、電気絶縁性セラミックスが使用される。基板２を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。

基板２を形成する絶縁層は、前述した材料から成る絶縁層を複数上下に積層して形成されていてもよい。例えば第１絶縁層２ａは基板２の最上層に位置していてもよいし、図１〜図２に示すように第１絶縁層２ａの上面にその他の絶縁層２ｄを複数有していてもよい。また例えば、例えば第２絶縁層２ｂは基板２の最下層に位置していてもよいし、図１〜図２に示すように第２絶縁層２ｂの下面にその他の絶縁層２ｄを複数有していてもよい。

基板２を形成する絶縁層は、図１に示すように６層の絶縁層から形成されていてもよいし、２層〜５層または７層以上の絶縁層から形成されていてもよい。絶縁層が２層〜５層
の場合には、電子素子実装用基板１の薄型化を図ることができる。また、絶縁層が７層以上の場合には、電子素子実装用基板１の剛性を高めることができる。また、図１〜図２に示す例のように、基板２に開口部を設け、設けた開口部の大きさを異ならせた上面に段差部を形成していてもよく、後述する電極３が段差部に設けられていてもよい。また、基板２は平板状であってもよい。

基板２は例えば、1辺の大きさは０．３ｍｍ〜１０ｃｍ程度であり、平面視において基
板２が矩形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、基板２の厚みは０．２ｍｍ以上である。

電子素子実装用基板１は、第１絶縁層２ａと第２絶縁層２ｂとの間に金属層５を有している。金属層５は基板２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。金属層５は上面視で第１絶縁層２ａを覆うように設けられていてもよいし、一部だけに設けられていてもよい。

電子素子実装用基板１の第１絶縁層２ａの上方または第２絶縁層２ｂの下方には、複数の電極３が設けられるとともに、電極３と電気的に接続されて電極３に挟まれて位置した、電子素子１０が実装される実装領域４を有している。複数の電極３は電子素子１０と基板２とを電気的に接続する電気接続用電極パッドである。複数の電極３は少なくとも２つ以上設けられていればよい。またここでは、その複数の電極３の内側端部で囲われた部分を電子素子１０が実装される実装領域４としている。電極３の内側端部とは、電極３と電子素子１０とを接続する電子素子接続材１３が接続されるエリアの内側端部のことを言い、それよりも内側に導通している配線が延びていても良い。なお、実装領域４は、基板２の中心部近傍に設けられていてもよいし、基板２の中心部から偏心した位置に設けられていてもよい。なお、実装領域４は上面視で電子素子１０の外縁よりも大きくても良いし、後述する図５のように電子素子１０の外縁よりも小さくても良い。

基板２は電極３以外に、基板２の上面、側面または下面に、外部回路接続用の電極（以下、電極パッドと称する。）が設けられていてもよい。電極パッドは、基板２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続するものである。

さらに基板２の内部には、電極３および金属層５以外に、絶縁層間に形成される内部配線および内部配線同士を上下に接続する貫通導体が設けられていてもよい。これら内部配線または貫通導体は、基板２の表面に露出していてもよい。この内部配線または貫通導体によって、電極パッド、電極３および金属層５はそれぞれ電気的に接続されていてもよい。

電極３、電極パッド、内部配線および貫通導体は、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。電極３、電極パッド、内部配線および貫通導体の露出表面に、めっき層が設けられてもよい。この構成によれば、電極３、電極パッド、内部配線および貫通導体の露出表面を保護して酸化を抑制できる。また、この構成によれば、電極３と電子素子１０とをワイヤボンディング等の電子素子接続材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。

電子素子実装用基板１の金属層５は、断面視において実装領域４と平行に設けられた第
１部５ａと、金属層５の両端に位置した第１部５ａよりも上方または下方に位置した第２部５ｂを有している。金属層５は第１部５ａと第２部５ｂとの間に位置した傾斜部５ｃとを有している。ここで、断面視において実装領域４と平行とは、基板２の外縁の内部において、第１部５ａの延長線が実装領域４の仮想平面を延長線と接していない程度であればよく、工程誤差等で多少角度がついていても構わない。なお、仮想平面とは、複数の電極３の内側端部のＺ軸方向における高さ位置の最小二乗法で求められる平面とする。

近年、情報機器または通信機器に実装される各電子部品または電子装置同士の間の距離は小さくなる傾向がある。電子部品、電子装置または電子素子が実装された電子素子実装用基板は、電子部品または電子素子が作動することで不要な電磁波ノイズが放出されることがあり、また電子装置そのものにも外部からの不要な電磁波ノイズが外部から伝搬してくることがある。このような電磁波ノイズは電子装置や電子部品の回路に影響を及ぼし、誤作動を起こす恐れがある。

これに対し、本発明の実施形態に係る電子素子実装用基板１は、上述したような構成であり、特に基板２のＺ軸方向成分を有する傾斜部５ｃと第１部５ａよりも下方または上面に位置する第２部５ｂを有することで、第２部５ｂと傾斜部５ｃとにシールドの役割を持たせることが可能となる。よって、基板２の金属層５の近傍で発生した電磁波ノイズを有効に抑制することが可能となり、電子素子実装用基板１から漏えいする電磁波ノイズの量を低減させることが可能となる。よって、電子素子実装用基板１から漏えいした電磁波ノイズで周囲の電子装置または電子部品の誤作動を低減させることが可能となる。特に近年、電子素子実装用基板１の薄型化により、各絶縁層は薄くなっている。そのため、金属層５を傾斜させたことでも、十分なＺ軸方向の大きさを稼ぐことが可能となり、遮蔽の効果をより向上させることが可能となる。

また、電子素子実装用基板１の外部で発生した電磁波ノイズが基板２に伝搬してきたとしても、基板２のＺ軸方向成分を有する傾斜部５ｃと第１部５ａよりも下方または上面に位置する第２部５ｂを有することで、外部から伝搬してきた電磁波ノイズを有効に抑制することが可能となる。よって、基板２の金属層５で囲まれた箇所に伝搬した電磁波ノイズの影響を低減させることが可能となる。

金属層５は、信号に電気的に接続していなくてもよいが、接地電位と電気的に接続していてもよい。金属層５が接地電位と電気的に接続していることで、金属層５のシールドの効果をより高めることが可能となり、電磁波ノイズの影響をより効率的に低減させることが可能となる。

金属層５の第１部５ａは、実装領域４と平行であれば、第１絶縁層２ａと第２絶縁層２ｂとの間のどこに位置していても構わない。例えば、図１〜２に示す例の様に断面視において基板２の全体に設けられていてもよいし一部分だけに設けられていてもよい。なお、第１部５ａの大きさは問わないが例えば断面視におけるｘ軸方向の長さが１５０μｍ程度以上あればよい。

金属層５の第２部５ｂは、金属層５の両端に設けられているが、それ以外の場所にも設けられていてもよい。つまり言い換えると金属層５の第２部５ｂは断面視において金属層５の中央付近にも、さらに設けられていてもよい。第２部５ｂは例えば断面視におけるｘ軸方向の長さが３０μｍ以上であればよい。

金属層５の傾斜部５ｃはＺ軸方向の長さとして、第１絶縁層２ａまたは第２絶縁層２ｂの厚みの１０％〜４０％程度の大きさを有していればよい。つまり、第１絶縁層２ａまたは第２絶縁層２ｂの厚みが３５μｍのとき、傾斜部５ｃのＺ軸方向の長さは３．５μｍ〜
１４μｍ程度である。これにより、傾斜部５ｃのＺ軸方向成分を十分とすることができ、より遮蔽の効果を向上させることが可能となる。なお、Ｚ軸方向の長さは大きい程シールドの効果をより向上させることが可能となる。

金属層５は上面視においてＭＩＰＩ（Mobile Industry Processor Interface）配線ま
たはシグナル配線など電磁波ノイズのアンテナとなりやすい、またはノイズ成分に弱い配線と重なる位置に設けていてもよい。金属層５と上面視で重なる位置に配置することでシールド効果を特に高めることができる。よって、電磁波ノイズのアンテナとなりやすい、またはノイズ成分に弱い配線について遮へい効果を高めることが可能となる。

金属層５の第２部５ｂと傾斜部５ｃは第１部５ａの外縁の一部だけに設けられていてもよいが、第１部５ａの全周に設けられていてもよい。金属層５の第２部５ｂと傾斜部５ｃが第１部５ａの全周に設けられていることで、電磁誘導による電磁波ノイズのシールド効果をより高めることが可能となる。

図２に本実施形態の変形例を示す。図２に示す例では、第２絶縁層２ｂの下面には、第２の金属層６が設けられているとともに、第２の金属層６の下面には、第３絶縁層２ｃが設けられており、断面視において、第２の金属層６は、実装領域４と平行に設けられた第３部６ａと、第３部６ａよりも下方に位置した第４部６ｂと、第３部６ａと第４部６ｂとの間に位置した第２の傾斜部６ｃとを有している。このように、金属層５と第２の金属層６を上面視において重なるように設けることで、シールドの壁を疑似的に大きくすることができる。よって、電磁波ノイズの漏えいをより抑制できるとともに外部からの電磁波ノイズの伝搬をより抑制することが可能となる。よって、電磁波ノイズの影響を低減させることが可能となる。

図２に示す例では、金属層５の第２部５ｂと、第２の金属層６の第４部６ｂとが重なっている。このことで、金属層５の第２部５ｂと第２の金属層６の第４部６ｂとの絶縁ギャップを保つことが可能となる。よって、金属層５の第２部５ｂと第２の金属層６の第４部６ｂとの間の干渉により、電磁波ノイズが発生することを低減させることが可能となる。図２に示す例では、金属層５と第２の金属層６とが完全に重なるように位置しているが、断面視においてずれて配置されていても構わない。

第２の金属層６は、基板２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。なお、ここで、金属層５と第２の金属層６は同じ材料から構成されていてもよいし、異なる材料で構成されていてもよい。

第２の金属層６は、接地電位であってもよいし、信号に電気的に接続していないまたはその他の電位であってもよい。第２の金属層６が接地電位と電気的に接続していることで、第２の金属層６のシールドの効果をより高めることが可能となり、電磁波ノイズの影響をより効率的に低減させることが可能となる。

金属層５と第２の金属層６とが同じ電位を有しているとき、金属層５と第２の金属層６は貫通導体を用いて電気的に導通していてもよい。これにより、例えばＭＩＰＩ配線またはシグナル配線など電磁波ノイズのアンテナとなりやすい、またはノイズ成分に弱い配線と電気的に接続している貫通導体を金属層５と第２の金属層６およびその二つを導通させる貫通導体で囲むことで、よりシールド効果を高めることが可能となる。よって、電磁波ノイズのアンテナとなりやすい、またはノイズ成分に弱い配線と電気的に接続している貫通導体に電磁波ノイズが影響することを低減させることが可能となる。なおこの時、金属
層５と第２の金属層６とを導通させる貫通導体は、シールドする対象となる貫通導体の周囲を可能な限り連続して設けることで、よりシールドの効果を高めることが可能となる。

第２の金属層６の第３部６ａは、実装領域４と平行であれば、第２絶縁層２ｂと第３絶縁層２ｃとの間のどこに位置していても構わない。例えば、図１〜図２に示す例の様に断面視において基板２の全体に設けられていてもよいし、一部分だけに設けられていてもよい。なお、第３部６ａの大きさは問わないが例えば断面視におけるｘ軸方向の長さが１５０μｍ程度以上あればよい。

第２の金属層６の第４部６ｂは、第２の金属層６の両端に設けられているが、それ以外の場所にも設けられていてもよい。つまり言い換えると第２の金属層６の第４部６ｂは断面視において第２の金属層６の中央付近にも、さらに設けられていてもよい。第４部６ｂは例えば断面視におけるｘ軸方向の長さが３０μｍ以上であればよい。

第２の金属層６の第２傾斜部６ｃはＺ軸方向の長さとして、第２絶縁層２ｂまたは第３絶縁層２ｃの厚みの１０％〜４０％程度の大きさを有していればよい。つまり、第２絶縁層２ｂまたは第３絶縁層２ｃの厚みが３５μｍのとき、傾斜部５ｃのＺ軸方向の長さは３．５μｍ〜１４μｍ程度である。これにより、傾斜部５ｃのＺ軸方向成分を十分とることができ、より遮蔽の効果を向上させることが可能となる。なお、Ｚ軸方向の長さは大きい程シールドの効果をより向上させることが可能となる。

＜電子装置の構成＞
図１〜図２に電子装置２１の例を示す。電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１の実装領域４に実装されるとともに、電極３と電気的に接続された電子素子１０と、を備えている。

電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１の実装領域４に実装された電子素子１０を有している。電子素子１０は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）、ＣＣＤ（Charge Coupled Device）等の撮像素子、またはＬＥＤ（Light Emitting Diode）などの発光素子、またはＬＳＩ（Large Scale Integrated）等の集積回路等である。なお、電子素子１０は、接着材を介して、基板２の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。

電子素子１０と電子素子実装用基板１は電子素子接続材１３によって電気的に接続されている。電子素子接続材１３は、例えば図１〜図２に示す例では、ワイヤーボンディング等である。また、電子素子接続材１３は金バンプ、半田ボール、異方性導電性樹脂（ACF
）等が使用される場合がある。

電子装置２１は、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体１２を有していてもよい。ここで、電子素子実装用基板１は上面に蓋体１２を支え、電子素子１０を取り囲むように設けられた枠状体を設けてもよいし、枠状体を設けなくてもよい。また、枠状体は基板２と同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。

枠状体と基板２とが同じ材料から成る場合、枠状体と基板２とは図１〜図２に示す例の様に絶縁層に開口部を設ける等して最上層の絶縁層と一体化するように形成されていてもよい。また、別に設けて、ろう材等でそれぞれ接合してもよい。

また、枠状体と基板２とが別の材料から成る例として枠状体が蓋体１２と基板２とを接
合する蓋体接合材１４と同じ材料から成る場合がある。このとき、蓋体接合材１４を厚く設けることで、接着の効果と枠状体（蓋体１２を支える部材）としての効果を併せ持つことが可能となる。この時の蓋体接合材１４は例えば熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等が挙げられる。また、枠状体と蓋体１２とが同じ材料から成る場合もあり、このときは枠状体と蓋体１２は同一個体として構成されていてもよい。

蓋体１２は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、またはＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体１２は例えば、電子素子１０が集積回路等であるとき、金属製材料または有機材料が用いられていてもよい。

蓋体１２は、蓋体接合材１４を介して電子素子実装用基板１と接合している。蓋体接合材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等がある。なおこのとき、蓋体接合材１４を金属成分から成る物または導電性を有する樹脂を用いることで、電子装置２１からの電磁波ノイズの漏えいおよび外部からの電磁波ノイズの伝搬を低減させることが可能となる。

電子装置２１が図１〜図２に示すような電子素子実装用基板１を有することで、電子装置２１からの電磁波ノイズの漏えいおよび外部からの電磁波ノイズの伝搬を低減させることが可能となる。その結果、電磁波ノイズに起因した、周囲または電子装置２１の誤作動を低減させることが可能となる。

＜電子モジュールの構成＞
図２に、電子素子実装用基板１を用いた電子モジュール３１の一例を示す。電子モジュール３１は、電子装置２１と電子装置２１の基板２の上面に設けられた筐体３２とを有している。なお、以下図２に示す例では説明のため撮像モジュールを例に説明する。

図２に示す例では、電子モジュール３１は筐体３２（レンズホルダー）を有している。筐体３２を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。筐体３２は、例えば樹脂または金属材料等から成る。また、筐体３２がレンズホルダーであるとき筐体３２は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、筐体３２は、上下左右の駆動を行う駆動装置等が付いていて、基板２と電気的に接続されていてもよい。

なお、筐体３２は上面視において４方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体３２の開口部から外部回路基板が挿入され基板２と電気的に接続していてもよい。また筐体３２の開口部は、外部回路基板が基板２と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。

＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、基板２を多数個取り配線基板を用いた製造方法である。また、図９および図１０に本製造方法についての簡易的な説明図を示す。

（１）図９（ａ）に本工程を示す。まず、基板２を構成するセラミックグリーンシートを形成する。基板２を構成するセラミックグリーンシートとしては第１絶縁層となる第１セラミックグリーンシート４２ａ、第２絶縁層となる第２セラミックグリーンシート４２ｂ、その他の絶縁層となるその他のセラミックグリーンシート４２ｄである。なお、必要
であれば第３絶縁層となる第３セラミックグリーンシート４２ｃも準備する。各セラミックグリーンシトとして例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）質焼結体である基板２を得る場合には、Ａｌ_２Ｏ_３の粉末に焼結助材としてシリカ（ＳｉＯ_２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。

（２）図９（ｂ）に本工程を示す。スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電極３、電極パッド、内部配線および貫通導体となる部分に、金属ペーストを塗布または充填する。なお、このとき図９（ｂ）に示すように、金属層５を配置する箇所に金属ペースト４５を塗布する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。図９（ｃ）に示すように、この工程において金属層５となる金属ペーストの第２部５ｃとなる位置にセラミックペースト４２ｆを塗布することで、のちの工程を得て第２部５ｂおよび傾斜部５ｃを形成することができる。なおこの時、セラミックペースト４２ｆの厚みは設けたい傾斜部５ｃのＺ方向の大きさと同程度の厚みとなるように塗布してもよい。なお、セラミックペースト４２ｆは、該当する大きさ／厚さに成形したセラミックグリーンシートを配置することでも代用することができる。

（３）次に、前述のグリーンシートを金型等によって加工する。基板２となるグリーンシートの中央部に、開口部を形成してもよい。

（４）図１０（ａ）に本工程を示す。各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより基板２となるセラミックグリーンシート積層体を作製する。この工程において、金属ペースト４５に第２部５ｂと傾斜部５ｃとなる形状を形成することが可能となる。

（５）図１０（ｂ）に本工程を示す。このセラミックグリーンシート積層体を約１５００℃〜１８００℃の温度で焼成して、基板２が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基板２となるセラミックグリーンシートと同時に焼成され、電極３、電極パッド、内部配線および貫通導体となる。また、この工程によって、第２部５ｂと傾斜部５ｃとが形成された金属ペーストが焼成され、金属層５となることができる。

（６）次に、焼成して得られた多数個取り配線基板を複数の基板２に分断する。この分断においては、基板２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。

（７）次に、基板２に電子素子１０を実装する。電子素子１０はワイヤーボンディング等で基板２と電気的に接合させる。またこのとき、電子素子１０または基板２に接着材等を設け、基板２に固定しても構わない。また、電子素子１０を基板２に実装した後、蓋体１２を蓋体接合材１４で接合してもよい。

以上（１）〜（７）の工程のようにして基板２を組み立て、電子素子１０を実装することで、電子装置２１を作製することができる。なお、上記（１）〜（７）の工程順番は指定されない。

なお、上記で例示した製造方法の他にも第２部５ｂおよび傾斜部５ｃを作製する方法はある。例えば第１セラミックグリーンシート４２ａまたは第２セラミックグリーンシート４２ｂに金型などで押圧し窪みをもうけ、その窪みを含めて金属ペースト４５を印刷または塗布することでも第２部５ｂおよび傾斜部５ｃを作製することができる。また、例えば第１セラミックグリーンシート４２ａまたは第２セラミックグリーンシート４２ｂに金属ペースト４５を塗布した後に金型等で押圧する事でも第２部５ｂおよび傾斜部５ｃを作製することができる。

（第２の実施形態）
図３〜図４を参照して本発明の第２の実施形態における電子モジュール３１、電子装置２１、および電子素子実装用基板１について説明する。本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを備えている。なお、本実施形態では図３では電子装置２１を示しており、図４では電子モジュール３１を示している。

電子素子実装用基板１は、第１絶縁層２ａと、第１絶縁層２ａの下面に設けられた、それぞれが間を空けて設けられた複数のメタライズ部を有する金属層５と、金属層５の下面に設けられた第２絶縁層２ｂとを有している。電子素子実装用基板１の第１絶縁層２ａの上方または第２絶縁層２ｂの下方には、複数の電極３が設けられるとともに、電極３と電気的に接続されて電極３に挟まれて位置した、電子素子１０が実装される実装領域４を有している。複数のメタライズ部は、それぞれ実装領域４と平行に設けられた第１部５ａと、第１部５ａよりも上方または下方に位置した第２部５ｃを有している。複数のメタライズ部は第１部５ａと第２部５ｃとの間に位置した傾斜部５ｃを有している。複数のメタライズの第２部５ｂは、隣り合うメタライズ部同士の間に設けられている。

ここで、電子モジュール３１の構造、電子装置２１の構造、基本的な構造並びに電子素子実装用基板１を構成する第１絶縁層２ａ、第２絶縁層２ｂ、電極３、実装領域４およびその他、基板２の基本的な条件／構成は第１の実施形態と類似であるため説明は省略する。以下、第２の実施形態における特徴部分のみ説明をする。

電子素子実装用基板１は、それぞれが間を空けて設けられた複数のメタライズ部を有する金属層５を有する。複数のメタライズ部を有する金属層５は、基板２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。なお、ここで、複数のメタライズ部は同じ材料から構成されていてもよいし、互いに異なる材料で構成されていてもよい。

複数のメタライズ部は間をあけて設けられている。ここで、複数のメタライズ部の間の大きさは特に指定しないが、０．１ｍｍ以上であることで、複数のメタライズ部同士がショートすることを低減させることが可能となる。

複数のメタライズ部の間には、信号配線や貫通導体等が設けられていても良い。複数のメタライズ部はそれぞれ異なる電位／信号であっても良いし同一の電位／信号であっても良い。

基板２の内部には、電極３および複数のメタライズ部以外に、絶縁層間に形成される内
部配線および内部配線同士を上下に接続する貫通導体が設けられていてもよい。これら内部配線または貫通導体は、基板２の表面に露出していてもよい。この内部配線または貫通導体によって、電極パッド、電極３および複数のメタライズ部はそれぞれ電気的に接続されていてもよい。

電子素子実装用基板１の複数のメタライズ部は、それぞれ実装領域４と平行に設けられた第１部５ａと、第１部５ａよりも上方または下方に位置した第２部５ｃを有している。複数のメタライズ部は第１部５ａと第２部５ｃとの間に位置した傾斜部５ｃを有している。複数のメタライズの第２部５ｂは、隣り合うメタライズ部同士の間に設けられている。ここで、断面視において実装領域４と平行とは、基板２の外縁の内部において、第１部５ａの延長線が実装領域４の仮想平面の延長線と接していない程度であればよく、工程誤差等で多少角度がついていても構わない。なお、仮想平面とは、複数の電極３の内側端部のＺ軸方向における高さ位置の最小二乗法で求められる平面とする。

近年、小型化の要求により電子素子実装用基板１において複数の異なる電位を有するメタライズ部の距離は小さくなっている。そのため、電子素子１０が作動することでそれら複数の異なる電位を有するメタライズ部で発生した電磁波ノイズが近傍の異なるメタライズ部に伝搬し、ノイズがより大きくなる、または不用意な信号を発生させ、電子装置に誤作動がおきてしまう恐れがあった。

これに対し、本発明の電子素子実装用基板１は複数のメタライズ部を有しており、金属層５は第１部５ａと、金属層５の両端に設けられ、第１部５ａよりも上方または下方に位置している第２部５ｂと、第１部５ａと第２部５ｂとの間に位置する傾斜部５ｃを有している。さらに複数のメタライズの第２部５ｂは、隣り合うメタライズ部同士の間に設けられている。基板２のＺ軸方向成分を有する傾斜部５ｃと第１部５ａよりも下方または上面に位置する第２部５ｂを隣り合うメタライズ部同士の間に有することで、第２部５ｂと傾斜部５ｃにシールドの役割を持たせることが可能となる。よって、隣り合うメタライズ部で発生した電磁波ノイズを有効に抑制することが可能となり、隣り合うメタライズ部同士の距離が小さい場合においても、隣り合うメタライズ部から伝搬する電磁波ノイズの量を低減させることが可能となる。

また、基板２のＺ軸方向成分を有する傾斜部５ｃと第１部５ａよりも下方または上面に位置する第２部５ｂを隣り合うメタライズ部同士の間に有することで、メタライズ部がそれぞれ各々で発した電磁波ノイズを傾斜部５ｃの内側へ反射させることが可能となる。よって、それぞれのメタライズ部から電磁波ノイズが漏えいし、隣り合うメタライズ部に伝搬することを低減させることが可能となる。

特に近年、電子素子実装用基板１の薄型化により、各絶縁層は薄くなっている。そのため、金属層５を傾斜させたことでも、十分なＺ軸方向の大きさを稼ぐことが可能となり、電磁ノイズの遮蔽の効果をより向上させることが可能となる。

図３に示す例の様に、金属層５は、実装領域４と重なる位置に、第２部５ｂおよび傾斜部５ｃを有していてもよい。一般的に、電子素子１０は作動すると発熱し、その発熱量は電子素子の高機能化においてより大きくなる傾向にある。そのため、電子素子実装用基板１は、放熱性の向上を要求されている。これに対し、図３に示す例の様に、金属層５の第２部５ｂと傾斜部５ｃが実装領域４と上面視において重なる位置に位置することで、電子素子１０が作動し、発熱した熱を放熱するための経路を作製することができる。つまり言い換えると、第２部５ｂが実装領域４と反対方向にある場合は第１部５ａで熱を受取り、傾斜部５ｃを介して熱を反対側へ放熱するための経路となる。また第２部５ｂが実装領域４と同じ方向にある場合は第２部５ｂで熱を受取り、傾斜部５ｃを介して熱を反対側へ放
熱するための経路となる。よって、電子素子実装用基板１の放熱性を向上させることが可能となる。

複数のメタライズ部は、信号に電気的に接続していなくてもよいが、接地電位と電気的に接続していても良い。隣り合うメタライズ部の一方が接地電位と電気的に接続していることで、金属層５のシールドの効果をより高めることが可能となり、電磁波ノイズの影響をより効率的に低減させることが可能となる。また、隣り合うメタライズ部がそれぞれ異なる接地電位と電気的に接続していることでお互いの電磁波ノイズの発生を低減させつつ、外部からの電磁波ノイズに対してシールド効果をより向上させることが可能となる。

メタライズ部の第１部５ａは、実装領域４と平行であれば、第１絶縁層２ａと第２絶縁層２ｂとの間のどこに位置していても構わない。例えば、図１〜２に示す例の様に断面視において基板２の全体に設けられていてもよいし、一部分だけに設けられていてもよい。なお、第１部５ａの大きさは問わないが例えば断面視におけるｘ軸方向の長さが１５０μｍ程度以上あればよい。

メタライズ部の第２部５ｂは、隣り合うメタライズ部間に設けられているが、それ以外の場所にも設けられていても良い。つまり言い換えるとメタライズ部の第２部５ｂは断面視において外辺付近にもさらに設けられていてもよい。第２部５ｂは例えば断面視におけるｘ軸方向の長さが３０μｍ以上であればよい。

メタライズ部の傾斜部５ｃはＺ軸方向の長さとして、第１絶縁層２ａまたは第２絶縁層２ｂの厚みの１０％〜４０％程度の大きさを有していればよい。つまり、第１絶縁層２ａまたは第２絶縁層２ｂの厚みが３５μｍのとき、傾斜部５ｃのＺ軸方向の長さは３．５μｍ〜１４μｍ程度である。これにより、傾斜部５ｃのＺ軸方向成分を十分とすることができ、より遮蔽の効果を向上させることが可能となる。なお、Ｚ軸方向の長さは大きい程シールドの効果をより向上させることが可能となる。

メタライズ部は上面視においてＭＩＰＩ配線またはシグナル配線など電磁波ノイズのアンテナとなりやすい、またはノイズ成分に弱い配線と重なる位置に設けていてもよい。金属層５と上面視で重なる位置に配置することで部分的にシールド効果を特に高めることができる。よって、電磁波ノイズのアンテナとなりやすい、またはノイズ成分に弱い配線について遮へい効果を高めることが可能となる。

メタライズ部の第２部５ｂと傾斜部５ｃは少なくとも隣り合うメタライズ部同士の間に設けられていてもよいが、第１部５ａの全周に設けられていてもよい。メタライズ部の第２部５ｂと傾斜部５ｃが第１部５ａの全周に設けられていることで、基板２の外部からの電磁誘導による電磁波ノイズのシールド効果もより高めることが可能となる。

隣り合うメタライズ部同士の間に設けられた第２部５ｂは図２〜図３に示す例では、同じ方向（ここでは下方）に位置しているが、一方のメタライズ部の第２部５ｂが第１部５ａよりも上方に位置していても良い。これにより、シールドする方向を異ならせることが可能となるため、隣り合うメタライズ部に対してより遮へいをすることができ、電磁波ノイズの影響をより低減させることが可能となる。

図４に本実施形態の変形例を示す。図４に示す例では、第２絶縁層２ｂの下面には、第２の金属層６が設けられているとともに、第２の金属層６の下面には、第３絶縁層２ｃが設けられており、断面視において、第２の金属層６は、実装領域４と平行に設けられた第３部６ａと、第３部６ａよりも下方に位置した第４部６ｂと、第３部６ａと第４部６ｂとの間に位置した第２の傾斜部６ｃとを有している。このように、金属層５と第２の金属層
６を上面視において重なるように設けることで、シールドの壁を疑似的に大きくすることができる。よって、電磁波ノイズの漏えいをより抑制できるとともに外部からの電磁波ノイズの伝搬をより抑制することが可能となる。よって、電磁波ノイズの影響を低減させることが可能となる。

図４に示す例では、金属層５のメタライズ部の第２部５ｂと、第２の金属層６のメタライズ部の第４部６ｂとが重なっている。このことで、金属層５の第２部５ｂと第２の金属層６の第４部６ｂとの絶縁ギャップを保つことが可能となる。よって、金属層５の第２部５ｂと第２の金属層６の第４部６ｂとの間の干渉により、電磁波ノイズが発生することを低減させることが可能となる。

図４に示す例では、金属層５と第２の金属層６とが完全に重なるように位置しているが、断面視においてずれて配置されていても構わない。以下第２の金属層６についての構成材料または接続電位などは第１の実施形態と類似のため、説明は省略する。

＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。本実施形態の電子素子実装用基板１および電子装置２１の製造方法は基本的には第１実施形態に記載の製造方法と類似である。ここでは、複数のメタライズ部同士について説明する。

複数のメタライズ部同士の間に設けられたメタライズ部の第２部５ｂは、例えば図９（ｃ）に示す例の様に、１つのセラミックペースト４２ｆを連続的に塗布することでも形成することが可能となる。これにより、メタライズ部に第２部５ｂを形成しつつ、セラミックペーストが隣り合うメタライズ部同士の間を埋める為、積層する工程等において金属ペーストが延びて隣り合うメタライズ部同士にショートが発生することを低減させることが可能となる。

（第３の実施形態）
次に、本発明の第３の実施形態による電子素子実装用基板１について、図５を参照しつつ説明する。本実施形態における電子素子実装用基板１において、第１の実施形態および第２の実施形態の電子素子実装用基板１と異なる点は、基板２には上面から下面まで貫通した開口部を有している点である。

図５に示す例では、電子素子実装用基板１の第１絶縁層２ａ、第２絶縁層２ｂ、第３絶縁層２ｃおよびその他の絶縁層２ｄは実装領域と平面視で重なる位置に上面から下面まで貫通した貫通孔を有している。このような電子素子実装用基板１は、例えば電子素子１０がＣＭＯＳ、ＣＣＤの時などに使用され、電子素子１０は上面視において貫通孔と重なるように基板２の下面側に設けられた電極３と金バンプ等の電子素子接合材１３を介して実装される。このような構成の基板２において、第１絶縁層２ａと第２絶縁層２ｂの間に設けられた金属層５は少なくとも基板２の外縁部分で第２部５ｂを有していても良い。言い換えると、例えば貫通孔を囲むようにして設けられた金属層５の両端（つまり外縁部分）に第２部２ｂを有していればよく、貫通孔を囲む内縁部には第２部５ｂは設けられていても良いし設けられていなくてもよい。このような構成によって、第２部５ｂと傾斜部５ｃとにシールドの役割を持たせることが可能となる。よって、基板２の金属層５の近傍で発生した電磁波ノイズを有効に抑制することが可能となり、電子素子実装用基板１から漏えいする電磁波ノイズの量を低減させることが可能となる。また、電子素子実装用基板１の外部で発生した電磁波ノイズが基板２に伝搬してきたとしても、外部から伝搬してきた電磁波ノイズを有効に抑制することが可能となる。よって、基板２の金属層５で囲まれた箇所に伝搬した電磁波ノイズの影響と外部への電磁波ノイズの漏えいを低減させることが可
能となる。

基板２が貫通孔を有する時、金属層５は基板２の貫通孔を半周〜１周を囲むように設けられていても良い。これにより、第２部５ｂおよび傾斜部５ｃが基板２の外周を半周〜１周囲むことになり、電磁波ノイズの影響をより低減させることが可能となる。

金属層５は貫通孔を囲む内縁部には第２部５ｂを有していてもよい。これにより、貫通孔を介しての外部からの電磁波ノイズの伝搬を避けるとともに、電磁波ノイズが漏えいし電子素子１０に伝搬することを低減させることが可能となる。

金属層５は電極３の直上の層または直下の層に設けられていてもよい。一般的に電子素子１０と電子素子実装用基板１とを電気的に接続する電極３および電子素子接続材１３はシールドで被覆されていない。これに対し、電極３の直上の層または直下の層に金属層５が設けられていることで、電極３および電子素子接続材１３に対してシールドの効果を持たせることが可能となる。よって、電極３および電子素子接続材１３に対する伝搬した電磁波ノイズの影響を低減させることが可能となる。

図５に示す例の様に、基板２が外縁に切欠き７と切欠き７の上面から側面及び下面に設けられた壁面導体７ａを有しているとき、金属層５の第２部５ｂは壁面導体７ａと電気的に接続していてもよい。これにより、壁面導体７ａもシールドの役割を持たせることが可能となり伝搬した電磁波ノイズの影響と外部への電磁波ノイズの漏えいをより低減させることが可能となる。

図５に示す例の様に、電子素子実装用基板１は金属層５の下面に第２の金属層６を有していてもよい。これにより、電磁波ノイズに対するシールド効果をより高めることが可能となる。

このような電子素子実装用基板１を作製する方法としては、基本的には第１実施形態および第２実施形態と同様である。これらの製造工程において、基板２を貫通する貫通孔をレーザー加工または金型加工で設けることで作製することができる。なお、このとき基板２を貫通する貫通孔を設ける前に金属層５を設けてもよいし、貫通孔を設けた後に金属層５を設けてもよい。

（第４の実施形態）
次に、本発明の第４の実施形態による電子素子実装用基板１について、図６を参照しつつ説明する。本実施形態における電子素子実装用基板１において、第１の実施形態および第２の実施形態の電子素子実装用基板１と異なる点は、金属層５に複数の第２部５ｂが設けられている点である。

図６（ａ）に示す例では、金属層５は両端に設けられた、第２部５ｂおよび傾斜部５ｃと、さらに基板２の実装領域４と重なる位置にも第２部５ｂおよび傾斜部５ｃが設けられている。このような構成により、基板２の実装領域４と重なる位置に第２部５ｂおよび傾斜部５ｃが両端に設けられた第２部５ｂの間にさらに設けられていることで遮断壁の役割をもたせるため、基板２の実装領域４と重なる位置に第２部５ｂを透過する電磁波ノイズを減衰させ、電子素子実装用基板１から最終的に漏えいする電磁波ノイズの量をより低減させることが可能となる。

図６（ｂ）に示す例では、複数のメタライズ部は隣り合うメタライズ部の間に設けられた第２部５ｂおよび傾斜部５ｃと、さらにその反対面つまり基板２の外周部周辺にも第２部５ｂおよび傾斜部５ｃを有している。このような構成により、複数のメタライズ部間の
電磁波ノイズの影響を低減させるとともに、電子素子実装用基板１から電磁波ノイズが漏えいすることを低減させることが可能となる。また、電子素子実装用基板１の外部で発生した電磁波ノイズが基板２に伝搬してきたとしても、外部から伝搬してきた電磁波ノイズを有効に抑制することが可能となる。よって、基板２の複数のメタライズ部において金属層５で囲まれた箇所に隣り合うメタライズ部からの電磁ノイズの影響と、外部からした伝搬した電磁波ノイズの影響と、外部への電磁波ノイズの漏えいの影響を低減させることが可能となる。

このような電子素子実装用基板１を作製する方法としては、基本的には第１実施形態および第２実施形態と同様である。これらの製造工程において、第２部５ｂを設ける為のセラミックペースト４２ｆを塗布する箇所を所定の箇所に増やすことで本実施形態における電子素子実装用基板１を作製することが可能となる。

（第５の実施形態）
次に、本発明の第５の実施形態による電子素子実装用基板１について、図７を参照しつつ説明する。本実施形態における電子素子実装用基板１において、第１の実施形態および第２の実施形態の電子素子実装用基板１と異なる点は、上面視において、金属層５の第１部５ａと重なっている部分が第２の金属層６の第４部６ｂの位置となっている点である。

図７（ａ）および図７（ｂ）に示す例では、金属層５の第１部５ａと、第２の金属層６の第４部６ｂとは上面視において重なっている。これにより、金属層５の第１部５ａと、第２の金属層６の第４部６ｂとの間の距離の調整を行うことができる。よって、本発明の効果を奏しつつ、金属層５の第１部５ａと、第２の金属層６の第４部６ｂに異なる配線等を設けた際にインピーダンスの調整を行うことが可能となる。

図７（ａ）および図７（ｂ）に示す例では、金属層５の第２部５ｂと、第２の金属層６の第３部６ａとは上面視において重なっている。これにより、縦断面視において金属層５の第２部５ｂと、第２の金属層６の第３部６ａとの距離を小さくすることができる。よって、電磁波ノイズの入り口または出口をより小さくすることができ、シールドの効果を高めて第１部５ａと第４部６ｂとで囲まれた領域に電磁波ノイズが影響する事をより低減させることが可能となる。よって、基板２の金属層５と第２の金属層６に囲まれた領域において外部からした伝搬した電磁波ノイズの影響と、外部への電磁波ノイズの漏えいの影響と、メタライズ部が複数ある場合には隣り合うメタライズ部からの電磁ノイズの影響と、を低減させることが可能となる。

図７（ａ）および図７（ｂ）に示す例では、金属層５と第２の金属層６とが完全に重なるように位置しているが、断面視においてずれて配置されていても構わない。

（第６の実施形態）
次に、本発明の第６の実施形態による電子素子実装用基板１について、図８を参照しつつ説明する。本実施形態における電子素子実装用基板１において、第１の実施形態および第５の実施形態の電子素子実装用基板１と異なる点は、第２絶縁層２ｂと第３絶縁層２ｃの間にその他の絶縁層２ｄが設けられ、その他の絶縁層２ｄの上面であって金属層５と第２金属層６との間にその他の金属層８が設けられている点である。

図８（ａ）および図８（ｂ）に示す例では、電子素子実装用基板１は縦断面視において第２絶縁層２ｂと第３絶縁層２ｃの間にその他の絶縁層２ｄが設けられており、その他の絶縁層２ｄの上面であって金属層５と第２金属層６との間にその他の金属層８が設けられている。これにより、金属層５と第２の金属層６とでその他の金属層８を囲むことが可能となり、その他の金属層８に電磁波ノイズが影響することをより的減させることが可能と
なる。

図８（ａ）に示す例では、金属層５と第２の金属層６は複数のメタライズ部を有し、金属層５の第２部５ｂと、第２の金属層６の第３部６ａとは上面視において重なっており、金属層５の第１部５ａと第２の金属層６の第４部６ｂとの間に複数のその他の金属層８が設けられている。このような構成であることで、縦断面視において金属層５の第２部５ｂと、第２の金属層６の第３部６ａとの距離を小さくすることができる。よって、電磁波ノイズの入り口または出口をより小さくすることができ、シールドの効果を高めて第１部５ａと第４部６ｂとで囲まれた領域に設けられたその他の金属層８に対して電磁波ノイズが影響する事をより低減させることが可能となる。その他の金属層８がシグナル配線またはペア配線であるときはその他の金属層８は電磁波ノイズの影響を受けやすくなるため、図８（ａ）の構成のように金属層５と第２の金属層６とで囲むことで、電磁波ノイズの影響を小さくすることが可能となり、またインピーダンスの整合を取りやすくなる。

図８（ｂ）に示す例では、金属層５の第２部５ｂと、第２の金属層６の第４部６ｂとは上面視において重なっており、金属層５の第１部５ａと第２の金属層６の第３部６ａとの間に複数のその他の金属層８が設けられている。このような構成であることで、金属層５と第２の金属層６とでその他の金属層８を囲むことが可能となり、その他の金属層８に電磁波ノイズが影響することをより低減させることが可能となる。その他の金属層８が幅の広いベタパターン（接地電位または電源電位）であるときは、その他の金属層８が電磁波ノイズで揺らぎ、電子装置２１が誤作動または作動しないことを低減させることが可能となる。

なお、図８（ａ）と図８（ｂ）に示す例では上記のようにその他の金属層８について説明したが、それぞれの形態においてその他の金属層８はシグナル配線（信号配線）であってもよいし、ベタパターン（接地電位または電源電位）であってもよい。

また、金属層５が幅広の両端にのみ第２部５ｂを有する形状であって、その下に設けられた第２の金属層６は複数のメタライズ部を有している構造であってもよい。言い換えると、金属層５が１つに対して、第２の金属層６が２つ以上設けられていてもよい。この場合は金属層５の面積を広くすることが可能となるため、複数のメタライズ部に分割した場合よりも金属層５の抵抗を低減させることが可能となる。よって、金属層５の抵抗を低減しつつ、複数のメタライズ部を有する第２の金属層６でシールド効果を得たい箇所に調整することが可能となる。例えば、２組のペア配線があるときは、複数のメタライズ部を有する第２の金属層６を２箇所設けることで、２組のペア配線間での電磁波ノイズの影響をより低減させることが可能となる。

なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、図１〜図８に示す例では、電極パッド３の形状は矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における電極３配置、数、形状および電子素子の実装方法などは指定されない。

なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではい。

１・・・・電子素子実装用基板
２・・・・基板
２ａ・・・第１絶縁層
２ｂ・・・第２絶縁層
２ｃ・・・第３絶縁層
２ｄ・・・その他絶縁層
３・・・・電極
４・・・・実装領域
５・・・・金属層
５ａ・・・第１部
５ｂ・・・第２部
５ｃ・・・傾斜部
６・・・・第２の金属層
６ａ・・・第３部
６ｂ・・・第４部
６ｃ・・・第２傾斜部
７・・・・切欠き部
７ａ・・・壁面導体
８・・・・その他の金属層
１０・・・電子素子
１２・・・蓋体
１３・・・電子素子接合材
１４・・・蓋体接合材
２１・・・電子装置
２２・・・電子部品
３１・・・電子モジュール
３２・・・筐体
４２・・・セラミックグリーンシート
４２ａ・・第１セラミックグリーンシート
４２ｂ・・第２セラミックグリーンシート
４２ｃ・・第３セラミックグリーンシート
４２ｄ・・その他セラミックグリーンシート
４２ｆ・・セラミックペースト
４５・・・金属ペースト

Claims (10)

1. 第１絶縁層と、
   前記第１絶縁層の下面に設けられた金属層と、
   前記金属層の下面に設けられた第２絶縁層とを備えており、
   前記第１絶縁層の上方または前記第２絶縁層の下方には、複数の電極が設けられるとともに、前記電極と電気的に接続されて前記電極に挟まれて位置した、電子素子が実装される実装領域を有しており、
   断面視において、前記金属層は、前記実装領域と平行に設けられた第１部と、前記金属層の両端に位置した前記第１部よりも上方または下方に位置した第２部と、前記第１部と前記第２部とを接続する傾斜部とを有しており、
   前記第１部は、前記第１絶縁層に対向する第１上面と、前記第２絶縁層に対向する第１下面と、を有しており、前記第１上面と前記第１下面は、いずれも前記実装領域と平行に設けられていることを特徴とする電子素子実装用基板。
2. 第１絶縁層と、
   前記第１絶縁層の下面に設けられた、それぞれが間を空けて設けられた複数のメタライズ部を有する金属層と、
   前記金属層の下面に設けられた第２絶縁層とを備えており、
   前記第１絶縁層の上方または前記第２絶縁層の下方には、複数の電極が設けられるとともに、前記電極と電気的に接続されて前記電極に挟まれて位置した、電子素子が実装される実装領域を有しており、
   断面視において、前記複数のメタライズ部は、それぞれ前記実装領域と平行に設けられた第１部と、前記第１部よりも上方または下方に位置した第２部と、前記第１部と前記第２部との間に位置した傾斜部とを有しているとともに、前記第２部は、隣り合う前記メタライズ部同士の間に設けられており、
   前記第１部は、前記第１絶縁層に対向する第１上面と、前記第２絶縁層に対向する第１下面と、を有しており、前記第１上面と前記第１下面は、いずれも前記実装領域と平行に設けられていることを特徴とする電子素子実装用基板。
3. 前記金属層は、前記実装領域と重なる位置に、前記第２部および前記傾斜部を有していることを特徴とする請求項２に記載の電子素子実装用基板。
4. 前記第２絶縁層の下面には、第２の金属層が設けられているとともに、前記第２の金属層の下面には、第３絶縁層が設けられており、
   断面視において、前記第２の金属層は、前記実装領域と平行に設けられた第３部と、前記第３部よりも下方に位置した第４部と、前記第３部と前記第４部との間に位置した第２の傾斜部とを有しており、
   前記第３部は、前記第２絶縁層に対向する第２上面と、前記第３絶縁層に対向する第２下面と、を有しており、前記第２上面と前記第２下面は、いずれも前記実装領域と平行に設けられていることを特徴とする請求項１〜３のいずれか１つに記載の電子素子実装用基板。
5. 前記第２部と、前記第４部とが重なっていることを特徴とする請求項４に記載の電子素子実装用基板。
6. 前記第１部と、前記第４部とが重なっていることを特徴とする請求項４または請求項５に記載の電子素子実装用基板。
7. 前記第２部と、前記第３部とが重なっていることを特徴とする請求項４〜６のいずれか１つに記載の電子素子実装用基板。
8. 前記金属層は、接地電位と電気的に接続されていることを特徴とする請求項１〜７のいずれか１つに記載の電子素子実装用基板。
9. 請求項１〜８のいずれか１つに記載の電子素子実装用基板と、
   前記電子素子実装用基板の前記実装領域に実装されるとともに、前記電極と電気的に接続された電子素子とを備えたことを特徴とする電子装置。
10. 請求項９に記載の電子装置と、
    前記電子装置の上面に接合された筐体とを備えていることを特徴とする電子モジュール。
    

Images