JP6318187B2 - 半導体デバイス - Google Patents

半導体デバイス Download PDF

Info

Publication number
JP6318187B2
JP6318187B2 JP2016065261A JP2016065261A JP6318187B2 JP 6318187 B2 JP6318187 B2 JP 6318187B2 JP 2016065261 A JP2016065261 A JP 2016065261A JP 2016065261 A JP2016065261 A JP 2016065261A JP 6318187 B2 JP6318187 B2 JP 6318187B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
base layer
dopant
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016065261A
Other languages
English (en)
Other versions
JP2016195248A (ja
Inventor
銘顯 胡
銘顯 胡
健仁 孫
健仁 孫
依晴 李
依晴 李
文慶 徐
文慶 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2016195248A publication Critical patent/JP2016195248A/ja
Application granted granted Critical
Publication of JP6318187B2 publication Critical patent/JP6318187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は半導体デバイスに関するものである。特に、本発明は、ベース層（窒化アルミニウムガリウム、AlGaN）及びドープ層（AlGaNまたは窒化ホウ素アルミニウムガリウム、BAlGaN）で組成されるバッファ積層構造を有する半導体デバイスに関するものである。
窒化物半導体は、高い電子飽和速度及び広いバンドギャップを特徴とし、従って、発光半導体デバイスだけでなく、高い降伏電圧及び大きな出力を有する複合半導体デバイスにも応用することができる。例えば、窒化ガリウム（GaN）系の高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）では、GaN層及び窒化アルミニウムガリウム（AlGaN）層を基板上にエピタキシャル法で連続して成長させる。ここでは、GaN層が電子輸送層として働き、AlGaN層は電子供給層として機能する。AlGaNの格子定数はGaNの格子定数と異なるので、AlGaN層内に歪みが発生し得る。圧電分極により、高濃度の二次元電子ガス（２ＤＥＧ：two-dimensional electronic gas）が発生する。従って、GaN系ＨＥＭＴは大きな出力を有する装置に適合する。
従来技術によれば、AlGaN製のバッファ層全体中にドーパントを連続的にドープし、このことは結晶化度及び粗さを劣化させて、半導体デバイス全体の反りの問題をもたらす。
本発明の好適例では、基板、初期層、及びバッファ積層構造を含む半導体デバイスが提供される。初期層は基板上に位置し、窒化アルミニウム（AlN）を含む。バッファ積層は初期層上に位置し、複数のベース層、及び隣接する２つのベース層間に配置された少なくとも１つのドープ層を含む。ベース層の各々がAlGaNを含み、少なくとも１つのドープ層はAlGaNまたは窒化ホウ素アルミニウムガリウム（BAlGaN）を含む。バッファ積層構造内では、ベース層内のアルミニウム（Al）の濃度が次第に減少し、ベース層内のガリウム（Ga）の濃度は次第に増加し、これらのベース層は炭素をほとんど含有せず、少なくとも１つのドープ層内のドーパントは炭素または鉄を含む。
本発明の他の実施形態では、基板、初期層、及び複数のバッファ積層構造を含む半導体デバイスが提供される。初期層は基板上に位置し、AlNを含む。バッファ積層構造は初期層上に位置する。バッファ積層構造のうち少なくとも１つは、第１ベース層、第１ドープ層、及び第２ベース層を含む。第１ベース層のAlの濃度と第２ベース層のAlの濃度はほぼ同一であり、第１ドープ層は第１ベース層と第２ベース層との間に配置されている。第１ベース層及び第２ベース層はAlGaNを含み、第１ドープ層はAlGaNまたはBAlGaNを含み、第１ドーパント層内のドーパントは炭素または鉄を含み、第１ベース層及び第２ベース層は炭素をほとんど含有しない。
本発明では、ドーパント（炭素または鉄）を有するドープ層が半導体デバイスのバッファ積層構造内に挿入されて、バッファ積層構造の導電率を低減し（即ち、バッファ積層構造の絶縁の度合いを高め）、半導体デバイスの降伏電圧を効果的にさらに上昇させる。従来技術によれば、ドーパントがAlGaN製のバッファ層全体中に連続的にドープされ、このことは結晶化度及び粗さを劣化させて、半導体デバイス全体の反りの問題をもたらす。これとは対照的に、本発明において提供される半導体デバイスでは、ドーパントを有さないベース層を、ドーパントを有するドープ層の上にエピタキシャル法で成長させて、このエピタキシー層の結晶化度及び粗さを取り戻す（ベース層はドーパントを有さず、このためベース層の結晶化度及び粗さが相対的に高められる）。より具体的には、本発明では、ドーパントを有さないベース層を、ドーパントを有し好ましくない結晶化度及び粗さを有するドープ層の上にエピタキシャル法で成長させて、このエピタキシー層の結晶化度及び粗さを取り戻して高め、その後に、ドーパントを有する他のドープ層をエピタキシャル法で成長させる。本発明によれば、（ドーパントを有さない）ベース層と（ドーパントを有する）ドープ層とをエピタキシャル法で交互に成長させ、即ち、ドーパントをバッファ積層構造内に不連続な様式でドープし、これにより（ドーパントを有するドープ層の配置により）半導体デバイスの降伏電圧を上昇させることができ、結果的な半導体デバイスが（ドーパントを有さないベース層の配置により）好ましい結晶化度及び粗さを有することができる。
これに加えて、本発明において提供される半導体デバイスでは、ドーパントを有さないベース層がドーパントを有するドープ層間に配置されて、バッファ積層構造が、ドーパントを有するドープ層によって全面的に形成されることを防ぎ、即ち、ドーパントはバッファ積層構造内に不連続な様式でドープされる。このため、半導体デバイス全体の反りの問題をより大きな度合いで解決することができる。従って、本発明では、（ドーパントを有さない）ベース層と（ドーパントを有する）ドープ層とをエピタキシャル法で交互に成長させ、これにより、半導体デバイスの降伏電圧を上昇させることができ、半導体デバイス全体の反りの問題を解決することができる。その結果、エピタキシャルプロセスに続くその後の冷却プロセスにおいて、半導体デバイスが反りの問題によりひび割れも破損もしない。
図面を伴ういくつかの好適例を以下に詳細に記述して、本発明をさらに詳細に説明する。しかし、これらの記述は本発明の態様及び好適例の必ずしもすべてを包含せず、やり方はどうであれ制限的または限定的なものであることを必ずしも意味しないこと、及び本明細書に開示する本発明は、本発明に対する自明な改良及び変更を包含するものであり、通常の当業者がそのことを理解することは当然である。
添付する図面は、さらなる理解をもたらすために含め、本明細書に含まれ、その一部を構成する。これらの図面は、好適な実施形態を例示し、その記述と共に本発明の原理を説明する役目を果たす。
本発明の実施形態による半導体デバイスの概略断面図である。 本発明において提供される半導体デバイス内のドーパントの濃度の変化を概略的に例示する図である。 本発明において提供される半導体デバイス内のドーパントの濃度の変化を概略的に例示する図である。 本発明において提供される半導体デバイス内のドーパントの濃度の変化を概略的に例示する図である。 本発明の他の実施形態による半導体デバイスの概略断面図である。 本発明の他の実施形態による半導体デバイスの概略断面図である。
以上の本発明の好適例の記述は、例示及び説明の目的で提示したものである。包括的であること、あるいは本発明を明確な形式または開示する好適な実施形態に限定することは意図していない。従って、以上の記述は限定的ではなく例示的なものとして考えるべきである。多数の変更または変形が本技術の熟練者にとって明らかであることは明白である。これらの実施形態は、本発明の原理及びその最良形態の実際的応用を最良に説明し、これにより、当業者が本発明を、種々の実施形態について、そして考えられる特定の用法または実現に適した種々の変更と共に理解することができるために、選定して記述する。本発明の範囲は、本明細書に添付する特許請求の範囲及びその等価物によって規定され、特許請求の範囲では、すべての語句が、特に断りのない限り、その最も広い妥当な意味を表すことを意図している。
図１は、本発明の実施形態による半導体デバイス１０の断面図である。本発明の実施形態では、半導体デバイス１０が基板１１を含む。基板１１は、シリコン基板、あるいはシリコン表面を有する基板、例えばSi(111)、Si(100)、Si(110)、テクスチャSi表面、シリコン・オン・インシュレータ（ＳＯＩ：silicon on insulator）、シリコン・オン・サファイア（ＳＯＳ：silicon on sapphire）、及び他の材料（AlN、ダイヤモンド、または他のあらゆる多結晶材料）に結合したウェハーである。Si基板に代えて利用することができる基板は、SiC基板、サファイア基板、GaN基板、及びガリウムヒ素（GaAs）基板を含む。基板１１は半絶縁性基板または導電性基板とすることができる。
半導体デバイス１０は、基板１１上に配置された初期層１３を含み、初期層１３はAlNを含む。本発明の好適な実施形態では、(111)面の上面を有するSi基板上に初期層１３をエピタキシャル法で成長させ、初期層１３の厚さは約２００nmである。AlNのエピタキシャル成長中に、トリメチルアミン（ＴＭＡ：trimethyl amine）及びアンモニア（NH3）を有する混合物を反応性ガスとして利用して、初期層１３をSi基板上に形成する。初期層１３中の炭素の濃度は１Ｅ１６／cm3（１．０×１０16／cm3）よりも大幅に低い。
半導体デバイス１０は、初期層１３上に配置されたバッファ積層構造２０を含む。本発明の実施形態では、半導体デバイス１０が、隣接する２つのベース層２１間に配置された少なくとも１つのドープ層２３をさらに含む。本発明の実施形態では、バッファ積層構造２０が複数のベース層２１及び複数のドープ層２３を含み、ドープ層２３とベース層２１は初期層１３上に交互に積層されている。本発明の好適な実施形態では、ベース層２１がAlGaNを含み、ドープ層２１はAlGaNまたはBAlGaNを含む。ベース層２１は炭素を実質的に含有せず、ドープ層２３内のドーパントは炭素または鉄を含む。本発明の好適な実施形態では、ドープ層２３をC-AlGaN、C-BAlGaN、Fe-AlGaN、またはFe-BAlGaNとすることができる。
本発明の好適な実施形態では、各ドープ層２３の厚さが１０オングストローム〜１ミクロンであり、各ベース層２１の厚さに対する各ドープ層２３の厚さの比率が０．００１〜１．０である。本発明の好適な実施形態では、各ドープ層２３内のドーパントの濃度が１Ｅ１８／cm3（１×１０18／cm3）〜１Ｅ２０／cm3（１×１０20／cm3）であり、各ベース層２１内のドーパントの濃度は１Ｅ１８／cm3（１×１０18／cm3）よりも低い。
本発明の好適な実施形態では、バッファ積層構造２０が４つのベース層２１を含む。ベース層２１内のAlの濃度は、最下部から最上部の順に、それぞれｘ１、ｘ２、ｘ３、及びｘ４であり、ベース層２１内のGaの濃度は、最下部から最上部の順に、それぞれ１−ｘ１、１−ｘ２、１−ｘ３、及び１−ｘ４であり、ｘ１＞ｘ２＞ｘ３＞ｘ４である。即ち、バッファ積層構造２０のベース層２１内のAlの濃度は、最下部から最上部に向かって次第に減少し、バッファ積層構造２０のベース層２１内のGaの濃度は、最下部から最上部に向かって次第に増加する。
本発明の好適な実施形態では、ドープ層２３内のAlの濃度が、最下部から最上部の順に、それぞれｙ１、ｙ２、及びｙ３である。ここで、ｙ１＝ｙ２＝ｙ３、ｙ１≠ｙ２≠ｙ３、またはｙ１＜ｙ２＜ｙ３である。本発明の好適な実施形態では、ｘ４＜ｙ３＜ｘ３＜ｙ２＜ｘ２＜ｙ１＜ｘ１である。
本発明の実施形態では、バッファ積層構造２０が４つのベース層２１及び３つのドープ層２３を含む。４つのベース層２１の厚さは、最下部から最上部の順に、それぞれｄａ１、ｄａ２、ｄａ３、及びｄａ４である。ここで、ｄａ１＝ｄａ２＝ｄａ３＝ｄａ４、ｄａ１≠ｄａ２≠ｄａ３≠ｄａ４、ｄａ１＞ｄａ２＞ｄａ３＞ｄａ４、またはｄａ１＜ｄａ２＜ｄａ３＜ｄａ４である。３つのドープ層２３の厚さは、最下部から最上部の順に、それぞれｄｃ１、ｄｃ２、及びｄｃ３である。ここで、ｄｃ１＝ｄｃ２＝ｄｃ３、ｄｃ１≠ｄｃ２≠ｄｃ３、ｄｃ１＞ｄｃ２＞ｄｃ３、またはｄｃ１＜ｄｃ２＜ｄｃ３である。
半導体デバイス１０は、バッファ積層構造２０上に配置された電子輸送層３１及び電子供給層３３を含む。半導体デバイス１０内では、電子輸送層３１と電子供給層３３との境界の周辺に２ＤＥＧが発生する。ここで、２ＤＥＧは、自発分極及び圧電分極により半導体デバイス１０内に発生し、このことは、電子輸送層３１の化合物半導体（GaN）及び電子供給層３３の化合物半導体（AlGaN）がヘテロ材料製であることにより生じる。
本発明の実施形態では、バッファ積層構造２０の最下部にある（ドーパントを有さない）ベース層２１が初期層１３と接触し、バッファ積層構造２０の最上部にある（ドーパントを有さない）ベース層２１が電子輸送層３１と接触する。即ち、半導体デバイス１０のバッファ積層構造２０内のドーパントを有するドープ層２３は、初期層１３とも接触せず、電子輸送層３１とも接触しない。
図２〜図４は、本発明において提供される半導体デバイス１０内のドーパントの濃度の変化を概略的に例示する。本発明の好適な実施形態では、バッファ積層構造２０内のドーパントの濃度が、図２〜図４に示すように不連続に、例えばδ関数状に変化する。本発明の好適な実施形態では、バッファ積層構造２０内の３つのドープ層２３内のドーパントの濃度が、（図２に示すように）次第に増加することができ、（図３に示すように）次第に減少することができ、あるいは（図４に示すように）ほぼ不変のままであることができる。本発明の好適な実施形態では、ドープ層２３内のドーパントの濃度が各ベース層２１内のドーパントの濃度よりも高く、即ち、バッファ積層構造２０内のドーパントの濃度は、ベース層２１からドープ層２３までは増加し、ドープ層２３からベース層２１までは減少する。
本発明では、ドーパントを有するドープ層２３が半導体デバイス１０のバッファ積層構造２０内に挿入されて、バッファ積層構造２０の導電率を低減し（即ち、バッファ積層構造２０の絶縁の度合いを高め）、半導体デバイス１０の降伏電圧を効果的にさらに上昇させる。ドーパントを有さないベース層２１に比べると、ドーパントを有するドープ層２３は好ましくない結晶化度及び粗さを有する。これに加えて、ドーパントを有するドープ層２３は、半導体デバイス１０全体の反りの問題をもたらす。従って、半導体デバイスのバッファ積層構造を、ドーパントを有するドープ層で全面的に作製するべきではない。
従来技術によれば、AlGaN製のバッファ層全体中にドーパントを連続的にドープし、このことは結晶化度及び粗さを劣化させ、半導体デバイス全体の反りの問題をもたらす。これとは対照的に、本発明において提供される半導体デバイス１０では、ドーパントを有さないベース層２１を、ドーパントを有するドープ層２３の上にエピタキシャル法で成長させて、このエピタキシー層の結晶化度及び粗さを取り戻す（ベース層２１はドーパントを有さず、このためベース層２１の結晶化度及び粗さは相対的に満足のいくものである）。より具体的には、ドーパントを有さないベース層２１を、ドーパントを有し好ましくない結晶化度及び粗さを有するドープ層２３の上にエピタキシャル法で成長させて、このエピタキシー層の結晶化度及び粗さを取り戻して高め、その後に、ドーパントを有する他のドープ層２３をエピタキシャル法で成長させる。本発明によれば、（ドーパントを有さない）ベース層２１と（ドーパントを有する）ドープ層２３とをエピタキシャル法で交互に成長させ、即ち、ドーパントをバッファ積層構造２０内に不連続な様式でドープし、これにより（ドーパントを有するドープ層２３の配置により）半導体デバイス１０の降伏電圧を上昇させることができ、結果的な半導体デバイス１０が（ドーパントを有さないベース層の配置により）好ましい結晶化度及び粗さを有することができる。
これに加えて、ドーパントを有さないベース層２１がドーパントを有するドープ層２３間に配置されて、バッファ積層構造が、ドーパントを有するドープ層によって全面的に形成されることを防ぎ、即ち、ドーパントはバッファ積層構造２０内に不連続な様式でドープされる。このため、半導体デバイス１０全体の反りの問題をより大きな度合いで解決することができる。従って、本発明では、（ドーパントを有さない）ベース層２１と（ドーパントを有する）ドープ層２３とをエピタキシャル法で交互に成長させ、これにより半導体デバイス１０の降伏電圧を上昇させることができ、半導体デバイス１０全体の反りの問題を解決することができる。その結果、エピタキシャルプロセスに続くその後の冷却プロセスでは、半導体デバイス１０が反りの問題によりひび割れも破損もしない。
図５は、本発明の他の実施形態による半導体デバイス４０の概略断面図である。図５に示す実施形態と図１に示す半導体デバイス１０とで同じ技術内容は、以下ではさらに説明しない。本発明の本実施形態では、半導体デバイス４０が複数のバッファ積層構造５０を含むことができる。本発明の実施形態では、少なくとも１つのバッファ積層構造５０が、第１ベース層５１Ａ、第１ドープ層５３Ａ、及び第２ベース層５１Ｂを含む。第１ドープ層５３Ａは、第１ベース層５１Ａと第２ベース層５１Ｂとの間に配置され、即ち、第１ドープ層５３Ａはバッファ積層構造５０の内部に位置する。
図１に示す半導体デバイス１０、即ち、交互に配置された薄膜層（ベース層２１及びドープ層２３）の構造を適用することによって実現されるバッファ積層構造２０に比べると、図５に示す半導体デバイス４０は、サンドイッチ状の薄膜層構造を有するバッファ積層構造５０を有する。本発明の好適な実施形態では、バッファ積層構造５０の各々が、第１ベース層５１Ａ、第１ドープ層５３Ａ、及び第２ベース層５１Ｂを含む。第１ベース層５１Ａ及び第２ベース層５１ＮはAlGaNを含み、第１ドープ層５３ＡはAlGaNまたはBAlGaNを含む。第１ドープ層５３Ａは、第１ベース層５１Ａと第２ベース層５１Ｂとの間に配置されている。第１ベース層５１ＡのAlの濃度と第２ベース層５１ＢのAlの濃度とはほぼ同一である。第１ベース層５１Ａ及び第２ベース層５１Ｂは炭素を実質的に含有せず、第１ドープ層５３Ａ内のドーパントは炭素または鉄を含む。本発明の好適な実施形態では、第１ドープ層５３ＡをC-AlGaN、C-BAlGaN、Fe-AlGaN、またはFe-BAlGaNとすることができる。
本発明の好適な実施形態では、バッファ積層構造５０の第１ドープ層５３Ａの厚さが１０オングストローム〜１ミクロンであり、第１ベース層５１Ａ（または第２ベース層５１Ｂ）の厚さに対する第１ドープ層５３Ａの厚さの比率は０．００１〜１．０である。本発明の好適な実施形態では、第１ドープ層５３Ａ内のドーパントの濃度が１Ｅ１８／cm3（１×１０18／cm3）〜１Ｅ２０／cm3（１×１０20／cm3）であり、第１ベース層５１Ａ（または第２ベース層５１Ｂ）内のドーパントのノードは１Ｅ１８／cm3（１×１０18／cm3）よりも低い。
本発明の好適な実施形態では、半導体デバイス４０が４つのバッファ積層構造５０を含む。第１ベース層５１Ａと第２ベース層５１Ｂの組成はほぼ同一である。バッファ積層構造５０内のAlの濃度は、最下部から最上部の順に、それぞれｘ１、ｘ２、ｘ３、及びｘ４であり、バッファ積層構造５０内のGaの濃度は、最下部から最上部の順に、それぞれ１−ｘ１、１−ｘ２、１−ｘ３、及び１−ｘ４であり、ｘ１＞ｘ２＞ｘ３＞ｘ４である。即ち、４つのバッファ積層構造５０の第１ベース層５１Ａ（または第２ベース層５１Ｂ）内のAlの濃度は、最下部から最上部に向かって次第に減少し、４つのバッファ積層構造５０の第１ベース層５１Ａ（または第２ベース層５１Ｂ）内のGaの濃度は、最下部から最上部に向かって次第に増加する。本発明の好適な実施形態では、４つの第１ドープ層５３Ａ内のAlの濃度が、最下部から最上部の順に、それぞれｙ１、ｙ２、ｙ３、及びｙ４である。ここで、ｙ１＝ｙ２＝ｙ３＝ｙ４、ｙ１≠ｙ２≠ｙ３≠ｙ４、ｙ１＞ｙ２＞ｙ３＞ｙ４、またはｙ１＜ｙ２＜ｙ３＜ｙ４である。
本発明の好適な実施形態では、半導体デバイス４０が４つのバッファ積層構造５０を含む。第１及び第２ベース層５１Ａ及び５１Ｂの厚さはほぼ同一である。第１ベース層５１Ａ（または第２ベース層５１Ｂ）の厚さは、最下部から最上部の順に、それぞれｄａ１、ｄａ２、ｄａ３、及びｄａ４である。ここで、ｄａ１＝ｄａ２＝ｄａ３＝ｄａ４、ｄａ１≠ｄａ２≠ｄａ３≠ｄａ４、ｄａ１＞ｄａ２＞ｄａ３＞ｄａ４、またはｄａ１＜ｄａ２＜ｄａ３＜ｄａ４である。４つの第１ドープ層５３Ａの厚さは、最下部から最上部の順に、それぞれｄｃ１、ｄｃ２、ｄｃ３、及びｄｃ４である。ここで、ｄｃ１＝ｄｃ２＝ｄｃ３＝ｄｃ４、ｄｃ１≠ｄｃ２≠ｄｃ３≠ｄｃ４、ｄｃ１＞ｄｃ２＞ｄｃ３＞ｄｃ４、またはｄｃ１＜ｄｃ２＜ｄｃ３＜ｄｃ４である。
本発明の好適な実施形態では、バッファ積層構造５０の最下部にある（ドーパントを有さない）第１ベース層５１Ａが初期層１３と接触し、バッファ積層構造５０の最上部にある（ドーパントを有さない）第１ベース層５１Ｂが電子輸送層３１と接触する。即ち、半導体デバイス４０のバッファ積層構造５０内のドーパントを有する第１ドープ層５３Ａは、初期層１３とも接触せず、電子輸送層３１とも接触しない。
本発明の好適な実施形態では、複数のバッファ積層構造５０内のドーパントの濃度が、図２〜図４に示すように不連続に、例えばδ関数状に変化する。本発明の好適な実施形態では、半導体デバイス４０内の４つの第１ドープ層５３Ａ内のドーパントの濃度が、（図２に示すように）次第に増加することができ、（図３に示すように）次第に減少することができ、あるいは（図４に示すように）ほぼ不変のままであることができる。本発明の好適な実施形態では、第１ドープ層５３Ａ内のドーパントの濃度が、第１ベース層５１Ａ（または第２ベース層５１Ｂ）内のドーパントの濃度よりも高く、即ち、ドーパントの濃度は、第１ベース層５１Ａから第１ドープ層５３Ａまでは増加し、第１ドープ層５３Ａから第２ベース層５１Ｂまでは減少する。
本発明では、ドーパントを有する第１ドープ層５３Ａが半導体デバイス４０のバッファ積層構造５０内に挿入されて、バッファ積層構造５０の導電率を低減し（即ち、バッファ積層構造５０の絶縁の度合いを高め）、半導体デバイス４０の降伏電圧を効果的にさらに上昇させる。ドーパントを有さない第１ベース層５１Ａ（または第２ベース層５１Ｂ）に比べると、ドーパントを有する第１ドープ層５３Ａは好ましくない結晶化度及び粗さを有する。これに加えて、ドーパントを有する第１ドープ層５３Ａは、半導体デバイス４０全体の反りの問題をもたらす。
従来技術によれば、AlGaN製のバッファ層全体中にドーパントを連続的にドープし、このことは結晶化度及び粗さを劣化させ、半導体デバイス全体の反りの問題をもたらす。これとは対照的に、本発明において提供される半導体デバイス４０では、ドーパントを有さない第１ベース層５１Ａ及び第２ベース層５１Ｂを、ドーパントを有する第１ドープ層５３Ａの下及び上にエピタキシャル法で成長させて、このエピタキシー層の結晶化度を取り戻して粗さを低減する（第１ベース層５１Ａ及び第２ベース層５１Ｂはドーパントを有さず、このため第１及び第２ベース層５１Ａ及び５１Ｂの結晶化度及び粗さは相対的に満足のいくものである）。より具体的には、ドーパントを有さない第１及び第２ベース層５１Ａ及び５１Ｂを、ドーパントを有し好ましくない結晶化度及び粗さを有する第１ドープ層５３Ａの下及び上にエピタキシャル法で成長させて、このエピタキシー層の結晶化度及び粗さを取り戻して高め、その後に、ドーパントを有する他の第１ドープ層５３Ａをエピタキシャル法で成長させる。本発明によれば、ドーパントを有さない層（第１及び第２ドープ層５１Ａ及び５１Ｂ）と（ドーパントを有する）第１ドープ層５３Ａとをエピタキシャル法で交互に成長させ、これにより（ドーパントを有する第１ドープ層５３Ａの配置により）半導体デバイス４０の降伏電圧を上昇させることができ、結果的な半導体デバイス４０が（ドーパントを有さない第１ベース層５１Ａ及び第２ベース層５１Ｂの配置により）好ましい結晶化度及び粗さを有することができる。
これに加えて、本発明において提供される半導体デバイス４０では、第１ベース層５１Ａ及び第２ベース層５１Ｂが、それぞれ、ドーパントを有する第１ドープ層５３Ａの下及び上にエピタキシャル法で成長して、バッファ積層構造５０が、ドーパントを有する第１ドープ層５３Ａによって全面的に形成されることを防ぎ、即ち、ドーパントはバッファ積層構造５０内に不連続な様式でドープされる。このため、半導体デバイス４０全体の反りの問題をより大きな度合いで解決することができる。従って、本発明では、ドーパントを有さない層（第１及び第２ベース層５１Ａ及び５１Ｂ）と（ドーパントを有する）第１ドープ層５３Ａとをエピタキシャル法で交互に成長させ、これにより半導体デバイス４０の降伏電圧を上昇させることができ、半導体デバイス４０全体の反りの問題を解決することができる。その結果、エピタキシャルプロセスに続くその後の冷却プロセスでは、半導体デバイス４０が反りの問題によりひび割れも破損もしない。
図６は、本発明の他の実施形態による半導体デバイス６０の概略断面図である。図６に示す実施形態と、それぞれ図１及び図５に示す半導体デバイス１０及び４０とで同じ技術内容は、以下ではさらに説明しない。複数のサンドイッチ状の薄膜層構造を有するバッファ積層構造５０を有する図５に示す半導体デバイス４０に比べると、図６に示す半導体デバイス６０は複数の５層構造を有するバッファ積層構造７０を有する。
本発明の実施形態では、半導体デバイス６０のバッファ積層構造７０は、第１ベース層５１Ａ、第１ドープ層５３Ａ、及び第２ベース層５１Ｂに加えて、第２ドープ層５３Ｂ及び第３ベース層５１Ｃをさらに含む。第２ドープ層５３Ｂは第２ベース層５１Ｂと第３ベース層５１Ｃとの間に配置されている。
本発明の好適な実施形態では、第３ベース層５１ＣがAlGaNを含み、第２ドープ層５３ＢがAlGaNまたはBAlGaNを含む。本発明の好適な実施形態では、第２ドープ層５３Ｂ内のドーパントをC-AlGaN、C-BAlGaN、Fe-AlGaN、またはFe-BAlGaNとすることができる。各バッファ積層構造７０内では、第１ベース層５１Ａ内、第２ベース層５１Ｂ内、及び第３ベース層５１Ｃ内のAlの濃度がほぼ同一であり、炭素を実質的に含有しない。
要約すれば、図６に示す半導体デバイス６０では、２つのドープ層がAlGaNで組成されるベース層間に挿入されてバッファ積層構造を形成する。２つのドープ層内のドーパントの濃度は同一にすることも異ならせることもできる。これとは対照的に、図５に示す半導体デバイス４０では、１つのドープ層がAlGaNで組成されたベース層間に挿入されてバッファ積層構造を形成する。その代わりに、図６に示す半導体デバイス６０では、３つ以上のドープ層をAlGaNで組成されたベース層間に挿入してバッファ積層構造を形成することができる。
本発明の範囲及び精神から逸脱することなしに、本発明の構造に種々の変更及び変形を加えることができることは、当業者にとって明らかである。上記のことを考慮すれば、本発明の変更及び変形が以下の特許請求の範囲及びその等価物の範囲内に入るものとすれば、本発明は、これらの変更及び変形をカバーすることを意図している。さらに、本発明における要素及び構成要素は、当該要素または構成要素が以下の特許請求の範囲に明示的に記載されているか否かにかかわらず、公にされることを意図していない。
本発明では、（ドーパントを有するドープ層の配置により）半導体デバイスの降伏電圧を上昇させることができ、結果的な半導体デバイスは（ドーパントを有さないベース層の配置により）好ましい結晶化度及び粗さを有することができる。
これに加えて、本発明では、半導体デバイスの降伏電圧を上昇させることができ、そして半導体デバイス全体の反りの問題を解決することができる。その結果、エピタキシャルプロセスに続くその後の冷却プロセスにおいて、半導体デバイスが反りの問題によりひび割れも破損もしない。
１０ 半導体デバイス
１１ 基板
１３ 初期層
２０ バッファ積層構造
２１ ベース層
２３ ドープ層
３１ 電子輸送層
３３ 電子供給層
４０ 半導体デバイス
５０ バッファ積層構造
５１Ａ 第１ベース層
５１Ｂ 第２ベース層
５１Ｃ 第３ベース層
５３Ａ 第１ドープ層
５３Ｂ 第２ドープ層
６０ 半導体デバイス
７０ バッファ積層構造

Claims (26)

  1. 基板と、
    前記基板上に位置し、窒化アルミニウムを含む初期層と、
    前記初期層上に位置するバッファ積層構造とを備え、該バッファ積層構造は、複数のベース層、及び隣接する２つの前記ベース層間に配置された少なくとも１つのドープ層を備え、前記ベース層の各々が窒化アルミニウムガリウムを含み、前記少なくとも１つのドープ層が窒化ホウ素アルミニウムガリウムを含む半導体デバイスであって、
    前記バッファ積層構造において、最下部から最上部に向かってアルミニウムの濃度が次第に減少し、前記ベース層内のガリウムの濃度が次第に増加し、前記ベース層は炭素を実質的に含有せず、前記少なくとも１つのドープ層内のドーパントが炭素または鉄を含み、
    前記バッファ積層構造内の前記ドーパントの濃度が不連続に変化する半導体デバイス。
  2. 前記少なくとも１つのドープ層の数が複数であり、前記ドープ層と前記ベース層とが前
    記初期層上に交互に積層されている、請求項１に記載の半導体デバイス。
  3. 前記少なくとも１つのドープ層の厚さが１０オングストローム〜１ミクロンである、請
    求項１または２に記載の半導体デバイス。
  4. 前記ベース層の各々の厚さに対する前記少なくとも１つのドープ層の厚さの比率が０．００１〜１．０である、請求項１〜３のいずれかに記載の半導体デバイス。
  5. 各々の前記少なくとも１つのドープ層内の前記ドーパントの濃度が１×１０18／cm3〜
    １×１０20／cm3である、請求項１〜４のいずれかに記載の半導体デバイス。
  6. 各々の前記ベース層内の前記ドーパントの濃度が１×１０18／cm3よりも低い、請求項
    １〜５のいずれかに記載の半導体デバイス。
  7. 前記バッファ積層構造内の前記ドーパントの濃度が波状に変化する、請求項１〜６のいずれかに記載の半導体デバイス。
  8. 前記バッファ積層構造内の前記ドーパントの濃度が、前記ベース層から前記少なくとも１つのドープ層に向かって増加する、請求項１〜７のいずれかに記載の半導体デバイス。
  9. 前記バッファ積層構造内の前記ドーパントの濃度が、前記少なくとも１つのドープ層から前記ベース層に向かって減少する、請求項１〜８のいずれかに記載の半導体デバイス。
  10. 前記バッファ積層構造内の前記ベース層の１つが、前記初期層と接触する、請求項１〜９のいずれかに記載の半導体デバイス。
  11. 前記バッファ積層構造上に位置する電子輸送層をさらに備え、前記バッファ積層構造内の前記ベース層の１つが前記電子輸送層と接触する、請求項１〜１０のいずれかに記載の半導体デバイス。
  12. 基板と、
    前記基板上に位置し、窒化アルミニウムを含む初期層と、前記初期層上に位置する複数のバッファ積層構造とを備えた半導体デバイスであって、
    前記バッファ積層構造の少なくとも１つが、第１ベース層、第１ドープ層、及び第２ベース層を備え、
    前記第１ドープ層が前記第１ベース層と前記第２ベース層との間に配置され、
    前記第１ベース層及び前記第２ベース層のアルミニウムの濃度が最下部から最上部に向かって次第に減少し、
    前記第１ベース層及び前記第２ベース層が窒化アルミニウムガリウムを含み、前記第１ドープ層が窒化ホウ素アルミニウムガリウムを含み、前記第１ドープ層内のドーパントが炭素または鉄を含み、前記第１ベース層及び前記第２ベース層が炭素を実質的に含有せず、
    前記バッファ積層構造内の前記ドーパントの濃度が不連続に変化する半導体デバイス。
  13. 前記バッファ積層構造の各々が、前記第１ベース層と前記第２ベース層との間に配置された第１ドープ層を備えている、請求項１２に記載の半導体デバイス。
  14. 前記第１ドープ層の厚さが１０オングストローム〜１ミクロンである、請求項１２または１３に記載の半導体デバイス。
  15. 前記第１ベース層の厚さに対する前記第１ドープ層の厚さの比率が０．００１〜１．０
    である、請求項１２〜１４のいずれかに記載の半導体デバイス。
  16. 前記第２ベース層の厚さに対する前記第１ドープ層の厚さの比率が０．００１〜１．０
    である、請求項１２〜１５のいずれかに記載の半導体デバイス。
  17. 前記第１ドープ層内の前記ドーパントの濃度が１×１０18／cm3〜１×１０20／cm3であ
    る、請求項１２〜１６のいずれかに記載の半導体デバイス。
  18. 前記第１ベース層及び前記第２ベース層内の炭素の濃度が１×１０18／cm3よりも低い
    、請求項１２〜１７のいずれかに記載の半導体デバイス。
  19. 前記バッファ積層構造において、前記第１ベース層及び前記第２ベース層のアルミニウムの濃度が次第に減少し、前記第１ベース層及び前記第２ベース層のガリウムの濃度が次第に増加する、請求項１２〜１８のいずれかに記載の半導体デバイス。
  20. 前記バッファ積層構造内の前記ドーパントの濃度が波状に変化する、請求項１２〜１９のいずれかに記載の半導体デバイス。
  21. 前記少なくとも１つの前記バッファ積層構造内の前記ドーパントの濃度が、前記第１ベース層から前記第１ドープ層に向かって増加する、請求項１２〜２０のいずれかに記載の半導体デバイス。
  22. 前記少なくとも１つの前記バッファ積層構造内の前記ドーパントの濃度が、前記第１ドープ層から前記第２ベース層に向かって減少する、請求項１２〜２１のいずれかに記載の半導体デバイス。
  23. 前記少なくとも１つの前記バッファ積層構造内の前記第１ベース層が、前記初期層と接触する、請求項１２〜２２のいずれかに記載の半導体デバイス。
  24. 前記少なくとも１つの前記バッファ積層構造上に位置する電子輸送層をさらに備え、前記少なくとも１つの前記バッファ積層構造内の前記第２ベース層が前記電子輸送層と接触する、請求項１２〜２３のいずれかに記載の半導体デバイス。
  25. 前記少なくとも１つの前記バッファ積層構造が第２ドープ層及び第３ベース層をさらに備え、前記第２ドープ層は前記第２ベース層と前記第３ベース層との間に配置されている、請求項１２〜２４のいずれかに記載の半導体デバイス。
  26. 前記第２ドープ層が窒化ホウ素アルミニウムガリウムを含み、前記第３ベース層が炭素を実質的に含有しない、請求項２５に記載の半導体デバイス。
JP2016065261A 2015-04-01 2016-03-29 半導体デバイス Active JP6318187B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104110647A TW201637078A (zh) 2015-04-01 2015-04-01 半導體元件
TW104110647 2015-04-01

Publications (2)

Publication Number Publication Date
JP2016195248A JP2016195248A (ja) 2016-11-17
JP6318187B2 true JP6318187B2 (ja) 2018-04-25

Family

ID=57017764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016065261A Active JP6318187B2 (ja) 2015-04-01 2016-03-29 半導体デバイス

Country Status (4)

Country Link
US (1) US20160293707A1 (ja)
JP (1) JP6318187B2 (ja)
CN (1) CN106057882B (ja)
TW (1) TW201637078A (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165387A (ja) * 2002-11-12 2004-06-10 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
JP4525894B2 (ja) * 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5224311B2 (ja) * 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP2009021279A (ja) * 2007-07-10 2009-01-29 Hitachi Cable Ltd 半導体エピタキシャルウエハ
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
JP5546514B2 (ja) * 2011-09-20 2014-07-09 古河電気工業株式会社 窒化物半導体素子及び製造方法
JP2013145782A (ja) * 2012-01-13 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP6239499B2 (ja) * 2012-03-16 2017-11-29 古河電気工業株式会社 半導体積層基板、半導体素子、およびその製造方法
KR20130141290A (ko) * 2012-06-15 2013-12-26 삼성전자주식회사 초격자 구조체 및 이를 포함한 반도체 소자
JP6151487B2 (ja) * 2012-07-10 2017-06-21 富士通株式会社 化合物半導体装置及びその製造方法
JP2014022685A (ja) * 2012-07-23 2014-02-03 Nagoya Institute Of Technology 半導体積層構造およびこれを用いた半導体素子
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
CN106057882A (zh) 2016-10-26
US20160293707A1 (en) 2016-10-06
JP2016195248A (ja) 2016-11-17
CN106057882B (zh) 2019-08-06
TW201637078A (zh) 2016-10-16

Similar Documents

Publication Publication Date Title
WO2011102044A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
US20170133239A1 (en) Semiconductor device with high thermal conductivity substrate and process for making the same
TW200301016A (en) Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
JP2005158889A (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
CN103828030B (zh) 半导体元件、hemt元件、以及半导体元件的制造方法
WO2012026396A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
US11923422B2 (en) Semiconductor device
WO2013125185A1 (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
JP2007258406A (ja) 半導体装置
JP2009188252A (ja) 半導体電子デバイス
WO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2016084311A1 (ja) エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
WO2012014675A1 (ja) 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
JP6318187B2 (ja) 半導体デバイス
JP5806545B2 (ja) 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
JP2008085123A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP2010165934A (ja) 半導体電子デバイス
WO2014192229A1 (ja) 半導体装置
US10629718B2 (en) III-nitride epitaxial structure
US20230253457A1 (en) Semiconductor device with strain relaxed layer
JP5917849B2 (ja) 半導体基板および電子デバイス
JP6137468B2 (ja) 半導体発光素子
JP2018170458A (ja) 高出力素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170925

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180402

R150 Certificate of patent or registration of utility model

Ref document number: 6318187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250