JP6318084B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6318084B2
JP6318084B2 JP2014254997A JP2014254997A JP6318084B2 JP 6318084 B2 JP6318084 B2 JP 6318084B2 JP 2014254997 A JP2014254997 A JP 2014254997A JP 2014254997 A JP2014254997 A JP 2014254997A JP 6318084 B2 JP6318084 B2 JP 6318084B2
Authority
JP
Japan
Prior art keywords
wiring layer
electronic component
plated wiring
resin
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014254997A
Other languages
English (en)
Other versions
JP2016115870A5 (ja
JP2016115870A (ja
Inventor
亮 深澤
亮 深澤
堀内　道夫
道夫 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014254997A priority Critical patent/JP6318084B2/ja
Priority to US14/946,953 priority patent/US9721876B2/en
Publication of JP2016115870A publication Critical patent/JP2016115870A/ja
Publication of JP2016115870A5 publication Critical patent/JP2016115870A5/ja
Application granted granted Critical
Publication of JP6318084B2 publication Critical patent/JP6318084B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Geometry (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
近年、半導体実装分野ではマルチチップ実装が主流であり、シリコンインターポーザ、シリコンブリッジ、樹脂微細インターポーザ等を用いた２．５Ｄや、シリコンインターポーザ、ガラスインターポーザを用いた３Ｄ実装技術の開発が進められている。
しかし、２．５Ｄ実装では、チップ同士を平面内の配線で接続するため、限られたエリア内に多数の配線を引き回す必要がある。そのため、微細な配線形成が必要であり、構造及び工程が複雑になる。又、チップ間を接続する配線長は長く、配線間隔も狭いため、信号線同士の干渉等により伝達特性にも悪影響を及ぼす場合がある。
又、３Ｄ実装では、シリコンインターポーザやガラスインターポーザに貫通電極を設けることにより、チップ間を最短距離で接続できるが、貫通電極の加工コストが高く、普及の妨げとなっている。又、シリコンインターポーザはベースの基板が半導体であるため、配線パターンと基板間に寄生ＬＣＲが発生し、高速信号特性の劣化を引き起こす等の問題もある。ガラスインターポーザでは寄生素子の影響は避けられるが、シリコンインターポーザに比べて狭ピッチの貫通電極形成が難しいことや、熱抵抗が高い等の課題がある。
又、３Ｄ実装として、シリコンからなる支持板上に配線層を形成してチップを実装し、その後に支持板を除去し、配線層の両面でチップを接続する技術も提案されている。この技術では、貫通電極を形成せず、配線層のビアでチップ同士を接続する。従って、シリコンインターポーザやガラスインターポーザに設ける貫通電極の加工コストが高いという問題は生じない。
特開２００８−１４１０６１号公報
しかしながら、上記の技術では、支持板にシリコンを使用しているため、その除去等により製造工程が複雑になる。
本発明は、上記の点に鑑みてなされたものであり、簡略化した製造工程により製造された、厚さ方向に複数の電子部品を有する半導体装置等を提供することを課題とする。
本半導体装置は、単層のめっき配線層と、前記めっき配線層の上面に実装された第１電子部品と、前記めっき配線層の下面に実装された第２電子部品と、前記めっき配線層の上側において前記第１電子部品を被覆する第１樹脂部と、前記めっき配線層の下側において前記第２電子部品を被覆する第２樹脂部と、を有し、前記第１電子部品及び前記第２電子部品の少なくとも一方は半導体チップであり、前記めっき配線層は、傾斜部を有する配線と、前記配線に接続された第１相互接続パッドと、を備え、前記傾斜部は、前記第１樹脂部と前記第２樹脂部との境界部の傾斜面に形成され、前記めっき配線層の周囲に向かって下方に傾斜し、前記傾斜部の端部は屈曲し、前記端部の所定面が前記第２樹脂部から露出し、前記第１相互接続パッドは、前記第１電子部品又は前記第２電子部品と電気的に接続され、前記第２樹脂部の下面と前記端部の所定面が面一であり、前記第１電子部品の下面は、前記めっき配線層の一部を挟んで、前記第２電子部品の上面と対向することを要件とする。
開示の技術によれば、簡略化した製造工程により製造された、厚さ方向に複数の電子部品を有する半導体装置等を提供できる。
第１の実施の形態に係る半導体装置を例示する図である。 外部接続端子の他の配置例を示す図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第１の実施の形態の変形例１に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態の変形例１に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態の変形例２に係る半導体装置を例示する断面図である。 第２の実施の形態に係る半導体装置を例示する断面図である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第３の実施の形態に係る半導体装置を例示する断面図である。 第３の実施の形態に係る半導体装置の製造工程を例示する図である。 第４の実施の形態に係る半導体装置を例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
まず、第１の実施の形態に係る半導体装置の構造について説明する。図１は、第１の実施の形態に係る半導体装置を例示する図であり、図１（ｂ）は平面図、図１（ａ）は図１（ｂ）のＡ−Ａ線に沿う断面図である。但し、図１（ｂ）では、第１樹脂部８１については図示していない（外形を示す線のみを示している）。又、配線１３については、代表的なもののみを示している。
図１を参照するに、第１の実施の形態に係る半導体装置１は、めっき配線層１０と、半導体チップ４０及び５０と、接合部６１及び６２と、アンダーフィル樹脂７１及び７２と、第１樹脂部８１及び第２樹脂部８２とを有するマルチチップ実装の半導体装置である。
なお、本実施の形態では、便宜上、半導体装置１の半導体チップ４０側を上側又は一方の側、半導体チップ５０側を下側又は他方の側とする。又、各部位の半導体チップ４０側の面を一方の面又は上面、半導体チップ５０側の面を他方の面又は下面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を半導体チップ４０の一方の面の法線方向から視ることを指し、平面形状とは対象物を半導体チップ４０の一方の面の法線方向から視た形状を指すものとする。
半導体装置１は、例えば、平面形状が略矩形状に形成されている。半導体装置１において、平面視において略中央部には、半導体チップ４０と半導体チップ５０とが、厚さ方向の異なる位置に配置されている。以下、半導体装置１の各構成部について説明する。
めっき配線層１０は、パッド１１と、外部接続端子１２と、配線１３とを有する単層のめっき配線層である。めっき配線層１０の厚さは、例えば、１μｍ以上３５μｍ以下程度とすることができる。めっき配線層１０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。但し、めっき配線層１０は、複数の金属層が積層された構造であってもよい。例えば、めっき配線層１０は、銅（Ｃｕ）層の表面にニッケル（Ｎｉ）層、パラジウム（Ｐｄ）層、及び金（Ａｕ）層をこの順番で積層した構造とすることができる。この場合、めっき配線層１０は、複数の金属層の内の少なくとも１層がめっきで形成されていればよく、例えば、スパッタ法で形成された金属層を含んでいてもよい。
パッド１１は半導体チップ４０や５０と接続される部分であり、例えば、平面形状が円形のパッド１１がエリアアレイ状に配置されている。外部接続端子１２は半導体チップ４０や５０と外部の配線基板等とを接続する部分であり、例えば、平面形状が円形の外部接続端子１２がパッド１１よりも外側にペリフェラル状に配置されている。
外部接続端子１２の下面は、半導体装置１の下面から露出している。外部接続端子１２の下面と半導体装置１の下面（第１樹脂部８１及び第２樹脂部８２の下面）とは、例えば、面一とすることができる。パッド１１と外部接続端子１２とは、半導体装置１の厚さ方向の異なる位置に配置され、立体的に形成された配線１３を介して電気的に接続されている。
言い換えれば、めっき配線層１０は、半導体チップ４０側から半導体チップ５０側に向かう傾斜部を有する配線１３を備え、配線１３の傾斜部の端部が屈曲して外部接続端子１２となり、外部接続端子１２の下面が第１樹脂部８１及び第２樹脂部８２から露出している。配線１３の傾斜部は、第２樹脂部８２の傾斜面（後述のテーパ形状部８２ａ）に沿って形成することができる。
なお、図１（ｂ）では外部接続端子１２を一列に配置する例を示したが、外部接続端子１２は図２のように複数列（この例では２列）に配置してもよい。
配線１３のライン／スペースは、１０μｍ／１０μｍ程度〜１００μｍ／１００μｍ程度とすることができる。ここで、ライン／スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔（配線間隔）を表す。例えば、ライン／スペースが１０μｍ／１０μｍと記載されていた場合、配線幅が１０μｍで隣り合う配線同士の間隔が１０μｍであることを表す。
半導体チップ４０は、例えば、シリコン等に半導体集積回路が形成されたものであり、下面側にパッド４１が形成されている。半導体チップ４０は、めっき配線層１０を構成するパッド１１の一方の側に実装されている。半導体チップ４０のパッド４１の下面と、めっき配線層１０を構成するパッド１１の上面とは、接合部６１を介して電気的に接続されている。半導体チップ４０の厚さは、例えば、５０μｍ程度とすることができる。半導体チップ４０は、本発明に係る第１電子部品の代表的な一例である。
半導体チップ５０は、例えば、シリコン等に半導体集積回路が形成されたものであり、上面側にパッド５１が形成されている。半導体チップ５０は、めっき配線層１０を構成するパッド１１の他方の側に実装されている。半導体チップ５０のパッド５１の上面と、めっき配線層１０を構成するパッド１１の下面とは、接合部６２を介して電気的に接続されている。半導体チップ５０の厚さは、例えば、５０μｍ程度とすることができる。半導体チップ５０は、本発明に係る第２電子部品の代表的な一例である。
図１の例では、半導体チップ４０及び半導体チップ５０の全部の領域が、めっき配線層１０を介して対向配置されているが、この構造には限定されない。すなわち、半導体チップ４０及び半導体チップ５０の少なくとも一部の領域が、めっき配線層１０を介して対向配置された構造であればよい。このような構造とすることで、平面視した際の半導体装置１の大きさを小型化できる。
なお、半導体チップ４０と半導体チップ５０とは、同一の機能を有していても、異なる機能を有していても構わない。又、半導体チップ４０と半導体チップ５０とは、同一の平面形状であってもよく、半導体チップ４０よりも半導体チップ５０の方が大きくてもよい。
接合部６１及び６２は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。接合部６１と接合部６２に異なる材料を用いても構わない。
なお、半導体チップ４０及び半導体チップ５０とめっき配線層１０との接合は、はんだバンプ等の接合部６１及び６２を介した方法以外に、表面活性化法等によるＣｕ−Ｃｕ直接接合等としても構わない。
アンダーフィル樹脂７１は、半導体チップ４０とめっき配線層１０との間に設けられ、接合部６１を被覆している。アンダーフィル樹脂７２は、半導体チップ５０とめっき配線層１０との間に設けられ、接合部６２を被覆している。アンダーフィル樹脂７１及び７２の材料としては、例えば、流動性に優れたエポキシ系樹脂等を用いることができる。
第１樹脂部８１は、めっき配線層１０の一方の側において半導体チップ４０及びアンダーフィル樹脂７１を被覆している。第１樹脂部８１の側面の下面側は、上面側から下面側に行くにつれて横断面積が小さくなるテーパ形状部８１ａとなっている。第２樹脂部８２は、めっき配線層１０の他方の側において半導体チップ５０及びアンダーフィル樹脂７２を被覆している。第２樹脂部８２の側面は、上面側から下面側に行くにつれて横断面積が大きくなるテーパ形状部８２ａとなっている。
このように、第１樹脂部８１と第２樹脂部８２との境界部は傾斜面を含み、この傾斜面に配線１３の傾斜部が形成されている。第１樹脂部８１及び第２樹脂部８２の材料としては、例えば、フィラーを含有して剛性に優れたエポキシ系樹脂等を用いることができる。なお、第１樹脂部８１及び第２樹脂部８２を合わせて、単に樹脂部と称する場合がある。
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。図３〜図５は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。
まず、図３に示す工程では、平面形状が略矩形状の平板状の金属板２００を準備する。金属板２００の材料としては、例えば、アルミニウム（Ａｌ）や銅（Ｃｕ）、４２アロイ等を用いることができる。金属板２００の厚さは、例えば、０．１〜１ｍｍ程度とすることができる。そして、金属板２００をプレス加工し、第１キャビティ２１０及び第２キャビティ２２０を形成する。
なお、４２アロイは半導体チップ４０を構成するシリコンと熱膨張係数が近い。そのため、金属板２００の材料として４２アロイを用いた場合には、後述の半導体チップ４０を実装する工程及び第１樹脂部８１を形成する工程において、半導体チップ４０と金属板２００との熱膨張係数の差に起因して生じるめっき配線層１０の歪を低減できる。
第１キャビティ２１０は、金属板２００の外縁部の額縁状の領域を除く部分に１つ形成する。第１キャビティ２１０の各内側面は、上側に行くほど広く開口するように傾斜している。又、第２キャビティ２２０は、第１キャビティ２１０の底面に複数個（図３の例では６個）形成する。第２キャビティ２２０の各内側面は、上側に行くほど広く開口するように傾斜している。又、第２キャビティ２２０の底面の外周部に、第２キャビティ２２０の底面の中央部よりも下側に窪んだ額縁状の凹部２２０ｘを形成する。
なお、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＢ−Ｂ線に沿う断面図である。以降の工程は、図３（ｂ）に示すＣ部（１つの第２キャビティ２２０）の断面図に基づいて説明するが、他の第２キャビティ２２０についても同様の処理が施される。
次に、図４（ａ）に示す工程では、第２キャビティ２２０内に、第２キャビティ２２０の底面から凹部２２０ｘの底面に至る単層のめっき配線層１０を形成する。めっき配線層１０は、パッド１１と、外部接続端子１２と、配線１３とを備えている。具体的には、まず、めっき配線層１０に対応する開口部を備えたレジストパターンを形成する。そして、金属板２００を給電層とする電解めっき法等により、レジストパターンの開口部内に銅（Ｃｕ）等からなるめっき配線層１０を形成し、その後、レジストパターンを除去する。
次に、図４（ｂ）に示す工程では、第２キャビティ２２０の底面に形成されためっき配線層１０（パッド１１）の一方の側に接合部６１を介して半導体チップ４０を実装する。具体的には、例えば、パッド１１の上面にペースト状のはんだ材料等からなる接合部６１を形成し、半導体チップ４０のパッド４１を接合部６１を介してパッド１１と対向させる。そして、接合部６１を溶融後凝固させて、半導体チップ４０のパッド４１を接合部６１を介してパッド１１と電気的に接続する。
次に、図４（ｃ）に示す工程では、半導体チップ４０とめっき配線層１０との間に接合部６１を被覆するアンダーフィル樹脂７１を設けた後、第２キャビティ２２０内を充填し、上面が第１キャビティ２１０の内側面に達する第１樹脂部８１を形成する。つまり、第２キャビティ２２０内の全部を充填すると共に、第１キャビティ２１０内の一部又は全部を充填する第１樹脂部８１を形成する。これにより、めっき配線層１０の一方の側において半導体チップ４０及びアンダーフィル樹脂７１が第１樹脂部８１に被覆される。第１樹脂部８１は、例えば、フィラーを含有したエポキシ系樹脂等を用い、トランスファーモールド法やコンプレッションモールド法等により形成することができる。この際、第１キャビティ２１０及び第２キャビティ２２０がモールド型として機能するため、容易に第１樹脂部８１を形成できる。
次に、図５（ａ）に示す工程では、金属板２００を除去する。例えば、金属板２００がアルミニウムからなり、めっき配線層１０が銅からなる場合には、塩酸や水酸化ナトリウム水溶液等を用いたウェットエッチングにより、めっき配線層１０を除去せずに金属板２００のみを選択的に除去できる。金属板２００を除去することで、第１樹脂部８１の下面側に開口する第３キャビティ２３０が形成され、第３キャビティ２３０内にめっき配線層１０の他方の側が露出する。なお、第３キャビティ２３０の内壁面は、第１樹脂部８１、めっき配線層１０及びアンダーフィル樹脂７１により形成される。
なお、図４（ｃ）に示す工程において、上面が第１キャビティ２１０の内側面に達するように第１樹脂部８１を形成しているため、金属板２００を除去後も、隣接する第２キャビティ２２０内に形成されていた第１樹脂部８１同士は連結部８１ｂにより連結されている。このため、金属板２００がなくても、以降の工程を安定して流すことができる。
次に、図５（ｂ）に示す工程では、めっき配線層１０（パッド１１）の他方の側に接合部６２を介して半導体チップ５０を実装する。具体的には、例えば、パッド１１の下面にペースト状のはんだ材料等からなる接合部６２を形成し、半導体チップ５０のパッド５１を接合部６２を介してパッド１１と対向させる。そして、接合部６２を溶融後凝固させて、半導体チップ５０のパッド５１を接合部６２を介してパッド１１と電気的に接続する。
次に、図５（ｃ）に示す工程では、半導体チップ５０とめっき配線層１０との間に接合部６２を被覆するアンダーフィル樹脂７２を設けた後、半導体チップ５０及びアンダーフィル樹脂７２を被覆して第３キャビティ２３０内を充填する第２樹脂部８２を形成する。これにより、めっき配線層１０の他方の側において半導体チップ５０及びアンダーフィル樹脂７２が第２樹脂部８２に被覆される。めっき配線層１０を構成する外部接続端子１２の下面は、第１樹脂部８１及び第２樹脂部８２から露出する。第２樹脂部８２の下面は、例えば、第１樹脂部８１の下面及び外部接続端子１２の下面と略面一とすることができる。第２樹脂部８２は、例えば、フィラーを含有したエポキシ系樹脂等を用い、トランスファーモールド法やコンプレッションモールド法等により形成することができる。この際、第３キャビティ２３０がモールド型として機能するため、容易に第２樹脂部８２を形成できる。
図５（ｃ）に示す工程の後、図５（ｃ）に示す構造体を一点鎖線Ｄの位置で切断して連結部８１ｂを除去することで、図１に示す半導体装置１が複数個作製される。なお、図５（ａ）の工程よりも後に、外部接続端子１２の下面にはんだボール等を形成する工程を設けてもよい。
又、図４（ａ）に示す工程を実行後、図３に示す工程を実行してもよい。すなわち、プレス加工前の金属板２００にめっき配線層１０を形成し、その後、めっき配線層１０が形成された金属板２００を図３の形状にプレス加工してもよい。この場合、プレス加工の際にめっき配線層１０が断線しないよう、めっき配線層１０の厚さを適宜に決定することができる。
このように、第１の実施の形態では、半導体装置１の製造工程において、アルミニウム等からなる安価な金属板２００を用いている。又、アルミニウム等からなる金属板２００はシリコン等に比べて除去が容易であるため、半導体装置１の製造工程を簡略化できる。これらにより、半導体装置１の低価格化を実現できる。
又、半導体チップ４０と半導体チップ５０とをパッド１１の両面に対向配置（平面視で重複するように配置）することで、最短距離で半導体チップ４０と半導体チップ５０とを接続可能となり、半導体装置１の電気特性を向上できる。
又、半導体チップ４０と半導体チップ５０とをパッド１１の両面に対向配置する構造により、ほぼ半導体チップ４０と半導体チップ５０の厚さ分しかない薄型の半導体装置１を実現できる。例えば、半導体チップ４０及び５０の厚さが夫々５０μｍ程度であれば、半導体装置１の総厚を２００μｍ以下程度に抑えることができる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、金属板２００上にシード層等を形成する例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図６及び図７は、第１の実施の形態の変形例１に係る半導体装置の製造工程を例示する図である。
まず、第１の実施の形態の図３に示す工程を実行後、図６（ａ）に示す工程では、第２キャビティ２２０内に、第２キャビティ２２０の底面から凹部２２０ｘの底面に至るシード層１９を形成する。シード層１９としては、例えば、スパッタ法等により銅（Ｃｕ）等を形成することができる。なお、シード層１９の下層にバリア層を形成してもよい。バリア層としては、例えば、スパッタ法等により、チタン（Ｔｉ）や窒化チタン（ＴｉＮ）等を形成することができる。
次に、図６（ｂ）に示す工程では、シード層１９を給電層として、シード層１９上に選択的にめっき配線層１０を形成する。具体的には、まず、シード層１９上に、めっき配線層１０に対応する開口部を備えたレジストパターンを形成する。そして、シード層１９を給電層とする電解めっき法等により、レジストパターンの開口部内に銅（Ｃｕ）等からなるめっき配線層１０を形成し、その後、レジストパターンを除去する。
次に、図６（ｃ）に示す工程では、図４（ｂ）に示す工程と同様に、第２キャビティ２２０の底面に形成されためっき配線層１０（パッド１１）の一方の側に接合部６１を介して半導体チップ４０を実装する。次に、図７（ａ）に示す工程では、図４（ｃ）に示す工程と同様に、半導体チップ４０とめっき配線層１０との間に接合部６１を被覆するアンダーフィル樹脂７１を設ける。そして、第２キャビティ２２０内を充填し、上面が第１キャビティ２１０の内側面に達する第１樹脂部８１を形成する。
次に、図７（ｂ）に示す工程では、図５（ａ）に示す工程と同様に、金属板２００を除去する。次に、図７（ｃ）に示す工程では、シード層１９を除去する。例えば、バリア層がチタンからなり、シード層１９が銅からなる場合には、チタンは例えばフッ酸等、又、銅は例えば硫酸過水等によるウェットエッチングにより除去できる。金属板２００及びシード層１９を除去することで、第１樹脂部８１の下面側に開口する第３キャビティ２３０が形成され、第３キャビティ２３０内にめっき配線層１０の他方の側が露出する。なお、第３キャビティ２３０の内壁面は、第１樹脂部８１、めっき配線層１０及びアンダーフィル樹脂７１により形成される。
図７（ｃ）に示す工程の後、第１の実施の形態の図５（ｂ）及び図５（ｃ）に示す工程を実行し、更に、図５（ｃ）に示す構造体を一点鎖線Ｄの位置で切断して連結部８１ｂを除去することで、図１に示す半導体装置１が複数個作製される。なお、図７（ｃ）の工程よりも後に、外部接続端子１２の下面にはんだボール等を形成する工程を設けてもよい。
又、図６（ａ）及び図６（ｂ）に示す工程を実行後、図３に示す工程を実行してもよい。すなわち、プレス加工前の金属板２００にシード層１９及びめっき配線層１０を形成し、その後、シード層１９及びめっき配線層１０が形成された金属板２００を図３の形状にプレス加工してもよい。この場合、プレス加工の際にめっき配線層１０が断線しないよう、めっき配線層１０の厚さを適宜に決定することができる。
このように、第１の実施の形態の変形例１では、半導体装置１の製造工程において、金属板２００の表面にシード層１９を形成する。これにより、シード層１９を除去するまでの間は、めっき配線層１０がシード層１９により互いに連結されるため、めっき配線層１０が微細であった場合でも、めっき配線層１０の剥離を抑制できる。又、シード層１９の下層にバリア層を設けた場合には、加熱を伴う工程でシード層１９と金属板２００との間に相互拡散が生じるおそれを低減できる。その他の効果については、第１の実施の形態と同様である。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、半導体チップの一部が樹脂部から露出する半導体装置の例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図８は、第１の実施の形態の変形例２に係る半導体装置を例示する断面図である。図８を参照するに、第１の実施の形態の変形例２に係る半導体装置１Ａは、半導体チップ４０の上面が第１樹脂部８１から露出し、半導体チップ５０の下面が第２樹脂部８２から露出している点が、半導体装置１（図１参照）と相違する。半導体チップ４０の上面は、例えば、第１樹脂部８１の上面と面一とすることができる。又、半導体チップ５０の下面は、例えば、第２樹脂部８２の下面と面一とすることができる。
図８に示す構造とすることにより、半導体装置１Ａを半導体装置１よりも更に薄型化できると共に、半導体チップ４０及び５０の放熱性を向上させることができる。但し、半導体チップ４０の上面及び半導体チップ５０の下面の何れか一方のみが樹脂部から露出する構造としてもよい。その他の効果については、第１の実施の形態と同様である。
〈第２の実施の形態〉
第２の実施の形態では、放熱板を備えた半導体装置の例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図９は、第２の実施の形態に係る半導体装置を例示する断面図である。図９を参照するに、第２の実施の形態に係る半導体装置２は、放熱板９１及び９２を有する点が、半導体装置１（図１参照）と相違する。
半導体装置２において、第１樹脂部８１には、半導体チップ４０の上面の外縁部以外を露出する開口部８１ｘが形成されている。そして、開口部８１ｘ内に露出する半導体チップ４０の上面には、放熱板９１が設けられている。放熱板９１の上面は、第１樹脂部８１から露出しており、例えば、第１樹脂部８１の上面と面一とすることができる。
第２樹脂部８２には、半導体チップ５０の下面の外縁部以外を露出する開口部８２ｘが形成されている。そして、開口部８２ｘ内に露出する半導体チップ５０の下面には、放熱板９２が設けられている。放熱板９２の下面は、第２樹脂部８２から露出しており、例えば、第２樹脂部８２の下面と面一とすることができる。放熱板９１及び９２の材料としては、例えば、銅やアルミニウム等を用いることができる。
半導体装置２を作製するには、まず、第１の実施の形態の図３〜図４（ｂ）に示す工程を実行する。その後、図１０（ａ）に示す工程では、図４（ｃ）に示す工程と同様に、半導体チップ４０とめっき配線層１０との間に接合部６１を被覆するアンダーフィル樹脂７１を設ける。そして、第２キャビティ２２０内を充填し、上面が第１キャビティ２１０の内側面に達する第１樹脂部８１を形成する。但し、ここでは、トランスファーモールド等に用いる金型により、半導体チップ４０の上面の一部に樹脂が流れないようにして、第１樹脂部８１に半導体チップ４０の上面の一部を露出する開口部８１ｘを形成する。開口部８１ｘは、例えば、半導体チップ４０の上面の外縁部以外を露出するように形成できる。
次に、図１０（ｂ）に示す工程では、半導体チップ４０を保護するために、第１樹脂部８１の上面に開口部８１ｘを塞ぐ保護テープ２５０を貼り付ける。そして、図５（ａ）に示す工程と同様に、金属板２００を除去する。金属板２００を除去することで、第１樹脂部８１の下面側に開口する第３キャビティ２３０が形成され、第３キャビティ２３０内にめっき配線層１０の他方の側が露出する。
次に、図１０（ｃ）に示す工程では、開口部８１ｘ内に露出する半導体チップ４０の上面に、放熱板９１を取り付ける。放熱板９１の上面は、例えば、第１樹脂部８１の上面と面一とすることができる。そして、図１１（ａ）に示す工程では、図５（ｂ）に示す工程と同様に、めっき配線層１０（パッド１１）の他方の側に接合部６２を介して半導体チップ５０を実装する。
次に、図１１（ｂ）に示す工程では、図５（ｃ）に示す工程と同様に、アンダーフィル樹脂７２及び第２樹脂部８２を形成する。但し、ここでは、トランスファーモールド等に用いる金型により、半導体チップ５０の下面の一部に樹脂が流れないようにして、第２樹脂部８２に半導体チップ５０の下面の一部を露出する開口部８２ｘを形成する。開口部８２ｘは、例えば、半導体チップ５０の下面の外縁部以外を露出するように形成できる。
次に、図１１（ｃ）に示す工程では、開口部８２ｘ内に露出する半導体チップ５０の下面に、放熱板９２を取り付ける。放熱板９２の下面は、例えば、第２樹脂部８２の下面と面一とすることができる。図１１（ｃ）に示す工程の後、図１１（ｃ）に示す構造体を一点鎖線Ｄの位置で切断して連結部８１ｂを除去することで、図９に示す半導体装置２が複数個作製される。
このように、第２の実施の形態では、半導体装置２が放熱板９１及び９２を備えているため、半導体チップ４０及び５０が動作時に発熱した際の放熱性を向上できる。その他の効果については、第１の実施の形態と同様である。
なお、半導体チップ４０の上面及び半導体チップ５０の下面の何れか一方のみに放熱板を設ける構造としてもよい。又、開口部８１ｘを半導体チップ４０の上面全体を露出するように形成し、半導体チップ４０よりも大きな放熱板９１を設けてもよい。同様に、開口部８２ｘを半導体チップ５０の下面全体を露出するように形成し、半導体チップ５０よりも大きな放熱板９２を設けてもよい。
〈第３の実施の形態〉
第３の実施の形態では、配線層の周囲に絶縁層を設けた半導体装置の例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１２は、第３の実施の形態に係る半導体装置を例示する断面図である。図１２を参照するに、第３の実施の形態に係る半導体装置３は、絶縁層１００を有する点が、半導体装置１（図１参照）と相違する。
半導体装置３は、めっき配線層１０を形成する領域を露出する開口部を備えた絶縁層１００を有し、絶縁層１００の開口部内を埋めるようにめっき配線層１０が形成されている。言い換えれば、めっき配線層１０の周囲を埋めるように、絶縁層１００が形成されている。めっき配線層１０と絶縁層１００とは、略同一厚さとすることができる。この場合、めっき配線層１０の上面と絶縁層１００の上面とは、略連続した１つの面となる。なお、絶縁層１００は、第１樹脂部８１のテーパ形状部８１ａの表面にも形成されている。絶縁層１００の材料としては、例えば、感光性の樹脂（例えば、エポキシ系樹脂やフェノール系樹脂等）を用いることができる。
半導体装置３を作製するには、まず、第１の実施の形態の図３に示す工程を実行後、図１３（ａ）に示す工程では、第２キャビティ２２０内に絶縁層１００及びめっき配線層１０を形成する。具体的には、例えば、絶縁層１００をフォトリソグラフィ法によりパターニングして金属板２００の表面を露出する開口部を形成する。そして、金属板２００を給電層とする電解めっき法等により、絶縁層１００の開口部内に銅（Ｃｕ）等からなるめっき配線層１０を形成する。めっき配線層１０と絶縁層１００とを略同一厚さとした場合には、めっき配線層１０の上面と絶縁層１００の上面とは、略連続した１つの面となる。
次に、図１３（ｂ）に示す工程では、図４（ｂ）に示す工程と同様に、めっき配線層１０を構成するパッド１１の上側に接合部６１を介して半導体チップ４０を実装する。そして、図４（ｃ）に示す工程と同様に、半導体チップ４０とめっき配線層１０との間に接合部６１を被覆するアンダーフィル樹脂７１を設けた後、第２キャビティ２２０内を充填し、上面が第１キャビティ２１０の内側面に達する第１樹脂部８１を形成する。そして、図５（ａ）に示す工程と同様に、金属板２００を除去し、第３キャビティ２３０を形成する。なお、第３キャビティ２３０の内壁面は、めっき配線層１０及び絶縁層１００により形成される。
次に、図１３（ｃ）に示す工程では、図５（ｂ）に示す工程と同様に、めっき配線層１０を構成するパッド１１の下側に接合部６２を介して半導体チップ５０を実装する。そして、図５（ｃ）に示す工程と同様に、半導体チップ５０とめっき配線層１０との間に接合部６２を被覆するアンダーフィル樹脂７２を設ける。そして、半導体チップ５０及びアンダーフィル樹脂７２を被覆して第３キャビティ２３０内を充填する第２樹脂部８２を形成する。
図１３（ｃ）に示す工程の後、図１３（ｃ）に示す構造体を一点鎖線Ｄの位置で切断して連結部８１ｂを除去することで、図１２に示す半導体装置３が複数個作製される。この際、連結部８１ｂの下面に形成されていた絶縁層１００も、連結部８１ｂと同時に除去される。
このように、第３の実施の形態では、半導体装置３の製造工程において、めっき配線層１０を形成する領域を露出する開口部を備えた絶縁層１００を形成し、絶縁層１００の開口部内を埋めるように、絶縁層１００と略同一厚さのめっき配線層１０を形成する。これにより、半導体チップ４０を実装する際にパッド１１から接合部６１を構成するはんだ材料が流れることを抑制できる。同様に、半導体チップ５０を実装する際にパッド１１から接合部６２を構成するはんだ材料が流れることを抑制できる。又、アンダーフィル樹脂７１及び７２を形成する際の樹脂の流れを改善できる。その他の効果については、第１の実施の形態と同様である。
〈第４の実施の形態〉
第４の実施の形態では、樹脂部に弾性を有する樹脂を用いる例を示す。なお、第４の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１４は、第４の実施の形態に係る半導体装置を例示する断面図である。図１４を参照するに、第４の実施の形態に係る半導体装置４は、第１樹脂部８１及び第２樹脂部８２が第１樹脂部８５及び第２樹脂部８６に置換された点が、半導体装置１（図１参照）と相違する。第１樹脂部８５及び第２樹脂部８６としては、例えば、シリコーン樹脂等の弾性を有する樹脂（エラストマ）を用いることができる。又、半導体装置４では、めっき配線層１０の上側に複数の半導体チップ４０が実装され、めっき配線層１０の下側に複数の半導体チップ５０が実装されている。
半導体装置４を作製するには、第１の実施の形態の図４（ｃ）に示す工程において、第１樹脂部８１に代えて、シリコーン樹脂等の弾性を有する樹脂からなる第１樹脂部８５を形成する。そして、図５（ｃ）に示す工程において、第２樹脂部８２に代えて、シリコーン樹脂等の弾性を有する樹脂からなる第２樹脂部８６を形成すればよい。第１樹脂部８５及び第２樹脂部８６は、例えば、ポッティング法により形成できる。
このように、第４の実施の形態では、第１樹脂部８５及び第２樹脂部８６としてシリコーン樹脂等の弾性を有する樹脂を用いているため、半導体チップ４０及び５０以外の部分に柔軟性があるフレキシブルな半導体装置４を実現できる。その結果、半導体装置４を、例えば、ウェアラブルデバイス等に応用することができる。特に、めっき配線層１０の両面に夫々複数の半導体チップを有する構造の場合には、柔軟性があるフレキシブルな領域が増えるため、ウェアラブルデバイス等に応用する際に、より好適である。その他の効果については、第１の実施の形態と同様である。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、半導体チップ４０と半導体チップ５０の何れか一方を、半導体チップに代えて受動部品としてもよい。又、めっき配線層１０の一方の側に複数の半導体チップを実装してもよく、めっき配線層１０の他方の側に複数の半導体チップを実装してもよい。又、めっき配線層１０の何れの側においても、半導体チップと受動部品とが混在してよい。
又、金属板２００の表面に予め剥離層を形成し、金属板２００上に剥離層を介してめっき配線層１０等を形成し、金属板２００をエッチングで除去する代わりに、機械的に剥離することで除去してもよい。この場合、剥離層としては、例えば、シリコーン系やフッ素系等の離型剤を用いることができる。
１、１Ａ、２、３、４ 半導体装置
１０ 配線層
１１、４１、５１ パッド
１２ 外部接続端子
１３ 配線
１９ シード層
４０、５０ 半導体チップ
６１、６２ 接合部
７１、７２ アンダーフィル樹脂
８１、８５ 第１樹脂部
８１ａ、８２ａ テーパ形状部
８１ｂ 連結部
８１ｘ、８２ｘ 開口部
８２、８６ 第２樹脂部
９１、９２ 放熱板
１００ 絶縁層
２００ 金属板
２１０ 第１キャビティ
２２０ 第２キャビティ
２２０ｘ 凹部
２３０ 第３キャビティ
２５０ 保護テープ

Claims (10)

  1. 単層のめっき配線層と、
    前記めっき配線層の上面に実装された第１電子部品と、
    前記めっき配線層の下面に実装された第２電子部品と、
    前記めっき配線層の上側において前記第１電子部品を被覆する第１樹脂部と、
    前記めっき配線層の下側において前記第２電子部品を被覆する第２樹脂部と、を有し、
    前記第１電子部品及び前記第２電子部品の少なくとも一方は半導体チップであり、
    前記めっき配線層は、傾斜部を有する配線と、前記配線に接続された第１相互接続パッドと、を備え、
    前記傾斜部は、前記第１樹脂部と前記第２樹脂部との境界部の傾斜面に形成され、前記めっき配線層の周囲に向かって下方に傾斜し、
    前記傾斜部の端部は屈曲し、前記端部の所定面が前記第２樹脂部から露出し、
    前記第１相互接続パッドは、前記第１電子部品又は前記第２電子部品と電気的に接続され、
    前記第２樹脂部の下面と前記端部の所定面が面一であり、
    前記第１電子部品の下面は、前記めっき配線層の一部を挟んで、前記第２電子部品の上面と対向する半導体装置。
  2. 前記第１電子部品の下面に配置された第１パッドと、前記第２電子部品の上面に配置された第２パッドと、を有し、
    前記めっき配線層は、前記第１相互接続パッドと同一平面上に位置し、前記第１パッドと前記第２パッドとを電気的に接続する第２相互接続パッドを含み、
    前記第２相互接続パッドは、平面視で前記第１電子部品及び前記第２電子部品の周囲を越えて外側に伸びる部分を有さず、
    前記第２相互接続パッドは、前記第１相互接続パッド及び前記配線と電気的に接続されていなく、
    前記第１相互接続パッド、前記第２相互接続パッド、及び前記配線は、同じ材料で形成されている請求項１記載の半導体装置。
  3. 前記めっき配線層を形成する領域を露出する開口部を備えた絶縁層を有し、
    前記開口部内を埋めるように前記めっき配線層が形成されている請求項１又は２記載の半導体装置。
  4. 前記第１電子部品の前記めっき配線層と対向する面の反対面、及び前記第２電子部品の前記めっき配線層と対向する面の反対面の少なくとも一方に放熱板が設けられ、
    前記放熱板の一部が前記第１樹脂部又は前記第２樹脂部から露出している請求項１乃至３の何れか一項記載の半導体装置。
  5. 前記第１樹脂部及び前記第２樹脂部は、弾性を有する樹脂により形成されている請求項１乃至４の何れか一項記載の半導体装置。
  6. 前記めっき配線層の厚さは、１μｍ以上３５μｍ以下である請求項１乃至５の何れか一項記載の半導体装置。
  7. 金属板を加工し、第１キャビティを形成すると共に、前記第１キャビティの底面に複数個の第２キャビティを形成し、夫々の前記第２キャビティの底面の外周部に凹部を形成する工程と、
    前記第２キャビティ内に、前記第２キャビティの底面から前記凹部の底面に至る単層のめっき配線層を形成する工程と、
    前記第２キャビティの底面に形成された前記めっき配線層の上面に第１電子部品を実装する工程と、
    前記めっき配線層の上側において前記第１電子部品を被覆するように前記第２キャビティ内を充填し、上面が前記第１キャビティの内側面に達する第１樹脂部を形成する工程と、
    前記金属板を除去し、前記第１樹脂部の下面側に開口する第３キャビティを形成し、前記第３キャビティ内に前記めっき配線層の下面を露出させる工程と、
    前記めっき配線層の下面に第２電子部品を実装する工程と、
    前記めっき配線層の下側において前記第２電子部品を被覆するように前記第３キャビティ内を充填する第２樹脂部を形成する工程と、を有し、
    前記第１電子部品及び前記第２電子部品の少なくとも一方は半導体チップであり、
    前記めっき配線層は、傾斜部を有する配線と、前記配線に接続された第１相互接続パッドと、を備え、
    前記傾斜部は、前記第１樹脂部と前記第２樹脂部との境界部の傾斜面に形成され、前記めっき配線層の周囲に向かって下方に傾斜し、
    前記傾斜部の端部は屈曲し、前記端部の所定面が前記第２樹脂部から露出し、
    前記第１相互接続パッドは、前記第１電子部品又は前記第２電子部品と電気的に接続され、
    前記第２樹脂部の下面と前記端部の所定面が面一であり、
    前記第１電子部品の下面は、前記めっき配線層の一部を挟んで、前記第２電子部品の上面と対向する半導体装置の製造方法。
  8. 前記めっき配線層を形成する工程は、
    前記第２キャビティの底面から前記凹部の底面に至るシード層を形成する工程と、
    前記シード層を給電層として、前記シード層上に選択的に前記めっき配線層を形成する工程と、を含み、
    前記金属板を除去した後、前記シード層を除去する工程を有する請求項７記載の半導体装置の製造方法。
  9. 前記めっき配線層を形成する工程は、
    前記第２キャビティ内の前記めっき配線層を形成する領域を露出する開口部を備えた絶縁層を形成する工程と、
    前記開口部内を埋めるように前記めっき配線層を形成する工程と、を含む請求項７又は８記載の半導体装置の製造方法。
  10. 前記金属板を除去した後も、隣接する前記第２キャビティ内に形成されていた前記第１樹脂部同士は連結部により連結されており、
    前記第２樹脂部を形成する工程よりも後に、前記連結部を除去することで、複数の半導体装置を作製する請求項７乃至９の何れか一項記載の半導体装置の製造方法。
JP2014254997A 2014-12-17 2014-12-17 半導体装置及びその製造方法 Active JP6318084B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014254997A JP6318084B2 (ja) 2014-12-17 2014-12-17 半導体装置及びその製造方法
US14/946,953 US9721876B2 (en) 2014-12-17 2015-11-20 Semiconductor device and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014254997A JP6318084B2 (ja) 2014-12-17 2014-12-17 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2016115870A JP2016115870A (ja) 2016-06-23
JP2016115870A5 JP2016115870A5 (ja) 2017-08-17
JP6318084B2 true JP6318084B2 (ja) 2018-04-25

Family

ID=56130319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014254997A Active JP6318084B2 (ja) 2014-12-17 2014-12-17 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9721876B2 (ja)
JP (1) JP6318084B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229901B2 (en) * 2016-06-27 2019-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion interconnections for semiconductor devices and methods of manufacture thereof
JP2018107394A (ja) 2016-12-28 2018-07-05 新光電気工業株式会社 配線基板及び電子部品装置とそれらの製造方法
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015644A (ja) * 1999-06-28 2001-01-19 Toshiba Corp 半導体パッケージ及びその製造方法
AU2003299866A1 (en) * 2003-02-25 2004-09-28 Tessera, Inc. High frequency chip packages with connecting elements
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP4243178B2 (ja) * 2003-12-25 2009-03-25 新光電気工業株式会社 半導体装置の製造方法
US20060091516A1 (en) * 2004-11-01 2006-05-04 Akira Matsunami Flexible leaded stacked semiconductor package
US7462925B2 (en) * 2004-11-12 2008-12-09 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using via to provide interconnection
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
JP4897451B2 (ja) 2006-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2009026960A (ja) * 2007-07-19 2009-02-05 Mitsubishi Electric Corp 半導体装置
JP5068133B2 (ja) * 2007-10-17 2012-11-07 新光電気工業株式会社 半導体チップ積層構造体及び半導体装置
JP5707902B2 (ja) * 2010-12-02 2015-04-30 ソニー株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20160181190A1 (en) 2016-06-23
US9721876B2 (en) 2017-08-01
JP2016115870A (ja) 2016-06-23

Similar Documents

Publication Publication Date Title
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
KR101772284B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2017022408A (ja) ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
CN104685622A (zh) Bva中介结构
JP2006310530A (ja) 回路装置およびその製造方法
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
CN108461406B (zh) 衬底结构、半导体封装结构及其制造方法
JP4489575B2 (ja) 半導体装置及びその製造方法
JP7012489B2 (ja) 半導体装置
JP6318084B2 (ja) 半導体装置及びその製造方法
JP5404513B2 (ja) 半導体装置の製造方法
JP6662602B2 (ja) 半導体装置の製造方法および半導体装置
TWI452659B (zh) 電路板及其製作方法與封裝結構
JP4887170B2 (ja) 半導体装置の製造方法
JP2012023409A (ja) 回路装置およびその製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
JP7154818B2 (ja) 半導体装置および半導体装置の製造方法
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP2007180445A (ja) 回路装置およびその製造方法
JP2007059493A (ja) 半導体装置およびその製造方法
JP4887948B2 (ja) 半導体装置及び半導体モジュール
TWI575619B (zh) 半導體封裝結構及其製作方法
JP2007234683A (ja) 半導体装置およびその製造方法
JP2010010689A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180402

R150 Certificate of patent or registration of utility model

Ref document number: 6318084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150