JP6301050B2 - プローバ用チャックおよび検査装置 - Google Patents

Description

本発明は、検査時にウエハ状の半導体基板を保持するためのプローバ用チャックおよび検査装置に関する。

半導体素子が形成された半導体基板の製造工程において、半導体素子の電気特性を検査する検査工程が行われている。具体的には、半導体素子の配線に検査装置を用いて電圧を印加することにより半導体素子の電気特性を検査している。

半導体素子の検査装置は、たとえば、プローバと、テスタとを有して構成されている。プローバは、半導体基板を保持するプローバ用チャック、プローバ用チャックを水平方向、鉛直方向に移動させるためのステージ、半導体素子の入出力端子に接触する検査プローブなどを備える。また、テスタは、プローバと電気的に接続されており、検査プローブおよび検査用電極を介して半導体素子に電圧を印加して半導体素子の電気特性を検査する。

まず、半導体基板の裏面に設けられた端子とプローバ用チャックの表面に設けられた導電層とが電気的に接続されるように、半導体基板をプローバ用チャックで保持する。その後、検査プローブを半導体基板の表面に設けられた端子に接触させ、テスタにより検査プローブとプローバ用チャックの導電層に電圧を印加する。

プローバ用チャックは、絶縁基板と、絶縁基板の一方主面に設けられる第１導電層と、絶縁基板の他方主面に設けられる第２導電層とを備える。絶縁基板は、セラミックスを主成分とし、第１導電層および第２導電層は、たとえば金属からなる。

半導体基板の検査においては、検査の対象となる半導体素子の特性、検査の内容などに応じて、絶縁基板の絶縁抵抗値を調整する必要がある。絶縁抵抗値の調整は、絶縁基板を構成するセラミックスなどの絶縁材料の特性を変更するか、材料自体を変更する必要がある。

特許文献１には、たとえば絶縁抵抗がセラミックスの純度によって変わること、放電時間がセラミックスの結晶粒径によって変わることなどが記載されている。

特開２００８−４６７３号公報

上記のように、絶縁基板の絶縁抵抗値を調整しようとすると、絶縁基板を構成する絶縁材料の特性または材料自体を変更する必要があるが、このような調整方法では、絶縁抵抗値以外のあらゆる特性も変化してしまう。

本発明の目的は、絶縁抵抗値以外の特性の変化を抑えて絶縁抵抗値の調整が可能なプローバ用チャックおよびプローバ検査装置を提供することである。

本実施形態のプローバ用チャックは、アルミナを主成分とする板状の絶縁基板であって、端面の算術平均粗さＲａが０．７μｍ以下である絶縁基板と、
前記絶縁基板の一方主面に形成された第１導電層とを備え、
前記第１導電層は、前記絶縁基板表面に設けられたクロム層と、前記クロム層上に直接積層された金層またはニッケル層とを備え、
前記クロム層の厚みが０．４μｍ以下である。

本実施形態のプローバ用チャックは、セラミックスを主成分とする板状の絶縁基板であって、端面の算術平均粗さＲａが、一方主面および他方主面の算術平均粗さＲａよりも小さい絶縁基板と、
前記絶縁基板の一方主面に形成された第１導電層とを備え、
前記第１導電層は、前記絶縁基板表面に設けられたクロム層と、前記クロム層上に直接積層された金層またはニッケル層とを備え、
前記クロム層の厚みが０．４μｍ以下である。

本実施形態の検査装置は、絶縁基板と第１導電層とを備える上記のプローバ用チャックであって、半導体素子を有する半導体基板が載置されるプローバ用チャックと、
前記プローバ用チャックが載置される載置台であって、前記プローバ用チャックの他方主面に当接するように設けられる第３導電層を有する載置台と、
前記プローバ用チャックの第１導電層と前記載置台の第３導電層との間に電圧を印加するための電圧印加手段と、
前記半導体素子に対して電気信号を供給するためのプローバと、を備える。

本実施形態の検査装置は、絶縁基板と第１導電層と第２導電層とを備える上記のプローバ用チャックであって、半導体素子を有する半導体基板が載置されるプローバ用チャックと、
前記プローバ用チャックの第１の導電層と第２の導電層との間に電圧を印加するための電圧印加手段と、
前記半導体素子に対して電気信号を供給するためのプローバと、を備える。

本実施形態の検査装置は、絶縁基板と第１導電層と給電用パターン層とを備える上記のプローバ用チャックであって、前記絶縁基板の前記端面に部分的に形成され、前記第１導電層と電気的に接続された給電用パターン層をさらに備えており、半導体素子を有する半導体基板が載置されるプローバ用チャックと、
前記プローバ用チャックが載置される載置台であって、前記プローバ用チャックの他方主面に当接するように設けられる第３導電層を有する載置台と、
前記給電用パターン層を介して前記プローバ用チャックの第１導電層と前記載置台の第３導電層との間に電圧を印加するための電圧印加手段と、
前記半導体素子に対して電気信号を供給するためのプローバと、を備える。

本実施形態のプローバ用チャックによれば、アルミナを主成分とする絶縁基板と、第１導電層と、で構成され、端面の算術平均粗さＲａが０．７μｍ以下である。第１導電層は、絶縁基板表面に設けられたクロム層と、クロム層上に直接積層された金層またはニッケル層とを備え、前記クロム層の厚みが０．４μｍ以下である。

絶縁基板の端面の算術平均粗さＲａと、絶縁抵抗値との関係は、算術平均粗さＲａを小さくするほど、絶縁抵抗値が高くなり、算術平均粗さＲａを大きくするほど、絶縁抵抗値が低くなる。したがって、端面の算術平均粗さＲａを調整することで、絶縁基板としては、材料を変えることも無く、放電性などの絶縁抵抗値以外の特性の変化を抑えて、絶縁抵抗値を所定の値に調整することが可能となる。また、クロム層の厚みを０．４μｍ以下とすることで、高温条件下での第１導電層の導体抵抗の上昇を抑えることができる。

特に高精度検査に用いるような場合は、リーク電流を小さくする必要があり、アルミナを主成分とする絶縁基板の場合、その端面の算術平均粗さＲａを０．７μｍ以下とすることで、絶縁抵抗値が１．０×１０^１４Ω程度となり、リーク電流を小さく抑えて高精度検査が可能なプローバ用チャックを提供することができる。

また本実施形態のプローバ用チャックによれば、セラミックスを主成分とする絶縁基板と、第１導電層と、で構成され、端面の算術平均粗さＲａが、一方主面および他方主面の算術平均粗さＲａよりも小さい。第１導電層は、絶縁基板表面に設けられたクロム層と、クロム層上に直接積層された金層またはニッケル層とを備え、前記クロム層の厚みが０．４μｍ以下である。

このため、絶縁基板の端面の算術平均粗さＲａを小さくすることで絶縁抵抗値を高くしつつ、一方主面および他方主面の算術平均粗さＲａを大きくすることで第１導電層に対する絶縁基板の密着性を高くすることができる。その結果、放電性などの絶縁抵抗値以外の特性の変化を抑えて、絶縁抵抗値をより高い値に調整することが可能となるとともに、信頼性の高いプローバ用チャックが得られる。また、クロム層の厚みを０．４μｍ以下とすることで、高温条件下での導電層の導体抵抗の上昇を抑えることができる。

本発明の実施形態であるプローバ用チャック１の構成を示す概略図である。 絶縁基板２の端面の算術平均粗さＲａが、絶縁抵抗値に影響を与えることを説明するための模式図である。 プローバ用チャック１を備える検査装置１０の構成を示す概略図である。 プローバ用チャック１の製造方法を示す概略工程図である。 本発明の他の実施形態であるプローバ用チャック１Ａの構成を示す概略図である。 本発明のさらに他の実施形態であるプローバ用チャック１Ｂの構成を示す概略図である。 給電用パターン層３ａを形成する形成方法を示す模式図である。 絶縁基板２の端面の算術平均粗さＲａが、導体抵抗値に影響を与えることを説明するための模式図である。 絶縁基板２の外周縁部２ａを示す断面図である。 絶縁抵抗値の測定方法を示す概略図である。 算術平均粗さＲａを変化させたときの電圧印加時間と絶縁抵抗値との関係を示すグラフである。 ボイド率を変化させたときの電圧印加時間と絶縁抵抗値との関係を示すグラフである。 導体抵抗値の測定方法を示す概略図である。 クロム層の層厚みを変化させたときの導体抵抗値の変化を示すグラフである。

図１は、本発明の実施形態であるプローバ用チャック１の構成を示す概略図である。図１（ａ）は断面図を示し、図１（ｂ）は斜視図を示す。

プローバ用チャック１は、絶縁基板２と、第１導電層３と、第２導電層４とを備える。絶縁基板２は、セラミックスなどの絶縁材料で構成される。絶縁基板２の形状は特に限定されないが、たとえば、平面視形状が矩形の板状または円形の円板状に形成される。本実施形態では、図１（ｂ）の斜視図に示すように、絶縁基板２は、円板状部材である。

絶縁基板２として使用できるセラミックスとしては、たとえば、アルミナ、ジルコニアなどの金属酸化物系セラミックス、炭化ケイ素などの炭化系セラミックス、および窒化ケイ素、窒化ホウ素などの窒化系セラミックスなどが挙げられる。各セラミックスは、絶縁抵抗などの電気特性、熱抵抗などの伝熱特性、機械的強度などの材料特性がそれぞれ異なるので、検査の対象となる半導体基板の種類、検査の内容などに応じて適宜必要な特性を有するセラミックスを選択すればよい。これらの中でもアルミナは、各特性が総じてプローバ用チャックの絶縁基板として良好であることから、好ましく用いられる。

絶縁基板２の寸法は、特に限定されず、保持しようとする半導体基板よりも広くても狭くても同一寸法でもよいが、半導体基板よりも広い方が半導体基板をより安定して支持できるため、好ましい。絶縁基板２の厚みは、たとえば、２ｍｍ〜３０ｍｍであればよい。

第１導電層３は、導電性材料からなり、絶縁基板２の一方主面に形成された層状部材である。第１導電層３を構成する導電性材料としては、絶縁基板２の主面に形成可能な材料であれば種々の材料を用いることができる。たとえば、金、銀、銅、アルミニウム、クロム、ニッケル、チタン、白金、パラジウムなどを用いることができる。第１導電層３は、複数の層からなるものであってもよく、それぞれの層は異なる金属で形成される。たとえば、絶縁基板２の一方主面上にクロム層を形成し、クロム層上にさらにニッケル層を形成してもよく、絶縁基板２の一方主面上にクロム層を形成し、クロム層上にさらに金層を形成してもよい。このように絶縁基板２とニッケル層または金層との間にクロム層を介在させると、第１導電層３と絶縁基板２との接着強度を高めることができる。また、絶縁基板２の一方主面上にチタン層、白金層および金層を順次積層してもよい。

第１導電層３を絶縁基板２の一方主面に形成する形成方法としては、絶縁基板２の材料および第１導電層３の材料によって適宜選択すればよく、たとえば、スパッタリング、イオンプレーティング、めっきなど、予め作製した絶縁基板２の一方主面に対して、所定の厚みとなるように形成すればよい。第１導電層３が、複数の層からなる場合は、原料となる金属の種類を変えて同じ形成方法または異なる方法で層の形成を複数回行えばよい。

第１導電層３は、保持しようとする半導体基板の裏面に形成された端子に接触可能なように絶縁基板２の一方主面に形成されている。第１導電層３は、一方主面の全面に形成されていることが好ましいが、半導体基板の裏面に形成された前記端子に接触できれば、一方主面の一部の領域に形成してもよく、前記一方主面の全面に必ずしも形成されていなくてよい。また、第１導電層３の厚みは、たとえば、０．１μｍ〜５００μｍに形成される。

第２導電層４は、第１導電層３と同様の構成であり、用いる材料、他方主面に形成する領域、層の厚みなどは、上記の範囲内から適宜選択される。上記の範囲内であれば、第１導電層３と異なっていてもよく、同じであってもよい。

本実施形態のプローバ用チャック１は、絶縁基板２の端面が所定の算術平均粗さＲａとなるように構成されている。本件発明者らは、絶縁基板２の絶縁抵抗値が、絶縁基板２の端面の算術平均粗さＲａに影響されることを見出し、本発明を完成するに至った。

具体的には、絶縁基板２の端面の算術平均粗さＲａと、絶縁抵抗値との関係は、算術平均粗さＲａを小さくするほど、絶縁抵抗値が高くなり、算術平均粗さＲａを大きくするほど、絶縁抵抗値が低くなるというものである。

したがって、絶縁基板２としては、材料を変えることも無く、放電性などの絶縁抵抗値以外の特性の変化を抑えて、絶縁抵抗値を所定の値に調整することが可能となる。調整可能な絶縁抵抗値の範囲としては、たとえば、算術平均粗さＲａを０．２μｍ〜１．５μｍまで変化させたときに、絶縁抵抗値が１０^１１Ω〜１０^１６Ωの範囲で調整することができる。

半導体基板の検査において、たとえば第１導電層３に電圧が印加された場合、わずかながら第２導電層４へのリーク電流が発生する。検査内容にもよるが、特に高精度の検査を行う場合に、このリーク電流が検査結果に影響を与える可能性がある。そのため、リーク電流を小さくする必要がある。リーク電流は、絶縁基板２の絶縁抵抗値を高くすることで小さくできる。

図２は、絶縁基板２の端面の算術平均粗さＲａが、絶縁抵抗値に影響を与えることを説明するための模式図である。図２は、絶縁基板２の端面の断面を模式的に表わしたものである。図２（ａ）は、算術平均粗さＲａが大きい場合を示し、図２（ｂ）は、算術平均粗さＲａが小さい場合を示す。

まず、絶縁基板２の端面の算術平均粗さＲａが、絶縁抵抗値に影響を与えるメカニズムについて推定される部分も含めて説明する。

大気中の水分（水蒸気）は、純粋に水だけではなく、有機物や硫黄化合物などを溶解した状態で取り込んでいる。大気中の水分が、絶縁基板２の端面に吸着すると、吸着した水分は、周囲の温度の上昇、湿度の低下に伴って、端面から離脱する。水分は離脱するが、吸着した水分に含まれていた有機物や硫黄化合物などは、そのまま端面に残留することになる。

端面に残留した有機物、硫黄化合物などは、アルミナよりも絶縁抵抗が低いため、残留物が付着した状態の絶縁基板２の絶縁抵抗値は、残留物に影響を受けて低くなる。

そして、絶縁抵抗に影響を与える残留物の量は、端面の表面粗さに依存する。図２（ａ）の模式図に示すように、表面粗さが大きければ、端面に付着する付着物５の量が多くなるうえに、洗浄によっても十分に除去できず、残留物の量が多くなる。その結果、端面の表面粗さが大きいと絶縁抵抗値が低くなる。特に、長期間大気中に放置すると、温度および湿度が一定でも、付着量が多くなって、さらに絶縁抵抗値が低下することになる。図２（ｂ）の模式図に示すように、表面粗さが小さければ、端面に付着する付着物５の量が少なくなり、洗浄によっても十分に除去できるので、残留物の量が少なくなる。その結果、端面の表面粗さが小さいと絶縁抵抗値が高くなる。

したがって、高精度検査に用いられるプローバ用チャック１としては、絶縁基板２の絶縁抵抗値を高くすることが好ましい。絶縁基板２の絶縁抵抗値を高くするためには、絶縁基板２の端面の算術平均粗さＲａを小さくすることが好ましく、たとえば、絶縁基板２の端面の算術平均粗さＲａが、絶縁基板２の一方主面および他方主面の算術平均粗さＲａよりも小さくすることが好ましい。

一方主面および他方主面の算術平均粗さＲａは、アンカー効果によって第１導電層３および第２導電層４の接合強度を大きくするために、大きくすることが好ましく、絶縁抵抗値を高くするために端面の算術平均粗さＲａは小さくすることが好ましい。

以下では、絶縁基板２を構成するセラミックス材料としてアルミナを主成分として用いた場合を例に説明する。

アルミナは、上記のように総じて各特性が良好であり、プローバ用チャック１の絶縁基板２を構成する材料としてよく用いられる。

アルミナを主成分とする絶縁基板２において、端面の算術平均粗さＲａを、絶縁基板２の一方主面および他方主面の算術平均粗さＲａよりも小さくする。端面の算術平均粗さＲａとしては、０．７μｍ以下とし、一方主面および他方主面の算術平均粗さＲａとしては、０．７μｍよりも大きくする。

検査時には、たとえば、第１導電層３に接触するように半導体基板を載置し、第２導電層４を接地し、第１導電層３に所定の電圧を印加して使用する。絶縁基板２の絶縁抵抗は、このような使用状態を再現して測定する。第１導電層３に所定に電圧を印加した初期の段階では安定しないため、一定の時間（たとえば１２時間）が経過したのちの値を絶縁抵抗の測定値とする。

絶縁基板２としてのアルミナ基板に第１導電層３および第２導電層４を形成し、絶縁抵抗値を測定したところ、端面の算術平均粗さＲａが０．７μｍ以下であれば絶縁抵抗値が１．０×１０^１４Ω程度となり、リーク電流を小さく抑えて高精度検査が可能なプローバ用チャック１となる。

絶縁基板２の端面の算術平均粗さＲａの調整は、研磨に使用する砥石を適宜取り替えることで可能となる。絶縁基板２の端面を研磨するための砥石は、アルミニウム製基体にダイヤモンド製砥粒を分散させた樹脂層を設けている。ダイヤモンド製の砥粒の粒径を適宜変更することで、研磨後の絶縁基板２の端面の算術平均粗さＲａを所望の値に調整することができる。

算術平均粗さＲａを０．２μｍとするには、たとえば、砥粒径が１４０〜１７０μｍである番手＃１４０の砥石で絶縁基板２の端面を研磨し、ついで砥粒径が２５μｍ〜３５μｍである番手＃６００の砥石で前記端面を研磨し、最後に砥粒径が５〜１０μｍである番手＃２０００の砥石で前記端面を研磨すればよい。同様に、算術平均粗さＲａを０．５μｍとするには、番手＃１４０の砥石、番手＃６００の砥石で順次絶縁基板２の端面を研磨した後、砥粒径が１１〜２０μｍである番手＃１２００の砥石で端面を研磨すればよい。また、算術平均粗さＲａを０．７μｍとするには、番手＃１４０の砥石、番手＃６００の砥石で順次絶縁基板２の端面を研磨した後、砥粒径が１８〜２５μｍである番手＃８００の砥石を用いればよい。また、算術平均粗さＲａを１．５μｍとするには、番手＃１４０で絶縁基板２の端面を研磨した後、番手＃６００の砥石を用いる。

絶縁基板２の端面の研磨は、公知の研磨方法で行うことができ、たとえば、円筒研削機などを用いることができる。

さらに、絶縁基板２は、複数の空隙が存在し、この空隙が絶縁抵抗値に影響を与えることも明らかとなった。この空隙（ボイド）は、絶縁基板２の製造時の諸条件によって増減する。たとえば、成形時にかける圧力（成形圧力）を高くすればボイドの量が減少して絶縁抵抗を高くすることができる。さらに、熱間静水圧成形（Hot Isostatic Pressing, 以下、「ＨＩＰ」という。）を行うことでさらに絶縁抵抗を高くすることも可能である。

ボイド量は、絶縁基板２の任意の断面において、ボイドが占める面積の割合であるボイド率によって評価する。ボイドは、空隙であるため、ある断面において、ボイド部分は凹部となって現れる。したがって、ある断面の測定領域において、凹部の開口面積を計測し、測定領域の全体面積に対する開口面積の和の比を百分率で表したものがボイド率である。

ボイド率の測定方法は、まず絶縁基板を任意の断面で切断し、その切断面を鏡面研磨する。そして該鏡面研磨した切断面で凹部の開口面積を計測し、切断面の全体面積に対する開口面積の比率からボイド率を算出する。

なお、鏡面研磨は、ボイド部分の凹部を視認できる程度に行う。たとえば、鏡面研磨は、１次研磨、２次研磨および３次研磨の工程を経て行われる。１次研磨では、平板状の粗仕上げ用砥石を用いる。ここで用いる砥石は、平均粒径４５μｍのダイヤモンド砥粒が、樹脂に分散した状態で固定されたものである。２次研磨では、銅製の定盤を用いて２次研磨する。平均粒径３μｍのダイヤモンド製砥粒および水性の研磨液を、定盤と絶縁基板の前記切断面との間に介在させた状態で切断面を定盤に押し当て、定盤と絶縁基板とを摺動させて研磨する。研磨時間は、たとえば１時間である。３次研磨では、錫製の定盤を用いて３次研磨する。平均粒径１μｍのダイヤモンド製砥粒および水性の研磨液を、定盤と絶縁基板との間に介在させた状態で試験片を定盤に押し当て、定盤と絶縁基板とを摺動させて研磨する。研磨時間は、たとえば１時間である。

このように評価したボイド率は、０．９％以下とすることが好ましい。ボイド率を０．９％以下とすることで、絶縁抵抗を高くできるとともに、より短時間で絶縁抵抗を安定化させることができる。

図３は、プローバ用チャック１を備える検査装置１０の構成を示す概略図である。
検査装置１０は、プローバ用チャック１と、ＸＹＺθステージ１１と、プローバ１２と、制御部１３と、電圧印加部１４と備え、プローバ用チャック１の表面に保持した半導体基板１５の各種検査を行う。

ＸＹＺθステージ（以下では単に「ステージ」ともいう）１１は、上部にプローバ用チャック１を固定し、プローバ用チャック１を水平方向（Ｘ−Ｙ方向）、鉛直方向（Ｚ方向）に移動させるとともに、プローバ用チャック１を水平面内の回転方向θで回転させる。プローバ用チャック１は、半導体基板１５を保持するので、プローバ用チャック１を移動、回転させることで、半導体基板１５を移動、回転させ、半導体基板１５の検査に必要な姿勢に変更することができる。

プローバ１２は、半導体基板１５が有する半導体素子の入出力端子に当接するプローブ１２ａを複数備え、制御部１３からの指示に応じて半導体素子に対して検査用の電気信号を供給する。

制御部１３は、たとえば情報処理装置などからなり、予め記憶されたプログラムに応じて、半導体素子に対して検査用の電気信号を供給するとともに、半導体素子から出力される電気信号を解析して半導体素子が良品か不良品かを判断する。判断結果は、さらに他の情報処理装置や表示装置に出力してもよい。

電圧印加部１４は、プローバ用チャック１の第１の導電層３と第２の導電層４との間に電圧を印加する。本実施形態では、第２導電層４は接地されており、第１導電層３には直流電圧Ｖｄｃを印加する。

プローバ用チャック１は、第１導電層３が上部側になるようにステージ１１に固定され、半導体基板１５を、第１導電層３に接触するように保持する。

プローバ１２は、プローブ１２ａが、予め定める半導体素子の端子に接触するように配置され、制御部１３によって電気信号の供給および検出が行われる。このとき、プローバ用チャック１の第１導電層３と第２導電層４との間には、電圧印加部１４によって直流電圧Ｖｄｃが印加される。

なお、プローバ用チャック１の絶縁抵抗値を安定させるために、プローバ１２による電気信号供給よりも前に電圧印加部１４によるプローバ用チャック１への電圧印加を所定時間行ってもよい。

絶縁抵抗を変えるためにプローバ用チャックの絶縁基板の材料などを変化させた場合、プローバ用チャックの特性が変化するために、検査装置の測定条件なども変更することが必要となってしまうが、本実施形態のプローバ用チャック１は、絶縁抵抗値以外の特性の変化を抑えることができるので、検査装置１０の測定条件を変更する必要がなく、より高精度の検査を行うことが可能である。

図４は、プローバ用チャック１の製造方法を示す概略工程図である。
本実施形態の製造方法は、絶縁基板２を作製する作製工程Ｓ１と、絶縁基板２の絶縁抵抗値を調整するために、絶縁基板２の端面を研磨する研磨工程Ｓ２と、絶縁基板２の一方主面および他方主面にそれぞれ第１導電層３および第２導電層４を形成する形成工程Ｓ３とを有する。

作製工程Ｓ１は、従来公知のセラミックス基板の作製工程を適用することができる。原料としてセラミックス粉末を準備し、これを冷間静水圧成形（Cold Isostatic Pressing,以下、「ＣＩＰ」という。）などで成形する。成形体を、原料セラミックスに応じた焼成温度で焼成する。焼成時にＨＩＰ処理、アニール処理などを施してもよい。ボイド率は、この作製工程Ｓ１の条件によって調整できる。焼成して得られた絶縁基板２は、必要に応じて寸法合わせなどのために研削処理を施してもよい。

研磨工程Ｓ２では、作製された絶縁基板２の端面を所望の算術平均粗さＲａとなるように研磨処理する。

絶縁基板２の端面の算術平均粗さＲａと、プローバ用チャック１の絶縁抵抗値との相関関係は、予め測定結果などから決定しておき、絶縁基板２に求められるプローバ用チャック１の絶縁抵抗値に応じた算術平均粗さＲａに端面を研磨する。端面研磨は、円筒研削機などを用い、算術平均粗さＲａに予め対応付けられた砥石を用いて行う。

なお必要に応じて、絶縁基板２の少なくとも一方主面または他方主面にも研磨処理を施してもよい。このとき、一方主面および他方主面の算術平均粗さＲａは、端面の算術平均粗さＲａよりも大きくなるように研磨処理を行う。
研磨処理後は、酸洗浄、超音波洗浄、溶剤洗浄など必要に応じて洗浄を行ってもよい。

形成工程Ｓ３では、端面に研磨処理が施された絶縁基板２の一方主面および他方主面に、それぞれ第１導電層３および第２導電層４を形成する。第１導電層３および第２導電層４の形成は、スパッタリング、イオンプレーティング、めっきなどにより行うが、めっきは、めっき液に含まれる成分が、絶縁基板２の端面に残留して絶縁抵抗に影響を及ぼすこともあるため、スパッタリング、イオンプレーティングが好ましい。

図５は、本発明の他の実施形態であるプローバ用チャック１Ａの構成を示す概略図である。図５（ａ）は断面図を示し、図５（ｂ）は斜視図を示す。

本実施形態のプローバ用チャック１Ａは、絶縁基板２と絶縁基板２の一方主面に形成された第１導電層３とを備え、前述のプローバ用チャック１とは、第２導電層４を備えていないことのみが異なっている。

上記のように、プローバ用チャックは、絶縁基板を挟む２つの導電層の間に電圧印加して使用するものである。プローバ用チャック１Ａが、第２導電層４を備えていない代わりに、プローバ用チャック１Ａを用いる検査装置では、載置台であるステージに、第３導電層が備えられている。プローバ用チャック１Ａを使用する際には、絶縁基板２の他方主面、すなわち導電層が形成されていない側の主面がステージの第３導電層に当接するようにステージ上に載置する。したがって、機能的には第３導電層は、プローバ用チャック１の第２導電層４と同様の機能を発揮する。

第３導電層は、第２導電層４と同様の材料で形成されるが、絶縁基板２に形成されるものではないので、層の厚みなどは、ステージに合わせて適宜選択される。

第３導電層は、半導体素子を検査する際には、第２導電層４と同じく接地される。第３導電層が、検査装置のステージに設けられるので、絶縁基板２に設けるよりも接地電位をより安定させることができ、より高精度の検査を行うことができる。

図６は、本発明のさらに他の実施形態であるプローバ用チャック１Ｂの構成を示す概略図である。

本実施形態のプローバ用チャック１Ｂは、絶縁基板２の端面に部分的に形成され、第１導電層３と電気的に接続された給電用パターン層３ａを備えている。給電用パターン層３ａは、絶縁基板２の端面に１または複数設けられ、電源と接続することにより、第１導電層３に給電することができる。たとえば、電圧印加部１４とこの給電用パターン層３ａとが電気的に接続され、電圧印加部１４によって第１導電層３に直流電圧Ｖｄｃが印加される。

給電用パターン層３ａは矩形状に形成され、矩形のいずれか１辺が第１導電層３の外縁部に沿うように、第１導電層３に接続される。給電用パターン層３ａは、第１導電層３と同一の工程で形成することが好ましい。図７は、給電用パターン層３ａを形成する形成方法を示す模式図である。

予め作製した絶縁基板２の端面にヘリサートを挿入するための挿入孔６を設ける（図７（ａ））。挿入孔６は、絶縁基板２の成形時に予め形成してもよく、焼結後に研削加工してもよい。絶縁基板２の端面全体にマスクテープ９を貼り付け（図７（ｂ））、給電用パターン層３ａを形成したい部分のみマスクテープ９を除去する（図７（ｃ））。ここでは、挿入孔６の開口を内側に含む矩形状の露出部分を設ける。なお、マスクテープ９は、例えばポリイミド樹脂によって形成される。

次に、たとえばスパッタリングにより絶縁基板２の露出部分にクロムからなる金属層を成膜する（図７（ｄ））。絶縁基板２の一方主面は、マスクしていないので、クロム層が形成される。端面の露出部分にも一方主面と同様にクロム層が形成される。同様にしてクロム層の上にさらに金層を成膜する。金層はクロム層が形成された領域と同一の領域に形成される。これにより、絶縁基板２の一方主面には、クロム−金からなる第１導線層３が形成され、端面にはクロム−金からなる給電用パターン層３ａが形成される（図７（ｅ））。このとき、挿入孔６の開口はマスクテープ９によって閉塞しないので、挿入孔６の内壁面には、第１導線層３および給電用パターン層３ａと同様のクロム−金層が、給電用パターン層３ａと一体的に形成される。

図７（ｆ）は、給電用パターン層３ａ周辺の断面図である。第１導線層３および給電用パターン層３ａが形成されたのち、挿入孔６には、ＳＵＳ等からなるヘリサート６ａが挿入される。

実際に電圧印加部１４と電気的に接続する場合、給電用パターン層３ａに電圧印加部１４に設けられた配線を直接接続しようとすると、はんだなどで接続する必要があるので、複数回使用することが難しい。そこで、容易に配線を着脱するために、給電用パターン層３ａに接続用端子７を取付け、接続用端子７に配線を接続することが好ましい。

接続用端子７は、たとえば、ＳＵＳ等からなり、厚みが０．２〜１．５ｍｍの矩形板状部材を長手方向一端部で２回の９０度曲げ加工を施したフック状の金属部材であるが、電圧印加部１４または後述する抵抗計の測定端子と電気的に接続可能であればよく、材質および形状などはこれらに限定されない。詳細には、端面の接線方向に延びる当接部分７ａと、当接部分７ａに平行で、当接部分７ａと間隔を空けて設けられる曲げ部分７ｂと、当接部分７ａおよび曲げ部分７ｂのそれぞれの端部にわたって設けられる接合部分７ｃとからなる。当接部分７ａには、挿入孔６に対応する箇所に貫通孔が形成される。当接部分７ａを給電用パターン層３に当接させた状態で、当接部分７ａの貫通孔にＳＵＳまたはチタン等からなるボルト８を挿入し、ヘリサート６ａに螺嵌して、接続用端子７を絶縁基板２に締結固定する（図７（ｇ））。

接続用端子７は、当接部分７ａが給電用パターン層３ａに当接することで、給電用パターン層３ａと電気的に接続するとともに、ボルト８、ヘリサート６ａおよび挿入孔６の内壁面に形成されたクロム−金層を介して給電用パターン層３ａに電気的に接続される。

なお、給電用パターン層３ａは、１または複数設けることができ、検査装置の仕様、検査方法などによって給電する位置および数が適宜変更することができるように、予め複数の給電用パターン層３ａを設けておくことが好ましい。また、上記では第１導電層３に電気的に接続され、第１導電層３に給電するための給電用パターン層３ａについて説明したが、第２導電層４に電気的に接続され、第２導電層４に給電するための給電用パターン層を設けてもよい。第２導電層４に接続する給電用パターン層は、第１導電層３に接続する給電用パターン層３ａと同様に構成される。

また、プローバ用チャックに求められる電気的特性として第１導電層３、第２導電層４の導体抵抗の低減がある。第１導電層３、第２導電層４をそれぞれ独立した導体層としたときに、第１導電層３、第２導電層４それぞれの導体抵抗が低いほうがプローバ用チャックの電気的特性として好ましい。

上記のように、半導体素子を検査する際には、第１導電層３に電圧印加するために電圧印加部１４と接続用端子７とを接続する。プローバ用チャックに求められる電気的特性は、実際に半導体素子の検査を行うときの電気特性であるから、接続用端子７を用いた場合の導体抵抗を低減させる必要がある。

プローバ用チャック１Ｂのように、接続用端子７を接続するための給電用パターン層３ａが設けられている場合、絶縁基板２の端面の算術平均粗さＲａを小さくすれば、第１導電層３の導体抵抗を低くすることができる。

たとえば、第１導電層３および給電用パターン層３ａが、クロム−金からなる場合、絶縁基板２の端面の算術平均粗さＲａが１．６μｍ未満の場合に、第１導電層３の導体抵抗を低減することができ、好ましくは算術平均粗さＲａが１．０μｍ以下である。

このように、絶縁基板２の端面の算術平均粗さＲａが第１導電層３の導体抵抗に影響を及ぼすのは、接続用端子７と給電用パターン層３ａとの接触抵抗が、絶縁基板２の端面の算術平均粗さＲａによって影響を受けるからであると考えられる。

図８は、絶縁基板２の端面の算術平均粗さＲａが、導体抵抗値に影響を与えることを説明するための模式図である。図８は、給電用パターン層３ａが設けられた絶縁基板２の端面において、主面に平行に切断した時の断面を模式的に表わしたものである。図８（ａ）は、算術平均粗さＲａが大きい場合を示し、図８（ｂ）は、算術平均粗さＲａが小さい場合を示す。

図８（ａ）に示すように、絶縁基板２の端面の算術平均粗さＲａが大きいと、給電用パターン層３ａの表面状態に、この端面の表面粗さが反映され、給電用パターン層３ａの表面粗さも大きくなる。表面粗さが大きな給電用パターン層３ａに、接続用端子７を接続した場合、給電用パターン層３ａの凸部分が接続用端子７の当接部分７ａと接触するため、十分な接触面積が得られず、接続用端子７と給電用パターン層３ａとの接触抵抗が高くなってしまう。これにより、接続用端子７および給電用パターン層３ａを含めた第１導電層３の導体抵抗が高くなる。図８（ｂ）に示すように、給電用パターン層３ａの表面粗さを小さくすると、給電用パターン層３ａと接続用端子７の当接部分７ａとの接触面積が広くなり接触抵抗を低くすることができる。これにより、接続用端子７および給電用パターン層３ａを含めた第１導電層３の導体抵抗を低減できる。

なお、第２導電層４についても、第２導電層４に給電するための給電用パターン層が設けられ、接続用端子を使用する場合には、第１導電層３と同様に、絶縁基板２の端面の算術平均粗さＲａを小さくすれば、第２導電層４の導体抵抗を低くすることができる。

また、第１導電層３、第２導電層４それぞれの導体抵抗について、特にクロムを下地層としたクロム−ニッケル、クロム−金などの構成では、クロムの層厚みを小さくすれば、第１導電層３、第２導電層４それぞれの導体抵抗を低くすることができる。

プローバ用チャックを用いて半導体素子を検査するときの検査条件として、たとえば３００℃程度に加熱して検査する場合がある。特にこのような高温条件下では、第１導電層３、第２導電層４の導体抵抗が上昇する傾向があり、クロムの層厚みを小さくすることで、導体抵抗の上昇を抑えることができる。

クロムの層厚みを０．４μｍ以下とすることで、第１導電層３、第２導電層４の導体抵抗の上昇を抑えることができる。

本発明のさらに他の実施形態として、絶縁基板２の外周縁部を面取り加工（Ｃ面加工）したものがある。図９は、絶縁基板２の外周縁部２ａを示す断面図である。図９は、絶縁基板２を主面に直交するように切断したときの断面図である。給電用パターン層３ａを設ける場合に、第１導電層３と給電用パターン層３ａとの接続部分は、絶縁基板２の外周縁部であり、外周縁部は端面と主面との成す角度が約９０度の角部となっている。イオンプレーティングなどにより第１導電層３および給電用パターン層３ａを設けた場合に、角部を被覆する接続部分の層厚みが薄くなり、亀裂が生じたり、剥がれが生じる場合がある。亀裂などが生じると、接続部分の導体抵抗が大きくなり、結果的に第１導電層３の導体抵抗が大きくなってしまう。絶縁基板２の外周縁部２ａの角部を面取りすることで、面取り部分と、端面および主面との成す角度が鈍角となるので、接続部分における亀裂など抵抗を上昇させる不具合の発生を防止できる。

面取り加工は、たとえば、焼成後の絶縁基板２に対して切削により行うことができる。また、面取り部分の算術平均粗さＲａは、絶縁基板２の端面の算術平均粗さＲａよりも大きいことが好ましい。そうすることにより、第１導電層３と給電用パターン層３ａとの接続部分と面取り部分との接着強度を高めることができる。また、面取り部分の算術平均粗さＲａは、絶縁基板２の主面の算術平均粗さＲａと同等であることが好ましく、たとえば主面のＲａに対して±１０％の範囲内となることが好ましい。そうすることにより、第１導電層３と給電用パターン層３ａとの接続部分における導体抵抗を第１導電層３と同等にすることができる。

＜絶縁抵抗＞
以下では、実際にアルミナ基板を絶縁基板２としてプローバ用チャック１を作製し、端面の算術平均粗さＲａと絶縁抵抗値との関係、ボイド率と絶縁抵抗値との関係について測定した。算術平均粗さＲａは、ＪＩＳ Ｂ ０６５１：２００１に準拠し、触針式表面粗さ計を用いて測定した。

アルミナは、純度９９．７％の高純度アルミナを使用し、ＣＩＰにより成形体を得た。成形体を焼成温度１６００度で焼成し、絶縁基板２を得た。必要に応じてＨＩＰ処理およびアニール処理を行った。第１導電層３および第２導電層４は、イオンプレーティングによって、厚み０．１〜０．２μｍのクロム層の上に、厚み１．０〜２．０μｍのニッケル層を形成した。

円筒研削機（三宝精機工業株式会社製、ｓｔｕｄｅｒ Ｓ３０−１２）を用いて、絶縁基板２を１００ｒｐｍの回転速度で回転させながら、砥石で絶縁基板２の端面研磨を行った。用いた砥石の番手を適宜変更することで所望の算術平均粗さＲａを得た。

絶縁抵抗値の測定は、図１０に示すような測定方法によって測定した。接地したシールドボックス１００の内部にＰＩＤ温度制御ヒータ１０１を設け、ヒータ上にアルミナ製絶縁板１０２を載置し、その上にプローバ用チャック１を、第１導電性３が上部側になるように設置する。

温度計１０３は、絶縁板１０２とプローバ用チャック１との境界部分に検出プローブを配置して、温度変化を検出した。湿度計１０４により、シールドボックス１００の内部の湿度を測定した。

測定時には、シールドボックス１００の内部は、Ｎ_２ガスの導入により窒素雰囲気とした。抵抗測定器１０５は、第１導電層３に２５０Ｖの直流電圧を印加し、第２導電層４のリーク電流の経時変化を測定することで、電圧値と電流値からオームの法則により絶縁抵抗値を算出した。

まず、絶縁基板２の端面の算術平均粗さＲａを０．２μｍ（実施例１）、０．５μｍ（実施例２）、０．７μｍ（実施例３）、１．０μｍ（実施例４）、１．５μｍ（実施例５）としたプローバ用チャック１を作製し、直流電圧の電圧印加時間と絶縁抵抗値との関係を測定した。なお、絶縁基板２の一方主面および他方主面の算術平均粗さＲａは、０．８μｍとし、ボイド率は、０．８％とした。

図１１は、算術平均粗さＲａを変化させたときの電圧印加時間と絶縁抵抗値との関係を示すグラフである。横軸は、電圧印加時間［ｈｒ］を示し、縦軸は、絶縁抵抗値［Ω］を示す。

算術平均粗さＲａが０．２μｍ（実施例１）の測定結果を「□」のプロットで示し、算術平均粗さＲａが０．５μｍ（実施例２）の測定結果を「◇」のプロットで示し、算術平均粗さＲａが０．７μｍ（実施例３）の測定結果を「△」のプロットで示し、算術平均粗さＲａを１．０μｍ（実施例４）の測定結果を「×」のプロットで示し、算術平均粗さＲａを１．５μｍ（実施例５）の測定結果を「＊」のプロットで示す。
また、測定値について表１に示す。

グラフから、絶縁基板２の端面の算術平均粗さＲａを小さくすると、絶縁抵抗値が大きくなることがわかる。半導体基板用の検査装置にプローバ用チャックを用いることを想定すると、絶縁抵抗値としては５×１０^１３Ω程度の絶縁抵抗値が要求されるので、絶縁基板２の端面の算術平均粗さＲａは０．７μｍ以下とすることが好ましい。また絶縁基板２の端面の算術平均粗さＲａが０．５μｍ以下の場合であれば、算術平均粗さＲａが０．７μｍの場合と比較して、絶縁抵抗値が約１０倍以上の値となっており、顕著に絶縁抵抗値が高くなっているため、より好ましい。

次に、ＨＩＰ処理せずにボイド率を０．８％（実施例６）、０．９％（実施例７）、１．５％（実施例８）としたプローバ用チャック１およびＨＩＰ処理（１５５０℃、１９５ＭＰａ）によりボイド率を０．１％未満とし、アニール処理の処理温度を１４００℃（実施例９）、１５００℃（実施例１０）としたプローバ用チャック１を作製し、直流電圧の電圧印加時間と絶縁抵抗値との関係を測定した。なお、端面の表面粗さＲａは、全て０．５μｍとした。

ボイド率は、抵抗測定が終了したものからボイド率測定用サンプル（１０ｍｍ×１０ｍｍ×５ｍｍ）を切り出し、鏡面加工した。これを画像解析装置（三谷商事株式会社製、ＷＩＮ ＬＯＯＦ ｖｅｒ．５．７）を用いて、ボイドによる開口面積を測定し、解析対象の領域の面積に対する開口面積の和の割合を百分率で表した。

図１２は、ボイド率を変化させたときの電圧印加時間と絶縁抵抗値との関係を示すグラフである。横軸は、電圧印加時間［ｈｒ］を示し、縦軸は、絶縁抵抗値［Ω］を示す。

ボイド率が１．５％（実施例８）の測定結果を「□」のプロットで示し、ボイド率が０．９％（実施例７）の測定結果を「◇」のプロットで示し、ボイド率が０．８％（実施例６）の測定結果を「△」のプロットで示し、ボイド率が０．１％未満、アニール処理温度１４００℃（実施例９）の測定結果を「○」のプロットで示し、ボイド率が０．１％未満、アニール処理温度１５００℃（実施例１０）の測定結果を「×」のプロットで示す。
また、測定値について表２に示す。

グラフからわかるように、端面の算術平均粗さＲａが０．５μｍの場合であるため、ボイド率の大小に関わらず、５×１０^１３以上の高い絶縁抵抗値を維持している。また、ボイド率が０．９％以下の場合、約１×１０^１５の絶縁抵抗値を達成できており、特に好ましい。

＜導体抵抗＞
以下では、実際にアルミナ基板を絶縁基板２としてプローバ用チャック１Ｂを作製し、端面の算術平均粗さＲａと導体抵抗値との関係、クロムの層厚みと導体抵抗値との関係について測定した。算術平均粗さＲａは、上記と同様に、ＪＩＳ Ｂ ０６５１：２００１に準拠し、触針式表面粗さ計を用いて測定した。

アルミナは、純度９９．７％の高純度アルミナを使用し、ＣＩＰにより成形体を得た。成形体を焼成温度１６００度で焼成し、絶縁基板２を得た。必要に応じてＨＩＰ処理およびアニール処理を行った。

算術平均粗さＲａは、上記と同様に円筒研削機（三宝精機工業株式会社製、ｓｔｕｄｅｒ Ｓ３０−１２）を用い、砥石の番手を適宜変更することで所望の算術平均粗さＲａを得た。

導体抵抗値の測定は、図１３に示すような測定方法によって測定した。測定装置としては、抵抗計（日置電機株式会社製、ミリオームハイテスタ―３５４０）２００を用いた。プローバ用チャック１Ｂは、給電用パターン層３ａを、絶縁基板２の中心を挟んだ両側にそれぞれ設け、各給電用パターン層３ａには接続用端子７を接続した。

また、第１導電層の複数箇所において導体抵抗を測定するために、抵抗計２００の一方の測定端子（クリップ式）を一方の接続端子７に接続し、他方の測定端子を接触式のスプリングプローブ２０１に接続した。さらにスプリングプローブ２０１を、第１導電層３の表面に沿って一方向に移動可能となるようスライド装置２０２を設けた。

スライド装置２０２によって、スプリングプローブ２０１を、プローバ用チャック１Ｂの直径に沿って一方の接続端子から他方の接続端子までの間を移動させ、予め定める複数の測定位置にスプリングプローブ２０１を接触させる。このとき、抵抗計２００では、一方の接続端子７からスプリングプローブ２０１の接触点までの導体抵抗が測定される。

まず、絶縁基板２の端面の算術平均粗さＲａを変化させたときの第１導電層３の導体抵抗値を測定した。

絶縁基板２の端面の算術平均粗さＲａを０．２μｍ（実施例１１）、０．５μｍ（実施例１２）、０．８μｍ（実施例１３）、１．０μｍ（実施例１４）、１．６μｍ（実施例１５）としたプローバ用チャック１Ｂを作製し、２つの接続端子７間の導通抵抗値を測定した。

なお、絶縁基板２の一方主面および他方主面の算術平均粗さＲａは、０．５μｍとし、ボイド率は、０．９％とした。第１導電層３および給電用パターン層３ａは、層厚みが０．１〜０．２μｍのクロム層上に層厚みが１．５μｍの金層を形成した。
測定結果を表３に示す。

表１に示すように、絶縁基板２の端面の算術平均粗さＲａを小さくすると、導体抵抗値が小さくなることがわかる。算術平均粗さＲａが０．２μｍから１．０μｍまでは、算術平均粗さＲａの増加に伴って緩やかに導体抵抗値が上昇しているが、算術平均粗さＲａが１．６μｍになると導体抵抗値が急激に上昇した。絶縁基板２の端面の算術平均粗さＲａを１．６μｍ未満とすることが好ましく、より好ましくは算術平均粗さＲａが１．０μｍ以下とする。

次に、クロム層の層厚みを変化させたときの第１導電層３の導体抵抗値を測定した。
クロム層の層厚みを０．１μｍ（実施例１６）、０．４μｍ（実施例１７）、０．５μｍ（実施例１８）、２．０μｍ（実施例１９）としたプローバ用チャック１Ｂを作製し、第１導電層３の複数の測定値における導通抵抗値を測定した。クロム層上に形成した金層の層厚みは、実施例１６〜１９いずれも１．５μｍとした。

なお、絶縁基板２の端面の算術平均粗さＲａは、０．４μｍとし、一方主面および他方主面の算術平均粗さＲａは、０．４μｍとし、ボイド率は、０．９％とした。

導通抵抗値は、常温条件下と加熱条件下でそれぞれ測定した。加熱条件は、３００℃の雰囲気中にプローバ用チャック１Ｂを２４時間静置した。

図１４は、クロム層の層厚みを変化させたときの導体抵抗値の変化を示すグラフである。横軸は、測定位置［−］を示し、縦軸は、導体抵抗値［Ω］を示す。スプリングプローブ２０１を接触させる測定位置には、プローバ用チャック１Ｂに接続された一方の接続用端子７から近い順に１〜１０の番号を付し、一方の接続用端子７から最も離れた測定位置を１０とした。さらに、他方側の接続用端子７にスプリングプローブ２０１を接触させたときの導体抵抗値も測定した。

クロム層の層厚みが０．１μｍ（実施例１６）の測定結果を「○」のプロットで示し、クロム層の層厚みが０．４μｍ（実施例１７）の測定結果を「△」のプロットで示し、クロム層の層厚みが０．５μｍ（実施例１８）の測定結果を「×」のプロットで示し、クロム層の層厚みが２．０μｍ（実施例１９）の測定結果を「□」のプロットで示す。

常温条件下での測定結果を破線の折れ線で表わし、加熱条件下での測定結果を実線の折れ線で示す。
また、測定値について表４に示す。

グラフから、測定位置の番号が大きくなるほど、すなわち一方の接続用端子からの距離が離れるほど導体抵抗値が大きくなることが確認できた。このような条件下で、クロム層の層厚みを小さくすると、導体抵抗値が小さくなることがわかる。また、クロム層の層厚みが０．５μｍ以上になると常温条件下に比べて加熱条件下での導体抵抗値の上昇が顕著となった。このことから、クロム層の層厚みは０．４μｍ以下とすることが好ましい。

クロム層は、たとえば空気中で酸化されやすいため、クロムが金層に拡散して酸化クロムに変性することで導体抵抗が上昇する。したがって、クロム層の厚みが大きいと酸化による導体抵抗の上昇による影響をより強く受けるために、クロム層の層厚みが大きいほど第２導電層３の導体抵抗値が大きくなったものと考えられる。また、加熱条件下では、クロムの酸化がより促進されるので、導体抵抗の上昇がより顕著となる。

１，１Ａ，１Ｂ プローバ用チャック
２ 絶縁基板
３ 第１導電層
３ａ 給電用パターン層
４ 第２導電層
７ 接続用端子
１０ 検査装置
１１ ＸＹＺθステージ
１２ プローバ
１２ａ プローブ
１３ 制御部
１４ 電圧印加部
１５ 半導体基板

Claims (8)

1. アルミナを主成分とする板状の絶縁基板であって、端面の算術平均粗さＲａが０．７μｍ以下である絶縁基板と、
   前記絶縁基板の一方主面に形成された第１導電層とを備え、
   前記第１導電層は、前記絶縁基板表面に設けられたクロム層と、前記クロム層上に直接積層された金層またはニッケル層とを備え、
   前記クロム層の厚みが０．４μｍ以下であることを特徴とするプローバ用チャック。
2. 前記絶縁基板のボイド率が、０．９％以下であることを特徴とする請求項１記載のプローバ用チャック。
3. セラミックスを主成分とする板状の絶縁基板であって、端面の算術平均粗さＲａが、一方主面および他方主面の算術平均粗さＲａよりも小さい絶縁基板と、
   前記絶縁基板の一方主面に形成された第１導電層とを備え、
   前記第１導電層は、前記絶縁基板表面に設けられたクロム層と、前記クロム層上に直接積層された金層またはニッケル層とを備え、
   前記クロム層の厚みが０．４μｍ以下であることを特徴とするプローバ用チャック。
4. 前記絶縁基板の他方主面に形成された第２導電層をさらに備えることを特徴とする請求項１〜３のいずれか１つに記載のプローバ用チャック。
5. 前記絶縁基板の前記端面に部分的に形成され、前記第１導電層と電気的に接続された給電用パターン層をさらに備えることを特徴とする請求項１〜４のいずれか１つに記載のプローバ用チャック。
6. 請求項１〜３のいずれか１つに記載のプローバ用チャックであって、半導体素子を有する半導体基板が載置されるプローバ用チャックと、
   前記プローバ用チャックが載置される載置台であって、前記プローバ用チャックの他方主面に当接するように設けられる第３導電層を有する載置台と、
   前記プローバ用チャックの第１導電層と前記載置台の第３導電層との間に電圧を印加するための電圧印加手段と、
   前記半導体素子に対して電気信号を供給するためのプローバと、を備えることを特徴とする検査装置。
7. 請求項４記載のプローバ用チャックであって、半導体素子を有する半導体基板が載置されるプローバ用チャックと、
   前記プローバ用チャックの第１導電層と第２導電層との間に電圧を印加するための電圧印加手段と、
   前記半導体素子に対して電気信号を供給するためのプローバと、を備えることを特徴とする検査装置。
8. 請求項１〜３のいずれか１つに記載のプローバ用チャックであって、前記絶縁基板の前記端面に部分的に形成され、前記第１導電層と電気的に接続された給電用パターン層をさらに備えており、半導体素子を有する半導体基板が載置されるプローバ用チャックと、
   前記プローバ用チャックが載置される載置台であって、前記プローバ用チャックの他方主面に当接するように設けられる第３導電層を有する載置台と、
   前記給電用パターン層を介して前記プローバ用チャックの第１導電層と前記載置台の第３導電層との間に電圧を印加するための電圧印加手段と、
   前記半導体素子に対して電気信号を供給するためのプローバと、を備えることを特徴とする検査装置。