JP6299437B2 - コンパレータ、電子回路、及びダブルテイルコンパレータの制御方法 - Google Patents
コンパレータ、電子回路、及びダブルテイルコンパレータの制御方法 Download PDFInfo
- Publication number
- JP6299437B2 JP6299437B2 JP2014112445A JP2014112445A JP6299437B2 JP 6299437 B2 JP6299437 B2 JP 6299437B2 JP 2014112445 A JP2014112445 A JP 2014112445A JP 2014112445 A JP2014112445 A JP 2014112445A JP 6299437 B2 JP6299437 B2 JP 6299437B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- state
- paths
- comparator
- operation state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
11 ラッチ段回路
12 入力段回路
81,82 コンパレータ
83 セレクタ回路
84 フリップフロップ
Claims (9)
- 第1の動作状態において2つの電圧信号を第1の電圧状態とし、第2の動作状態において2つの入力信号の電圧レベルの差に応じた互いに異なる速度で前記2つの電圧信号を前記第1の電圧状態から第2の電圧状態に変化させる入力段回路と、
2つの出力ノードと所定の電位のノードとの間にそれぞれ設けられ前記2つの電圧信号をそれぞれの制御端に受け取る2つの電界効果トランジスタと、前記2つの出力ノードの間にクロスカップル接続され前記第1の動作状態で非活性状態となり前記第2の動作状態で活性状態となる2つのインバータと、を含むラッチ段回路と、
前記2つのインバータのそれぞれに別個に駆動電圧を印加する2つの経路における電流供給能力を制御する制御回路と
を含み、
前記制御回路が電源電圧と前記ラッチ段回路との間に設けられており、前記電源電圧から前記制御回路を介して前記ラッチ段回路の前記2つのインバータに駆動電圧を印加し、
前記制御回路は、前記第2の動作状態の期間のうちの少なくとも一部の期間において、前記2つの経路の前記電流供給能力を互いに異ならせることを特徴とするコンパレータ。 - 第1の動作状態において2つの電圧信号を第1の電圧状態とし、第2の動作状態において2つの入力信号の電圧レベルの差に応じた互いに異なる速度で前記2つの電圧信号を前記第1の電圧状態から第2の電圧状態に変化させる入力段回路と、
2つの出力ノードと所定の電位のノードとの間にそれぞれ設けられ前記2つの電圧信号をそれぞれの制御端に受け取る2つの電界効果トランジスタと、前記2つの出力ノードの間にクロスカップル接続され前記第1の動作状態で非活性状態となり前記第2の動作状態で活性状態となる2つのインバータと、を含むラッチ段回路と、
前記2つのインバータのそれぞれに別個に駆動電圧を印加する2つの経路における電流供給能力を制御する制御回路と
を含み、前記制御回路は、前記第2の動作状態の期間のうちの少なくとも一部の期間において、前記2つの経路の前記電流供給能力を互いに異ならせ、
前記2つのインバータが前記駆動電圧をそれぞれ受け取る2つのノードを、前記第1の動作状態において互いに接続し、前記第2の動作状態において互いから分離するスイッチ回路を更に含むことを特徴とするコンパレータ。 - 第1の動作状態において2つの電圧信号を第1の電圧状態とし、第2の動作状態において2つの入力信号の電圧レベルの差に応じた互いに異なる速度で前記2つの電圧信号を前記第1の電圧状態から第2の電圧状態に変化させる入力段回路と、
2つの出力ノードと所定の電位のノードとの間にそれぞれ設けられ前記2つの電圧信号をそれぞれの制御端に受け取る2つの電界効果トランジスタと、前記2つの出力ノードの間にクロスカップル接続され前記第1の動作状態で非活性状態となり前記第2の動作状態で活性状態となる2つのインバータと、を含むラッチ段回路と、
前記2つのインバータのそれぞれに別個に駆動電圧を印加する2つの経路における電流供給能力を制御する制御回路と
を含み、前記制御回路は、前記第2の動作状態の期間のうちの少なくとも一部の期間において、前記2つの経路の前記電流供給能力を互いに異ならせ、
前記2つのインバータが前記駆動電圧をそれぞれ受け取る2つのノードを、前記第1の動作状態において前記所定の電位に接続し、前記第2の動作状態において前記所定の電位から分離するスイッチ回路を更に含むことを特徴とするコンパレータ。 - 第1の動作状態において2つの電圧信号を第1の電圧状態とし、第2の動作状態において2つの入力信号の電圧レベルの差に応じた互いに異なる速度で前記2つの電圧信号を前記第1の電圧状態から第2の電圧状態に変化させる入力段回路と、
2つの出力ノードと所定の電位のノードとの間にそれぞれ設けられ前記2つの電圧信号をそれぞれの制御端に受け取る2つの電界効果トランジスタと、前記2つの出力ノードの間にクロスカップル接続され前記第1の動作状態で非活性状態となり前記第2の動作状態で活性状態となる2つのインバータと、を含むラッチ段回路と、
前記2つのインバータのそれぞれに別個に駆動電圧を印加する2つの経路における電流供給能力を制御する制御回路と
を含み、前記制御回路は、前記第2の動作状態の期間のうちの少なくとも一部の期間において、前記2つの経路の前記電流供給能力を互いに異ならせ、
前記制御回路は、前記2つの経路の各々において、互いに並列に接続された複数の電界効果トランジスタを含むことを特徴とするコンパレータ。 - 前記制御回路は、前記第1の動作状態の期間と前記第2の動作状態の期間とを規定するクロック信号と制御信号との論理積をとった信号を前記複数の電界効果トランジスタの制御端に印加することを特徴とする請求項4記載のコンパレータ。
- 第1の動作状態において2つの電圧信号を第1の電圧状態とし、第2の動作状態において2つの入力信号の電圧レベルの差に応じた互いに異なる速度で前記2つの電圧信号を前記第1の電圧状態から第2の電圧状態に変化させる入力段回路と、
2つの出力ノードと所定の電位のノードとの間にそれぞれ設けられ前記2つの電圧信号をそれぞれの制御端に受け取る2つの電界効果トランジスタと、前記2つの出力ノードの間にクロスカップル接続され前記第1の動作状態で非活性状態となり前記第2の動作状態で活性状態となる2つのインバータと、を含むラッチ段回路と、
前記2つのインバータのそれぞれに別個に駆動電圧を印加する2つの経路における電流供給能力を制御する制御回路と
を含み、前記制御回路は、前記第2の動作状態の期間のうちの少なくとも一部の期間において、前記2つの経路の前記電流供給能力を互いに異ならせ、
前記制御回路は、前記2つの経路にそれぞれ設けられた2つのスイッチ回路を含み、前記2つのスイッチ回路を非導通状態から導通状態に変化させるタイミングを前記2つのスイッチ回路間で異ならせることにより、前記2つの経路に電流が流れ始めるタイミングを前記2つの経路間で異ならせることを特徴とするコンパレータ。 - 第1の動作状態において2つの電圧信号を第1の電圧状態とし、第2の動作状態において2つの入力信号の電圧レベルの差に応じた互いに異なる速度で前記2つの電圧信号を前記第1の電圧状態から第2の電圧状態に変化させる入力段回路と、
2つの出力ノードと所定の電位のノードとの間にそれぞれ設けられ前記2つの電圧信号をそれぞれの制御端に受け取る2つの電界効果トランジスタと、前記2つの出力ノードの間にクロスカップル接続され前記第1の動作状態で非活性状態となり前記第2の動作状態で活性状態となる2つのインバータと、を含むラッチ段回路と、
前記2つのインバータのそれぞれに別個に駆動電圧を印加する2つの経路における電流供給能力を制御する制御回路と
を含み、前記制御回路は、前記第2の動作状態の期間のうちの少なくとも一部の期間において、前記2つの経路の前記電流供給能力を互いに異ならせ、
前記制御回路は、前記2つの経路にそれぞれ設けられた2つの可変抵抗素子を含み、前記2つの可変抵抗素子の抵抗値を互いに異ならせることにより、前記2つの経路における電流供給能力を互いに異ならせることを特徴とするコンパレータ。 - コンパレータと、
前記コンパレータの出力が供給される回路と、
を含み、前記コンパレータは、
第1の動作状態において2つの電圧信号を第1の電圧状態とし、第2の動作状態において2つの入力信号の電圧レベルの差に応じた互いに異なる速度で前記2つの電圧信号を前記第1の電圧状態から第2の電圧状態に変化させる入力段回路と、
2つの出力ノードと所定の電位のノードとの間にそれぞれ設けられ前記2つの電圧信号をそれぞれの制御端に受け取る2つの電界効果トランジスタと、前記2つの出力ノードの間にクロスカップル接続され前記第1の動作状態で非活性状態となり前記第2の動作状態で活性状態となる2つのインバータと、を含むラッチ段回路と、
前記2つのインバータのそれぞれに別個に駆動電圧を印加する2つの経路における電流供給能力を制御する制御回路と
を含み、
前記制御回路が電源電圧と前記ラッチ段回路との間に設けられており、前記電源電圧から前記制御回路を介して前記ラッチ段回路の前記2つのインバータに駆動電圧を印加し、
前記制御回路は、前記第2の動作状態の期間のうちの少なくとも一部の期間において、前記2つの経路の前記電流供給能力を互いに異ならせることを特徴とする電子回路。 - 入力段と出力ラッチ段とを含むダブルテイルコンパレータにおいて、
電源電圧と前記出力ラッチ段との間に設けられた制御回路を介して、前記電源電圧から前記出力ラッチ段に駆動電圧を印加することにより、前記出力ラッチ段の2つの出力ノードの間にクロスカップル接続された2つのインバータのそれぞれに別個に駆動電圧を印加する2つの経路における電流供給能力を、前記2つの経路の間で異ならせる
段階を含むことを特徴とするダブルテイルコンパレータの制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014112445A JP6299437B2 (ja) | 2014-05-30 | 2014-05-30 | コンパレータ、電子回路、及びダブルテイルコンパレータの制御方法 |
US14/720,048 US9531366B2 (en) | 2014-05-30 | 2015-05-22 | Comparator with controlled current supply capacity |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014112445A JP6299437B2 (ja) | 2014-05-30 | 2014-05-30 | コンパレータ、電子回路、及びダブルテイルコンパレータの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015228540A JP2015228540A (ja) | 2015-12-17 |
JP6299437B2 true JP6299437B2 (ja) | 2018-03-28 |
Family
ID=54702964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014112445A Active JP6299437B2 (ja) | 2014-05-30 | 2014-05-30 | コンパレータ、電子回路、及びダブルテイルコンパレータの制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9531366B2 (ja) |
JP (1) | JP6299437B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170230034A1 (en) * | 2016-02-04 | 2017-08-10 | Mediatek Inc. | Comparator circuits |
CN106209035A (zh) * | 2016-07-13 | 2016-12-07 | 电子科技大学 | 一种两级比较器 |
CN108011635B (zh) * | 2016-10-31 | 2020-12-08 | 深圳市中兴微电子技术有限公司 | 一种动态比较器及其失调校准的方法 |
CN108270420B (zh) * | 2016-12-30 | 2021-08-06 | 中芯国际集成电路制造(上海)有限公司 | 一种比较器及逐次逼近式模拟数字转换器 |
JP6769317B2 (ja) | 2017-01-31 | 2020-10-14 | 富士通株式会社 | 判定帰還型等化器及びインターコネクト回路 |
CN110622417B (zh) * | 2017-05-23 | 2023-07-25 | 株式会社村田制作所 | 比较电路 |
CN108832916A (zh) * | 2018-06-22 | 2018-11-16 | 安徽传矽微电子有限公司 | 一种低动态失调的高速低功耗比较器电路 |
KR20210024863A (ko) * | 2019-08-26 | 2021-03-08 | 삼성전자주식회사 | 오프셋 교정을 제공하는 비교기 및 이를 포함하는 집적 회로 |
CN111510118B (zh) * | 2020-05-07 | 2021-12-28 | 西安交通大学 | 一种低功耗高速比较器 |
US11670345B2 (en) | 2021-02-05 | 2023-06-06 | Samsung Electronics Co., Ltd. | Sense amplifier including pre-amplifier circuit and memory device including same |
CN114337617B (zh) * | 2021-12-13 | 2024-07-19 | 重庆邮电大学 | 一种低功耗快速动态比较器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3463621B2 (ja) * | 1999-09-06 | 2003-11-05 | 富士通株式会社 | ラッチ型センスアンプ |
JP5012208B2 (ja) * | 2006-06-09 | 2012-08-29 | 富士通セミコンダクター株式会社 | レベルコンバータ |
JP4342548B2 (ja) * | 2006-12-15 | 2009-10-14 | Okiセミコンダクタ株式会社 | プリアンプラッチコンパレータ |
US7898292B2 (en) * | 2007-05-22 | 2011-03-01 | Fujitsu Semiconductor Limited | Level converter |
TWI343184B (en) * | 2007-11-07 | 2011-06-01 | Richtek Technology Corp | Level shift circuit and method for the same |
JP5412639B2 (ja) * | 2008-10-31 | 2014-02-12 | 国立大学法人東京工業大学 | 比較器及びアナログデジタル変換器 |
JP5439976B2 (ja) * | 2009-03-25 | 2014-03-12 | 富士通株式会社 | 比較回路、アナログデジタル変換装置 |
JP2011151452A (ja) | 2010-01-19 | 2011-08-04 | Fujitsu Ltd | 半導体装置及びオフセット補正方法 |
US8659337B2 (en) * | 2011-07-21 | 2014-02-25 | Nvidia Corporation | Latch circuit with a bridging device |
JP5807549B2 (ja) | 2012-01-10 | 2015-11-10 | 富士通株式会社 | 比較回路およびa/d変換回路 |
JP5942798B2 (ja) * | 2012-11-12 | 2016-06-29 | 富士通株式会社 | 比較回路およびa/d変換回路 |
-
2014
- 2014-05-30 JP JP2014112445A patent/JP6299437B2/ja active Active
-
2015
- 2015-05-22 US US14/720,048 patent/US9531366B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150349758A1 (en) | 2015-12-03 |
JP2015228540A (ja) | 2015-12-17 |
US9531366B2 (en) | 2016-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6299437B2 (ja) | コンパレータ、電子回路、及びダブルテイルコンパレータの制御方法 | |
JP4128545B2 (ja) | サンプリングスイッチ | |
JP5313771B2 (ja) | プリエンファシス機能を含む出力回路 | |
US8907712B2 (en) | Level shifter circuits capable of dealing with extreme input signal level voltage drops and compensating for device PVT variation | |
JP2011142382A (ja) | プリエンファシス機能を含む出力回路と半導体装置 | |
JP2009130879A (ja) | レベルシフト回路 | |
CN113691249B (zh) | 工作周期校正电路及其方法 | |
US8427204B2 (en) | Mixed-mode input buffer | |
US9685944B1 (en) | Semiconductor integrated circuit and high frequency antenna switch | |
JP6399938B2 (ja) | 差動出力バッファ | |
JP2012253432A (ja) | 半導体装置 | |
US10256818B2 (en) | Level shifter | |
US20130249593A1 (en) | Majority decision circuit | |
JP2011103607A (ja) | 入力回路 | |
KR100951668B1 (ko) | 반도체 메모리 장치의 버퍼 | |
JP5487131B2 (ja) | 差動出力バッファ | |
US11528015B2 (en) | Level shifter with reduced duty cycle variation | |
JP7396774B2 (ja) | 論理回路 | |
US9154120B2 (en) | Electronic circuit | |
JP2014085745A (ja) | 基準電圧生成回路 | |
JP2015136003A (ja) | パワーオンリセット回路 | |
JP2006108778A (ja) | 出力回路 | |
JP5520192B2 (ja) | 電圧電流変換回路 | |
US11271553B1 (en) | Buffer circuit | |
JP2011254226A (ja) | パルス幅調整回路及びこれを用いたデューティ比補正回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6299437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |