JP6288323B2 - 熱酸化異種複合基板の製造方法 - Google Patents
熱酸化異種複合基板の製造方法 Download PDFInfo
- Publication number
- JP6288323B2 JP6288323B2 JP2017012743A JP2017012743A JP6288323B2 JP 6288323 B2 JP6288323 B2 JP 6288323B2 JP 2017012743 A JP2017012743 A JP 2017012743A JP 2017012743 A JP2017012743 A JP 2017012743A JP 6288323 B2 JP6288323 B2 JP 6288323B2
- Authority
- JP
- Japan
- Prior art keywords
- composite substrate
- substrate
- heterogeneous composite
- thermally oxidized
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 67
- 239000002131 composite material Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 32
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 229910052594 sapphire Inorganic materials 0.000 claims description 21
- 239000010980 sapphire Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 12
- 239000010453 quartz Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 35
- 239000010408 film Substances 0.000 description 27
- 230000007547 defect Effects 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000012545 processing Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 241001244373 Carex spissa Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、ガラス、石英、サファイア等のハンドル基板上に単結晶シリコン膜を形成した異種複合基板を熱酸化処理することにより得られた熱酸化異種複合基板の製造方法に関するものである。
寄生容量を低減し、デバイスの高速化を測るためにＳｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ （ＳＯＩ）ウェーハが広く用いられるようになってきている。このＳＯＩウェーハの中でも、Ｓｉｌｉｃｏｎ ｏｎ Ｑｕａｒｔｚ（ＳＯＱ），Ｓｉｌｉｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ（ＳＯＳ）というハンドルウェーハが絶縁透明ウェーハで構成されるウェーハが注目を集めている。ＳＯＱは石英の高い透明性を活かしたオプトエレクトロニクス関係、もしくは低い誘電損失を活かした高周波デバイスへの応用が期待される。ＳＯＳはハンドルウェーハがサファイアで構成されることから、高い透明性や低誘電損失に加え、石英では得られない高い熱伝導率を有することから、発熱を伴う高周波デバイスへの応用が期待されている。
高い品質を有する単結晶を積層するためには、バルクのシリコンウェーハから貼り合わせ・転写法でシリコン薄膜を形成することが理想的である。Ｒ面のサファイア上にシリコン層をヘテロエピ成長する方法や、ガラス上に非単結晶シリコンを成長させ、その後レーザーアニールなどで結晶性を高めるＣＧシリコンなどが開発されているが、貼り合わせ法に勝る方法はないといえる。
但し、異種材料による貼り合わせウェーハ（例：ＳＯＱ、ＳＯＳ、ＳＯＧなど）はプロセス中に誘起される欠陥が懸念される。具体的には、通常のデバイスプロセスにはゲート酸化膜を形成するための８５０℃を超える高温処理等が含まれている。これらの異種材料貼り合わせ基板（以下、異種複合基板）では、このような高温プロセスを施すことでシリコン薄膜が強い圧縮・引張り応力を受け、様々な欠陥（微小なクラックなど）を発生することがある。この原因は、異種複合基板はハンドル基板と呼ばれる支持基板と上層のシリコン薄膜との間で大きな膨張係数の差が存在するためで、異種複合基板の本質的問題といえる。
本発明は、上記事情に鑑みなされたもので、酸化膜を形成するために８５０℃を超える高温処理を行った後において、微小クラック等の欠陥を可及的に低減させた熱酸化異種複合基板の製造方法を提供することを目的とする。
本発明者らは、上記目的を達成するために鋭意検討を重ねた結果、シリコン薄膜を転写した絶縁透明ウェーハ（石英・ガラス・サファイア等）を８５０℃を超える高温プロセスに掛ける前に、中間の熱処理とも言うべき熱処理（以下、前段熱処理ともいう）を加えること、この中間の熱処理の温度を６５０℃以上８５０℃以下とすることが有効であることを知見した。
即ち、この中間の熱処理は、８５０℃を超える高温処理により発現する欠陥を、中間熱処理（６５０℃以上８５０℃以下）を介在させることで、低減するための処理である。局在する応力をウェーハ全面に平均化をさせる処理ともいえる。局在する応力の原因はハンドル基板が有する材料の歪みや粗密、貼り合わせプロセスの面内不均一などが原因と推定される。
また、この中間の熱処理は、貼り合わせ界面の貼り合わせ強度を、上記高温処理温度に到達する前に十分に高め、シリコン薄膜が強い応力を受けた際にも剥がれやズレを生じさせないための処理である。
そして、この中間熱処理を経た後に酸化などの高温処理を施すことで、酸化後の欠陥数を低減することが可能となるものである。
また、この中間の熱処理は、貼り合わせ界面の貼り合わせ強度を、上記高温処理温度に到達する前に十分に高め、シリコン薄膜が強い応力を受けた際にも剥がれやズレを生じさせないための処理である。
そして、この中間熱処理を経た後に酸化などの高温処理を施すことで、酸化後の欠陥数を低減することが可能となるものである。
従って、本発明は、下記熱酸化異種複合基板の製造方法を提供する。
〔１〕
透明なハンドル基板上に厚さ５０〜５００ｎｍの単結晶シリコン膜を貼り合わせた異種複合基板に対し熱酸化処理して該単結晶シリコン膜に熱酸化膜であるゲート酸化膜を形成する熱酸化異種複合基板の製造方法であって、上記異種複合基板を熱酸化処理してゲート酸化膜を形成する場合に、６５０〜８５０℃、０．５時間以上の前段熱処理を加えた後、８５０℃を超えた温度でこの熱酸化処理を施すことを特徴とする熱酸化異種複合基板の製造方法。
〔２〕
ハンドル基板がガラス、石英、サファイアのいずれかであることを特徴とする〔１〕に記載の熱酸化異種複合基板の製造方法。
〔３〕
異種複合基板が、ハンドル基板と単結晶シリコン膜との間に埋め込み酸化膜が介在するものであることを特徴とする〔１〕又は〔２〕に記載の熱酸化異種複合基板の製造方法。
〔４〕
前記埋め込み酸化膜の厚さが２５〜５００ｎｍであることを特徴とする〔３〕に記載の熱酸化異種複合基板の製造方法。
〔５〕
前段熱処理の雰囲気が、アルゴン、窒素、酸素、水素、ヘリウム、又は不活性ガスと酸素を混合した雰囲気であることを特徴とする〔１〕〜〔４〕のいずれかに記載の熱酸化異種複合基板の製造方法。
〔６〕
ハンドル基板の熱膨張係数が４００℃以下で０．５４ｐｐｍ／Ｋ以上７．４ｐｐｍ／Ｋ以下であることを特徴とする〔１〕〜〔５〕のいずれかに記載の熱酸化異種複合基板の製造方法。
〔７〕
ハンドル基板がサファイアであり、サファイアウェーハの膨張係数が室温から４００℃で７．４ｐｐｍ／Ｋ以下であることを特徴とする〔６〕に記載の熱酸化異種複合基板の製造方法。
〔８〕
前記熱酸化処理の温度が９００℃超１０００℃以下であることを特徴とする〔１〕〜〔７〕のいずれかに記載の熱酸化異種複合基板の製造方法。
〔１〕
透明なハンドル基板上に厚さ５０〜５００ｎｍの単結晶シリコン膜を貼り合わせた異種複合基板に対し熱酸化処理して該単結晶シリコン膜に熱酸化膜であるゲート酸化膜を形成する熱酸化異種複合基板の製造方法であって、上記異種複合基板を熱酸化処理してゲート酸化膜を形成する場合に、６５０〜８５０℃、０．５時間以上の前段熱処理を加えた後、８５０℃を超えた温度でこの熱酸化処理を施すことを特徴とする熱酸化異種複合基板の製造方法。
〔２〕
ハンドル基板がガラス、石英、サファイアのいずれかであることを特徴とする〔１〕に記載の熱酸化異種複合基板の製造方法。
〔３〕
異種複合基板が、ハンドル基板と単結晶シリコン膜との間に埋め込み酸化膜が介在するものであることを特徴とする〔１〕又は〔２〕に記載の熱酸化異種複合基板の製造方法。
〔４〕
前記埋め込み酸化膜の厚さが２５〜５００ｎｍであることを特徴とする〔３〕に記載の熱酸化異種複合基板の製造方法。
〔５〕
前段熱処理の雰囲気が、アルゴン、窒素、酸素、水素、ヘリウム、又は不活性ガスと酸素を混合した雰囲気であることを特徴とする〔１〕〜〔４〕のいずれかに記載の熱酸化異種複合基板の製造方法。
〔６〕
ハンドル基板の熱膨張係数が４００℃以下で０．５４ｐｐｍ／Ｋ以上７．４ｐｐｍ／Ｋ以下であることを特徴とする〔１〕〜〔５〕のいずれかに記載の熱酸化異種複合基板の製造方法。
〔７〕
ハンドル基板がサファイアであり、サファイアウェーハの膨張係数が室温から４００℃で７．４ｐｐｍ／Ｋ以下であることを特徴とする〔６〕に記載の熱酸化異種複合基板の製造方法。
〔８〕
前記熱酸化処理の温度が９００℃超１０００℃以下であることを特徴とする〔１〕〜〔７〕のいずれかに記載の熱酸化異種複合基板の製造方法。
本発明によれば、熱酸化後の欠陥数を低減した熱酸化異種複合基板を得ることができる。
本発明の熱酸化異種複合基板は、ハンドル基板上に単結晶シリコン膜を有する異種複合基板に６５０〜８５０℃の中間熱処理を加えた後、８５０℃を超えた温度で熱酸化処理を施すことによって得られる。
この場合、ハンドル基板と単結晶シリコン膜との間に埋め込み酸化膜（ＢＯＸ層：Ｂｏｘ＝Ｂｕｒｉｅｄ ｏｘｉｄｅ）を介在させることもできる。
この場合、ハンドル基板と単結晶シリコン膜との間に埋め込み酸化膜（ＢＯＸ層：Ｂｏｘ＝Ｂｕｒｉｅｄ ｏｘｉｄｅ）を介在させることもできる。
本発明の対象となる複合基板のハンドル材料としては、ガラス、石英、サファイア等が主な対象である。これらの材料はシリコンとは大きく異なる膨張係数を有する。その膨張係数を下記表１に示す。
シリコンと石英を貼り合わせることでできるＳＯＱは膨張係数の差が２．０４ｐｐｍあり、ＳＯＳの場合は最小で４．４ｐｐｍ，最大で５．１ｐｐｍ存在する。サファイアは方位により膨張係数が異なるため、膨張係数差を少なくするために膨張係数の少ないサファイア基板を使用することで、本発明の効果を一層向上させることができる。具体的には、膨張係数の大きいＡ面ウェーハの使用を避け、Ｃ面（７．０ｐｐｍ）やＲ面（７．４ｐｐｍ程度）を使うことも効果的である。
従って、ハンドル基板の熱膨張係数は４００℃以下で０．５４〜７．４ｐｐｍであることが好ましく、サファイアウェーハの場合は、その膨張係数が室温から４００℃で７．４ｐｐｍ以下であることが好ましい。
また、上記ハンドル基板の厚さは５００〜８００μｍ、特に６００〜７２５μｍが好ましく、単結晶シリコン膜の厚さは５０〜５００ｎｍ、特に１００〜３５０ｎｍが好ましい。埋め込み酸化膜（ＢＯＸ酸化膜）を介在させる場合、その厚さは２５〜１５０ｎｍが好ましい。なお、ＢＯＸ酸化膜は、特開２００２−３０５２９２号公報において、ＳＯＩウェーハの埋め込み酸化膜の成膜について開示されているのと同様の方法で形成すればよい。
また、上記ハンドル基板の厚さは５００〜８００μｍ、特に６００〜７２５μｍが好ましく、単結晶シリコン膜の厚さは５０〜５００ｎｍ、特に１００〜３５０ｎｍが好ましい。埋め込み酸化膜（ＢＯＸ酸化膜）を介在させる場合、その厚さは２５〜１５０ｎｍが好ましい。なお、ＢＯＸ酸化膜は、特開２００２−３０５２９２号公報において、ＳＯＩウェーハの埋め込み酸化膜の成膜について開示されているのと同様の方法で形成すればよい。
上記異種複合基板を熱酸化処理する場合は、まず６５０〜８５０℃、好ましくは７００〜８５０℃の中間熱処理を施す。
この中間熱処理の雰囲気は、扱いやすいものであれば、特に限定を受けることはない。代表的なものとして、アルゴン、窒素、酸素、水素、ヘリウム等が挙げられる。また、アルゴンや窒素などの不活性ガスと酸化ガスを混合しても構わない。
また、中間熱処理の時間は、０．５〜６時間、特に１〜３時間であることが好ましい。短すぎると、本発明の目的が十分達成されないおそれがあり、長すぎると、コストの上昇を招くおそれがある。
この中間熱処理の雰囲気は、扱いやすいものであれば、特に限定を受けることはない。代表的なものとして、アルゴン、窒素、酸素、水素、ヘリウム等が挙げられる。また、アルゴンや窒素などの不活性ガスと酸化ガスを混合しても構わない。
また、中間熱処理の時間は、０．５〜６時間、特に１〜３時間であることが好ましい。短すぎると、本発明の目的が十分達成されないおそれがあり、長すぎると、コストの上昇を招くおそれがある。
上記中間熱処理後は熱酸化処理を施す。この熱酸化処理条件としては公知の条件を採用し得るが、熱処理温度は８５０℃を超えた温度、好ましくは９００℃を超えた温度〜１，０００℃、特に９５０〜１，０００℃であるが、所望の酸化膜厚が得られる範囲であれば特に限定されない。なお、熱処理温度を９００℃を超えた温度とする場合、中間熱処理は６５０〜９００℃、特に７００〜９００℃とすることができる。熱処理雰囲気は、ドライ酸素、水蒸気などが一般的である。
熱処理時間は、所望の酸化膜厚が得られれば特に限定はない。
熱処理時間は、所望の酸化膜厚が得られれば特に限定はない。
本発明によれば、欠陥数が顕著に減少した熱酸化異種複合基板が得られるが、複合基板の欠陥数の定量には、ＨＦ浸漬テストを適応することができる。これは、ＳＯＱやＳＯＳをＨＦ溶液に浸漬することで、欠陥を通じて内部の埋め込み酸化膜（ＢＯＸ層：Ｂｏｘ＝Ｂｕｒｉｅｄ ｏｘｉｄｅ）を侵食することにより、大きさが拡大し、光学顕微鏡などでも簡単に発見ができるようになるテストである。このテストでは、ＢＯＸ酸化膜の厚さが２５〜５００ｎｍであると検査が容易に行える。薄すぎるとＨＦが浸透せず、厚すぎるとＨＦの浸透が速すぎて検査上不利が生じるおそれがある。
以下、実施例を示し、本発明を具体的に説明するが、本発明は下記の実施例に制限されるものではない。
［実施例１］
直径１５０ｍｍ、厚さ６００μｍのサファイアウェーハ（Ｒ面）を支持基板とするＳＯＳウェーハを複数枚用意した。シリコンの厚さは２００ｎｍ、ＢＯＸ層の厚さは２００ｎｍである。このウェーハに、６００℃、６５０℃、７００℃、８００℃、８５０℃、９００℃の中間熱処理を加えた。雰囲気はアルゴンガスとし、保持時間を１時間とした。中間熱処理を施さないリファレンスのウェーハ１枚を追加し、これらのウェーハに１，０００℃でウェット酸化により、２００ｎｍの酸化膜を形成した。酸化後、これらのウェーハを１０％ＨＦ溶液に３０分間浸漬し、欠陥の数を数えたところ、図１の結果を得た。６５０℃から８５０℃までの中間熱処理を加えたものは、欠陥数が減少している。６００℃の中間熱処理を加えたものは欠陥がそれほど減少していないのは、６００℃が効果を発現させるには不十分な温度なためと思われる。また９００℃で中間処理したものは、中間処理の時点で既に欠陥が発現してしまったためと思われる。最適な温度は６５０℃から８５０℃程度と考えられる。
直径１５０ｍｍ、厚さ６００μｍのサファイアウェーハ（Ｒ面）を支持基板とするＳＯＳウェーハを複数枚用意した。シリコンの厚さは２００ｎｍ、ＢＯＸ層の厚さは２００ｎｍである。このウェーハに、６００℃、６５０℃、７００℃、８００℃、８５０℃、９００℃の中間熱処理を加えた。雰囲気はアルゴンガスとし、保持時間を１時間とした。中間熱処理を施さないリファレンスのウェーハ１枚を追加し、これらのウェーハに１，０００℃でウェット酸化により、２００ｎｍの酸化膜を形成した。酸化後、これらのウェーハを１０％ＨＦ溶液に３０分間浸漬し、欠陥の数を数えたところ、図１の結果を得た。６５０℃から８５０℃までの中間熱処理を加えたものは、欠陥数が減少している。６００℃の中間熱処理を加えたものは欠陥がそれほど減少していないのは、６００℃が効果を発現させるには不十分な温度なためと思われる。また９００℃で中間処理したものは、中間処理の時点で既に欠陥が発現してしまったためと思われる。最適な温度は６５０℃から８５０℃程度と考えられる。
［実施例２］
直径１５０ｍｍ、厚さ６２５μｍの石英ウェーハを支持基板とするＳＯＱウェーハを複数枚用意した。シリコンの厚さは２００ｎｍ、ＢＯＸ層の厚さは２００ｎｍである。このウェーハに、６００℃、６５０℃、７００℃、８００℃、８５０℃、９００℃の中間熱処理を加えた。雰囲気はアルゴンガスとし、保持時間を１時間とした。中間熱処理を施さないリファレンスのウェーハ１枚を追加し、これらのウェーハに９５０℃でウェット酸化により、２００ｎｍの酸化膜を形成した。酸化後、これらのウェーハを１０％ＨＦ溶液に３０分間浸漬し、欠陥の数を数えたところ、図２の結果を得た。６５０℃から８５０℃までの中間熱処理を加えたものは、欠陥数が減少している。６００℃の中間熱処理を加えたものは欠陥がそれほど減少していないのは、６００℃が効果を発現させるには不十分な温度なためと思われる。また９００℃で中間処理したものは、中間処理の時点で既に欠陥が発現してしまったためと思われる。最適な温度は６５０℃から８５０℃程度と考えられる。
直径１５０ｍｍ、厚さ６２５μｍの石英ウェーハを支持基板とするＳＯＱウェーハを複数枚用意した。シリコンの厚さは２００ｎｍ、ＢＯＸ層の厚さは２００ｎｍである。このウェーハに、６００℃、６５０℃、７００℃、８００℃、８５０℃、９００℃の中間熱処理を加えた。雰囲気はアルゴンガスとし、保持時間を１時間とした。中間熱処理を施さないリファレンスのウェーハ１枚を追加し、これらのウェーハに９５０℃でウェット酸化により、２００ｎｍの酸化膜を形成した。酸化後、これらのウェーハを１０％ＨＦ溶液に３０分間浸漬し、欠陥の数を数えたところ、図２の結果を得た。６５０℃から８５０℃までの中間熱処理を加えたものは、欠陥数が減少している。６００℃の中間熱処理を加えたものは欠陥がそれほど減少していないのは、６００℃が効果を発現させるには不十分な温度なためと思われる。また９００℃で中間処理したものは、中間処理の時点で既に欠陥が発現してしまったためと思われる。最適な温度は６５０℃から８５０℃程度と考えられる。
［実施例３］
直径１５０ｍｍ、厚さ６００μｍのサファイアウェーハを支持基板とするＳＯＳウェーハを複数枚用意した。この時のサファイアの方位は、Ｃ面（熱膨張係数ＣＴＥ＝７．０ｐｐｍ）、Ｒ面（熱膨張係数ＣＴＥ＝７．４ｐｐｍ）、Ａ面（熱膨張係数ＣＴＥ＝７．７ｐｐｍ）とした。シリコンの厚さは２００ｎｍ、ＢＯＸ層の厚さは２００ｎｍである。これらのウェーハに、８００℃の中間熱処理を加えた。雰囲気はアルゴンガスとし、保持時間を１時間とした。これらのウェーハに１，０００℃でウェット酸化により、２００ｎｍの酸化膜を形成した。酸化後、これらのウェーハを１０％ＨＦ溶液に３０分間浸漬し、欠陥の数を数えたところ、図３の結果を得た。Ｃ面、Ｒ面はＡ面よりも効果的に欠陥の数が減少していることが分かった。
直径１５０ｍｍ、厚さ６００μｍのサファイアウェーハを支持基板とするＳＯＳウェーハを複数枚用意した。この時のサファイアの方位は、Ｃ面（熱膨張係数ＣＴＥ＝７．０ｐｐｍ）、Ｒ面（熱膨張係数ＣＴＥ＝７．４ｐｐｍ）、Ａ面（熱膨張係数ＣＴＥ＝７．７ｐｐｍ）とした。シリコンの厚さは２００ｎｍ、ＢＯＸ層の厚さは２００ｎｍである。これらのウェーハに、８００℃の中間熱処理を加えた。雰囲気はアルゴンガスとし、保持時間を１時間とした。これらのウェーハに１，０００℃でウェット酸化により、２００ｎｍの酸化膜を形成した。酸化後、これらのウェーハを１０％ＨＦ溶液に３０分間浸漬し、欠陥の数を数えたところ、図３の結果を得た。Ｃ面、Ｒ面はＡ面よりも効果的に欠陥の数が減少していることが分かった。
本方法は石英とサファイアに特化した実施例を記載したが、石英とサファイアの中間の熱膨張係数（０．５４〜７．４ｐｐｍ）を取る材料をハンドル基板とした際にも同様に有効である。
Claims (8)
- 透明なハンドル基板上に厚さ５０〜５００ｎｍの単結晶シリコン膜を貼り合わせた異種複合基板に対し熱酸化処理して該単結晶シリコン膜に熱酸化膜であるゲート酸化膜を形成する熱酸化異種複合基板の製造方法であって、上記異種複合基板を熱酸化処理してゲート酸化膜を形成する場合に、６５０〜８５０℃、０．５時間以上の前段熱処理を加えた後、８５０℃を超えた温度でこの熱酸化処理を施すことを特徴とする熱酸化異種複合基板の製造方法。
- ハンドル基板がガラス、石英、サファイアのいずれかであることを特徴とする請求項１に記載の熱酸化異種複合基板の製造方法。
- 異種複合基板が、ハンドル基板と単結晶シリコン膜との間に埋め込み酸化膜が介在するものであることを特徴とする請求項１又は２に記載の熱酸化異種複合基板の製造方法。
- 前記埋め込み酸化膜の厚さが２５〜５００ｎｍであることを特徴とする請求項３に記載の熱酸化異種複合基板の製造方法。
- 前段熱処理の雰囲気が、アルゴン、窒素、酸素、水素、ヘリウム、又は不活性ガスと酸素を混合した雰囲気であることを特徴とする請求項１〜４のいずれか１項に記載の熱酸化異種複合基板の製造方法。
- ハンドル基板の熱膨張係数が４００℃以下で０．５４ｐｐｍ／Ｋ以上７．４ｐｐｍ／Ｋ以下であることを特徴とする請求項１〜５のいずれか１項に記載の熱酸化異種複合基板の製造方法。
- ハンドル基板がサファイアであり、サファイアウェーハの膨張係数が室温から４００℃で７．４ｐｐｍ／Ｋ以下であることを特徴とする請求項６に記載の熱酸化異種複合基板の製造方法。
- 前記熱酸化処理の温度が９００℃超１０００℃以下であることを特徴とする請求項１〜７のいずれか１項に記載の熱酸化異種複合基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012003856 | 2012-01-12 | ||
| JP2012003856 | 2012-01-12 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013553323A Division JPWO2013105634A1 (ja) | 2012-01-12 | 2013-01-11 | 熱酸化異種複合基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017098577A JP2017098577A (ja) | 2017-06-01 |
| JP6288323B2 true JP6288323B2 (ja) | 2018-03-07 |
Family
ID=48781576
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013553323A Pending JPWO2013105634A1 (ja) | 2012-01-12 | 2013-01-11 | 熱酸化異種複合基板及びその製造方法 |
| JP2017012743A Active JP6288323B2 (ja) | 2012-01-12 | 2017-01-27 | 熱酸化異種複合基板の製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013553323A Pending JPWO2013105634A1 (ja) | 2012-01-12 | 2013-01-11 | 熱酸化異種複合基板及びその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US10103021B2 (ja) |
| EP (1) | EP2804202B1 (ja) |
| JP (2) | JPWO2013105634A1 (ja) |
| KR (1) | KR102055933B1 (ja) |
| CN (1) | CN104040686B (ja) |
| SG (1) | SG11201404039UA (ja) |
| TW (1) | TWI576474B (ja) |
| WO (1) | WO2013105634A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2993686B1 (en) | 2013-05-01 | 2021-05-26 | Shin-Etsu Chemical Co., Ltd. | Method for producing hybrid substrate |
| JP6121357B2 (ja) * | 2014-03-31 | 2017-04-26 | 信越化学工業株式会社 | 酸化膜付き異種ｓｏｉ基板の欠陥検出方法 |
| JP6121356B2 (ja) * | 2014-03-31 | 2017-04-26 | 信越化学工業株式会社 | 酸化膜付き異種ｓｏｉ基板の製造方法 |
| JP7262421B2 (ja) * | 2020-05-08 | 2023-04-21 | 信越化学工業株式会社 | 圧電体複合基板およびその製造方法 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4178191A (en) * | 1978-08-10 | 1979-12-11 | Rca Corp. | Process of making a planar MOS silicon-on-insulating substrate device |
| US4509990A (en) * | 1982-11-15 | 1985-04-09 | Hughes Aircraft Company | Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates |
| JPS59159563A (ja) * | 1983-03-02 | 1984-09-10 | Toshiba Corp | 半導体装置の製造方法 |
| US5395788A (en) * | 1991-03-15 | 1995-03-07 | Shin Etsu Handotai Co., Ltd. | Method of producing semiconductor substrate |
| US6312968B1 (en) * | 1993-06-30 | 2001-11-06 | The United States Of America As Represented By The Secretary Of The Navy | Method for fabricating an electrically addressable silicon-on-sapphire light valve |
| JPH1140682A (ja) | 1997-07-18 | 1999-02-12 | Sony Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JPH11145438A (ja) | 1997-11-13 | 1999-05-28 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| FR2777115B1 (fr) * | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
| JPH11330438A (ja) | 1998-05-08 | 1999-11-30 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| US6417078B1 (en) | 2000-05-03 | 2002-07-09 | Ibis Technology Corporation | Implantation process using sub-stoichiometric, oxygen doses at different energies |
| US6797604B2 (en) | 2000-05-08 | 2004-09-28 | International Business Machines Corporation | Method for manufacturing device substrate with metal back-gate and structure formed thereby |
| JP4304879B2 (ja) | 2001-04-06 | 2009-07-29 | 信越半導体株式会社 | 水素イオンまたは希ガスイオンの注入量の決定方法 |
| US6649535B1 (en) | 2002-02-12 | 2003-11-18 | Taiwan Semiconductor Manufacturing Company | Method for ultra-thin gate oxide growth |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| FR2855909B1 (fr) * | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat |
| KR100588647B1 (ko) | 2003-12-30 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| JP2005217288A (ja) * | 2004-01-30 | 2005-08-11 | Seiko Epson Corp | 電気光学装置の製造方法 |
| KR100898649B1 (ko) * | 2004-05-28 | 2009-05-22 | 가부시키가이샤 섬코 | Ｓｏｉ기판 및 그 제조방법 |
| JP4407384B2 (ja) * | 2004-05-28 | 2010-02-03 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| JP2006032725A (ja) | 2004-07-16 | 2006-02-02 | Sumco Corp | 半導体ウェーハの酸化膜形成方法 |
| JP2006310661A (ja) | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体基板および製造方法 |
| KR100638825B1 (ko) | 2005-05-23 | 2006-10-27 | 삼성전기주식회사 | 수직구조 반도체 발광 소자 및 그 제조 방법 |
| KR100972213B1 (ko) * | 2005-12-27 | 2010-07-26 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 |
| WO2008121262A2 (en) | 2007-03-30 | 2008-10-09 | Corning Incorporated | Glass-ceramic-based semiconductor-on-insulator structures and method for making the same |
| JP2008263087A (ja) | 2007-04-12 | 2008-10-30 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| JP5289805B2 (ja) * | 2007-05-10 | 2013-09-11 | 株式会社半導体エネルギー研究所 | 半導体装置製造用基板の作製方法 |
| CN101383379A (zh) * | 2007-09-05 | 2009-03-11 | 中国科学院微电子研究所 | 多介质复合隧穿层的纳米晶浮栅存储器及其制作方法 |
| JP2009105315A (ja) * | 2007-10-25 | 2009-05-14 | Shin Etsu Chem Co Ltd | 半導体基板の製造方法 |
| US8119490B2 (en) * | 2008-02-04 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| SG183670A1 (en) * | 2009-04-22 | 2012-09-27 | Semiconductor Energy Lab | Method of manufacturing soi substrate |
| JP2010278337A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 表面欠陥密度が少ないｓｏｓ基板 |
| FR2954585B1 (fr) | 2009-12-23 | 2012-03-02 | Soitec Silicon Insulator Technologies | Procede de realisation d'une heterostructure avec minimisation de contrainte |
| JP2011138818A (ja) | 2009-12-25 | 2011-07-14 | Panasonic Corp | 半導体装置、高周波集積回路、高周波無線通信システムおよび半導体装置の製造方法 |
-
2013
- 2013-01-11 JP JP2013553323A patent/JPWO2013105634A1/ja active Pending
- 2013-01-11 US US14/366,125 patent/US10103021B2/en active Active
- 2013-01-11 WO PCT/JP2013/050387 patent/WO2013105634A1/ja active Application Filing
- 2013-01-11 SG SG11201404039UA patent/SG11201404039UA/en unknown
- 2013-01-11 CN CN201380005209.0A patent/CN104040686B/zh active Active
- 2013-01-11 TW TW102101103A patent/TWI576474B/zh active
- 2013-01-11 KR KR1020147019998A patent/KR102055933B1/ko active IP Right Grant
- 2013-01-11 EP EP13736379.2A patent/EP2804202B1/en active Active
-
2017
- 2017-01-27 JP JP2017012743A patent/JP6288323B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201341604A (zh) | 2013-10-16 |
| CN104040686A (zh) | 2014-09-10 |
| EP2804202A4 (en) | 2015-09-16 |
| WO2013105634A1 (ja) | 2013-07-18 |
| TWI576474B (zh) | 2017-04-01 |
| SG11201404039UA (en) | 2014-10-30 |
| US20140322546A1 (en) | 2014-10-30 |
| JP2017098577A (ja) | 2017-06-01 |
| CN104040686B (zh) | 2017-05-24 |
| JPWO2013105634A1 (ja) | 2015-05-11 |
| EP2804202A1 (en) | 2014-11-19 |
| US10103021B2 (en) | 2018-10-16 |
| KR102055933B1 (ko) | 2019-12-13 |
| KR20140112036A (ko) | 2014-09-22 |
| EP2804202B1 (en) | 2021-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6373354B2 (ja) | ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法 | |
| JP6288323B2 (ja) | 熱酸化異種複合基板の製造方法 | |
| US20240022229A1 (en) | Composite substrate | |
| TWI588914B (zh) | Transparent SOI wafer manufacturing method | |
| JP2008198656A (ja) | 半導体基板の製造方法 | |
| JP2006210899A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| JP2013534057A (ja) | Ｓｏｉ基板に仕上げを施す方法 | |
| JP2006210898A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
| TWI437644B (zh) | Semiconductor substrate manufacturing method | |
| TW201347100A (zh) | 製造絕緣體上矽之晶圓之方法 | |
| JP2018085536A (ja) | 多層半導体デバイス作製時の低温層転写方法 | |
| US11393772B2 (en) | Bonding method for semiconductor substrate, and bonded semiconductor substrate | |
| JP2006202989A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| TWI683371B (zh) | 用於平滑絕緣體上半導體底材表面之方法 | |
| JP2011029594A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| EP2077576A1 (en) | Process for preparing cleaned substrates suitable for epitaxial growth | |
| KR100927852B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| JP6121357B2 (ja) | 酸化膜付き異種ｓｏｉ基板の欠陥検出方法 | |
| JP5830255B2 (ja) | 半導体基板の製造方法 | |
| JP2011134852A (ja) | ＧｅＯＩ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180122 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6288323 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |