JP2013534057A - Ｓｏｉ基板に仕上げを施す方法 - Google Patents

Ｓｏｉ基板に仕上げを施す方法 Download PDF

Info

Publication number
JP2013534057A
JP2013534057A JP2013518574A JP2013518574A JP2013534057A JP 2013534057 A JP2013534057 A JP 2013534057A JP 2013518574 A JP2013518574 A JP 2013518574A JP 2013518574 A JP2013518574 A JP 2013518574A JP 2013534057 A JP2013534057 A JP 2013534057A
Authority
JP
Japan
Prior art keywords
layer
damaged
semiconductor
silicon
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013518574A
Other languages
English (en)
Inventor
ウセンコ，アレックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2013534057A publication Critical patent/JP2013534057A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

ガラス上に、仕上げられた平滑な半導体膜を残しつつ、半導体層の損傷した表面部分を除去することにより、ＳＯＩ構造体またはＳＯＧ（または他の絶縁体基板を用いた）構造体上の転写されたままの層に仕上げを施す処理が提供される。損傷した表面層を酸素プラズマで処理することで、損傷した層を酸化させて酸化物層に変換する。次に、フッ化水素酸浴等の湿式浴中で酸化物層を剥離することにより、半導体層の損傷部分を除去する。損傷した層は、ＳＯＩ構造体またはＳＯＧ構造体を製造するために用いられる薄膜転写法の結果、イオン注入によって損傷した層であり得る。

Description

優先権の主張
本願は、合衆国法典第３５巻第１１９条に基づき、２０１０年６月３０日に出願された「METHOD FOR FINISHING SILICON ON INSULATOR SUBSTRATES」という名称の米国特許仮出願シリアル番号第６１／３６０３００号による優先権を主張する。
本発明は、一般的に、ＳＯＩ（semiconductor-on-insulator）基板のための改良された仕上げ処理に関し、具体的には、薄膜転写法を用いて製造されたＳＯＩ基板上の半導体膜の損傷した表面部分を除去して、損傷のない平滑化された表面を提供するための仕上げ処理に関する。
今日まで、ＳＯＩ構造体において最も一般的に用いられている半導体材料は単結晶シリコンである。そのような構造体は、文献において「silicon-on-insulator構造体」と称されており、「ＳＯＩ」という略語が用いられている。高性能薄膜トランジスタ、太陽電池およびディスプレイにおいて、ＳＯＩ技術はますます重要になっている。ＳＯＩウェハは、絶縁材料上に設けられた０．０１〜１マイクロメートル厚の実質的に単結晶のシリコンの薄膜層からなる。本願明細書において用いられる「ＳＯＩ」は、絶縁材料上にシリコンやシリコン以外の材料の薄膜層が設けられたものも含むよう、より広く解釈されるものとする。
ＳＯＩ構造体を得るための様々な方法として、格子整合基板上にシリコンをエピタキシャル成長させることが挙げられる。別の処理としては、単結晶シリコンウェハを、ＳｉＯ２酸化物層を成長させた別のシリコンウェハに接合し、次に、上部のウェハを、数マイクロメートル以上の厚さを有する単結晶シリコンの層まで研磨またはエッチングすることが挙げられる。更に別の方法として、シリコンドナーウェハに気体イオンを注入することにより、ドナーウェハに、支持ウェハに転写および接合される薄いシリコン層を分離（剥離）するための弱化した層を生じさせる、「薄膜転写（thin film transfer）」法が挙げられる。この支持ウェハは、別のシリコンウェハや板ガラス等であり得る。後者の気体イオン注入を含む薄膜転写法は、現在のところ、絶縁性支持基板上に薄膜を生成する前者の方法よりも有利であると見なされている。
特許文献１には、「スマートカット（Smart Cut）」と称される、ＳＯＩ基板を製造するための薄膜転写および熱接合処理が開示されている。水素イオン注入法による薄膜の剥離および転写は、一般的に、以下の工程で構成される。単結晶シリコンウェハ（ドナーウェハ）上に熱酸化物膜を成長させる。この熱酸化物膜は、得られるＳＯＩ構造体における絶縁体／支持ウェハと単結晶膜層との間の埋め込み絶縁体またはバリア層となる。次に、ドナーウェハに水素イオンが注入され、表面下のひびを生じさせる。水素イオンと共にヘリウムイオンが同時注入されてもよい。注入エネルギーは、ひびが生じる深さを決定し、注入量は、その深さにおけるひびの密度を決定する。次に、ドナーウェハを別のシリコン支持ウェハ（絶縁性の支持体、受容若しくは支持基板若しくはウェハ）と室温で接触させて「仮接合」し、ドナーウェハと支持ウェハとの間に仮の接合を生じさせる。次に、仮接合されたウェハを約６００℃で熱処理することによって表面下のひびを成長させて、シリコンの薄層または薄膜をドナーウェハから分離させる。次に、このアセンブリを１０００℃を超える温度まで加熱して、シリコンを支持ウェハに完全に接合させる。この薄膜転写法により、シリコン支持ウェハにシリコン薄膜が接合され、シリコン膜と支持ウェハとの間に酸化物絶縁体またはバリア層を有するＳＯＩ構造体が形成される。
特許文献２に記載されているように、より最近では、薄膜転写技術は、支持基板が別のシリコンウェハではなく、ガラスまたはガラスセラミックの板であるＳＯＩ構造体に適用されている。この種の構造体は、更に「ＳｉＯＧ（silicon-on-glass）」と称されるが、ＳＯＧ構造体を構成するためにシリコン以外の半導体材料が用いられてもよい。ガラスは、シリコンよりも安い支持基板を提供する。また、ガラスの透明な性質により、ＳＯＩの用途を、透明基板の利益を享受するディスプレイ、画像検出器、熱電デバイス、光起電力デバイス、太陽電池、光子デバイス等の領域にまで広げることが可能である。
半導体材料（例えば、シリコン）の薄膜層は、非晶質、多結晶または単結晶タイプであり得る。非晶質および多結晶タイプのデバイスは、単結晶タイプのデバイスよりも安価であるが、それらの電気的性能特性も単結晶タイプのデバイスより低い。非晶質または多結晶の層を有するＳＯＩ構造体を製造するための製造プロセスは比較的成熟しており、それらを用いた最終製品の性能は、半導体材料の特性によって制限される。低品質の半導体である非晶質および多結晶の半導体材料とは対照的に、単結晶の半導体材料（例えばシリコン等）は、比較的高い品質を有すると見なされている。従って、そのようなより高品質の単結晶半導体材料を用いることで、より高品質で高性能のデバイスの製造が可能になる。
ＳＯＩおよびＳＯＧ基板を製造するための薄膜転写製造法では、半導体膜または半導体層が半導体ドナーウェハから剥離され、シリコンウェハや板ガラス等の絶縁性支持基板に接合される。剥離された、即ち「転写されたままの」半導体膜の表面は、完全に平滑ではない。転写されたままの膜の表面粗さは、一般的に、約１０ｎｍである。更に、転写されたままの膜の上部、例えば、数十ナノメートルの深さまでの部分は、大きな程度の結晶構造の損傷を有する。この損傷は、膜転写処理を可能にするために必要な高いイオン注入量と加熱による剥離との結果である。注入中、このイオン種（例えば、水素イオン、または水素イオンおよびヘリウムイオン）は、加速されて半導体結晶格子の中に入る。イオンは、結晶格子を通って移動する間に、半導体原子を格子内におけるそれらの通常の位置から変位させる。このように変位された半導体原子は、適切に秩序づけられた格子中の乱れまたは損傷であり、即ち、単結晶媒体全体における欠陥または損傷である。注入されたイオンは、最終的に運動エネルギーを失い、格子中で止まる。これらのイオンは半導体原子ではなく、適切な格子位置に配置されていないので、これらのイオンも結晶格子中の欠陥である。従って、イオン注入後、ドナーシリコン基板は、或る深さの範囲内およびその付近に、水素で汚染され変位された半導体原子損傷結晶領域を有する。シリコン剥離層の剥離後、この汚染され損傷した領域の一部は、転写されたままの半導体膜または半導体層上に残る。その結果、転写されたままの半導体膜の表面は、過度の表面粗さおよび結晶損傷を示す。表面粗さおよび結晶損傷は、転写されたままの層上または層内に形成される電気的デバイスの製造および性能に悪影響を及ぼす。従って、転写されたままの半導体層または半導体膜の表面の粗い損傷した部分を除去して、表面を平滑化しなければならない。
幾つかの表面除去法および平滑化法が知られている。特許文献３には、損傷したシリコンの化学機械研磨（ＣＭＰ）除去が記載されている。このＣＭＰ研磨処理は、研磨スラリーの流れの存在下で、制御された圧力および温度下で、薄い平坦な半導体材料のウェハを研磨面に当てて保持して回転させることを含む。しかし、比較的厚い基板上に転写された比較的薄い半導体膜を研磨する場合には、研磨作用により、転写された膜の厚さの均一性が劣化する。ガラス表面のばらつきはマイクロメートル台であり、一方、平滑化されるべき膜の厚さは１マイクロメートルに満たない。ガラス表面のばらつきのサイズが、薄膜の厚さに対して比較的大きいことにより、一般的な機械的研磨処理では、転写された膜の一部の領域が研磨によって完全に除去され、膜の一部の領域に穴が形成されることがあり、一方、膜の他の領域は全く研磨されないことがある。ＳｉＯＧを平滑化するための修正されたＣＭＰ法は、ガラス上の高い地点および低い地点にわたって膜を均一に薄くするために、例えば、特許文献４に記載されているような、コンピューター制御された小さい研磨ヘッドを用いる。この方法はスループットが低く、大量生産が可能でないため、有利ではない。
機械的研磨処理に伴うもう一つの問題は、矩形のＳＯＩ構造体（例えば、鋭い角部を有するもの）を研磨した場合に特に悪い結果を示すことである。実際に、ＳＯＩ構造体の角部においては、中央部と比べて、上述の表面の不均一性が増大する。更に、（例えば、光起電力用途の）大型のＳＯＩ構造体について考えた場合、得られる矩形のＳＯＩ構造体は、一般的な研磨装置（通常、３００ｍｍの標準的なウェハサイズに合わせて設計されている）には大き過ぎる。ＳＯＩ構造体の商業的応用のためには、コストも重要な検討事項である。しかし、研磨処理は時間的および金銭的にコストがかかる。大型のＳＯＩ構造体のサイズに対応するために従来のものではない研磨装置が必要な場合には、コスト問題も大きく悪化し得る。
シリコン膜の損傷部分の除去は、ウェットまたはドライエッチングによって行うことも可能である。シリコンのウェットエッチングにはＫＯＨを用いることができる。シリコンのドライエッチングには、ＣＦ４プラズマ中での処理を用いることができる。しかし、たとえこれらのエッチング技術が損傷したシリコンの除去を提供できても、これらのエッチング技術は一般的に形状に沿った除去（例えば、表面上の高い地点からも低い地点からも同じ厚さの材料が除去される）を提供するので、エッチングされたシリコン膜の表面は粗いままであり、平滑化効果は達成されない。
シリコンの等方性エッチングは、損傷した材料の除去および表面の平滑化の両方を提供する。シリコンの等方性エッチングは、例えば、所謂ＨＮＡ溶液（フッ化水素酸、硝酸および酢酸の混合液）中で行うことができる。しかし、ＨＮＡは非常に危険で毒性があるので、大規模製造にはあまり適さない。また、ＨＮＡ中でのシリコンエッチングの副生成物として窒素酸化物（笑気ガス）が発生する。窒素酸化物は非常に攻撃的で毒性があり、大規模製造にはあまり適さない。
また、ＳＯＩ技術においては、転写されたままのシリコン膜よりも遥かに薄い、非常に薄いシリコン膜を上部に有するＳＯＩウェハを得るために、熱酸化／剥離サイクルが用いられている。熱酸化は、９００℃以上の温度を要する処理である。ほとんどのガラスが耐えられる温度は高々約６００℃までなので、この熱酸化をＳｉＯＧに用いることはできない。
ＳＯＩ基板の製造プロセスにおける、接合、剥離、アニールおよび／または研磨等の更なる工程により、注入に起因する結晶損傷が部分的または全体的に除去され得る。接合および剥離工程は、通常は高温で行われ、拡散作用により、残留している水素イオンが格子の外に追い出される。注入に起因する損傷を加熱（例えば、アニール）によって完全に直すには、結晶を結晶半導体材料の融解温度に近づく温度まで加熱しなければならない。シリコンについては、融解温度は１４１２℃であり、注入後の結晶損傷をほぼ完全に直すには、約１１００℃までの加熱が必要である。ほとんどのガラスは約６００℃までの高温しか耐えられないので、ＳｉＯＧデバイスの製造プロセスにおいては、約６００℃を超える温度でのアニールは行えない。
特許文献５には、エキシマレーザアニールを用いた、剥離された半導体層の溶融および再結晶化が記載されている。エキシマレーザビームは、ガラス基板をより冷たい温度に維持しつつ、半導体層の上部を溶融させる。この方法では、単結晶材料の溶融した部分の固化が速過ぎるので、アニールされ半導体材料内部の電気的特性が悪くなる。通常のチョクラルスキー法のシリコン成長では、成長速度は１ミリメートル／分前後である。一方、エキシマレーザによって溶融され再結晶化されるシリコンの再成長速度は約１０Ｅ１４倍速い。チョクラルスキー法の比較的遅い成長速度は、ほぼ理想的な結晶格子の成長を可能にする。より速い成長速度では、個々のシリコン原子が適切な位置に拡散するのに十分な時間がない。従って、多くのシリコン原子が不規則な位置に固定され、これは、それらのシリコン原子が、新たに形成された格子中の構造的欠陥であることを意味する。
特許文献６では、ＳｉＯＧ構造体の損傷した単結晶シリコン層に、単結晶シリコン材料の上部の損傷部を非晶質化するには十分であるが単結晶シリコン層全体を非晶質化するには十分ではない量およびエネルギーでシリコンが注入される。次に、この予備注入された基板は、約５５０℃〜６５０℃の範囲内の温度でアニールされ、非晶質層が単結晶層に変換される。シリコン層のより低い位置の非晶質化されていない部分は、単結晶材料の固相エピタキシャル再成長のためのシードとなる。この方法では、シリコン膜の損傷部における構造的欠陥の量は低減されるが、表面粗さはさほど改善されない。従って、この方法では、膜の仕上げに必要な２つの作用のうちの１つしか達成されない。
ポリシリコンのアニールについては、ポリシリコンは非常に高レベルの構造的欠陥を有する結晶と近似できるので、エキシマレーザ技術が有効である。しかし、単結晶半導体層の剥離によって得られるＳＯＩにおいては、半導体材料の初期欠陥数がポリシリコンほど高くない。エキシマレーザアニール技術は半導体材料の初期欠陥の一部または全部を直し得るが、アニール前とほぼ同じ或いはより高い濃度の新たな欠陥を生じる。従って、エキシマレーザアニール技術では、剥離された半導体層の電気的特性のわずかな改善しか得られない。
レーザアニールに伴う更なる問題は、溶融したシリコン等の半導体材料の密度が、結晶シリコンよりもかなり高いことである（それぞれ２．３３ｇ／ｃｍ３および２．５７ｇ／ｃｍ３）。エキシマレーザによる走査後、溶融したシリコンが固化すると、それぞれの密度の差により、再溶融したシリコンの厚さの特徴的な周期的変動が生じる。従って、エキシマレーザでアニールされた膜は本質的に平滑でなく、これは短所である。
米国特許第５，３７４，５６４号明細書 米国特許第７，１７６，５２８号明細書 米国特許第３，８４１，０３１号明細書 米国特許第７，３１２，１５４号明細書 国際公開第２００７／１４２９１１号パンフレット 米国特許出願第１２／３９１，３４０号明細書
上記の理由から、半導体格子構造体に対する損傷を除去または別様で補正するための上述の技術および処理のどれも、ＳＯＧ構造体の製造に関しては満足なものではない。従って、当該技術分野においては、（１）イオン注入の際に生じた、転写されたままの半導体層の表面の損傷部分を除去するため、および（２）転写されたままの半導体層の表面を平滑化（即ち仕上げ）するために、ＳＯＩ構造体、特にＳＯＧ構造体に仕上げを施すための、改良され且つ経済的な処理が必要である。
本願明細書において開示される１以上の特徴は、薄膜転写法または他の層形成法を用いて得られた剥離された半導体層のイオン注入によって損傷した表面部分または層の除去を含む。損傷した層は、半導体層を支持するガラス基板を劣化または別様で損傷させないよう除去される。本願明細書において開示される１以上の実施形態によれば、ＳＯＧ構造体を形成する方法は、転写されたままの半導体膜に酸素プラズマ処理を施すことで、剥離された半導体層のイオン注入によって損傷した層、領域または部分を酸化させ、次に、酸化した層を、フッ化水素酸溶液等を用いた湿式浴中で剥離することにより、転写されたままの剥離された半導体層の損傷部分を除去することを含む。
本願の一実施形態によれば、ＳＯＧ構造体を形成する方法は、半導体ドナーウェハの注入面にイオン注入処理を施して該半導体ドナーウェハの剥離層を生成する工程と、剥離層の注入面をガラス基板またはガラスセラミック基板に接合する工程と、半導体ドナーウェハから剥離層を分離することによって、剥離層上の、粗い、イオン注入によって損傷した表面層を露出する工程と、粗い損傷した表面層に酸素プラズマ処理を施すことで損傷した表面層を酸化させて、損傷した層を酸化物層に変換する工程と、酸化物層を剥離することにより、損傷した層を除去し、ガラス基板またはガラスセラミック基板に接合された剥離層上に平滑化された仕上がり面を残す工程とを含み得る。
剥離層は、１回の酸化／剥離工程または複数回の酸化／剥離工程若しくはサイクルにおいて、実質的に所望の最終的な厚さまたは仕上がり厚さまで剥離層を薄くするのに十分な深さまで、酸化および剥離され得る。
剥離層は、１回の酸化／剥離工程で、損傷した層全体を除去するのに十分な深さまで、酸化および剥離され得る。或いは、損傷した層を少しずつ除去するために、複数回の酸化／剥離工程若しくはサイクルが用いられてもよい。
酸素プラズマ処理のパラメータは、少なくとも１つの劈開面に最も近い剥離層の上部を酸化させるのに十分であり且つ少なくとも１つの劈開面より遠い半導体材料の下部を酸化させない範囲内である。
酸素プラズマ処理は、１ＭＨｚ以下の周波数、１ＭＨｚ〜１ｋＨｚの周波数、または約３０ｋＨｚ以下の周波数で発生されたプラズマ中で行われ得る。
半導体ドナーウェハは、シリコン（Ｓｉ）、ゲルマニウム添加シリコン（ＳｉＧｅ）、炭化ケイ素（ＳｉＣ）、ゲルマニウム（Ｇｅ）、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、ＧａＰまたはＩｎＰで形成され得る。
本願の他の実施形態によれば、ＳＯＧ構造体を形成する方法であって、半導体ドナーウェハの注入面にイオン注入処理を施して該半導体ドナーウェハの剥離層を生成する工程と、剥離層の注入面をガラス基板に接合する工程と、半導体ドナーウェハから剥離層を分離することによって、剥離層の表面のイオン注入によって損傷した層を露出する工程とを備え、露出した損傷した層に酸素プラズマ処理を施すことで露出した損傷した層を酸化させて、露出した損傷した層の少なくとも一部を酸化物層に変換する工程と、酸化物層を剥離することにより、損傷した層の少なくとも一部を除去する工程とを備えることを特長とする方法が提供される。
酸素プラズマ処理のパラメータは、露出した損傷した層の少なくとも一部を酸化させるのに十分であり、且つ、半導体剥離層の損傷のない下部の少なくとも一部を酸化されないままにする範囲内のパラメータ、露出した損傷した層を、少なくとも損傷した層の深さと等しいかまたはそれよりも僅かに大きい深さまで酸化させるのに十分な範囲内のパラメータ、または露出した損傷した層を約１０ｎｍ〜約２０ｎｍの範囲内の深さませ酸化させるよう選択されたパラメータの１つであり得る。
プラズマ処理は、１ＭＨｚ以下の周波数、１ＭＨｚ〜１ｋＨｚの周波数、約３０ｋＨｚ以下の周波数、約１３.５６ＭＨｚの周波数、または約３０ｋＨｚの周波数の１つで発生されたプラズマ中で行われ得る。
プラズマ処理は、約１ワット／ｃｍ２〜約５０ワット／ｃｍ２の範囲内のパワー、約０．３ｍＴｏｒｒ（約０．０４Ｐａ）〜約３００ｍＴｏｒｒ（約４０Ｐａ）の範囲内の圧力、および約０．５分〜約５０分の範囲内の時間の少なくとも１つを用いて直流プラズマ（ゼロ周波数）中で行われ得る。
半導体ドナーウェハは、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）、ゲルマニウム添加シリコン（ＳｉＧｅ）、炭化ケイ素（ＳｉＣ）、ゲルマニウム（Ｇｅ）、ヒ化ガリウム（ＧａＡｓ）、ＧａＰおよびＩｎＰからなる群から選択される材料で形成され得る。
酸素プラズマ処理を施すことで酸化させる工程および剥離する工程の後に、損傷した層の一部が剥離層上に残ってもよく、本処理は、損傷した層の残りの部分に酸素プラズマ処理を施すことで該損傷した層の残りの部分を酸化させて、露出した損傷した層の残りの部分の少なくとも一部を酸化物層に変換する工程と、酸化物層を剥離することにより、損傷した層の残りの部分の少なくとも一部を除去する工程とを更に含み得る。損傷した層の残りの部分を酸化させる際の酸素プラズマ処理のパラメータは、損傷した層の残りの部分を、少なくとも該損傷した層の該残りの部分の深さと等しいかまたはそれよりも僅かに大きい深さまで酸化させるのに十分な範囲内であり得る。
本願の他の実施形態によれば、損傷した層とドナーウェハの接合面との間の剥離層を画成する弱化した損傷した層を有するドナー半導体構造体を設ける工程と、ドナー半導体構造体の接合面を絶縁性支持基板に接合する工程と、支持基板に接合された剥離層を、損傷した層に沿って、ドナー半導体構造体から分離することにより、分離された剥離層上の損傷した表面を露出する工程であって、該損傷した表面は、該損傷した表面の下の第１の深さまでの損傷を含む工程と、少なくとも１つの損傷した表面に酸素プラズマ処理を施すことで損傷した表面を少なくとも半導体材料の第２の深さまで酸化させる工程と、酸化物層を除去することにより、半導体層から損傷した層を除去する工程とを含む方法が提供される。絶縁性支持基板はガラス基板またはガラスセラミック基板である。
他の態様、特徴、長所等は、添付の図面と併せて本願明細書の説明を読めば、当業者には自明である。
添付の図面は更なる理解を提供するために含まれるものであり、本願明細書に組み込まれ、その一部を構成する。図面は１以上の実施形態を示しており、記載と共に、様々な実施形態の原理および作用を説明するものである。
従来の薄膜転写法を用いて製造されたＳＯＧ基板の模式的な側面図 従来の薄膜転写法において、イオンが注入されている半導体ドナーウェハの模式的な側面図 従来の薄膜転写法において、ガラス支持基板に接合されている注入済み半導体ドナーウェハの模式的な側面図 従来の薄膜転写法において、ガラス基板に接合された半導体剥離層から分離された半導体ドナーウェハの残りの部分の模式的な側面図 従来の薄膜転写法を用いて製造されたＳＯＧ基板の模式的な側面図 本願明細書に記載される一実施形態による酸素プラズマ酸化／変換処理を受けているＳＯＧ基板の表面の模式的な側面図 本願明細書に記載されるように製造された、仕上がったＳＯＧ基板の模式的な側面図 酸素プラズマ処理の時間の関数としての、剥離層における変換された酸化層の厚さを示すグラフ 酸素プラズマ処理の圧力の関数としての、剥離層における変換された酸化層の厚さを示すグラフ 酸素プラズマ処理のパワーの関数としての、剥離層における変換された酸化層の厚さを示すグラフ 本願の一実施形態による処理における酸化成長キネティクスを示すグラフ 本願の一実施形態による処理の前後の様々な試験サンプルの転写されたままの表面の平均表面粗さを対照サンプルと比較して示すグラフ 本願の一実施形態による処理の前後の様々な試験サンプルの転写されたままの表面の最高最低差の(peak-to-valley)表面粗さを示すグラフ
本願明細書において開示される特徴、態様および実施形態は、ＳｉＯＧ（silicon-on-glass）構造体およびＳｉＯＧ構造体の製造に関して論じられ得るが、本開示は必ずしもＳｉＯＧ構造体に限定されないことが当業者には理解されよう。実際に、本願明細書において開示される保護可能な最も広い特徴および態様は、ガラス支持基板またはガラスセラミック支持基板上に半導体材料の薄膜を転写および接合してＳＯＧ（semiconductor-on-glass）構造体を製造するために薄膜転写または他の技術が用いられる任意のプロセスに適用可能である。しかし、プレゼンテーションを容易にするために、本願明細書の開示は、主にＳｉＯＧ構造体の製造に関してなされる。本願明細書において具体的にＳｉＯＧ構造体を参照するのは、開示される実施形態の説明を容易にするためであり、特許請求の範囲をＳｉＯＧ基板に限定することは意図せず、そのように解釈されるべきではない。ＳｉＯＧ基板の製造について記載されるプロセスは、他のＳＯＧ基板や、絶縁体基板がシリコンウェハ等の別の半導体基板であるＳＯＩ（semiconductor-on-insulator）基板の製造にも等しく適用可能である。本願明細書において用いられるＳＯＩ、ＳｉＯＧおよびＳＯＧの略称は、ＳＯＧ構造体だけでなく、単結晶シリコン・オン・シリコン（ＳＯＩ）構造体を含むがそれに限定されないＳＯＩ構造体一般を指すものと見なされるべきである。
図面を参照すると（図面中、同一参照番号は同一要素を示す）、図１には、本願明細書において開示される１以上の実施形態によるＳＯＧ構造体１００が模式的に示されている。ＳＯＧ構造体１００は、ガラス基板１０２と、半導体層１０４とを含み得る。ＳＯＧ構造体１００は、例えば、有機発光ダイオード（ＯＬＥＤ）ディスプレイや液晶ディスプレイ（ＬＣＤ）を含むディスプレイ用途の薄膜トランジスタ（ＴＦＴ）、集積回路、光起電力デバイス、太陽電池、熱電デバイス等の製造に関連する適切な用途を有する。
層１０４の半導体材料は、実質的に単結晶の材料の形態であり得る。この「実質的に」という用語は、半導体材料は通常、本質的にまたは故意に加えられた少なくとも幾分の格子欠陥等の内部欠陥または表面欠陥を含むという事実を考慮して、層１０４を説明するために用いられるものである。この「実質的に」という用語は、特定のドーパントが、半導体材料の結晶構造を変形させ得るまたは別様で影響し得るという事実も反映している。
議論の目的で、ここでは、半導体層１０４はシリコンで構成されるものとする。しかし、半導体材料はシリコン系半導体または他の任意のタイプの半導体（例えばＩＩＩ−Ｖ族、ＩＩ−ＩＶ族、ＩＩ−ＩＶ−Ｖ族等の半導体）であってもよいことを理解されたい。
一例として、ＳｉＯＧ構造体または基板を製造するためのドナーウェハまたは基板１２０として用いるために、通常の丸い３００ｍｍの最高級シリコンウェハが選択され得る。ドナーウェハは、＜００１＞の結晶配向と８〜１２オーム／ｃｍの抵抗率とを有し、Ｃｚ法で成長された、ｐ型のボロンドープウェハであり得る。結晶起源粒子（ＣＯＰ）は膜転写処理を妨げ得る、またはトランジスタの動作を乱し得るので、ＣＯＰの無いウェハが選択され得る。或いは、ＭＥＭＣ製の標準的な３００ｍｍサイズの、ボロン濃度が１０Ｅ１５ｃｍ−３〜１０Ｅ１６ｃｍ−３である低ドープｐ型ウェハである、Ｏｐｔｉａタイプ（Perfect Silicon（商標）＋Magic Denuded Zone（商標））が用いられ得る。ウェハへのドーピングのタイプおよびレベルは、ＳｉＯＧ基板上に作られる最終的なトランジスタにおいて望ましい閾値電圧が得られるよう選択され得る。経済的なＳｉＯＧの大量生産を可能にするので、入手可能な最大ウェハサイズである３００ｍｍが選択され得る。最初の丸いウェハから、１８０×２３０ｍｍの矩形のドナーウェハまたはドナータイルが切り出され得る。ドナータイルのエッジは、エッジの形状を整えてＳＥＭＩ標準エッジ形状と同様の丸いまたは面取りされた形状を得るために、研磨ツール、レーザ、または他の公知の技術を用いて処理され得る。他の必要な加工工程（例えば、角の面取りまたは丸み付け、および表面研磨等）も行われ得る。そのようなドナーウェハ基板またはタイルは、本願の更なる実施形態による矩形のＳＯＧ構造体を製造するためにも用いられ得る。或いは、ドナーウェハを丸いウェハのままにして、丸い半導体膜／剥離層を正方形の若しくは丸いガラス若しくはガラスセラミック基板に転写するために用いてもよい。
（本願の原出願と）同時に出願された同時係属の「Silicon On Glass Substrate With Stiffening Layer and Process of Making the Same」という名称の米国特許出願シリアル番号第１２／８２７，５８２号明細書に記載されているように、ドナーウェハの接合面には、必要に応じて補剛膜をコーティングしてもよい。
ガラス基板１０２は、ガラス、ガラスセラミック、酸化物ガラスまたは酸化物ガラスセラミックで構成され得る。これは必要ではないが、本願明細書に記載される実施形態は、約１，０００℃未満の歪み点を示す酸化物ガラスまたはガラスセラミックを含み得る。ガラス製造技術の分野の慣行であるように、歪み点は、ガラスまたはガラスセラミックが１０１４．６ポワズ（１０１３．６Ｐａ・ｓ）の粘土を有する温度である。酸化物ガラスと酸化物ガラスセラミックとのどちらかといえば、ガラスの方が、製造が簡単であり、従って、より広く入手可能で、より安価であるという長所を有し得る。一例として、ガラス基板は、コーニング社（Corning Incorporated）ガラス組成番号１７３７で作られた第２世代サイズの基板、コーニング社Ｅａｇｌｅ２０００（商標）ガラス、またはコーニング社ＥａｇｌｅＸＧ（商標）ガラス等の、アルカリ土類イオンを含有するガラスで構成され得る。これらのコーニング社のフュージョン法によって形成されたガラスは、例えば、液晶ディスプレイの製造に特に用途を有する。更に、これらのガラスの低い表面粗さ（これは、ガラス上に液晶ディスプレイのバックプレーンを製造するのに必要である）も、本願明細書に記載される効果的な接合のために有利である。また、Ｅａｇｌｅガラスは、シリコン剥離／デバイス層に悪影響を与え得る重金属や他の不純物（ヒ素、アンチモン、バリウム等）を含まない。ポリシリコン薄膜トランジスタを有するフラットパネルディスプレイを製造するために設計された、コーニング社（登録商標）のＥａｇｌｅガラスは、シリコンの熱膨張係数（ＣＴＥ）と実質的に一致する注意深く調節されたＣＴＥを有する（例えば、Ｅａｇｌｅガラスは４００℃において３．１８×１０−６Ｃ−１のＣＴＥを有し、シリコンは４００℃において３．２５３８×１０−６のＣＴＥを有する。また、Ｅａｇｌｅガラスは、６６６℃という比較的高い歪み点を有し、これは、剥離をトリガーするのに必要な温度（一般的に５００℃前後）よりも高い。これらの二つの特徴、例えば、剥離温度を耐える能力およびシリコンと一致したＣＴＥにより、コーニング社のＥａｇｌｅガラスは、シリコン層の転写および接合のための基板として良好な選択肢である。
ガラス基板１０２は、約０．１ｍｍ〜約１０ｍｍの範囲内（例えば、約０．５ｍｍ〜約３ｍｍの範囲内）の厚さを有し得る。一般的に、ガラス基板１０２は、接合処理工程およびそれに続いてＳｉＯＧ構造体１００に対して行われる処理を通して半導体層１０４を支持するのに十分な厚さを有するべきである。ガラス基板１０２の厚さに対する理論的な上限は無いが、ガラス基板１０２の厚さが厚いほど、ＳＯＧ構造体１００の形成における処理工程の少なくとも一部を達成するのが困難になるので、支持機能に必要な厚さまたは最終的なＳＯＧ構造体１００に所望される厚さを超える厚さは有利でない。
ガラス基板は矩形の形状であり得、ガラスの接合面上に配列される複数のドナーウェハを保持するのに十分な大きさを有し得る。この場合には、単一の板ガラスの表面に配列された複数のドナーウェハを含む少なくとも１つのドナーウェハ−ガラスアセンブリが、膜転写用の炉／ボンダー内に配置され得る。ドナーウェハは、丸い半導体ドナーウェハであってもよく、または、矩形の半導体ドナーウェハ／タイルであってもよい。得られるＳＯＧ製品は、単一の板ガラスに複数の丸いまたは矩形のシリコン膜が接合されたものとなる。
次に、図２〜図７を参照すると、本発明の１以上の態様による、図１のＳＯＧ構造体１００を製造するプロセスの実行中に形成され得る、構造体の中間体が模式的に示されている。
まず図２を参照すると、半導体ドナーウェハ１２０の注入面１２１を、ガラス基板またはガラスセラミック基板１０２への接合に適した比較的平坦で均一な注入面１２１とするために、注入面１２１が研磨、洗浄等によって整えられる。接合の準備においては、ドナーウェハ１２０の接合面１２１は、まず、塵埃および汚染物質を除去するために洗浄され、活性化される。ドナーウェハの洗浄は、ドナーウェハをＲＣＡ溶液中で処理して乾燥させることによって達成され得る。活性化とは、ドナーウェハの表面に吸着したヒドロキシ基と更に吸着した水分子とを形成することであり、これは接合面にプラズマ処理を施すことによって達成され得る。議論の目的で、半導体ドナーウェハ１２０は実質的に単結晶のＳｉウェハであり得るが、上述したように、他の任意の適切な半導体導電材料が用いられてよい。
支持基板として用いられる板ガラス１０２または他の材料の基板も、接合の準備において、塵埃および汚染物質を除去するために洗浄され、活性化される。ドナーウェハ１２０の接合面１２１へのガラス１０２の接合を強化するために、ガラスを洗浄し、ガラスの表面を親水性にし、ガラスの表面をヒドロキシ基で終端させる（即ち、ガラスの表面を活性化する）ために、湿式アンモニア処理が用いられ得る。次に、板ガラスは脱イオン水中ですすがれ、乾燥され得る。ドナーウェハおよびガラス（または他の材料の）支持基板のための適切な洗浄液および活性化液の処方の仕方、並びにそれらの手順は、当業者には理解されよう。
注入面１２１に１以上のイオン注入処理を施して、半導体ドナーウェハ１２０の注入面１２１の下に弱化した領域または層１２３を生じることにより、ドナーウェハ１２０に剥離層１２２が生成される。本発明の実施形態は、剥離層１２２を形成するどの特定の方法にも限定されないが、シリコンドナーウェハ１２０内に損傷／弱化したゾーンまたは層１２３を形成するために、水素イオン（例えばＨ＋および／またはＨ２＋イオン）が（図２の矢印で示されるように）ドナーウェハ１２０の接合面１２１の所望の深さまで注入され得る。弱化した層１２３を形成するために、ドナーウェハの接合面１２１へのヘリウムイオンおよび水素イオンの同時注入を用いてもよい。これにより、ドナーウェハ１２０の弱化した層１２３と接合面１２１との間に剥離層１２２が画成される。当該技術分野においてよく理解されているように、イオン注入のエネルギーおよび密度は、剥離層１２２の所望の厚さを達成するよう（例えば約３００〜５００ｎｍであるが、任意の合理的な厚さが達成され得る）、且つ、ドナーウェハの接合面上に存在しうる任意の更なる層（例えば酸化物バリアまたはＳｉ３Ｎ４補剛層）に対応するよう調節され得る。転写膜の所望の厚さ（例えば注入の深さ）に適した注入エネルギーは、ＳＲＩＭシミュレーションツールを用いて算出できる。例えば、６０ｋｅＶのエネルギーで１００ｎｍのＳｉ３Ｎ４バリア層を介してドナーウェハ１２０に注入されたＨ２＋イオンは、Ｓｉ３Ｎ４バリア層を含む剥離層１２２を形成する。
注入されたイオン種の性質に関わらず、剥離層１２２に対する注入の効果は、結晶格子内の原子をそれらの通常の位置から変位させることである。格子内の原子にイオンが当たると、原子はその位置から押し出され、一次欠陥、即ち空孔および格子間原子（これはフレンケル対と称される）が生じる。注入が室温付近で行われた場合には、一次欠陥の成分が移動し、多くのタイプの二次欠陥（空孔クラスタ等）を生じる。空孔クラスタは９００℃を超える温度でアニールされ得るが、上述のように、注入に起因する損傷をアニールで完全に直すには、剥離層１２２を半導体材料の融解温度に近づく温度まで加熱しなければならず、それによって（後で製造プロセスに投入される）ガラス基板１０２が反ったり、更には溶融したりする。アニールを、例えば６００℃等のより低い温度で行った場合には、剥離層１２２は依然として、上述の空孔クラスタや他の不純物−空孔クラスタ等の欠陥を含んだままである。これらのタイプの欠陥の大半は電気的に活性であり、半導体格子内の主要なキャリアに対するトラップとして作用する。従って、注入後の欠陥が存在すると、剥離層１２２中の自由キャリアの濃度が低くなる。欠陥がある半導体材料の電気的抵抗率も、欠陥がない半導体材料と比較して悪化する。注入に起因する欠陥を除去するための処理については後述する。
次に図３を参照すると、剥離層１２２の接合面１２１（その上にバリア層１４２がある）は、次に、ガラス支持基板１０２に仮接合される。ガラスおよびドナーウェハの仮接合は、特に矩形のドナーウェハまたはタイルの場合には、まず、ガラスおよびドナーウェハを一方のエッジにおいて接触させることにより、該一方のエッジにおいて接合波を生じさせ、その接合波をドナーウェハおよび支持基板をわたって伝搬させることで、空隙の無い仮接合を確立することにより達成されてもよい。或いは、仮接合は、ガラス基板とドナータイルまたはウェハとを所望の点において合わせ、それらが接触している所望の点に圧力を加えて接合波を生じさせることによって行ってもよい。接合波は、約１０〜２０秒のうちに接触面全体をわたって進む。従って、得られる構造体の中間体は、半導体ドナーウェハ１２０の剥離層１２２、ドナーウェハ１２０の残りの部分１２４、およびガラス支持基板１０２を含むスタックである。
次に、電解処理（本願明細書においては陽極接合処理とも呼ぶ）を用いて、中間体アセンブリを加熱しながら、図３において＋および−の符号で示されるように、中間体アセンブリに電圧を印加することにより、ガラス基板１０２を剥離層１２２に接合してもよい。或いは、接合は、「スマートカット」熱接合処理等の熱接合処理によって達成される。適切な陽極接合処理の原理は、特許文献２（その全開示を本明細書に参照として組み込む）に見出され得る。この処理の一部を以下に述べる。適切なスマートカット接合処理の原理は、特許文献１（その全開示を本明細書に参照として組み込む）に見出され得る。
本願明細書において開示される一実施形態によれば、仮接合されたガラス−ドナーウェハアセンブリは、接合および膜転写／剥離用の炉／ボンダー内に配置される。剥離後にドナーウェハの残りの部分が新たに転写された剥離層上に滑って、ガラス基板１０２上に新たに生成されたシリコン膜１２２を傷付けるのを防止するために、ガラス−ドナーウェハアセンブリは、炉またはボンダー内に水平に配置され得る。ガラス−ドナーウェハアセンブリは、シリコンドナーウェハ１２０がガラス支持基板１０２の下向きの面に接するようにして、炉内に配置されてもよい。このように配置すると、剥離層１２２の剥離または劈開後、シリコンドナーウェハの残りの部分１２４は、新たに剥離および転写された剥離層１２２から単純に落ち去ることが可能になり得る。このようにして、ガラス上に新たに生成されたシリコン膜（剥離層）の傷付きが防止され得る。或いは、ガラス−ドナーウェハアセンブリを、ドナーウェハがガラス基板の上になるようにして、炉内に水平に配置してもよい。この場合には、ガラス上の新たに剥離されたシリコン膜１２２の傷付きを回避するために、ドナーウェハの残りの部分１２４をガラス基板から注意深く持ち上げなければならない。
仮接合されたガラス−シリコンアセンブリが炉内に入れられたら、第１の加熱工程において、例えば、炉は１００〜２００℃まで加熱され、約１時間にわたってその温度に維持され得る。この第１の加熱工程により、シリコンとガラスとの接合強度が高まり、よって最終的には層転写の歩留まりが向上する。次に、第２の加熱工程において、剥離を生じさせるために、温度は、約１０℃／分のゆっくりとした速度で６００℃の高温まで上昇され得る。温度の上昇速度が速過ぎると、機械的応力を生じる温度勾配となる。応力は、ＳｉＯＧ基板に、峡谷状の溝や板の反り等の様々な欠陥を生じ得る。温度が約３００〜５００℃に達すると、剥離層１２２は半導体ドナーウェハ１２０の残りの部分１２４から分離、即ち剥離する。その結果、（半導体ドナーウェハ１２０の半導体材料からなる）比較的薄い剥離層１２２がガラス基板１０２に接合されたＳＯＧ構造体１００となる。分離は、熱応力による剥離層１２２の破砕によって達成され得る。或いは、またはそれに加えて、分離を容易にするために、水ジェット切断等の機械的応力、局所的な加熱、または化学的エッチングが用いられてもよい。
一例として、第２の加熱工程中の温度は、ガラス基板１０２の歪み点±約３５０℃の範囲内、より具体的には歪み点に対して約−２５０℃〜０℃の範囲内、および／または歪み点に対して約−１００℃〜−５０℃の範囲内である。そのような温度は、ガラスのタイプに応じて、約５００〜６００℃の範囲内であり得る。当業者であれば、本願明細書に記載されるような、また、例えば、特許文献２および特許文献１、並びに米国特許出願公開第２００７／０２４６４５０号明細書および第２００７／０２４９１３９号明細書に記載されているような、剥離のための炉による処理を適切に設計できる。
剥離後、新たに形成されたＳＯＧ基板１００およびドナーウェハまたはタイルの残りの部分は、必要に応じて、例えば、温度を約６００℃まで高めて、基板１００を不活性雰囲気中で約１２時間にわたって熱処理することによりアニールされ得る。このアニール工程において、注入に起因する欠陥が部分的にアニールされる。全ての欠陥をアニールすることは不可能である。欠陥の一部は６００℃を超える温度でも安定であり、一方、Ｅａｇｌｅガラスや他のガラスは高々約６００℃までの温度しか耐えられない。アニールされない欠陥は一般的に電気的に活性であり、ＳｉＯＧ構造体の電気的特性に悪影響を与える。また、このアニール工程において、シリコンドナーウェハおよび剥離層から水素が完全に除去される。このようにして得られたＳｉＯＧ基板１００上のＳｉ膜は、バルクシリコンタイル（そこから膜が剥離された）の電気的特性に近い電気的特性を有し得る。炉は冷却され、ＳｉＯＧ基板およびドナータイルの残りの部分が炉から出される。
本願の一実施形態によれば、陽極接合が用いられ得る。陽極接合の場合には、第２の加熱工程において、（図３の矢印並びに＋および−で示されるように）電圧電位が中間体アセンブリに印加される。例えば、陽電極を半導体ドナーウェハ１２０と接触させて配置し、陰電極をガラス基板１０２と接触させて配置する。第２の加熱工程において、上昇させた接合温度でスタックに電圧電位を印加することにより、ドナーウェハ１２０に隣接したガラス基板１０２中のアルカリ、アルカリ土類イオンまたはアルカリ金属イオン（修飾イオン）が、半導体／ガラス界面から離れる方向に更にガラス基板１０２の中へと移動する。より具体的には、ガラス基板１０２の実質的に全ての修飾イオンを含む陽イオンが、半導体ドナーウェハ１２０の高い電圧電位から離れる方向に移動して、（１）剥離層１２２に隣接したガラス基板１０２中の低減された（または元のガラス１３６／１０２と比較して比較的低い）陽イオン濃度の層１３２と、（２）陽イオン濃度が低減された層に隣接するガラス基板１０２中の高められた（または元のガラス１３６／１０２と比較して比較的高い）陽イオン濃度の層１３４とを形成し、（３）ガラス基板１０２の残りの部分１３６のイオン濃度は変わらないままになる（例えば、残りの層１３６のイオン濃度は元の「バルクガラス」基板１０２と同じである）。ガラス支持基板中の陽イオン濃度が低減された層１３２は、酸化物ガラスまたは酸化物ガラスセラミックから剥離層１２２への陽イオンの移動を防止することによってバリア機能を果たす。
次に図４を参照すると、中間体アセンブリが十分な時間（例えば約１時間）にわたって上記の温度、圧力および電圧条件下に保持された後、電圧が除かれ、中間体アセンブリは室温まで冷却される。ドナーウェハ１２０の残りの部分１２４が剥離層１２２から除去され、ガラス基板１０２に接合された剥離層が残る。その結果、例えば、半導体材料の比較的薄い剥離層または膜１２２がガラス基板１０２に接合されたＳＯＧ構造体または基板１００となる。
図５に示されるように、剥離層１２２をドナーウェハの残りの部分１２４から分離した後、得られたＳＯＧ構造体１００は、ガラス基板１０２と、そこに接合された半導体材料の剥離層１２２とを含む。剥離の直後の、ＳＯＩ構造体の転写されたままの劈開面または剥離面１２５は、一般的に、図４〜図６の点線１２５で模式的に示されるような過度の表面粗さと、過度のシリコン層の厚さとを示す。構造体の中間体の転写されたままの剥離層１２２は、２つの層１２２Ａ、１２２Ｂを含む。粗い劈開面１２５に最も近い第１の粗い損傷部分または層１２２Ａは、上述したようにイオン注入および層転写／剥離処理の結果である注入に起因する欠陥および損傷並びに分離に起因する欠陥および損傷を含み、この損傷は、転写されたままのシリコン層１２２の表面の下の第１の損傷深さまで延在する。損傷部分１２２Ａの下の、第２の損傷のない部分または層１２２Ｂには、注入に起因するいかなる欠陥も実質的に無い。第１の層１２２Ａ内の最も高い欠陥濃度は、転写されたままの剥離面１２５に最も近いと予測される。
３０ｋｅＶのエネルギーでの１回の水素注入を用いた薄膜転写法で得られた、転写されたままのＳｉ剥離層または膜１２２の損傷した層１２２Ａの透過電子顕微鏡（ＴＥＭ）解析からは、損傷した層１２２Ａの厚さが約２０ｎｍ〜約１００ｎｍの範囲内（例えば約７０ｎｍ）であることがわかる。水素注入エネルギーが高いほど、損傷した層１２２Ａは厚くなり、注入エネルギーが低いほど、損傷した層１２２Ａは薄くなる。ヘリウムイオンおよび水素イオンの同時注入技術が用いられた場合の方が、水素イオン注入のみが用いられた場合よりも、損傷した層１２２Ａは薄くなる。水素イオンおよびヘリウムイオンの同時注入を用いて形成された損傷した層１２２Ａの厚さは、一般的に、約１０ｎｍ〜約２０ｎｍの範囲内である。原子間力顕微鏡法（ＡＦＭ）を用いて確認できるように、転写されたままの膜の表面は、一般的に、かなりの粗さ（例えば、約１０ｎｍＲＭＳの粗さ）を有する。表面粗さは、膜転写処理条件に応じて１０ｎｍより低くも高くもなり得るが、一般的には、ＳＯＧ構造体１００上に更に半導体デバイスを効果的に製造するには望ましくないほど高い。
次に図６を参照すると、本願の一実施形態によれば、転写されたままの剥離層／膜１２２の粗い表面１２５は、酸素プラズマで処理される。酸素プラズマ処理により、転写されたままの層１２２の損傷した層１２２Ａの表面に近い領域が酸化され、ＳｉＯ２犠牲層に変換される。プラズマ酸化処理は、反応性イオンエッチング（ＲＩＥ）タイプのプラズマエッチング構成において行うことができる。このタイプのツールでは、ＳＯＧ基板はほぼ室温に留められつつ、プラズマ酸化される。この場合、ＳＯＧ基板には熱に起因する応力が存在しないので、ＳｉＯＧ基板には有益である。必要に応じて、プラズマ酸化は、処理された基板の制御された加熱を生じることができるＰＥＣＶＤツールを用いて行われ得る。ＰＥＣＶＤツールを用いれば、ガラス基板をガラス材料が耐えられる温度（例えば約６００℃）まで加熱しつつ、高温でプラズマ酸化を行うことができる。高温におけるプラズマ酸化では、酸化物をより速く成長させることができ、スループットを高めることができる。ＲＦ、マイクロ波、および他のタイプのプラズマ装置および処理も同様に用いられ得る。Ｓｉまたは半導体剥離層の所望の厚さを、損傷した層１２２Ａ全体の除去に十分な深さまたは厚さのシリコン酸化物層に変換するのに必要な、適切なプラズマ装置および条件（例えば、プラズマのパワー、処理時間、酸素流、およびチャンバ内の圧力等）は、当業者であればルーチン実験によって選択できる。
本願の一実施形態による仕上げ処理は、シリコン剥離層１２２の表面近くの領域（少なくとも剥離層１２２の第１の損傷した層１２２Ａと同一の広がりを持つ領域または第１の損傷した層１２２Ａの下方の領域）を酸化させることで、転写されたままの半導体剥離層１２２の損傷した層１２２Ａ全体を酸化物犠牲層１２２Ａに変換するのに十分な、酸素プラズマ処理プロセスを、シリコン剥離層１２２の転写されたままの表面１２５に施すことを含み得る。その後、ＳＯＧ基板１００をフッ化水素酸（ＨＦ）、または他の適切な酸若しくはエッチング液に浸漬することにより、図７に示されるように、酸化物犠牲層および以前に損傷したＳｉ層１２２Ａ全体が剥離される。このように、１回の酸素プラズマ酸化処理および酸化物層剥離サイクルにおいて、損傷した層１２２Ａが剥離層１２２の表面１２５から効果的に除去される。その下にあるＳｉ層１２２Ｂは、材料除去を正しい深さで（例えば、Ｓｉ層１２２Ｂの表面で）止めるためのエッチングストップとして作用する。
浴内の適切なＨＦ濃度または他の酸若しくはエッチング液の濃度、およびエッチング時間は、当業者であれば適切に選択できる。酸化物の剥離後、ＳｉＯＧ基板は洗浄され、処理が完了する。処理されたＳｉＯＧ基板には、シリコン膜の損傷部分は無く、転写されたシリコン膜表面の粗さは改善されている。処理されたＳｉＯＧ基板のＡＦＭ解析は、ＲＭＳ粗さおよび最高最低差の粗さの両方が改善されたことを示した。
１回のプラズマ酸化および剥離サイクルで損傷した層１２２Ａ全体の除去を達成することは、ＨイオンおよびＨｅイオンの同時注入の場合にのみ可能である。ＨイオンおよびＨｅイオンの同時注入により、約１０ｎｍ〜約２０ｎｍの範囲内の深さを有する損傷した層１２２Ａが生じる。１回のプラズマ酸化工程で損傷した層１２２Ａ全体が酸化されるように、プラズマ処理条件は、酸化されたＳｉＯ２層の厚さまたは深さが、転写されたままのシリコン膜の損傷した層１２２Ａの厚さ（即ち、約１０ｎｍ〜約２０ｎｍの厚さ）と等しいかまたはそれよりも僅かに大きくなるよう選択され得る。酸化されるべき正しい厚さを決定するために、例えば、透過型電子顕微鏡を用いる等の適切な技術を用いて、まず、損傷したシリコンの厚さが測定され得る。
損傷した層１２２Ａの深さ全体をＳｉＯ２犠牲層１４８に変換するために、ＳＯＧ基板１００の剥離面１２５は、低周波プラズマで処理され得る。本願の一実施形態によれば、酸素プラズマ処理によって、剥離面の損傷した表面を（損傷した層を完全に除去するために必要な）約１０ｎｍ〜約２０ｎｍ厚の深さまで酸化および変換するには、ｋＨｚの範囲内の比較的低い周波数で酸素プラズマを発生させる。この深さの酸化を達成するには、酸素プラズマは、１ＭＨｚ以下の周波数、１ｋＨｚ〜１ＭＨｚの周波数、約１３．５６ＭＨｚの周波数、または約３０ｋＨｚの周波数で発生され得る。しかし、酸素プラズマ処理が行われる場所によっては、法律によって、この範囲内の周波数の一部のみしか許可されていない場合があり得る。例えば米国では、ＭＨｚの範囲内では１３．５６ＭＨｚのプラズマのみが合法的に使用し得るものであり、低い周波数のｋＨｚの範囲内（即ち、低周波）では、幾つかの許可されている周波数の１つは３０ｋＨｚである。米国では、ＤＣプラズマ、即ちゼロ周波数プラズマも許容されている。プラズマは、約１ワット／ｃｍ２〜約５０ワット／ｃｍ２の範囲内のパワーを用いて、約０．３ｍＴｏｒｒ（約０．０４Ｐａ）〜約３００ｍＴｏｒｒ（約４０Ｐａ）の圧力範囲内で、約０．５分〜約５０分の時間にわたって発生され得る。プラズマ発生のための安全且つ適法な周波数の選択方法は、当業者であれば理解されよう。
剥離層１２２の転写されたままの表面１２５を適切な深さまで酸化／変換するための適切なプラズマ条件は、当業者であれば適切に選択できる。適切な深さは、図８〜図１０に示されるものと類似の較正曲線を用いて選択され得る。図８〜図１０は、３つの主なプラズマ処理パラメータの関数としての、シリコン膜の表面の変換された酸化物層の厚さについての較正曲線を示している。図８は、プラズマ処理時間（単位：秒）の関数としての、剥離されたままのシリコン膜の表面において得られる変換／酸化された層の厚さ（単位：ナノメートル）についての較正曲線である。図８は、シリコン膜の酸化層の厚さ（単位：ナノメートル）が、プラズマ処理時間と共に単調に増加することを示している。図９および図１０は、それぞれ、プラズマチャンバ内における、プラズマ圧力の関数としての酸化層の厚さについての較正曲線、およびプラズマのパワーの関数としての酸化層の厚さについての較正曲線である。図８〜図１０の較正曲線は、３０ｋＨｚプラズマ発生器を有するプラズマツールを用いて得られたものである。励起タイプの異なる様々なプラズマツール（例えばＤＣ発生器、１３．５６ＭＨｚ発生器、またはマイクロ波発生器等）についての適切な較正曲線は、当業者であれば容易に得ることができる。
図１１は、本願の一実施形態による処理における酸化成長キネティクスを示すグラフである。図１１のグラフは、シリコンのプラズマ酸化およびその応用についての報告（Semicond. Sci. Technol. 8, by S Taylor, J F Zhang and W Eccleston, (1993) 1426-1433）に記載されている、プラズマ中での処理時間に対する酸化物の厚さを示すものである。図１１からわかるように、プラズマ酸化によって、１０ｎｍ〜１マイクロメートルの酸化層厚を得ることができる。転写されたままのシリコン膜の損傷部分１２２Ａの厚さは、一般的に、１０ｎｍ〜１００ｎｍの範囲内である。図１１のグラフで示されるように、一般的な転写されたままのシリコン膜の損傷部分１２２Ａを完全に酸化できるプラズマ処理条件がある。
水素イオンの注入時に形成された、転写されたシリコン膜１２２の表面の損傷部分または層１２２Ａの厚さは、一般的に、２０ｎｍ〜１００ｎｍの範囲内である。幾つかの例では、この厚さのシリコン膜の損傷部分１２２Ａの完全な酸化を可能にするプラズマ処理条件は得られない場合がある。本願の別の実施形態によれば、損傷した層１２２Ａの第１の部分は、第１のプラズマ酸化工程で酸化され得る。次に、第１の剥離工程で、損傷した層１２２Ａの第１の酸化された部分が上述のように剥離され、第１のプラズマ酸化および剥離サイクルが完了する。次に、第２のプラズマ酸化工程で、損傷した層１２２Ａの残りのまたは第２の部分が酸化され得る。次に、第２の剥離工程で、損傷した層１２２Ａの残りのまたは第２の酸化された部分が上述のように剥離され、第２のプラズマ酸化および剥離サイクルが完了し、これによって損傷した層１２２Ａの残りの部分が完全に除去され、図７に示されるように、平滑で損傷のない仕上がったＳｉ層１２２Ｂが残る。なお、必要であれば、損傷した層全体を除去するために、３回以上のプラズマ酸化および剥離サイクルが用いられてもよい。しかし、必要なサイクルの回数が増加すると、本願明細書に記載される処理の、他の使用可能な層の除去および平滑化技術に対する長所が失われ始めるかもしれない。
図１２および図１３は、本願の一実施形態による処理の前後の様々な試験サンプルの転写されたままの表面の平均表面粗さを、対照サンプルと比較して示すグラフである。サンプルＳ１では、転写されたままの表面を、酸素プラズマ処理を用いて、ＰＥＣＶＤ＃２０１８００装置で２０ｍＴｏｒｒ（約２．６Ｐａ）および６５０ワットで７０分間酸化し、本願明細書に記載したように、酸化した層を剥離した。サンプルＳ２は、転写されたままの表面を処理していない対照サンプルである。サンプルＳ３では、転写されたままの表面を、酸素プラズマ処理を用いて、ＬＰＣＶＤ＃２０１７９８装置で、２０ｍＴｏｒｒ（約２．６Ｐａ）および６５０ワットで７０分間酸化した。サンプルＳ４は、転写されたままの表面を処理していない対照サンプルである。図１２からわかるように、本願明細書に記載した酸素プラズマ酸化および剥離処理を用いると、表面粗さが改善された。図１３は、様々な試験サンプルの転写されたままの表面の最高最低差の表面粗さを示すグラフである。
注入および分離による損傷の問題に対処するための従来技術と比較して、本発明の実施形態は安価に実施でき、比較的簡単で単純である。例えば、従来の研磨技術は、一般的に少なくとも１時間／平方フィート（約０．０９ｍ２）の研磨時間を要し、５０ｎｍ以下の材料除去しか行えない。一方、本発明の１以上の実施形態の技術は、プラズマチャンバ内で数分を要した後、酸による剥離を行う。更に、従来の研磨技術と比較して、本発明の１以上の方法では、最終製品の品質がより高くなる。実際に、機械的研磨処理では、一般的に、剥離層１２２の厚さの均一性が劣化するが、本願明細書で開示した処理では劣化しない。この長所は、約１００ナノメートル以下の非常に薄い剥離層でより顕著である。更に、シリコンの酸化は等方性の処理である。その結果、転写されたシリコン１２２と酸化した層１２２Ａとの界面が、転写されたままのシリコン膜の表面と比較して遥かに平滑になり、それにより、酸化物層が剥離された際により平滑な表面が生じる。本願明細書で開示したプラズマ酸化および剥離サイクルの後では、ＳｉＯＧのシリコン膜は損傷部分が無く、より平滑な仕上がり面を有する。プラズマ処理およびＨＦ剥離は共にルーチン製造プロセスであり、当業者が容易に導入可能で、大量生産のためにスケールアップできる。また、プラズマ酸化および湿式ＨＦ剥離は、共に室温での処理とされ得るものであり、高温に耐えられないＳｉＯＧ基板と共に用いるのに有益である。
本願明細書においては、特定の実施形態を参照して本発明を説明したが、これらの実施形態は単に本発明の原理および応用を説明するものであることを理解されたい。従って、この説明のための実施形態には多くの変更がなされ得るものであり、添付の特許請求の範囲によって定められる本発明の精神および範囲から逸脱することなく、他の構成も考案され得ることを理解されたい。
１００ ＳＯＧ構造体
１０２ ガラス基板
１０４ 半導体層
１２０ 半導体ドナーウェハ
１２１ 注入面（接合面）
１２２ 剥離層（シリコン膜）
１２２Ａ 損傷した層
１２２Ｂ Ｓｉ層
１２３ 弱化した層
１２４ 残りの部分
１２５ 劈開面

Claims (8)

  1. ＳＯＧ構造体を形成する方法であって、
    半導体ドナーウェハの注入面にイオン注入処理を施して該半導体ドナーウェハの剥離層を生成する工程と、
    前記剥離層の前記注入面をガラス基板に接合する工程と、
    前記半導体ドナーウェハから前記剥離層を分離することによって、前記剥離層の表面のイオン注入によって損傷した層を露出する工程と、
    を備え、
    前記露出した損傷した層に酸素プラズマ処理を施すことで前記露出した損傷した層を酸化させて、前記露出した損傷した層の少なくとも一部を酸化物層に変換する工程と、
    前記酸化物層を剥離することにより、前記損傷した層の少なくとも一部を除去する工程と、
    を備えることを特徴とする方法。
  2. 前記酸素プラズマ処理のパラメータが、
    前記露出した損傷した層の少なくとも一部を酸化させるのに十分であり、且つ、前記半導体剥離層の損傷のない下部の少なくとも一部を酸化されないままにする範囲内のパラメータ、
    前記露出した損傷した層を、少なくとも前記損傷した層の深さと等しいかまたはそれよりも僅かに大きい深さまで酸化させるのに十分な範囲内のパラメータ、または
    前記露出した損傷した層を１０ｎｍ〜２０ｎｍの範囲内の深さませ酸化させるよう選択されたパラメータ、
    の１つであることを特徴とする請求項１記載の方法。
  3. 前記プラズマ処理が、
    １ＭＨｚ以下の周波数、
    １ＭＨｚ〜１ｋＨｚの周波数、
    ３０ｋＨｚ以下の周波数、
    １３.５６ＭＨｚの周波数、または
    ３０ｋＨｚの周波数、
    の１つで発生されたプラズマ中で行われることを特徴とする請求項２記載の方法。
  4. 前記プラズマ処理が、
    １ワット／ｃｍ２〜５０ワット／ｃｍ２の範囲内のパワー、
    ０．３ｍＴｏｒｒ（約０．０４Ｐａ）〜３００ｍＴｏｒｒ（約４０Ｐａ）の範囲内の圧力、および
    ０．５分〜５０分の範囲内の時間、
    の少なくとも１つを用いて直流プラズマ（ゼロ周波数）中で行われることを特徴とする請求項３記載の方法。
  5. 前記半導体ドナーウェハが、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）、ゲルマニウム添加シリコン（ＳｉＧｅ）、炭化ケイ素（ＳｉＣ）、ゲルマニウム（Ｇｅ）、ヒ化ガリウム（ＧａＡｓ）、ＧａＰおよびＩｎＰからなる群から得られることを特徴とする請求項１記載の方法。
  6. 酸素プラズマ処理を施すことで酸化させる前記工程および剥離する前記工程の後に、前記損傷した層の一部が前記剥離層上に残り、
    前記損傷した層の残りの部分に酸素プラズマ処理を施すことで該損傷した層の該残りの部分を酸化させて、前記露出した損傷した層の前記の残りの部分の少なくとも一部を酸化物層に変換する工程と、
    前記酸化物層を剥離することにより、前記損傷した層の前記残りの部分の少なくとも一部を除去する工程と、
    を更に備えることを特徴とする請求項１記載の方法。
  7. 前記損傷した層の前記残りの部分を酸化させる際の前記酸素プラズマ処理のパラメータが、前記損傷した層の前記残りの部分を、少なくとも該損傷した層の該残りの部分の深さと等しいかまたはそれよりも僅かに大きい深さまで酸化させるのに十分な範囲内であることを特徴とする請求項６記載の方法。
  8. ＳＯＧ構造体を形成する方法において、
    弱化した損傷した層を有するドナー半導体構造体であって、損傷した層と該ドナー半導体構造の接合面との間の剥離層を画成するドナー半導体構造体を設け、
    前記ドナー半導体構造体の前記接合面を絶縁性支持基板に接合し、
    前記支持基板に接合された前記剥離層を、前記損傷した層に沿って、前記ドナー半導体構造体から分離することにより、前記分離された剥離層上の、それ自体の下の第１の深さまでの損傷を含む損傷した表面を露出し、
    前記少なくとも１つの損傷した表面に酸素プラズマ処理を施すことで前記損傷した表面を少なくとも半導体材料の第２の深さまで酸化させ、
    酸化した層を除去することにより、半導体層から前記損傷した層を除去する、
    ことを特徴とする方法。
JP2013518574A 2010-06-30 2011-06-28 Ｓｏｉ基板に仕上げを施す方法 Withdrawn JP2013534057A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US36030010P 2010-06-30 2010-06-30
US61/360,300 2010-06-30
PCT/US2011/042168 WO2012012138A2 (en) 2010-06-30 2011-06-28 Method for finishing silicon on insulator substrates

Publications (1)

Publication Number Publication Date
JP2013534057A true JP2013534057A (ja) 2013-08-29

Family

ID=44628392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013518574A Withdrawn JP2013534057A (ja) 2010-06-30 2011-06-28 Ｓｏｉ基板に仕上げを施す方法

Country Status (7)

Country Link
US (1) US20130089968A1 (ja)
EP (1) EP2589069A2 (ja)
JP (1) JP2013534057A (ja)
KR (1) KR20130029110A (ja)
CN (1) CN102986020A (ja)
TW (1) TW201203358A (ja)
WO (1) WO2012012138A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132259A1 (ja) * 2022-01-06 2023-07-13 国立研究開発法人産業技術総合研究所 金属酸化物の表面処理方法、ペロブスカイト太陽電池の製造方法、および金属酸化物表面処理装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI500118B (zh) * 2010-11-12 2015-09-11 Semiconductor Energy Lab 半導體基底之製造方法
FR2987935B1 (fr) * 2012-03-12 2016-07-22 Soitec Silicon On Insulator Procede d'amincissement de la couche active de silicium d'un substrat du type "silicium sur isolant" (soi).
US9087905B2 (en) * 2012-10-03 2015-07-21 International Business Machines Corporation Transistor formation using cold welding
JP5821828B2 (ja) * 2012-11-21 2015-11-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5780234B2 (ja) * 2012-12-14 2015-09-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
US9761493B2 (en) * 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
US9269591B2 (en) * 2014-03-24 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Handle wafer for high resistivity trap-rich SOI
CN104282548A (zh) * 2014-09-12 2015-01-14 电子科技大学 一种iii-v族化合物半导体材料的刻蚀方法
CN104317166A (zh) * 2014-09-30 2015-01-28 中国电子科技集团公司第五十五研究所 实现稳定的GaAs深紫外图形光刻工艺的方法
US9711521B2 (en) 2015-08-31 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate fabrication method to improve RF (radio frequency) device performance
US9761546B2 (en) 2015-10-19 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Trap layer substrate stacking technique to improve performance for RF devices
US9666615B2 (en) 2015-10-20 2017-05-30 International Business Machines Corporation Semiconductor on insulator substrate with back bias
US20180294158A1 (en) * 2015-12-04 2018-10-11 The Silanna Group Pty Ltd Semiconductor on insulator substrate
CN107611027A (zh) * 2017-08-16 2018-01-19 江苏鲁汶仪器有限公司 一种改善深硅刻蚀侧壁粗糙度的方法
DE102018002426A1 (de) * 2018-03-26 2019-09-26 Azur Space Solar Power Gmbh Stapelförmiges III-V-Halbleiterzeug und Herstellungsverfahren
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
DE102018122979B4 (de) * 2018-06-13 2023-11-02 Infineon Technologies Ag Verfahren zum bilden einer silicium-isolator-schicht und halbleitervorrichtung mit derselben
WO2022143084A1 (zh) * 2020-12-29 2022-07-07 隆基绿能科技股份有限公司 一种超薄硅片的切片制备方法、超薄硅片以及太阳能电池

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3841031A (en) 1970-10-21 1974-10-15 Monsanto Co Process for polishing thin elements
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2838865B1 (fr) * 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
EP1709670B1 (en) * 2004-01-26 2012-09-12 Showa Denko K.K. Group iii nitride semiconductor multilayer structure
KR100841269B1 (ko) * 2004-01-26 2008-06-25 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 다층구조물
EP1586674A1 (en) * 2004-04-14 2005-10-19 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Coatings, and methods and devices for the manufacture thereof
US20070149139A1 (en) * 2004-06-10 2007-06-28 Jean-Louis Gauvreau Wireless Network System with Energy Management
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
US8275810B2 (en) 2005-07-05 2012-09-25 Oracle International Corporation Making and using abstract XML representations of data dictionary metadata
US7312154B2 (en) 2005-12-20 2007-12-25 Corning Incorporated Method of polishing a semiconductor-on-insulator structure
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
US20070246450A1 (en) 2006-04-21 2007-10-25 Cady Raymond C High temperature anodic bonding apparatus
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
US7579654B2 (en) 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
US20110061810A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132259A1 (ja) * 2022-01-06 2023-07-13 国立研究開発法人産業技術総合研究所 金属酸化物の表面処理方法、ペロブスカイト太陽電池の製造方法、および金属酸化物表面処理装置

Also Published As

Publication number Publication date
TW201203358A (en) 2012-01-16
CN102986020A (zh) 2013-03-20
EP2589069A2 (en) 2013-05-08
WO2012012138A2 (en) 2012-01-26
KR20130029110A (ko) 2013-03-21
US20130089968A1 (en) 2013-04-11
WO2012012138A3 (en) 2012-07-12

Similar Documents

Publication Publication Date Title
JP2013534057A (ja) Ｓｏｉ基板に仕上げを施す方法
US8557679B2 (en) Oxygen plasma conversion process for preparing a surface for bonding
US8846493B2 (en) Methods for producing silicon on insulator structures having high resistivity regions in the handle wafer
US6054363A (en) Method of manufacturing semiconductor article
JP4103391B2 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US7052948B2 (en) Film or layer made of semi-conductive material and method for producing said film or layer
CA2220600C (en) Method of manufacturing semiconductor article
TW202131500A (zh) 製備多層結構的方法
JP4552856B2 (ja) Ｓｏｉウェーハの作製方法
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
US11764054B2 (en) Methods of forming SOI substrates
KR20140121392A (ko) 접합 soi 웨이퍼의 제조방법
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
JP2006202989A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR102022504B1 (ko) 접합 웨이퍼의 제조방법
JPH10326883A (ja) 基板及びその作製方法
JPH10200079A (ja) 半導体部材の製造方法および半導体部材
JP2008028415A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
KR20080086893A (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902