JP6278423B2 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP6278423B2
JP6278423B2 JP2016129599A JP2016129599A JP6278423B2 JP 6278423 B2 JP6278423 B2 JP 6278423B2 JP 2016129599 A JP2016129599 A JP 2016129599A JP 2016129599 A JP2016129599 A JP 2016129599A JP 6278423 B2 JP6278423 B2 JP 6278423B2
Authority
JP
Japan
Prior art keywords
concentration
type semiconductor
type
semiconductor portion
type dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016129599A
Other languages
English (en)
Other versions
JP2018006496A (ja
Inventor
裕樹 津田
裕樹 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sodick Co Ltd
Original Assignee
Sodick Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sodick Co Ltd filed Critical Sodick Co Ltd
Priority to JP2016129599A priority Critical patent/JP6278423B2/ja
Publication of JP2018006496A publication Critical patent/JP2018006496A/ja
Application granted granted Critical
Publication of JP6278423B2 publication Critical patent/JP6278423B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本発明は、シリコン半導体レーザに用いられる発光素子に関する。
間接遷移型半導体レーザに用いられる素子として、特許文献1に記載のものがある。この素子は、シリコン等の間接遷移型半導体からなり、n型ドーパント濃度に対してp型ドーパント濃度の高いp型半導体層と、p型ドーパント濃度に対してn型ドーパント濃度の高いn型半導体層と、p型半導体層とn型半導体層との接合部に形成されるpn接合層とを備えている。
このような間接遷移型半導体からなる素子を発光させるためには、素子のpn接合層内に、pn接合層が発光するためのp型ドーパントおよびn型ドーパントの配列を形成させる必要がある。特許文献1では、素子形成後、n型半導体層側が正電圧、p型半導体層側が負電圧となるように順方向に所定のバイアス電圧を印加してpn接合層に電流を流している。これによって生じる熱によりpn接合層内のp型ドーパントおよびn型ドーパントを拡散させてドーパント分布を繰り返し変化させるとともに、バイアス電圧によりpn接合層における伝導帯と価電子帯に反転分布を生じさせている。そして、反転分布を形成している伝導帯中の電子を非断熱過程に基づいて複数段階で誘導放出させることにより、pn接合層に流れる電流を減少させて素子の温度を低下させ、pn接合層内のp型ドーパントおよびn型ドーパントの分布を固定している(以下、DPPアニールと称する)。
また、非特許文献1には、特許文献1に記載の素子と同様の構成を有するシリコン半導体素子が記載されている。また、そのシリコン半導体素子のn型半導体層の電気抵抗率と、p型半導体層のp型ドーパント濃度分布について記載されている。より具体的には、n型半導体層の電気抵抗率は、10Ωcmであると記載されている。また、p型半導体層のp型ドーパント濃度は、シリコン半導体素子の表面から約1.5μmの深さでピークとなり、そのピーク濃度は約1×1019個/cmとなっている。また、p型半導体層は、n型ドーパントが均一に拡散された素子に対して、その表面近傍にp型ドーパントを打ち込むことによって形成されている。
非特許文献1に記載のシリコン半導体素子の深さとドーパント濃度との関係について図4に示す。なお、図4では、素子の深さに対するp型ドーパント濃度を一点鎖線、素子の深さに対するn型ドーパント濃度を実線で示す。また、素子の「深さ」は、p型ドーパントが打ち込まれる一端面を基準とし、他端面に近づくにつれて大きくなっていくものとする。
図4に示すように、非特許文献1に記載の素子では、n型ドーパント濃度が素子の深さに関わらず一定であって、低い値で抑えられている。また、素子の深さの小さい領域では、n型ドーパント濃度に対してp型ドーパント濃度が高く、そのピーク値は約1×1019個/cmとなっている。
すなわち、図4において、素子の深さの小さい領域は、非特許文献1に記載の素子のp型半導体層のドーパント濃度分布を示している。また、深さの大きい領域は、n型半導体層のドーパント濃度分布を示している。そして、p型ドーパント濃度とn型ドーパント濃度との差の小さい領域は、pn接合層のドーパント濃度分布を示している。
特開2012−243824号公報
Tadashi Kawazoe1,Katsuhiro Nishioka,Motoichi Ohtsu著、「Polarization control of an infrared silicon light-emitting diode by dressed photons and analyses of the spatial distribution of doped boron atoms」、Applied Physics A、2015年6月25日発行、p.1409〜1415
現在までのところ、種々の方法で製造されているシリコン半導体の発光ダイオード素子またはレーザダイオード素子は、何れも実用上要求される発光強度を得ることができていないようである。
そこで、非特許文献1では、素子全域のn型ドーパント濃度を低く抑えることにより、DPPアニールを効果的に行っている。より具体的には、n型半導体層を高抵抗化して電流を流した際に素子内に熱を効率的に伝達させることにより、pn接合層内のp型ドーパントおよびn型ドーパントを積極的に拡散させている。これにより、発光領域であるpn接合層をより広範囲に形成させている。
しかしながら、pn接合層の発光の強さは、DPPアニール後にpn接合層内に形成される、pn接合層が発光するためのp型ドーパントおよびn型ドーパントの配列の数に比例する。この配列の数はpn接合層内のp型ドーパント濃度およびn型ドーパント濃度の両方に依存するため、非特許文献1のように素子全域のn型ドーパント濃度を低く抑えた場合、pn接合層内が発光するためのn型ドーパントおよびp型ドーパントの配列の数は少なくなる。以上により、非特許文献1に記載の素子では、pn接合層の発光効率が低くなる。
本発明は、上記事情に鑑みてなされたものであって、その目的は、DPPアニールを効果的に実行可能、且つ、高い発光効率を有するpn接合部が形成された発光素子を提供することである。
第1の発明の発光素子は、1×10 14 個/cm 以上1×10 16 個/cm 以下の濃度範囲でヒ素およびアンチモンのうちの1以上からなるn型ドーパントが均一に拡散された単結晶シリコンからなる基板の1つの表面側の一部またはすべての部分に形成され、ピーク値が1×10 19 個/cm 以上1×10 21 個/cm 以下の濃度範囲で前記n型ドーパントが拡散された高濃度n型半導体部と、前記高濃度n型半導体部の表面に設けられた単結晶シリコンからなる薄膜の前記高濃度n型半導部に対応する部分に形成され、ピーク値が1×10 19 個/cm 以上1×10 21 個/cm 以下の濃度範囲でホウ素からなるp型ドーパントを打ち込むことによって拡散された高濃度p型半導体部と、前記高濃度n型半導体部と前記高濃度p型半導体部との接合部に形成され、前記n型ドーパントおよび前記p型ドーパントが、前記高濃度n型半導体部を除く前記単結晶シリコン基板の前記n型ドーパント濃度よりも高い濃度範囲で拡散されたpn接合部と、からなる発光素子であって、前記高濃度n型半導体部の厚みは、1〜2μmであって、前記高濃度n型半導体部を除く前記基板の厚みは、100〜700μmであって、前記高濃度p型半導体部の厚みは、1〜2μmであることを特徴とするものである。
第2の発明の発光素子は、1×10 14 個/cm 以上1×10 16 個/cm 以下の濃度範囲でホウ素からなるp型ドーパントが均一に拡散された単結晶シリコンからなる基板の1つの表面側の一部またはすべての部分に形成され、ピーク値が1×10 19 個/cm 以上1×10 21 個/cm 以下の濃度範囲で前記p型ドーパントを打ち込むことによって拡散された高濃度p型半導体部と、前記高濃度p型半導体部の表面に設けられた単結晶シリコンからなる薄膜の前記高濃度p型半導部に対応する部分に形成され、ピーク値が1×10 19 個/cm 以上1×10 21 個/cm 以下の濃度範囲でヒ素およびアンチモンのうちの1以上からなるn型ドーパントが拡散された高濃度n型半導体部と、前記高濃度p型半導体部と前記高濃度n型半導体部との接合部に形成され、前記p型ドーパントおよび前記n型ドーパントが、前記高濃度p型半導体部を除く前記単結晶シリコン基板の前記p型ドーパント濃度よりも高い濃度範囲で拡散されたpn接合部と、からなる発光素子であって、前記高濃度p型半導体部の厚みは、1〜2μmであって、前記高濃度p型半導体部を除く前記基板の厚みは、100〜700μmであって、前記高濃度n型半導体部の厚みは、1〜2μmであることを特徴とするものである。
本発明によれば、DPPアニールを効果的に実行可能、且つ、pn接合部の発光効率を高くすることができる。
本実施形態に係る発光素子の斜視図である。 (a)は、図1に示す発光素子の長手方向からみた図であって、(b)は、発光素子の深さとp型ドーパント濃度およびn型ドーパント濃度との関係を示すグラフである。 本実施形態の変形例に係る発光素子の斜視図である。 非特許文献1に記載の発光素子の深さとp型ドーパント濃度およびn型ドーパント濃度の関係を示すグラフである。
以下、本発明の実施の形態について、図面を参照しつつ説明する。
図1に示すように、発光素子100は、所定厚みを有する直方体形状である。発光素子100は、単結晶シリコンからなる基板1と基板1の上面に形成された単結晶シリコンからなる薄膜2とを有している。なお、以下では、図1の手前側を前側、奥側を後側、左側を左側、右側を右側、上側を上側、下側を下側と定義して、適宜、「前」、「後」、「左」、「右」、「上」、「下」の方向語を使用して説明する。
基板1は、n型ドーパントが高濃度で拡散された高濃度n型半導体部1bとn型ドーパントが低濃度で拡散された低濃度n型半導体部1aとを有している。高濃度n型半導体部1bは、基板1の上面近傍全域に形成されている。低濃度n型半導体部1aは、基板1の高濃度n型半導体部1bから下側全域に形成されている。高濃度n型半導体部1bの厚みは、低濃度n型半導体部1aの厚みと比較して非常に小さい。より具体的には、高濃度n型半導体部1bの厚みは1〜2μmであって、低濃度n型半導体部1aの厚みは100〜700μmである。高濃度n型半導体部1bおよび低濃度n型半導体部1aに拡散されたn型ドーパントは、ヒ素もしくはアンチモンである。
薄膜2は、p型ドーパントが高濃度で拡散された高濃度p型半導体部2aを有している。高濃度p型半導体部2aは、薄膜2の全域に形成されている。高濃度p型半導体部2aの厚みは、1〜2μmである。高濃度p型半導体部2aに拡散されたp型ドーパントは、ホウ素である。
また、高濃度n型半導体部1bと高濃度p型半導体部2aとの境界部分である基板1と薄膜2との接合部には、pn接合部3が形成されている。
次に、図2(a),(b)により、発光素子100の深さとp型ドーパント濃度およびn型ドーパント濃度との関係について説明する。なお、図2(b)では、発光素子100の深さに対するp型ドーパント濃度を一点鎖線、発光素子100の深さに対するn型ドーパント濃度を実線で示す。また、発光素子100の「深さ」は、薄膜2の上面を基準とし、基板1の下面に近づくにつれて大きくなっていくものとする。
基準面である薄膜2の上面から薄膜2と基板1との接合面の深さd1近傍までの領域では、n型ドーパント濃度に対してp型ドーパント濃度が高くなっている。この領域が発光素子100の高濃度p型半導体部2aに対応している。高濃度p型半導体部2aのp型ドーパント濃度のピーク値c1は、1×1019個/cmである。
また、薄膜2と基板1との接合面の深さd1近傍から基板1に形成された高濃度n型半導体部1bと低濃度n型半導体部1aとの境界の深さd2までの領域では、p型ドーパント濃度に対してn型ドーパント濃度が高くなっている。この領域が発光素子100の高濃度n型半導体部1bに対応している。高濃度n型半導体部1bのn型ドーパント濃度のピーク値c2は、1×1019個/cmである。
また、薄膜2と基板1との接合面の深さd1では、高濃度p型半導体部2aのp型ドーパント濃度と高濃度n型半導体部1bのn型ドーパント濃度との高さが等しくなっている。この深さd1近傍のn型ドーパント濃度とp型ドーパント濃度との差が小さくなった領域が発光素子100のpn接合部3に対応している。
また、基板1に形成された高濃度n型半導体部1bと低濃度n型半導体部1aとの境界の深さd2から基板1の下面の深さd3までの領域では、p型ドーパント濃度に対してn型ドーパント濃度が高くなっている。この領域が発光素子100の低濃度n型半導体部1aに対応している。低濃度n型半導体部1aのn型ドーパント濃度c3は、1×1014個/cmである。
また、pn接合部3のn型ドーパント濃度およびp型ドーパント濃度は、低濃度n型半導体部1aのn型ドーパント濃度c3よりも高くなっている。
(作用・効果)
本実施形態では、図2(b)に示すように、高濃度p型半導体部2aのp型ドーパント濃度のピーク値c1は1×1019個/cmであって、高濃度n型半導体部1bのn型ドーパント濃度のピーク値c2は、1×1019個/cmである。このとき、pn接合部3のn型ドーパント濃度およびp型ドーパント濃度は、低濃度n型半導体部1aのn型ドーパント濃度c3である1×1014個/cmよりも高くなっている。従って、基板1全域のn型ドーパント濃度が1×1014個/cmである場合と比較して、pn接合部3のp型ドーパント濃度およびn型ドーパント濃度を高くすることができる。これにより、pn接合部3内のn型ドーパントおよびp型ドーパントの配列の組み合わせの数を多くすることができるため、DPPアニール後にpn接合部3内に形成される、pn接合部3が発光するためのp型ドーパントおよびn型ドーパントの配列を数多く形成することができる。従って、pn接合部3の発光効率を高くすることができる。
また、低濃度n型半導体部1aのn型ドーパント濃度が1×1014個/cmに抑えられている。従って、低濃度n型半導体部1aは、高抵抗となっている。これにより、高濃度n型半導体部1bを介して、低濃度n型半導体部1aからpn接合部3へと熱を効率的に伝達させることができる。従って、pn接合部3内のn型ドーパントおよびp型ドーパントを積極的に拡散させ、DPPアニールを効果的に行うことができる。
また、高濃度n型半導体部1bの厚みは1〜2μmであって、低濃度n型半導体部1aの厚みは100〜700μmである。また、上下方向から見て、両者ともに基板1の全域に形成されているため、低濃度n型半導体部1aの体積は、高濃度n型半導体部1bの体積よりも十分に大きい。さらに、低濃度n型半導体部1aは、上述したドーパント濃度であることから、高抵抗値を有している。そのため、DPPアニール時、低濃度n型半導体部1aでは、低濃度n型半導体部1aの体積が高濃度n型半導体部1bの体積と同等もしくは小さい場合と比較して、大きな発熱量を得ることができる。これにより、高濃度n型半導体部1bを介して、その上側の高濃度n型半導体部1bおよびpn接合部3を効率的に加熱し、DPPアニールを効果的に行うことができる。
以上、本発明の好適な実施の形態について説明したが、本発明は上述の実施形態や実施例に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な設計変更が可能なものである。
本実施形態では、高濃度n型半導体部1bおよび低濃度n型半導体部1aのn型ドーパントは、ヒ素もしくはアンチモンであると記載したが、高濃度n型半導体部1bおよび低濃度n型半導体部1aのn型ドーパントは、ヒ素およびアンチモンの両方で構成されていても構わない。
また、本実施形態では、高濃度p型半導体部2aのp型ドーパント濃度のピーク値c1は、1×1019個/cmであると記載したが、高濃度p型半導体部2aのp型ドーパント濃度のピーク値は、1×1019個/cm以上1×1021個/cm以下の範囲内であれば構わない。また、低濃度n型半導体部1aのn型ドーパント濃度のピーク値c1は、1×1014個/cmであると記載したが、高濃度n型半導体部1aのn型ドーパント濃度のピーク値は、1×1014個/cm以上1×1016個/cm以下の範囲内であれば構わない。また、高濃度n型半導体部1bのn型ドーパント濃度c3は、1×1019個/cmであると記載したが、高濃度n型半導体部1bのn型ドーパント濃度は、1×1019個/cm以上1×1021個/cm以下の範囲内であれば構わない。以上のドーパント範囲によれば、pn接合部3のn型ドーパント濃度およびp型ドーパント濃度を低濃度n型半導体部1aのn型ドーパント濃度c3よりも高くすることができる。
また、本実施形態では、高濃度n型半導体部1bが基板1の上面近傍の全域に形成され、高濃度p型半導体部2aが薄膜2の全域に形成されている場合について記載したが、高濃度n型半導体部1bと高濃度p型半導体部2aとは、発光素子の厚み方向に対して少なくとも一部が対向していればよく、基板1および薄膜2の一部のみに形成されていても構わない。より具体的には、発光素子200は、図3に示すように、前後方向から見て、高濃度n型半導体部1bが基板1の上面近傍中央部に形成され、高濃度p型半導体部2aが薄膜2の左右方向中央部全域に形成され、上下方向に対して、高濃度n型半導体部1bと高濃度p型半導体部2aとが対向するように形成されていても構わない。
また、本実施形態では、基板1にn型ドーパント濃度の高い高濃度n型半導体部1bとn型ドーパント濃度の低い低濃度n型半導体部1aとを有し、薄膜2に高濃度p型半導体部2aを有する場合について記載したが、n型ドーパントとp型ドーパントとが逆の構成であっても構わない。すなわち、発光素子は、基板にp型ドーパント濃度の高い高濃度p型半導体部とp型ドーパント濃度の低い低濃度p型半導体部とを有し、薄膜に高濃度n型半導体部を有する構成であっても構わない。
1 基板
1a 低濃度n型半導体部
1b 高濃度n型半導体部
2 薄膜
2a 高濃度p型半導体部
3 pn接合部
100 発光素子
200 発光素子

Claims (2)

  1. 1×10 14 個/cm 以上1×10 16 個/cm 以下の濃度範囲でヒ素およびアンチモンのうちの1以上からなるn型ドーパントが均一に拡散された単結晶シリコンからなる基板の1つの表面側の一部またはすべての部分に形成され、ピーク値が1×10 19 個/cm 以上1×10 21 個/cm 以下の濃度範囲で前記n型ドーパントが拡散された高濃度n型半導体部と、
    前記高濃度n型半導体部の表面に設けられた単結晶シリコンからなる薄膜の前記高濃度n型半導部に対応する部分に形成され、ピーク値が1×10 19 個/cm 以上1×10 21 個/cm 以下の濃度範囲でホウ素からなるp型ドーパントを打ち込むことによって拡散された高濃度p型半導体部と、
    前記高濃度n型半導体部と前記高濃度p型半導体部との接合部に形成され、前記n型ドーパントおよび前記p型ドーパントが、前記高濃度n型半導体部を除く前記単結晶シリコン基板の前記n型ドーパント濃度よりも高い濃度範囲で拡散されたpn接合部と、
    からなる発光素子であって、
    前記高濃度n型半導体部の厚みは、1〜2μmであって、
    前記高濃度n型半導体部を除く前記基板の厚みは、100〜700μmであって、
    前記高濃度p型半導体部の厚みは、1〜2μmであることを特徴とする発光素子
  2. 1×10 14 個/cm 以上1×10 16 個/cm 以下の濃度範囲でホウ素からなるp型ドーパントが均一に拡散された単結晶シリコンからなる基板の1つの表面側の一部またはすべての部分に形成され、ピーク値が1×10 19 個/cm 以上1×10 21 個/cm 以下の濃度範囲で前記p型ドーパントを打ち込むことによって拡散された高濃度p型半導体部と、
    前記高濃度p型半導体部の表面に設けられた単結晶シリコンからなる薄膜の前記高濃度p型半導部に対応する部分に形成され、ピーク値が1×10 19 個/cm 以上1×10 21 個/cm 以下の濃度範囲でヒ素およびアンチモンのうちの1以上からなるn型ドーパントが拡散された高濃度n型半導体部と、
    前記高濃度p型半導体部と前記高濃度n型半導体部との接合部に形成され、前記p型ドーパントおよび前記n型ドーパントが、前記高濃度p型半導体部を除く前記単結晶シリコン基板の前記p型ドーパント濃度よりも高い濃度範囲で拡散されたpn接合部と、
    からなる発光素子であって、
    前記高濃度p型半導体部の厚みは、1〜2μmであって、
    前記高濃度p型半導体部を除く前記基板の厚みは、100〜700μmであって、
    前記高濃度n型半導体部の厚みは、1〜2μmであることを特徴とする発光素子
JP2016129599A 2016-06-30 2016-06-30 発光素子 Active JP6278423B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016129599A JP6278423B2 (ja) 2016-06-30 2016-06-30 発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016129599A JP6278423B2 (ja) 2016-06-30 2016-06-30 発光素子

Publications (2)

Publication Number Publication Date
JP2018006496A JP2018006496A (ja) 2018-01-11
JP6278423B2 true JP6278423B2 (ja) 2018-02-14

Family

ID=60949815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016129599A Active JP6278423B2 (ja) 2016-06-30 2016-06-30 発光素子

Country Status (1)

Country Link
JP (1) JP6278423B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020065736A1 (ja) * 2018-09-25 2020-04-02 特定非営利活動法人ナノフォトニクス工学推進機構 発光デバイスの製造方法
WO2022153983A1 (ja) * 2021-01-12 2022-07-21 日亜化学工業株式会社 半導体素子および半導体素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148280A (ja) * 1994-04-14 1996-06-07 Toshiba Corp 半導体装置およびその製造方法
US5917195A (en) * 1995-02-17 1999-06-29 B.A. Painter, Iii Phonon resonator and method for its production
EP1107044A1 (en) * 1999-11-30 2001-06-13 Hitachi Europe Limited Photonic device
US20070096171A1 (en) * 2005-10-31 2007-05-03 Ching-Fuh Lin Semiconductor laser device that has the effect of phonon-assisted light amplification and method for manufacturing the same
JP5003013B2 (ja) * 2006-04-25 2012-08-15 株式会社日立製作所 シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。
JP2012186162A (ja) * 2011-02-18 2012-09-27 Univ Of Tokyo エレクトロルミネッセンス素子及びその作製方法
JP2012243824A (ja) * 2011-05-16 2012-12-10 Univ Of Tokyo 半導体レーザダイオード及びその作製方法
JP5840871B2 (ja) * 2011-06-06 2016-01-06 特定非営利活動法人ナノフォトニクス工学推進機構 エレクトロルミネッセンス素子の発光制御器及び方法
JP6005917B2 (ja) * 2011-08-30 2016-10-12 特定非営利活動法人ナノフォトニクス工学推進機構 パルス光の発光制御器及び方法
JP6073599B2 (ja) * 2012-08-24 2017-02-01 特定非営利活動法人ナノフォトニクス工学推進機構 エレクトロルミネッセンス素子の作製方法
JP2014059170A (ja) * 2012-09-14 2014-04-03 V Technology Co Ltd 半導体リングレーザー装置
JP2014072498A (ja) * 2012-10-01 2014-04-21 V Technology Co Ltd 半導体発光・受光素子の製造方法及び半導体発光・受光素子

Also Published As

Publication number Publication date
JP2018006496A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
JP3266207B2 (ja) 熱的安定ダイオードレーザ構造
JP6162890B2 (ja) マイクロ発光ダイオード
US9306113B2 (en) Silicon light emitting device utilising reach-through effects
JP5420550B2 (ja) キャリア注入を用いるシリコン発光素子
JPH05267716A (ja) 温度安定化発光ダイオード構造
JP6278423B2 (ja) 発光素子
CN106206899B (zh) 微型发光二极管、其操作方法与制造方法
JP5676273B2 (ja) パンチスルー効果を利用した半導体発光デバイス
JP2013065591A (ja) 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2003535454A (ja) 狭い波長分布を有する多重半導体レーザ構造
Kantner et al. Efficient current injection into single quantum dots through oxide-confined pn-diodes
CN114242826B (zh) 单光子雪崩二极管及其形成方法
TW201535777A (zh) 氮化物半導體層積體及半導體發光元件
JP2012186162A (ja) エレクトロルミネッセンス素子及びその作製方法
JP5166665B2 (ja) 結晶性物質の電子及び光電特性を局所的に変更する方法及びこのような物質製の素子
EP0837506A2 (en) Semiconductor device with defect layer and method of manufacturing the same
Riuttanen et al. Diffusion injection in a buried multiquantum well light-emitting diode structure
Myllynen et al. Current spreading in back-contacted GaInP/GaAs light-emitting diodes
US20080029757A1 (en) Semiconductor device having a laterally injected active region
JP6073599B2 (ja) エレクトロルミネッセンス素子の作製方法
TWI781445B (zh) 高功率垂直共振腔表面放射雷射二極體(vcsel)
JP5823304B2 (ja) p型ZnOの作製方法、ZnOエレクトロルミネッセンス半導体素子
JP2015012047A (ja) 受光素子及びその製造方法
JP6529048B2 (ja) 発光デバイスの製造方法
JP2005519488A (ja) 低吸収ダイオード接合を有するレーザ・ダイオード

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180110

R150 Certificate of patent or registration of utility model

Ref document number: 6278423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250