JP6270326B2 - 半導体装置及び測定方法 - Google Patents

Description

本発明は、半導体装置及び測定方法に関するものである。

一般に、基準抵抗と、温度依存性を有する抵抗等の抵抗性センサと、基準抵抗及び抵抗性センサの両者に共有で用いられる容量素子と、を用いた、ＲＣ発振回路（ＲＣＡＤＣ）が知られている。また、当該ＲＣ発振回路を用いて温度や湿度等を測定する半導体装置が知られている。

このようなＲＣ発振回路を用いた計測装置である半導体装置として、例えば、特許文献１や特許文献２に記載の技術が知られている。

特開２００３−２８７２６号公報 特開２０１０−１９０７６７号公報

しかしながら、特許文献１に記載の技術では、新たにヒューズ回路を複数必要とするとともに、それらの素子間でばらつきによる影響が避けられず、高精度に測定を行えないという懸念があった。

また、特許文献２に記載の技術では、センサー信号の端数をカウントするカウンタのオーバーフローは避けられるが、カウント値が少なくなるため、高精度に測定を行うことができないとう懸念があった。

本発明は、広範囲にわたって高精度に測定を行うことができる、半導体装置及び測定方法を提供することを目的とする。

上記目的を達成するために、本発明の半導体装置は、第１の周波数の信号に基づいてカウント動作を行う第１のカウンタと、第２の周波数の信号に基づいてカウント動作を行う第２のカウンタと、前記第１のカウンタのカウント値と前記第２のカウンタのカウント値とに基づいて、前記第１の周波数及び前記第２の周波数のいずれが高いかを判定し、高い方の周波数の信号に基づいてカウント動作を行うカウンタがカウントする所定値の、前記所定値に対する他方のカウンタがカウントするカウント値に対する比率、または、前記カウント値の前記所定値に対する比率に基づいて周波数比を算出し、前記周波数比と測定値との対応関係を示す所定のテーブルを参照して、測定値を取得する制御部と、を備える。

また、本発明の半導体装置は、クロック信号に基づいてカウント動作を行う第１のカウンタと、第１の周波数の信号及び第２の周波数の信号に基づいてカウント動作を行う第２のカウンタと、前記第１のカウンタのカウント値と前記第１の周波数の信号に基づく前記第２のカウンタのカウント値と前記第２の周波数の信号に基づく前記第２のカウンタのカウント値とに基づいて、前記第１の周波数及び前記第２の周波数のいずれが高いかを判定し、前記第１のカウンタがカウントする所定値に対する、低い方の周波数の信号に基づいて前記第２のカウンタがカウントする第１カウント値を測定し、高い方の周波数の信号に基づいて前記第２のカウンタが前記第１カウント値に応じたカウント動作を行う間に前記第１のカウンタがカウントした第２カウント値を測定し、前記所定値と前記第２カウント値とに基づいて周波数比を算出し、前記周波数比と測定値との対応関係を示す所定のテーブルを参照して、測定値を取得する制御部と、を備える。

また、本発明の測定方法は、第１の周波数の信号に基づいてカウント動作を行う第１のカウンタと、第２の周波数の信号に基づいてカウント動作を行う第２のカウンタと、を備えた半導体装置による測定方法であって、前記第１のカウンタのカウント値と前記第２のカウンタのカウント値とに基づいて、前記第１の周波数及び前記第２の周波数のいずれが高いかを判定する工程と、高い方の周波数の信号に基づいてカウント動作を行うカウンタがカウントする所定値の、前記所定値に対する他方のカウンタがカウントするカウント値に対する比率、または、前記カウント値の前記所定値に対する比率に基づいて周波数比を算出する工程と、前記周波数比と測定値との対応関係を示す所定のテーブルを参照して、測定値を取得する工程と、を備える。

また、本発明の測定方法は、クロック信号に基づいてカウント動作を行う第１のカウンタと、第１の周波数の信号及び第２の周波数の信号に基づいてカウント動作を行う第２のカウンタと、を備えた半導体装置による測定方法であって、前記第１のカウンタのカウント値と前記第１の周波数の信号に基づく前記第２のカウンタのカウント値と前記第２の周波数の信号に基づく前記第２のカウンタのカウント値とに基づいて、前記第１の周波数及び前記第２の周波数のいずれが高いかを判定する工程と、前記第１のカウンタがカウントする所定値に対する、低い方の周波数の信号に基づいて前記第２のカウンタがカウントする第１カウント値を測定する工程と、高い方の周波数の信号に基づいて前記第２のカウンタが前記第１カウント値に応じたカウント動作を行う間に前記第１のカウンタがカウントした第２カウント値を測定する工程と、前記所定値と前記第２カウント値とに基づいて周波数比を算出する工程と、前記周波数比と測定値との対応関係を示す所定のテーブルを参照して、測定値を取得する工程と、を備える。

本発明によれば、広範囲にわたって高精度に測定を行うことができるという効果を奏する。

第１の実施の形態のＲＣ発振回路を用いた測定装置である半導体装置を備えた電子機器の一例の概略構成図である。 第１の実施の形態の半導体装置による温度検出動作の流れの一例を表したフローチャートである。 第１の実施の形態の半導体装置による温度検出動作を模式的に表した模式図である。 第１の実施の形態の半導体装置による温度検出動作を模式的に表した模式図である。 第１の実施の形態の半導体装置による図４に示した動作の次の温度検出動作を模式的に表した模式図である。 第１の実施の形態の半導体装置による図５に示した動作の次の温度検出動作を模式的に表した模式図である。 第１の実施の形態の半導体装置による図６に示した動作の次の温度検出動作を模式的に表した模式図である。 第２の実施の形態のＲＣ発振回路を用いた測定装置である半導体装置を備えた電子機器の一例の概略構成図である。 第２の実施の形態の半導体装置を模式的に示した模式図である。 第２の実施の形態の半導体装置による温度検出動作の流れの一例を表したフローチャートである。 第２の実施の形態の半導体装置による温度検出動作を模式的に表した模式図である。 第２の実施の形態の半導体装置による図１１に示した動作の次の温度検出動作を模式的に表した模式図である。 第２の実施の形態の半導体装置による図１２に示した動作の次の温度検出動作を模式的に表した模式図である。 第２の実施の形態の半導体装置による図１３に示した動作の次の温度検出動作を模式的に表した模式図である。 第２の実施の形態の半導体装置による温度検出動作を模式的に表した模式図である。 第２の実施の形態の半導体装置による図１５に示した動作の次の温度検出動作を模式的に表した模式図である。 第２の実施の形態の半導体装置による図１６に示した動作の次の温度検出動作を模式的に表した模式図である。 第２の実施の形態の半導体装置による図１７に示した動作の次の温度検出動作を模式的に表した模式図である。 サーミスタ、基準抵抗、コンデンサ、及びコンデンサが外部に設けられている場合のＲＣ発振回路の一例の回路図である。 第３の実施の形態のＲＣ発振回路１２の一例を示す回路図である。 第３の実施の形態のＲＣ発振回路のセンサインバータのインバータ部の一例の回路図である。 第３の実施の形態のＲＣ発振回路のセンサインバータのバイアス回路の一例の回路図である。 第３の実施の形態のＲＣ発振回路のセンサインバータのバイアス回路のその他の例の回路図である。 第３の実施の形態のＲＣ発振回路のセンサインバータのバイアス回路のその他の例の回路図である。 第３の実施の形態の図２４に示したバイアス回路を用いたセンサインバータの回路図である。 従来のＲＣ回路により温度測定を行う半導体装置の模式図である。 従来の半導体装置による温度検出動作を模式的に表した模式図である。 従来の半導体装置による図２７に示した動作の次の温度検出動作を模式的に表した模式図である。 従来の半導体装置による図２８に示した動作の次の温度検出動作を模式的に表した模式図である。

以下では、図面を参照して、本実施の形態に係る実施例を詳細に説明する。
（第１の実施の形態）
まず、本実施の形態のＲＣ発振回路を用いた測定装置である半導体装置を備えた電子機器の構成について説明する。図１には、本実施の形態のＲＣ発振回路を用いた測定装置である半導体装置を備えた電子機器の一例の概略構成図を示す。

図１に示した電子機器１は、具体的一例として、温度計である場合を示している。本実施の形態の電子機器１は、半導体装置１０、ＲＣ発振回路１２、及び表示装置１４を備える。当該電子機器１は、ＲＣ発振回路１２から出力された基準発振及びサーミスタ発振の周波数比に基づいて、半導体装置１０が検出した温度を表示装置１４に表示させる機能を有している。

表示装置１４は、表示制御部３０及び表示部３２を備えており、例えば、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：液晶ディスプレイ）等である。半導体装置１０は、半導体装置１０のＣＰＵ４０から入力された温度（測定値）を表示制御部３０の制御により表示部３２（液晶）に表示させる機能を有している。なお、表示制御部３０の構成は、特に限定されるものではない。また、表示装置１４は、可視表示の他、可聴表示等を行うものであってもよく、表示の仕方も限定されるものではない。

ＲＣ発振回路１２は、サーミスタ２０または基準抵抗２２と、コンデンサ２６とにより発振するＲＣ発振回路である。本実施の形態のＲＣ発振回路１２は、サーミスタ２０、基準抵抗２２、コンデンサ２４、コンデンサ２６、及び発振回路２８を備えている。本実施の形態では、サーミスタ２０、基準抵抗２２、コンデンサ２４、及びコンデンサ２６は、半導体装置１０の外部に備えられている。一方、発振回路２８は、半導体装置１０の内部に備えられている。詳細は後述するが、発振回路２８は、複数のインバータ回路を備えている。

ＲＣ発振回路１２は、基準抵抗２２とコンデンサ２４及びコンデンサ２６とのＲＣ発振による基準発振信号を半導体装置１０に出力する。また、ＲＣ発振回路１２は、サーミスタ２０とコンデンサ２４及びコンデンサ２６とのＲＣ発振によるサーミスタ発振信号を半導体装置１０に出力する。発振周波数は、それぞれの時定数により定まる。

温度が上昇すると、サーミスタ発振周波数が高くなる。一方、基準発振信号の周波数は、変化しない。そのため、温度が変化すると基準発振信号の周波数とサーミスタ発振信号の周波数との周波数比が変化する。

半導体装置１０は、基準発振周波数（周期）とサーミスタ発振周波数（周期）との周波数比と温度との対応関係を示したテーブルを用いて、温度を測定し、表示装置１４に出力する機能を有している。なお、本実施の形態のように、周波数比を用いることにより、ＲＣ発振回路１２の容量（コンデンサ２４及びコンデンサ２６）のばらつきをキャンセルすることができ、より高精度の測定を可能とすることができる。

本実施の形態の半導体装置１０は、ＣＰＵ４０、制御回路４２、割込制御回路４４、ＲＯＭ４６、カウンタＡ、及びカウンタＢを備えている。カウンタＡ、カウンタＢ、ＣＰＵ４０、制御回路４２、及びＲＯＭ４６は、データバス４８を介して、互いに信号の授受が可能に接続されている。

また、本実施の形態の半導体装置１０は、上述したように発振回路２８を備えている。発振回路２８から出力された基準発振（周期：ｔＲＳ、周波数：１／ｔＲＳ）の信号（以下、簡略化のため、基準発振と称する。）は、カウンタＡに入力される。カウンタＡは、基準発振をカウントするカウンタ回路である。本実施の形態では、具体的一例として、１６ビット、カウントの最大値が１６進数の”ＦＦＦＦＨ”であるカウンタ回路を用いている。一方、発振回路２８から出力されたサーミスタ発振（周期：ｔＲＴ、周波数：１／ｔＲＴ）の信号（以下、簡略化のため、サーミスタ発振と称する）は、カウンタＢに入力される。カウンタＢは、サーミスタ発振をカウントするカウンタ回路である。本実施の形態では、具体的一例として、カウンタＡと同様のカウンタ回路を用いている。

カウンタＡからは、カウントがオーバーフローすると、オーバーフローしたことを示す信号ＯＶＦＡが割込制御回路４４に出力される。同様に、カウンタＢからは、カウントがオーバーフローすると、オーバーフローしたことを示す信号ＯＶＦＢが割込制御回路４４に出力される。

割込制御回路４４は、カウンタＡがオーバーフローした場合は、カウンタＡ割込信号を制御回路４２に出力する。また、割込制御回路４４は、カウンタＢがオーバーフローした場合は、カウンタＢ割込信号を制御回路４２に出力する。

制御回路４２は、割込制御回路４４から入力されたカウンタＡ割込信号及びカウンタＢ割込信号に応じて、カウンタＡ及びカウンタＢの動作を制御する。制御回路４２はレジスタを持っており、ＣＰＵ４０から制御されることにより、基準発振、サーミスタ発振の選択、あるいは発振開始または発振停止を行う。また、制御回路４２は、基準発振とサーミスタ発振とのいずれが速いかを判定する。なお、本実施の形態では、「発振が速い」とは、発振の周期が短いことをいい、周波数が高いことをいう。

ＣＰＵ４０は、基準発振とサーミスタ発振との周波数比を算出する。さらに、ＣＰＵ４０は、ＲＯＭ４６に予め記憶されている周波数比と温度との対応関係を示すテーブルを参照して、算出した周波数比に対応する温度を表示装置１４に出力する。なお、ＲＯＭ４６は、本実施の形態では、一例としてフラッシュＲＯＭを用いているがこれに限らず、不揮発性の記憶部であれば特に限定されない。また、ＣＰＵ４０が、基準発振とサーミスタ発振とのいずれが速いかを判定しても良い。

次に、本実施の形態の半導体装置１０による、ＲＣ発振回路１２を用いた温度の検出動作について説明する。

図２には、本実施の形態の半導体装置１０による温度検出動作の流れの一例を表したフローチャートを示す。まず、図２を参照して、当該温度検出動作全体の流れの概略を説明する。

本実施の形態の温度検出動作では、まず、基準発振及びサーミスタ発振のいずれが速いかを検出する（ステップ１００）。次に、基準発振及びサーミスタ発振のいずれか速い方を基準として、他方の発振に基づくカウント値を測定（カウンタでカウント）する（ステップ１０２）。高い方の発振に基づいたカウントを基準値とし、基準値をカウントする際の他方の発振に基づくカウント値を測定値とする。

次に、基準値と測定値とに基づいて、周波数比を算出する（ステップ１０４）。次に、算出した周波数比に基づいて、周波数比と温度との対応関係を示すテーブルを参照して温度を取得して表示装置１４に出力（ステップ１０６）する。

さらに、各動作の詳細について図３〜図７の模式図を参照して説明する。図３〜図７に示した模式図では、ＣＰＵ４０、制御回路４２、及び割込制御回路４４を総称してロジック・乗除算回路５０として表している。

まず、図３の模式図を参照して説明する。基準発振をカウントするカウンタＡは、最大値”ＦＦＦＦＨ”＋”１Ｈ”（＝”１００００Ｈ”）から所定値Ｎ０を減算した値にプリセットする。また、サーミスタ発振をカウントするカウンタＢも同様に、”１００００Ｈ”−Ｎ０にプリセットする。ここで、所定値Ｎ０は、任意の値である。Ｎ０は、特に限定されるものではなく、基準発振及びサーミスタ発振の速さや、カウンタＡ及びカウンタＢに応じて任意に定めればよい。

カウンタＡ及びカウンタＢは、同時に各々基準発振及びサーミスタ発振のカウントを開始する。

次の動作を、図４の模式図を参照して説明する。

カウントが進むと、カウンタＡ及びカウンタＢのいずれかが先に最大値に達してオーバーフローをする。オーバーフローをしたカウンタからオーバーフローを示す信号（ＯＶＦＡ、ＯＶＦＢ）がロジック・乗除算回路５０に出力される。図４では、一例として、カウンタＡがオーバーフローをして、カウンタＡからＯＶＦＡ信号がロジック・乗除算回路５０に出力された場合を示している。

本実施の形態では、このようにカウンタＡが先にオーバーフローをした場合、ロジック・乗除算回路５０は、カウンタＡ割込信号を出力し、カウンタＡ割込信号に応じて、サーミスタ発振をカウントするカウンタＢのカウントを停止させる。ロジック・乗除算回路５０は、カウンタＢのオーバーフローは検知しない。

なお、図４に示した場合とは逆に、カウンタＢが先にオーバーフローをした 場合、ロジック・乗除算回路５０は、カウンタＢ割込信号を出力し、カウンタＢ割込信号に応じて、カウンタＡのカウントを停止させ、カウンタＡのオーバーフローは検知しない。

また、カウンタＡ及びカウンタＢが同時にオーバーフローを検知した場合（例えば、基準発振周期ｔＲＳ＝サーミスタ発振周期ｔＲＴの場合等）は、カウンタＡ及びカウンタＢのいずれか一方のオーバーフローを検知する。例えば、予め定められた方のカウンタがオーバーフローしたと検知すればよい。

当該動作により、ロジック・乗除算回路５０は、基準発振及びサーミスタ発振のいずれが速いかを判定する。カウントＡが先にオーバーフローをする場合、すなわち、カウンタＡのカウントの方がカウンタＢのカウントよりも速い場合は、基準発振の方がサーミスタ発振よりも速い。同様に、カウントＢが先にオーバーフローをする場合、すなわち、カウンタＢのカウントの方がカウンタＡのカウントよりも速い場合は、サーミスタ発振の方が基準発振よりも速い。

次の動作を、図５の模式図を参照して説明する。図５は、カウンタＡの方が先にオーバーフローをした、すなわち、基準発振の方がサーミスタ発振よりも速い場合を示している。

カウンタＡは、”１００００Ｈ”−基準値Ｎ１、カウンタＢは、初期値”００００Ｈにプリセットする。ここで、基準値Ｎ１は、Ｎ０と同様に任意の値とする。なお、Ｎ１＝Ｎ０であってもよい。

ロジック・乗除算回路５０は、カウンタＡ及びカウンタＢのカウントを同時に開始させる。ロジック・乗除算回路５０は、カウンタＡがオーバーフローをしたことをＯＶＦＡ信号により検知したら、カウンタＢのカウントを停止させる。この際、基準発振の方が速いため、カウンタＡの方がカウンタＢよりも先にオーバーフローを起こす。

次の動作を、図６の模式図を参照して説明する。

カウンタＡがオーバーフローをしたときのカウンタＢのカウント値Ｎ２をロジック・乗除算回路５０に格納する。なお、当該カウント値Ｎ２は、基準値Ｎ１に対する、カウンタＢの測定値であるため、測定値Ｎ２と称する。

この際の測定値Ｎ２は、下記（１）式で表される。なお、周波数比：ｔＲＳ／ｔＲＴは、基準発振の周波数（１／ｔＲＳ）に対するサーミスタ発振の周波数（１／ｔＲＴ）の比率を表す。

Ｎ２＝Ｎ１×（ｔＲＳ／ｔＲＴ） ・・・（１）
次の動作を図７の模式図を参照して説明する。

ロジック・乗除算回路５０では、測定値Ｎ２／基準値Ｎ１を乗除算回路により計算する。すなわち、下記（２）式を計算する。

Ｎ２／Ｎ１＝ｔＲＳ／ｔＲＴ ・・・（２）
ロジック・乗除算回路５０は、ＲＯＭ４６に格納されているｔＲＳ／ｔＲＴ（周波数比）と温度との対応関係を示すテーブルを参照して、温度を取得し、表示装置１４に出力する。

このようにして、本実施の形態では、ＲＣ発振回路１２を用いて半導体装置１０により温度を検出する。

なお、サーミスタ発振の方が基準発振よりも高く、カウンタＢの方がカウントが速くて先にオーバーフローを起こす場合も上述したのと同様に動作させればよい。

すなわち、カウンタＢは、”１００００Ｈ”−基準値Ｎ１’、カウンタＡは、初期値”００００Ｈにプリセットする。ここで、基準値Ｎ１’は、Ｎ０と同様に任意の値とする。なお、Ｎ１’＝Ｎ０であってもよい。また、Ｎ１＝Ｎ１’であってもよい。

さらにロジック・乗除算回路５０は、カウンタＡ及びカウンタＢのカウントを同時に開始させて、カウンタＢがオーバーフローをしたことをＯＶＦＢ信号により検知したら、カウンタＡのカウントを停止させる。ロジック・乗除算回路５０は、カウンタＢがオーバーフローをしたときのカウンタＡのカウント値（測定値）Ｎ２’をロジック・乗除算回路５０に格納する。この際の測定値Ｎ２’は、下記（３）式で表される。

Ｎ２’＝Ｎ１’×（ｔＲＴ／ｔＲＳ） ・・・（３）
さらにロジック・乗除算回路５０では、測定値Ｎ２’／基準値Ｎ１’を乗除算回路により計算する。すなわち、下記（４）式を計算する。

Ｎ１’／Ｎ２＝ｔＲＳ／ｔＲＴ ・・・（４）
ロジック・乗除算回路５０は、ＲＯＭ４６に格納されているｔＲＳ／ｔＲＴ（周波数比）と温度との対応関係を示すテーブルを参照して、温度を取得し、表示装置１４に出力する。

なお、この場合、本実施の形態では、基準値Ｎ１’／測定値Ｎ２’を計算しているがこれに限らず、測定値Ｎ２’／基準値Ｎ１’を計算してもよい。この場合、乗除算回路では、ｔＲＴ／ｔＲｓを計算することになる。そのため、予め、ＲＯＭ４６には、周波数比：ｔＲＳ／ｔＲＴと周波数比：ｔＲＴ／ｔＲＳが中心を境にして存在するテーブルを格納しておく。当該テーブルは、ｔＲＳ＝ｔＲＴとなるところを境界（ターニングポイント）にして、周波数比：ｔＲＳ／ｔＲＴの領域（基準発振周期ｔＲＳがサーミスタ発振周期ｔＲＴよりも大きい場合の領域）と、周波数比：ｔＲＴ／ｔＲＳの領域（サーミスタ発振周期ｔＲＴが基準発振周期ｔＲＳよりも大きい場合の領域）とが分かれているテーブルである。なお、本実施の形態では、当該テーブルの両領域は、ｔＲＴ＝ｔＲＳが境界になるように設けられているが、これに限らず、両領域の一部をオーバーラップさせるように設けてもよい。すなわち、サーミスタ発振周期ｔＲＴが基準発振周期ｔＲＳ＋許容値よりも小さい、周波数比：ｔＲＳ／ｔＲＴの領域と、サーミスタ発振周期ｔＲＴが基準発振周期ｔＲＳ−許容値よりも大きい、周波数比：ｔＲＴ／ｔＲＳの領域を設けたテーブルとしてもよい。さらに、上述の判定結果を用いて、基準発振及びサーミスタ発振のいずれが速いかを判定して、基準発振の方が速い場合は、周波数比：ｔＲＳ／ｔＲＴの領域を参照する。一方、サーミスタ発振の方が速い場合は、周波数比：ｔＲＴ／ｔＲＳの領域を参照する。ロジック・乗除算回路５０は、このようにしてテーブルを参照して、温度を取得し、表示装置１４に出力する。

このように本実施の形態の半導体装置１０では、まず、基準発振とサーミスタ発振のどちらが速いかを判定し、基準発振及びサーミスタ発振のいずれか速い方（または同じ速度）を基準として、他方の発振に基づくカウント値を測定する。さらに、高い方の発振に基づいたカウントを基準値とし、基準値をカウントする際の他方の発振に基づくカウント値を測定値とする。基準値と測定値とに基づいて、周波数比を算出し、算出した周波数比に基づいて、周波数比と温度との対応関係を示すテーブルを参照して温度を取得する。

本実施の形態では、速い方の発振を基準におく（高い方の発振に基づいて基準値Ｎ１、Ｎ１’をカウントする）ことにより、測定値Ｎ２、Ｎ２’をカウントするカウンタがオーバーフローをすることがなくなる。また、基準値Ｎ１、Ｎ１’をカウンタ長（カウンタ最大値）ぎりぎりまで設定することができるため、設計の際に、基準値Ｎ１、Ｎ１’を容易に決定することができる。また、基準値Ｎ１、Ｎ１’を大きくすれば、データ量が多くなるため、基準値Ｎ１、Ｎ１’を大きくするのに応じて測定精度が向上する。また、基準値Ｎ１、Ｎ１’を小さくすれば、カウンタのカウント時間が短くなるため、測定が速くなる。このように、基準値Ｎ１、Ｎ１’の大小は、単純なトレードオフ関係にあるため、半導体装置１０は、色々な仕様に対して利用することができる。

また、本実施の形態の半導体装置１０により測定を行うことにより、これまで、基準値を大きくすると測定値がオーバーフローを起こし、基準値を小さくすると測定値のカウント数が取れず（所望の値にできない）ため、精度が確保できないという問題（詳細は、後述の比較例を参照）を解決することができる。

すなわち、本実施の形態の半導体装置１０では、測定不能となることを抑制し、さらに、測定時間さえ確保すれば、高精度測定が可能となる。従って、本実施の形態の半導体装置１０では、広範囲にわたって高精度に測定を行うことができる。

なお、本実施の形態では、カウンタＡを基準発振をカウントするカウンタ、カウンタＢをサーミスタ発振をカウントするカウンタとしているがこれに限らない。例えば、先にオーバーフローを起こしたカウンタをカウンタＡとし、他方をカウンタＢとしてもよい。

（第２の実施の形態）
次に第２の実施の形態について説明する。なお、第１の実施の形態と同様の構成及び動作については、その旨を記し、詳細な説明を省略する。

図８には、本実施の形態のＲＣ発振回路を用いた測定装置である半導体装置を備えた電子機器の一例の概略構成図を示す。図８に示すように、本実施の形態の半導体装置１０は、クロック発振回路４９を備えている点で、第１の実施の形態の半導体装置１０と異なっている。

クロック発振回路４９は、周期：ｔＣＬＫのクロック信号（以下、簡略化のため、クロック発振という）を、カウンタＡに出力する機能を有する。

また、図８に示すように、本実施の形態の半導体装置１０は、発振回路２８から出力される基準発振及びサーミスタ発振の両方がカウンタＢに入力される点で、第１の実施の形態の半導体装置１０と異なっている。

また、図９には、図８に示した本実施の形態の半導体装置１０を模式的に表した模式図を示す。図９に示すように、本実施の形態の半導体装置１０は、ロジック回路５４が乗除算回路を備えていない点で、第１の実施の形態のロジック・乗除算回路５０と異なっている。

次に、本実施の形態の半導体装置１０による、ＲＣ発振回路１２を用いた温度の検出動作について説明する。

図１０には、本実施の形態の半導体装置１０による温度検出動作の流れの一例を表したフローチャートを示す。まず、図１０を参照して、当該温度検出動作全体の流れの概略を説明する。

本実施の形態の温度検出動作では、まず、基準発振及びサーミスタ発振のいずれが速いかを検出する（ステップ２００）。次に、クロック発振をベースにして、基準発振及びサーミスタ発振のいずれか遅い方を測定する。サーミスタ発振の方が速い場合は、クロック発振をベースにして、基準発振を測定する（ステップ２０２＿１）。一方、基準発振の方が速い場合は、クロック発振をベースにして、サーミスタ発振を測定する（ステップ２０２＿２）。

次に、基準発振及びサーミスタ発振のいずれか速い方をベースにして、クロック発振を測定する。サーミスタ発振の方が速い場合は、サーミスタ発振をベースにして、クロック発振を測定する（ステップ２０４＿１）。一方、基準発振の方が速い場合は、基準発振をベースにしてクロック発振を測定する（ステップ２０４＿２）。

本実施の形態の半導体装置１０では、このような順番で測定（動作）を行うことにより、カウンタのオーバーフローを防ぐことができる。

次に、サーミスタ発振が速い場合及び基準発振が速い場合、各々周波数比を算出（ステップ２０６＿１、２０６＿２）する。さらに、算出した周波数比に基づいて、周波数比と温度との対応関係を示すテーブルを参照して温度を取得して表示装置１４に出力（ステップ２０８＿１、２０８＿２）する。

さらに、各動作の詳細について図１１〜図１４の模式図を参照して説明する。

始めに、図１１〜図１４の模式図を参照して、上記ステップ２００の基準発振及びサーミスタ発振のいずれが速いかの検出（判定）動作について説明する。

まず、クロック発振をベースにして基準発振を測定する。そのため、図１１に示したように、各カウンタをセッティングする。クロック発振を測定するカウンタＡは、最大値”ＦＦＦＦＨ”＋”１Ｈ”（＝”１００００Ｈ”）から所定値ｎＡ０を減算した値にプリセットする。これにより、カウンタＡは、ｎＡ０回カウントを行うと、オーバーフローを起こし、オーバーフローを起こしたことを示すＯＶＦＡ信号が、カウンタＡから出力される。なお、所定値ｎＡ０は、第１の実施の形態のＮ０と同様に、任意の値である。

また、基準発振を測定するカウンタＢは、初期値”００００Ｈ”にプリセットする。

次の動作を図１２の模式図を参照して説明する。なお、図１２は、クロック発振をベースにして基準発振を測定した測定後の状態を示している。

ロジック回路５４は、カウンタＡにはクロック発振を、カウンタＢには基準発振をそれぞれカウントさせる。カウンタＡがｎＡ０回カウントをすると、”１００００Ｈ”に達し、オーバーフローを起こして、ＯＶＦＡ信号が出力される。ロジック回路５４では、ＯＶＦＡ信号に応じて出力されたカウンタＡ割込信号に基づいて、カウンタＢのカウントを停止させる。このときのカウンタＢのカウント値をｎＢ０とする。

ロジック回路５４では、当該ｎＢ０をメモリに格納する。メモリに格納された当該ｎＢ０をｎＢ１とする。すなわち、ｎＢ０＝ｎＢ１となる。

なお、ｎＡ０の値が大きすぎ、かつ、基準発振が速すぎると、カウンタＢがカウンタＡよりも先にオーバーフローを起こすという問題が生じる懸念がある。そのため、基準発振周波数とクロック発振とを同程度の速さとすることで、当該問題の発生を抑制し、設計を簡単にすることが可能になる。また、基準発振の替わりにクロック発振を使用しても良い。

この際、下記（５）式及び（６）式が成り立つ。

ｎＡ０×ｔＣＬＫ＝ｎＢ１×ｔＲｓ ・・・（５）
ｎＢ０＝ｎＡ０×（ｔＣＬＫ／ｔＲＳ） ・・・（６）
次に、クロック発振をベースとしてサーミスタ発振を測定する。そのため、図１３に示したように、各カウンタをセッティングする。クロック発振を測定するカウンタＡは、最大値”ＦＦＦＦＨ”＋”１Ｈ”（＝”１００００Ｈ”）から所定値ｎＡ０を減算した値にプリセットする。これにより、カウンタＡは、ｎＡ０回カウントを行うと、オーバーフローを起こす。

また、基準発振を測定するカウンタＢは、”１００００Ｈ”から所定値ｎＢ１を減算した値にプリセットする。

次の動作を図１４の模式図を参照して説明する。なお、図１４は、クロック発振をベースとしてサーミスタ発振を測定した測定後の状態を示している。

ロジック回路５４は、カウンタＡにはクロック発振を、カウンタＢにはサーミスタ発振をそれぞれカウントさせる。カウンタＡ及びカウンタＢのうち、いずれか先にカウント値が”１００００Ｈ”に達した方が、オーバーフローを起こす。カウンタＡがオーバーフローを起こした場合は、基準発振がサーミスタ発振よりも速い場合である。一方、カウンタＢがオーバーフローを起こした場合は、サーミスタ発振が基準発振よりも速い場合である。また、カウンタＡ及びカウンタＢが同時（同時とみなせる許容範囲内を含む）にオーバーフローを起こした場合は、基準発振＝サーミスタ発振の場合である。

この際、下記（７）式及び（８）式が成り立つ。

ｎＡ０×ｔＣＬＫ＝ｎＢ１×ｔＲＴ ・・・（７）
ｔＲＳ＝ｔＲＴ ・・・（８）
（７）式及び（８）式から、単純に基準発振とサーミスタ発振とが同じ測定条件であることが理解できる。

このため、サーミスタ発振の方が速ければ、カウンタＢが先にオーバーフローを起こし、クロック発振の方が速ければ、カウンタＡが先にオーバーフローを起こす。

次に、図１５〜図１８の模式図を参照して、基準発振の方がサーミスタ発振よりも速い場合について説明する。この場合は、クロック発振をベースにサーミスタ発振を測定（上記ステップ２０２＿２）し、クロック発振をベースに基準発振を測定（上記ステップ２０４＿２）するという流れで動作する。

クロック発振をベースとして、サーミスタ発振の測定で得られたサーミスタ発振のカウント値を用いて、基準発振をベースとしてクロック発振の測定を行うことになる。サーミスタ発振は、基準発振よりも遅い。従って、遅いサーミスタ発振のカウント値を速い基準発振をベースとしてカウントすれば、カウントが速く終了する。

すなわち、基準発振をベースとしてクロック発振を測定する測定時間は、クロック発振をベースとしてサーミスタ発振を測定する測定時間よりも短いことが言える。

従って、本実施の形態では、基準発振をベースに用いてクロック発振を測定する際に、クロック発振を測定するカウンタＡは、オーバーフローを起こさないという利点がある。

具体的には、以下のように動作する。

クロック発振をベースとしてサーミスタ発振を測定する。そのため、図１５に示したように、各カウンタをセッティングする。なお、ここで、本実施の形態の半導体装置１０の動作を理解しやすくするために、目安として（一例の）周波数を記載する。また、本実施の形態では、上述したように推奨される動作である、クロック発振と基準発振周波数ｔＲＳとを同じにしている。また、測定時間を１秒として、ｎＡ０＝３２ｋ回とする。

クロック発振を測定するカウンタＡは、”１００００Ｈ”−所定値ｎＡ０を減算した値にプリセットする。これにより、カウンタＡは、ｎＡ０回カウントを行うと、オーバーフローを起こし、オーバーフローを起こしたことを示すＯＶＦＡ信号が、カウンタＡから出力される。なお、所定値ｎＡ０は、上述したように、任意の値である。

また、サーミスタ発振を測定するカウンタＢは、初期値”００００Ｈ”にプリセットする。

次の動作を図１６の模式図を参照して説明する。なお、図１６は、クロック発振をベースにしてサーミスタ発振を測定した測定後の状態を示している。

ロジック回路５４は、カウンタＡにはクロック発振を、カウンタＢにはサーミスタ発振をそれぞれカウントさせる。カウンタＡがｎＡ０回カウントをすると、”１００００Ｈ”に達し、オーバーフローを起こして、ＯＶＦＡ信号が出力される。ロジック回路５４では、ＯＶＦＡ信号に応じて出力されたカウンタＡ割込信号に基づいて、カウンタＢのカウントを停止させる。このときのカウンタＢのカウント値をｎＢ０とする。

このとき、基準発振とクロック発振とを同程度の速さとすることで、設計を簡単にすることが可能になる。基準発振とクロック発振とが同じ周波数であるとする。このとき、サーミスタ発振は、クロック発振よりも遅いことがいえる。そのため、サーミスタ発振をカウントするカウンタＢは、確実にオーバーフローを起こさない。また、基準発振の替わりにクロック発振を用いても良い。

ロジック回路５４では、当該ｎＢ０をメモリに格納する。メモリに格納された当該ｎＢ０をｎＢ１とする。すなわち、ｎＢ０＝ｎＢ１となる。

この際、下記（９）式及び（１０）式が成り立つ。

ｎＡ０×ｔＣＬＫ＝ｎＢ０×ｔＲＴ ・・・（９）
ｎＢ１＝ｎＡ０×（ｔＣＬＫ／ｔＲＴ） ・・・（１０）
次に、クロック発振をベースとして基準発振を測定する。そのため、図１７に示したように、各カウンタをセッティングする。クロック発振を測定するカウンタＡは、初期値”００００Ｈ”にプリセットする。また、基準発振をカウントするカウンタＢは、”１００００Ｈ”から所定値ｎＢ１を減算した値にプリセットする。これにより、カウンタＢは、ｎＢ１回カウントを行うと、オーバーフローを起こす。

ロジック回路５４は、カウンタＡにはクロック発振を、カウンタＢには基準発振をそれぞれカウントさせる。

次の動作を図１８の模式図を参照して説明する。なお、図１８は、クロック発振をベースとして基準発振を測定した測定後の状態を示している。

カウンタＢが、オーバーフローを起こした際の、カウンタＡのカウント値ｎＡ１を得る。このとき、上述したように、遅いサーミスタ発振のカウント値を、速い基準発振で測定するため、測定時間が短くなる。そのため、カウンタＡがオーバーフローを起こすことはない。

この際、下記（１１）式が成り立つ。

ｎＡ１×ｔＣＬＫ＝ｎＢ１×ｔＲＳ ・・・（１１）
さらに（１１）式に（１０）式を代入すると、下記（１２）式が成り立つ。

ｎＡ１＝ｎＡ０×（ｔＲＳ／ｔＲＴ） ・・・（１２）
ここで、ｎＡ０は所定値であり既存のため、定数として扱うことができる。そのため、（１２）式により、実質的には、周波数比：ｔＲＳ／ｔＲＴ、すなわち基準発振とサーミスタ発振との周波数比が得られる。

図１５〜図１８の模式図に示したように、具体的に本実施の形態では、ｎＡ０＝３２ｋであり、かつ、ｎＡ１＝１６ｋとしている。従って、本実施の形態の場合は、ｎＡ１／ｎＡ０＝ｔＲｓ／ｔＲＴ＝１／２である。これは、ｔＲＳ／ｔＲＴの比率が１／２であることを示している。

なお、周波数＝１／周期であり、上記したように、基準発振の周波数は１／ｔＲＳであり、サーミスタ発振の周波数は１／ｔＲＴである。ｔＲｓ／ｔＲＴ＝１／２であるということは、周波数は周期の逆数になるため、基準発振周波数ｔＲＳの方がサーミスタ発振周波数ｔＲＴよりも二倍高い（速い）ことを示している。

さらに、サーミスタ発振の方が基準発振よりも速い場合について説明する。なお、上述した基準発振の方がサーミスタ発振よりも速い場合と略同様であるため、模式図は、省略する。

この場合は、クロック発振をベースに基準発振を測定（上記ステップ２０２＿１）し、クロック発振をベースにサーミスタ発振を測定する（上記ステップ２０４−１）という流れで動作する。

クロック発振をベースとして、基準発振の測定で得られた基準発振のカウント値を用いて、サーミスタ発振をベースとしてクロック発振の測定を行うことになる。基準発振は、サーミスタ発振よりも遅い。従って、遅い基準発振のカウント値を速いサーミスタ発振をベースとしてカウントすれば、カウントが速く終了する。

すなわち、サーミスタ発振をベースとしてクロック発振を測定する測定時間は、クロック発振をベースとして基準発振を測定する測定時間よりも短いことが言える。

従って、本実施の形態では、サーミスタ発振をベースに用いてクロック発振を測定する際に、クロック発振を測定するカウンタＡは、オーバーフローを起こさないという利点がある。

具体的には、以下のように動作する。

クロック発振をベースとして基準発振を測定する。クロック発振を測定するカウンタＡは、”１００００Ｈ”−所定値ｎＡ０を減算した値にプリセットする。これにより、カウンタＡは、ｎＡ０回カウントを行うと、オーバーフローを起こし、オーバーフローを起こしたことを示すＯＶＦＡ信号が、カウンタＡから出力される。なお、所定値ｎＡ０は、上述したように、任意の値である。

また、基準発振を測定するカウンタＢは、初期値”００００Ｈ”にプリセットする。

さらに、ロジック回路５４は、カウンタＡにはクロック発振を、カウンタＢには基準発振をそれぞれカウントさせる。カウンタＡがｎＡ０回カウントをすると、”１００００Ｈ”に達し、オーバーフローを起こしたら、カウンタＢのカウントを停止させる。このときのカウンタＢのカウント値をｎＢ０とする。

このとき、基準発振とクロック発振とを同程度の速さとすることで、設計を簡単にすることが可能になる。例えば、基準発振とクロック発振とが同じ周波数であるとする。カウンタＡがｎＡ０回カウントしたときには、カウンタＢが、オーバーフローをしていないことがいえるため、設計難易度が低下し、設計が簡単になる。また、基準発振の替わりにクロック発振を用いても良い。

ロジック回路５４では、当該ｎＢ０をメモリに格納する。メモリに格納された当該ｎＢ０をｎＢ１とする。すなわち、ｎＢ０＝ｎＢ１となる。

この際、下記（１３）式及び（１４）式が成り立つ。

ｎＡ０×ｔＣＬＫ＝ｎＢ０×ｔＲＳ ・・・（１３）
ｎＢ１＝ｎＡ０×（ｔＣＬＫ／ｔＲＳ） ・・・（１４）
次に、クロック発振をベースとしてサーミスタ発振を測定する。クロック発振を測定するカウンタＡは、初期値”００００Ｈ”にプリセットする。また、サーミスタ発振をカウントするカウンタＢは、”１００００Ｈ”から所定値ｎＢ１を減算した値にプリセットする。これにより、カウンタＢは、ｎＢ１回カウントを行うと、オーバーフローを起こす。

ロジック回路５４は、カウンタＡにはクロック発振を、カウンタＢにはサーミスタ発振をそれぞれカウントさせる。

ロジック回路５４は、カウンタＢが、オーバーフローを起こした際の、カウンタＡのカウント値ｎＡ１を得る。このとき、上述したように、遅い基準発振のカウント値を、速いサーミスタ発振で測定するため、測定時間が短くなる。そのため、カウンタＡがオーバーフローを起こすことはない。

この際、下記（１５）式が成り立つ。

ｎＡ１×ｔＣＬＫ＝ｎＢ１×ｔＲＴ ・・・（１５）
さらに（１５）式に（１４）式を代入すると、下記（１６）式が成り立つ。

ｎＡ１＝ｎＡ０×（ｔＲＴ／ｔＲＳ） ・・・（１６）
ここで、ｎＡ０は所定値であり既存のため、定数として扱うことができる。そのため、（１６）式により、実質的には、周波数比：ｔＲＴ／ｔＲｓ、すなわちサーミスタ発振と基準発振との周波数比が得られる。

図１５〜図１８の模式図に示したように、具体的に本実施の形態では、ｎＡ０＝３２ｋであり、かつ、ｎＡ１＝１６ｋとしている。従って、本実施の形態の場合は、ｎＡ１／ｎＡ０＝ｔＲｓ／ｔＲＴ＝１／２である。これは、ｔＲＳ／ｔＲＴの比率が１／２であることを示している。

なお、周波数＝１／周期であり、上記したように、基準発振の周波数は１／ｔＲＳであり、サーミスタ発振の周波数は１／ｔＲＴである。ｔＲｓ／ｔＲＴ＝１／２であるということは、周波数は周期の逆数になるため、基準発振周波数ｔＲＳの方がサーミスタ発振周波数ｔＲＴよりも二倍高い（速い）ことを示している。

上述したように、基準発振が速い場合は、式（１２）のｎＡ１＝ｎＡ０×（ｔＲＳ／ｔＲＴ）という結果が得られる。一方、サーミスタ発振が速い場合は、式（１６）のｎＡ１＝ｎＡ０×（ｔＲＴ／ｔＲＳ）という結果が得られる。このように本実施の形態では、基準発振及びサーミスタ発振のいずれが速いかにより、周波数比となるｔＲＳ／ｔＲＴが逆転する。逆転するターンポイントとしては、基準発振の周波数とサーミスタ発振の周波数とが等しく、ｔＲＳ＝ｔＲＴとなるポイントが挙げられる。

そのため、本実施の形態では、ＲＯＭ４６には、ｎＡ１＝ｎＡ０×（ｔＲＳ／ｔＲＴ）と温度との対応関係を示す領域と、ｎＡ１＝ｎＡ０×（ｔＲＴ／ｔＲＳ）と温度との対応関係を示す領域とを備えたテーブルを予め格納しておく。なお、このようにＲＯＭ４６に格納させておく周波数比と温度との対応関係を示すテーブルが２つの領域を備える点については、第１の実施の形態と同様にすればよい。

さらに、上述の判定結果を用いて、基準発振及びサーミスタ発振のいずれか速いかを判定して、基準発振の方が速い場合は、ｎＡ１＝ｎＡ０×（ｔＲＳ／ｔＲＴ）の領域を参照する。一方、サーミスタ発振の方が速い場合は、ｎＡ１＝ｎＡ０×（ｔＲＴ／ｔＲＳ）の領域を参照する。ロジック・乗除算回路５０は、このようにしてテーブルを参照して、温度を取得し、表示装置１４に出力する。

このように本実施の形態の半導体装置１０では、カウンタＡでカウントするクロック発振を基準として、カウンタＢでカウントする基準発振及びサーミスタ発振のいずれが速いかを判定する。さらに、クロック発振をベースにして、基準発振及びサーミスタ発振のいずれか遅い方を測定する。サーミスタ発振の方が速い場合は、クロック発振をベースにして、基準発振を測定する。基準発振の方が速い場合は、クロック発振をベースにして、サーミスタ発振を測定する。次に、基準発振及びサーミスタ発振のいずれか速い方をベースにして、クロック発振を測定する。サーミスタ発振の方が速い場合は、サーミスタ発振をベースにして、クロック発振を測定する。一方、基準発振の方が速い場合は、基準発振をベースにしてクロック発振を測定する。

本実施の形態では、ベースカウンタでカウントする発振を、必ず速い方（あるいは同じ速度）の発振としているため周波数の遅い発振をカウントする他方のカウンタでは、オーバーフローが生じないようにすることができる。従って、どのようなケースにおいても（何れの発振が速い場合でも）、カウンタＡ及びカウンタＢのオーバーフローを抑制することができ、高精度に測定を行うことができる。

また、基準発振周波数とクロック発振周波数とを同程度とすることによりｎＡ０ｎ値を大きくしても、いかなる場合でもオーバーフローをさせることなく、高精度に測定を行うことができると共に、設計が簡単になる。また、基準発振の替わりにクロック発振を用いても良い。

また、ベースカウンタのカウント値をカウンタ長（カウンタ最大値）ぎりぎりまで増やすことができるため、カウント値を増やすことができ、測定精度を向上させることができる。

従って、本実施の形態の半導体装置１０では、広範囲にわたって高精度に測定を行うことができる。

なお、本実施の形態では、周波数比と温度との対応関係を示すテーブルが２つの領域を備えたテーブルである場合について説明したがこれに限らない。第１の実施の形態のように、基準発振が速い場合と、サーミスタ発振が速い場合とで、周波数比を算出する式を変えるように構成してもよい。例えば、基準発振が速い場合は、ｎＡ１／ｎＡ０＝ｔＲＳ／ｔＲＴを算出し、サーミスタ発振が速い場合は、ｎＡ０／ｎＡ０＝ｔＲＳ／ｔＲＴを算出するようにしてもよい。この場合は、周波数比と温度との対応関係を示すテーブルは、周波数比：ｔＲＳ／ｔＲＴと温度との対応関係を示す領域のみ備えていればよいが、ロジック回路５４には、第１の実施の形態と同様に、乗除算回路が必要になる。

（比較例）
比較例として従来のＲＣ回路を用いた半導体装置による温度の測定について説明する。図２６〜図２９には、比較例とした従来のＲＣ回路により温度測定を行う半導体装置の模式図を示す。カウンタＡ及びカウンタＢは、上記各実施の形態と同様に１６ビットのカウンタとする。また、上記各実施の形態と同様に、基準発振の周期をｔＲＳ、サーミスタ発振の周期をｔＲＴ、及びクロック発振の周期をｔＣＬＫとする。比較例の半導体装置では、ロジック回路１５０により、クロック発振、基準発振、及びサーミスタ発振に基づいて、温度を測定する。

従来の半導体装置における温度検出動作について説明する。

まず、図２６に示すように、カウンタＡには、最大値”ＦＦＦＦＨ”＋”１Ｈ”（＝”１００００Ｈ”）から所定値ｎＡ０を減算した値をプリセットする。これにより、カウンタＡは、カウント開始からｎＡ０回カウントするとオーバーフローを起こす。

また、カウンタＢには、初期値”００００Ｈ”をプリセットする。

ロジック回路１５０は、カウンタＡには、クロック発振をカウントさせ、カウンタＢには、基準発振をカウントさせる。

次に、図２７に示すように、カウンタＡがオーバーフローをしたタイミングで、カウンタＡ及びカウンタＢのカウントを終了（停止）させる。ロジック回路１５０は、このときのカウンタＢのカウント値ｎＢ０を読み込み、メモリ等に一時的に記憶させる。また、ロジック回路１５０は、記憶させたｎＢ０をカウント値ｎＢ１に設定する（ｎＢ０＝ｎＢ１）。

このときのｎＢ０とｎＡ０との関係について説明する。

従来の半導体装置では、クロック発振のカウント数×クロック発振の周期＝基準発振のカウント数×基準発振の周期であり、ここでは、ｎＢ０×ｔＲｓ＝ｎＡ０×ｔＣＬＫとなる。これから、ｎＢ０＝ｎＡ０×ｔＣＬＫ／ｔＲＳ、が導き出せる。

次に、図２８に示すように、カウンタＡを初期値”００００Ｈ”にプリセットする。カウンタＢには、”１００００Ｈ”からカウント値ｎＢ１を減算した値をプリセットする。なお、カウント値ｎＢ１は、ｎＢ０と同じ値としているが、重み付けを行ってもよい。

カウンタＡは、クロック発振をカウントする。一方、カウンタＢは、サーミスタ発振をカウントする。

次に図２９に示すように、カウンタＢがオーバーフローをしたタイミングで、カウンタＡのカウント値ｎＡ１を読み込む。上述したように従来の半導体装置では、ｎＢ０×ｔＲｓ＝ｎＡ０×ｔＣＬＫであるため、ｎＡ１＝ｎＢ１×ｔＲＴ／ｔＣＬＫが導き出せる。ここで、当該式にｎＢ１＝ｎＢ０を代入すると、ｎＡ１＝ｎＡ０×ｔＲＴ×ｔＣＬＫ／ｔＣＬＫ／ｔＲＳとなる。当該式を整理すると、ｎＡ１／ｎＡ０＝ｔＲＴ／ｔＲＳとなるとなる。

すなわち、カウント値ｎＡ１と所定値ｎＡ０との比は、サーミスタ発振と基準発振との比、すなわち発振周波数比となる。

ＲＣ発振回路を用いた半導体装置による測定装置は、広範囲の測定に用いられることがしばしばある。このような場合に従来の半導体装置では、以下のような問題が生じる懸念がある。

ＲＣ発振回路がサーミスタ抵抗を用いている場合、サーミスタ抵抗は、高温では抵抗値が小さくなり、逆に低温では抵抗値が大きくなる。そのため、測定する温度範囲を広範囲とした場合、抵抗値の変化が大きくなる。

例えば、非常に高温を測定する場合を考える。上記図２８に示した動作を行う場合において、”１００００Ｈ”−ｎＢ１にプリセットされたカウンタＢによりサーミスタ発振をカウントさせる。高温では、サーミスタ抵抗は、抵抗値が低くなるため、サーミスタ発振は速く（周波数が高く）なる。そのため、カウンタＢは、すぐにオーバーフローを起こすことになる。これにより、カウンタＢと同時にカウントを開始するカウンタＡでは、カウント数が少ないことになる。

従来の半導体装置では、実際に温度測定に使われる発振周波数比は、ｎＡ１／ｎＡ０で与えられるが、ｎＡ１のカウント数が少ないために、測定精度がでない（所望の測定精度が得られない）ことになる。一般的に、カウント数と温度測定精度とは、ほぼ比例関係になる。そのため、高温でも高精度に測定を行うためには、カウンタＢのプリセット値”１００００Ｈ”−ｎＢ１におけるｎＢ１を大きくする必要がある。重み付け（例えば、所定値を乗算する）等を用いたり、ｎＡ０を大きくしたりすることによりｎＢ１を大きくすることができるが、カウンタＢの最大カウント値を超えることはできず、限界がある。

逆に非常に低温を測定する場合を考える。上記図２８に示した動作を行う場合において、”１００００Ｈ”−ｎＢ１にプリセットされたカウンタＢによりサーミスタ発振をカウントさせる。低温では、サーミスタ抵抗は、抵抗値が高くなるため、サーミスタ発振は遅く（周波数が低く）なる。そのため、カウンタＢは、なかなかオーバーフローを起こさない。そのため、カウンタＢと同時にカウントを開始するカウンタＡがオーバーフローを起こすことになる。なお、このようにカウンタＡがオーバーフローを起こすことは、本来、当該測定方法では、あり得ない測定となる。

従来の半導体装置では、実際に温度測定に使われる発振周波数比は、ｎＡ１／ｎＡ０で与えられるが、ｎＡ１がオーバーフローを起こしているため、測定ができないことになる。そのため、低温でも測定を行うためには、カウンタＢのプリセット値”１００００Ｈ”−ｎＢ１におけるｎＢ１を小さくする必要がある。重み付け（例えば、所定値を乗算する）等を用いたり、ｎＡ０を小さくしたりすることによりｎＢ１を小さくすることができる。また、ｎＡ１がオーバーフローをしないようにカウンタＡのビット数を多くする必要がある。

このように低温を測定する場合にカウンタＡをオーバーフローさせないためには、ｎＢ１を重み付けで小さくするか、ｎＡ０を小さくするため、高温を測定する場合に測定精度が確保できないという問題が生じてしまう。そのため、従来の半導体装置では、広範囲の測定を行うことが非常に困難である。

これに対して、上記各実施の形態で説明した本発明の半導体装置１０では、基準発振及びサーミスタ発振のいずれが速いかを判定しており、判定結果に応じて測定を行っている。そのため、従来の半導体装置のように、高温や低温を測定した場合に、カウンタＡ及びカウンタＢのいずれもオーバーフローを起こすことがない。また、カウント値を大きくすることができるため、高精度に測定を行うことができる。従って、本発明の半導体装置１０では、広範囲にわたって高精度に測定を行うことができる。
（第３の実施の形態）
上記第１の実施の形態及び第２の実施の形態では、ＲＣ発振回路１２のサーミスタ２０、基準抵抗２２、コンデンサ２４、及びコンデンサ２６が半導体装置１０の外部に配置されている場合について説明した。

サーミスタ２０は、ＬＳＩチップ（半導体装置１０）内に作り込むことが困難であるため、上記第１の実施の形態及び第２の実施の形態では、サーミスタ２０、基準抵抗２２、コンデンサ２４、及びコンデンサ２６を外部に配置していた。
本実施の形態では、ＲＣ発振回路１２全体を半導体装置１０内に設ける場合について説明する。

まず、図１９には、第１の実施の形態及び第２の実施の形態のように、サーミスタ２０、基準抵抗２２、コンデンサ２４、及びコンデンサ２６が外部に設けられている場合のＲＣ発振回路１２の一例の回路図を示す。

図１９に示すように、ＲＣ発振回路１２は、サーミスタ２０、基準抵抗２２、コンデンサ２４、コンデンサ２６、及び複数のインバータ６０（６０_１〜６０_６）を備えている。複数のインバータ６０（６０_１〜６０_６）が、発振回路２８に対応している。図１９に示した複数のインバータ６０（６０_１〜６０_６）は、同一のインバータ回路を用いている。

インバータ６０_５の反転出力は、サーミスタ２０に接続されている。インバータ６０_３の反転出力は、基準抵抗２２に接続されている。インバータ６０_４の反転出力は、コンデンサ２４の一方の電極に接続されている。インバータ６０_１の入力は、コンデンサ２６の一方の電極に接続されている。

また、コンデンサ２６は、一端がサーミスタ２０、基準抵抗２２、コンデンサ２４、及びインバータ６０_１に接続され、他端がグランドに接続されている。なお、グランドは、０Ｖとは限らず、所定の電圧であってもよい。

また、インバータ６０_２は、入力がインバータ６０_１の反転出力及びインバータ６０_４の入力に接続され、かつ、反転出力がインバータ６０_５及びインバータ６０_３の入力に接続されている。

ＲＣ発振回路１２は、基準発振を出力する場合は、インバータ６０_５をハイインピーダンス状態にして基準抵抗２２と、コンデンサ２４及びコンデンサ２６とによるＲＣ発振を基準発振として出力する。また、サーミスタ発振を出力する場合は、インバータ６０_３をハイインピーダンス状態にしてサーミスタ２０と、コンデンサ２４及びコンデンサ２６とによるＲＣ発振をサーミスタ発振として出力する。

図２０には、本実施の形態の、ＲＣ発振回路１２’の一例の回路図を示す。本実施の形態のＲＣ発振回路１２’は、上述したように、ＲＣ発振回路１２’全体が半導体装置１０内に設けられている。

本実施の形態のＲＣ発振回路１２’は、図１９に示したＲＣ発振回路１２に比べて、サーミスタ２０とインバータ６０との替わりに、センサインバータ６２を備えている。

本実施の形態のセンサインバータ６２は、インバータ部６３及びバイアス回路６４を含んでいる。図２１には、センサインバータ６２のインバータ部６３の一例の回路図を示す。図２１に示すように、インバータ部６３は、２つのＰＭＯＳトランジスタＰ１、Ｐ２と、２つのＮＭＯＳトランジスタＮ１、Ｎ２と、が直列に接続されている。ＰＭＯＳトランジスタＰ１のゲートには、詳細を後述するバイアス回路で生成されたｐｂｉａｓ電圧が印加される。ＮＭＯＳトランジスタＮ２のゲートには、バイアス回路で生成されたｎｂｉａｓ電圧が印加される。また、ＰＭＯＳトランジスタＰ２及びＮＭＯＳトランジスタＮ１のゲートには、ｎｏｄｅ１の電圧が印加される。

インバータ部６３は、ｐｂｉａｓ電圧及びｎｂｉａｓ電圧が入力され、これらのバイアス電圧に応じてＰＭＯＳ電界効果トランジスタＰ１、Ｐ２、ＮＭＯＳ電界効果トランジスタＮ１、Ｎ２のＯＮ抵抗が変化する。従って、インバータ部６３では、相互コンダクタンスが変化し、ＬレベルからＨレベルへ遷移する時間、及びＨレベルからＬレベルへ遷移する時間がバイアス電圧に応じて変化する。

本実施の形態のセンサインバータ６２が備えるバイアス回路は、生成するバイアス電圧が温度により変化する。

図２２には、本実施の形態のセンサインバータ６２のバイアス回路の一例の回路図を示す。図２２に示したバイアス回路６４Ａは、２つのＰＭＯＳトランジスタＰ３、Ｐ４によるカレントミラーと、２つのＮＭＯＳトランジスタＮ３、Ｎ４によるカレントミラーと、抵抗素子Ｒ１と、を備えている。

バイアス回路６４ＡのＰＭＯＳトランジスタＰ３及びＰＭＯＳトランジスタＰ４のゲートに印加される電圧がｐｂｉａｓ電圧として、インバータ部６３に供給される。また、バイアス回路６４ＡのＮＭＯＳトランジスタＮ３及びＮＭＯＳトランジスタＮ４のゲートに印加される電圧がｎｂｉａｓ電圧として、インバータ部６３に供給される。

また、図２３には、本実施の形態のセンサインバータ６２のバイアス回路のその他の例の回路図を示す。図２３に示したバイアス回路６４Ｂは、２つのＰＭＯＳトランジスタＰ３、Ｐ４によるカレントミラーと、１つのＤＭＯＳトランジスタＤ１と、１つのＮＭＯＳトランジスタＮ４と、抵抗素子Ｒ１と、を備えている。

ＤＭＯＳトランジスタＤ１のゲートには、ＮＭＯＳトランジスタＮ４と抵抗素子Ｒ１とが接続されているノードの電圧が印加される。また、ＮＭＯＳトランジスタＮ４のゲートには、ＰＭＯＳトランジスタＰ４とＮＭＯＳトランジスタＮ４ｔが接続されているノードの電圧が印加される。

バイアス回路６４ＢのＰＭＯＳトランジスタＰ３及びＰＭＯＳトランジスタＰ４のゲートに印加される電圧がｐｂｉａｓ電圧として、インバータ部６３に供給される。また、バイアス回路６４ＡのＮＭＯＳトランジスタＮ４のゲートに印加される電圧がｎｂｉａｓ電圧として、インバータ部６３に供給される。

図２２に示したバイアス回路６４Ａ及び図２３に示したバイアス回路６４Ｂでは、ＭＯＳトランジスタの温度特性に依存してバイアス電流に若干の温度特性を有する。そのため、インバータ部６３に印加されるバイアス電圧（ｐｂｉａｓ、ｎｂｉａｓ）が温度により変化するため、センサインバータ６２として機能する。また、バイアス回路６４Ａ及びバイアス回路６４Ｂの抵抗素子Ｒ１に温度特性を有する抵抗を用いると、さらに、バイアス回路６４Ａ及びバイアス回路６４Ｂは、さらに大きな温度特性を有するようになる。

さらに、図２４には、本実施の形態のセンサインバータ６２のバイアス回路のその他の例の回路図を示す。また、図２４に示したバイアス回路６４Ｃと、インバータ部６３とを備えたセンサインバータ６２の回路図を図２５に示す。

図２４に示したバイアス回路６４Ｃは、２つのＰＭＯＳトランジスタＰ３、Ｐ４と、２つのＮＭＯＳトランジスタＮ３、Ｎ４と、アンプＡ１と、を備えている。

アンプＡ１には、基準電圧及びＰＭＯＳトランジスタＰ３とＮＭＯＳトランジスタＮ３とが接続されているノードの電圧が入力される。アンプＡ１の出力は、ＰＭＯＳトランジスタＰ３、Ｐ４のゲートに接続されている。ＮＭＯＳトランジスタＮ３のゲートには、ＰＭＯＳトランジスタＰ３とＮＭＯＳトランジスタＮ３とが接続されているノードの電圧が印加される。また、ＮＭＯＳトランジスタＮ４のゲートには、ＰＭＯＳトランジスタＰ４とＮＭＯＳトランジスタＮ４ｔが接続されているノードの電圧が印加される。

図２５に示すように、バイアス回路６４ＣのＰＭＯＳトランジスタＰ４のゲートに印加される電圧がｐｂｉａｓ電圧として、インバータ部６３のＰＭＯＳトランジスタＰ１のゲートに供給される。また、バイアス回路６４ＣのＮＭＯＳトランジスタＮ４のゲートに印加される電圧がｎｂｉａｓ電圧として、インバータ部６３のＮＭＯＳトランジスタＮ２のゲートに供給される。

図２４に示したバイアス回路６４Ｃでは、ＭＯＳトランジスタの温度−電圧特性（電圧の温度依存特性）を、温度−電流特性（電流の温度依存特性）に変換することができる。

なお、アンプＡ１の基準電圧は、バンドギャップレギュレータにより生成された電圧を用いることが好ましい。バンドギャップレギュレータは、温度依存特性を有するため、より、センサインバータ６２の温度特性が顕著になり、高い精度の測定を可能とすることができる。

また、ＮＭＯＳトランジスタＮ３を、ＭＯＳトランジスタではなく、バイポーラトランジスタとしてもよい。この場合、温度に依存してコレクタ電流が変化するため、より、センサインバータ６２の温度特性が顕著になり、高い精度の測定を可能とすることができる。

本実施の形態では、このように、コンデンサ２４及びコンデンサ２６に電荷をチャージするセンサインバータ６２は、バイアス回路６４（６４Ａ、６４Ｂ、６４Ｃ）により温度特性を有している。例えば、正の温度特性を有していると、低温で動作させた場合は、電流が少なくなるため、発振周波数（サーミスタ発振周波数：１／ｔＲＴ）は低周波になる。一方、高温で動作させた場合は、電流が多くなるため、発振周波数（サーミスタ発振周波数：１／ｔＲＴ）は高周波になる。

従って、サーミスタ２０の替わりにセンサインバータ６２を備えたＲＣ発振回路１２’を用いて半導体装置１０により温度の測定を行うことでき、また、センサインバータ６２は、半導体装置１０の内部（ＬＳＩチップ内）に作り込むことができるため、ＲＣ発振回路１２’全体を、半導体装置１０の内部に設けることができる。

このように、ＲＣ発振回路１２’では、サーミスタ２０を外付けする必要がなくなるため、部品数を減らすことができ、ボード設計を単純化することが出来る。また、ＲＣ発振回路１２’では、製造コストを低減することができる。

なお、ＲＣ発振回路１２’は、バイアス回路６４が温度特性を有するものであれば、上記の構成に限定されない。また、バイアス回路６４のインバータ部６３は、インバータ６０のインバータ部（図示省略）と同様の構成であってもよい。

以上説明したように、上記各実施の形態の半導体装置１０では、基準発振とサーミスタ発振とのいずれが速いかを判定し、速い方を基準として測定を行った結果から、周波数比を算出し、周波数比と温度とのテーブルを参照して温度を取得している。

このように上記各実施の形態の半導体装置１０では、基準発振とサーミスタ発振とのいずれか速い方を基準として測定を行っているため、オーバーフローを起こすことなく、広範囲にわたって高精度に測定を行うことができる。

なお、上記各実施の形態では、温度をＲＣ発振回路１２のサーミスタセンサを用いて測定する半導体装置１０について説明したがこれに限らず、例えば、湿度センサや圧力センサ等、種々のセンサを用いたＲＣ発振回路により測定を行う半導体装置についても適用できることはいうまでもない。例えば、基準抵抗素子と、湿度特性を有する容量素子（センサー容量）とを用いたＲＣ発振回路を用いてもよい。

また、上記各実施の形態では、半導体装置１０には、ＲＣ発振回路１２（１２’）が１つしか備えられていないが、複数のＲＣ発振回路１２（１２’）を備えていてもよい。例えば、温度を測定するためのＲＣ発振回路１２（１２’）と、湿度を測定するためのＲＣ発振回路１２（１２’）とを備えていてもよい。

また、上記各実施の形態では、サーミスタ（センサ）発振に対する発振として、ＲＣ発振を基準発振として記載したが、基準発振は、温度や環境等に対してほとんど変化しない（依存性が低い）、または、サーミスタ（センサ）発振とは全く異なる振る舞いを行う発振を用いればよい。基準発振は、ＣＲ発振に限らず、このようなものであれば、ＣＩ発振やクロック発振等を用いてもよい。

また、上記第１の実施の形態及び第２の実施の形態では、基準抵抗２２を可変抵抗としているがこれに限らず、抵抗値が固定された抵抗素子を用いてもよい。

また、その他の上記各実施の形態で説明した電子機器１、半導体装置１０、及びＲＣ発振回路１２の構成、及び動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。

１ 電子機器
１０ 半導体装置
１２、１２’ ＲＣ発振回路
１４ 表示装置
２０ サーミスタ
２２ 基準抵抗
２４、２６ コンデンサ
２８ 発振回路
４９ クロック発振回路
５０ ロジック・乗除算回路
５４ ロジック回路
６０、６０_１、６０_２、６０_３、６０_４、６０_５、６０_６ インバータ
６２ センサインバータ
６３ インバータ部
６４、６４Ａ、６４Ｂ、６４Ｃ バイアス回路

Claims (12)

1. 第１の周波数の信号に基づいてカウント動作を行う第１のカウンタと、
   第２の周波数の信号に基づいてカウント動作を行う第２のカウンタと、
   前記第１のカウンタのカウント値と前記第２のカウンタのカウント値とに基づいて、前記第１の周波数及び前記第２の周波数のいずれが高いかを判定し、高い方の周波数の信号に基づいてカウント動作を行うカウンタがカウントする所定値の、前記所定値に対する他方のカウンタがカウントするカウント値に対する比率、または、前記カウント値の前記所定値に対する比率に基づいて周波数比を算出し、前記周波数比と測定値との対応関係を示す所定のテーブルを参照して、測定値を取得する制御部と、
   を備えた半導体装置。
2. 前記所定のテーブルは、第１の周波数に対する第２の周波数の比率を格納する第１の領域と、第２の周波数に対する第１の周波数の比率を格納する第２の領域とを含む請求項１に記載の半導体装置。
3. 前記制御部は、前記第１の周波数の方が高い場合は、前記第１の領域を参照し、前記第２の周波数の方が高い場合は、前記第２の領域を参照する、
   請求項２に記載の半導体装置。
4. 前記第１の領域には、前記第１の周波数が前記第２の周波数に所定の許容値を加算した値よりも小さい場合の周波数比が格納されており、前記第２の領域は、前記第１の周波数が前記第２の周波数に所定の許容値を減算した値よりも大きい場合の周波数比が格納されている、請求項２または請求項３に記載の半導体装置。
5. 前記第１のカウンタ及び前記第２のカウンタは、前記制御部に所定の通知を送信し、
   前記制御部は、前記通知を受信した場合は、前記第１のカウンタ及び前記第２のカウンタのいずれによる通知かを判定し、通知を送信しなかったカウンタのカウントを停止させる、
   請求項１から請求項４のいずれか１項に記載の半導体装置。
6. クロック信号に基づいてカウント動作を行う第１のカウンタと、
   第１の周波数の信号及び第２の周波数の信号に基づいてカウント動作を行う第２のカウンタと、
   前記第１のカウンタのカウント値と前記第１の周波数の信号に基づく前記第２のカウンタのカウント値と前記第２の周波数の信号に基づく前記第２のカウンタのカウント値とに基づいて、前記第１の周波数及び前記第２の周波数のいずれが高いかを判定し、前記第１のカウンタがカウントする所定値に対する、低い方の周波数の信号に基づいて前記第２のカウンタがカウントする第１カウント値を測定し、高い方の周波数の信号に基づいて前記第２のカウンタが前記第１カウント値に応じたカウント動作を行う間に前記第１のカウンタがカウントした第２カウント値を測定し、前記所定値と前記第２カウント値とに基づいて周波数比を算出し、前記周波数比と測定値との対応関係を示す所定のテーブルを参照して、測定値を取得する制御部と、
   を備えた半導体装置。
7. 前記制御部は、前記第１の周波数の方が高い場合は、前記第１の周波数に対する前記第２の周波数の比率を表す周波数比を算出し、前記第２の周波数の方が高い場合は、前記第２の周波数に対する前記第１の周波数の比率を表す周波数比を算出する、
   請求項６に記載の半導体装置。
8. 前記第１の周波数は基準抵抗素子と容量素子とに基づいた発振の周波数であり、前記第２の周波数は環境に依存して抵抗値が変化するセンサ素子と前記容量素子とに基づいた発振の周波数である、
   請求項１から請求項７のいずれか１項に記載の半導体装置。
9. 一端がグランドに接続された第１容量素子と、
   前記第１容量素子の他端に一端が接続された基準抵抗素子と、
   前記第１容量素子の他端に一端が接続された第２容量素子と、
   前記第１容量素子の他端に入力側が接続された第１インバータと、
   前記第１インバータの出力側に入力側が接続された第２インバータと、
   前記第２インバータの出力側に入力側が接続され、かつ前記基準抵抗素子の他端に出力側が接続された第３インバータと、
   前記第１インバータの出力側に入力側が接続され、かつ前記第２容量素子の他端に出力側が接続された第４インバータと、
   前記第２インバータの出力側に入力側が接続され、かつ前記第１容量素子の他端に出力側が接続され、環境に依存して出力が変化するセンサインバータと、
   をさらに備え、
   前記第１の周波数は前記基準抵抗素子と前記第１容量素子及び前記第２容量素子とに基づいた発振の周波数であり、前記第２の周波数は前記センサインバータと前記第１容量素子及び前記第２容量素子とに基づいた発振の周波数である、
   請求項１から請求項７のいずれか１項に記載の半導体装置。
10. 前記センサインバータは、環境に依存してバイアス電圧が変化するバイアス回路と、前記バイアス回路により供給されるバイアス電圧が印加されるインバータと、を備える、請求項９に記載の半導体装置。
11. 第１の周波数の信号に基づいてカウント動作を行う第１のカウンタと、第２の周波数の信号に基づいてカウント動作を行う第２のカウンタと、を備えた半導体装置による測定方法であって、
    前記第１のカウンタのカウント値と前記第２のカウンタのカウント値とに基づいて、前記第１の周波数及び前記第２の周波数のいずれが高いかを判定する工程と、
    高い方の周波数の信号に基づいてカウント動作を行うカウンタがカウントする所定値の、前記所定値に対する他方のカウンタがカウントするカウント値に対する比率、または、前記カウント値の前記所定値に対する比率に基づいて周波数比を算出する工程と、
    前記周波数比と測定値との対応関係を示す所定のテーブルを参照して、測定値を取得する工程と、
    を備えた測定方法。
12. クロック信号に基づいてカウント動作を行う第１のカウンタと、第１の周波数の信号及び第２の周波数の信号に基づいてカウント動作を行う第２のカウンタと、を備えた半導体装置による測定方法であって、
    前記第１のカウンタのカウント値と前記第１の周波数の信号に基づく前記第２のカウンタのカウント値と前記第２の周波数の信号に基づく前記第２のカウンタのカウント値とに基づいて、前記第１の周波数及び前記第２の周波数のいずれが高いかを判定する工程と、
    前記第１のカウンタがカウントする所定値に対する、低い方の周波数の信号に基づいて前記第２のカウンタがカウントする第１カウント値を測定する工程と、
    高い方の周波数の信号に基づいて前記第２のカウンタが前記第１カウント値に応じたカウント動作を行う間に前記第１のカウンタがカウントした第２カウント値を測定する工程と、
    前記所定値と前記第２カウント値とに基づいて周波数比を算出する工程と、
    前記周波数比と測定値との対応関係を示す所定のテーブルを参照して、測定値を取得する工程と、
    を備えた測定方法。

Images