JPH10170564A - クロック周波数測定回路及びその方法 - Google Patents
クロック周波数測定回路及びその方法Info
- Publication number
- JPH10170564A JPH10170564A JP33323796A JP33323796A JPH10170564A JP H10170564 A JPH10170564 A JP H10170564A JP 33323796 A JP33323796 A JP 33323796A JP 33323796 A JP33323796 A JP 33323796A JP H10170564 A JPH10170564 A JP H10170564A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- measured
- counting
- reference clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】
【課題】 例えば入力クロック周波数範囲２Ｈｚ〜１Ｍ
Ｈｚに対応できる超広帯域のクロック周波数測定回路を
得る。 【解決手段】 本発明のクロック周波数測定回路は、周
波数測定の基準となる、数種類の高安定な基準クロック
を生成する基準クロック発生回路１、周波数測定を実施
する際の基準クロックを選択する基準クロックセレク
タ２、基準クロックのパルス数をカウントする基準ク
ロックカウンタ３、（被測定）入力クロックパルス信号
のパルス数をカウントする被測定クロックカウンタ
４、両クロックカウンタ３，４に対して測定開始、終
了のタイミングを与え、予備測定時には基準クロックの
選択、測定方法の判定を行い、周波数測定動作終了後、
（被測定）入力クロックパルス信号の周波数算出を行う
制御部５とで構成される。
Ｈｚに対応できる超広帯域のクロック周波数測定回路を
得る。 【解決手段】 本発明のクロック周波数測定回路は、周
波数測定の基準となる、数種類の高安定な基準クロック
を生成する基準クロック発生回路１、周波数測定を実施
する際の基準クロックを選択する基準クロックセレク
タ２、基準クロックのパルス数をカウントする基準ク
ロックカウンタ３、（被測定）入力クロックパルス信号
のパルス数をカウントする被測定クロックカウンタ
４、両クロックカウンタ３，４に対して測定開始、終
了のタイミングを与え、予備測定時には基準クロックの
選択、測定方法の判定を行い、周波数測定動作終了後、
（被測定）入力クロックパルス信号の周波数算出を行う
制御部５とで構成される。
Description
【０００１】
【発明の属する技術分野】本発明はクロック周波数測定
回路及びその方法に関し、特に超広帯域のクロック周波
数測定回路及びその方法に関する。
回路及びその方法に関し、特に超広帯域のクロック周波
数測定回路及びその方法に関する。
【０００２】
【従来の技術】例えば２Ｈｚ〜１ＭＨｚといった超広帯
域のクロックを測定する必要がある場合がある。従来の
クロック周波数測定回路では、例えば図５（ａ）のタイ
ムチャートに示すように、一定のサンプリング周期Ｔ1
毎に入力（クロック）パルスのパルス数Ｎ1 をカウント
し、入力パルスの周波数ｆ1 を、ｆ1 ＝Ｎ1 ／Ｔ1 から
算出するものがある。この場合の算出された入力パルス
の周波数は図５（ｂ）に示す如くになる。
域のクロックを測定する必要がある場合がある。従来の
クロック周波数測定回路では、例えば図５（ａ）のタイ
ムチャートに示すように、一定のサンプリング周期Ｔ1
毎に入力（クロック）パルスのパルス数Ｎ1 をカウント
し、入力パルスの周波数ｆ1 を、ｆ1 ＝Ｎ1 ／Ｔ1 から
算出するものがある。この場合の算出された入力パルス
の周波数は図５（ｂ）に示す如くになる。
【０００３】しかし、この場合は周波数を１／Ｔ1 の分
解能で測定することになるため、充分な測定精度が得ら
れないという問題点がある。このことは、サンプリング
周期Ｔ1 と入力（クロック）パルスとの間の同期がとれ
ていないため、図５のｃに示すような端数時間が発生す
ることに起因している。
解能で測定することになるため、充分な測定精度が得ら
れないという問題点がある。このことは、サンプリング
周期Ｔ1 と入力（クロック）パルスとの間の同期がとれ
ていないため、図５のｃに示すような端数時間が発生す
ることに起因している。
【０００４】特開平１−１２４７７３号公報には、図５
に示す端数時間ｃをサンプリング周期Ｔ1 より、短い周
期を持つ端数クロックを用いて測定する方法が提案され
ている。しかし、この提案では入力（クロック）パルス
の周期が、サンプリング周期Ｔ1 より長い場合は測定で
きない。
に示す端数時間ｃをサンプリング周期Ｔ1 より、短い周
期を持つ端数クロックを用いて測定する方法が提案され
ている。しかし、この提案では入力（クロック）パルス
の周期が、サンプリング周期Ｔ1 より長い場合は測定で
きない。
【０００５】特開平４−３３９２７２号公報には図６に
示すように、特開平１−１２４７７３号公報の提案とは
逆に、入力（クロック）パルス１周期中に含まれる基準
クロックのパルスをカウントすることによって、入力パ
ルス周波数を測定する場合に、入力パルスＮ2 （入力パ
ルス周波数により調整する）周期中に、含まれる基準ク
ロックのパルス数を計測することによって、入力された
パルス周波数に応じた適当な測定時間を設定して、高精
度且つ短時間での測定が可能とされている。
示すように、特開平１−１２４７７３号公報の提案とは
逆に、入力（クロック）パルス１周期中に含まれる基準
クロックのパルスをカウントすることによって、入力パ
ルス周波数を測定する場合に、入力パルスＮ2 （入力パ
ルス周波数により調整する）周期中に、含まれる基準ク
ロックのパルス数を計測することによって、入力された
パルス周波数に応じた適当な測定時間を設定して、高精
度且つ短時間での測定が可能とされている。
【０００６】すなわち、図６においてカウンタ３２は、
ＣＰＵからなる制御手段３４によって設定された値Ｎ2
だけ、入力（クロック）パルスをカウントする。そし
て、カウンタ３２は、最初の入力パルスを受けたときに
スタート信号を発生し、設定値Ｎ2 だけ入力パルスをカ
ウントしたときに、ストップ信号を発生する。タイマ３
６は、カウンタ３２からスタート信号を受けてから、ス
トップ信号を受けるまでの時間を、基準クロック３８
（の出力）に従って計測し、時間計測値を制御手段３４
に出力する。制御手段３４は、時間計測値が設定値Ｎ2
に対応した範囲内にあるときは、この時間計測値に対応
した周波数値を演算して出力し、時間計測値が設定値Ｎ
2 に対応した範囲内にないときには、この時間計測値に
応じてカウンタ３２の設定値を変更する。
ＣＰＵからなる制御手段３４によって設定された値Ｎ2
だけ、入力（クロック）パルスをカウントする。そし
て、カウンタ３２は、最初の入力パルスを受けたときに
スタート信号を発生し、設定値Ｎ2 だけ入力パルスをカ
ウントしたときに、ストップ信号を発生する。タイマ３
６は、カウンタ３２からスタート信号を受けてから、ス
トップ信号を受けるまでの時間を、基準クロック３８
（の出力）に従って計測し、時間計測値を制御手段３４
に出力する。制御手段３４は、時間計測値が設定値Ｎ2
に対応した範囲内にあるときは、この時間計測値に対応
した周波数値を演算して出力し、時間計測値が設定値Ｎ
2 に対応した範囲内にないときには、この時間計測値に
応じてカウンタ３２の設定値を変更する。
【０００７】しかし、入力（クロック）パルス周波数が
低い場合は、入力パルスをカウントするカウンタの桁数
を大きくとる必要があり、測定精度は高くなるが回路規
模が大きくなる問題が残る。また、入力（クロック）パ
ルスの周期が、基準クロック（サンプリング）周期より
短い場合は測定できない。
低い場合は、入力パルスをカウントするカウンタの桁数
を大きくとる必要があり、測定精度は高くなるが回路規
模が大きくなる問題が残る。また、入力（クロック）パ
ルスの周期が、基準クロック（サンプリング）周期より
短い場合は測定できない。
【０００８】特開平３−２７７８７号公報には、図７に
示すように入力パルス信号ＰＧ、タイムベース信号Ｔ
Ｂ、発振器４５からの（基準）クロック信号ＣＫ0 を入
力する、ステートマシン４６を備えたクロック周波数測
定回路が提案されている。
示すように入力パルス信号ＰＧ、タイムベース信号Ｔ
Ｂ、発振器４５からの（基準）クロック信号ＣＫ0 を入
力する、ステートマシン４６を備えたクロック周波数測
定回路が提案されている。
【０００９】また、このクロック周波数測定回路は、ス
テートマシン４６からのＣＣＬ信号によりカウントをク
リアし、パルス信号ＰＧをカウントするパルスカウンタ
４７、発振器４５からの（基準）クロック信号ＣＫ0 を
カウントするクロックカウンタ４８、ステートマシン４
６からのラッチ信号ＲＣＫにより、パルスカウンタ４
７、クロックカウンタ４８それぞれのカウントデータを
ラッチするラッチレジスタ４９，４０、及びこれらのラ
ッチレジスタ４９，４０のカウントデータをＣＰＵに与
えるために、ＣＰＵに結合するＣＰＵバス４１を備えて
いる。
テートマシン４６からのＣＣＬ信号によりカウントをク
リアし、パルス信号ＰＧをカウントするパルスカウンタ
４７、発振器４５からの（基準）クロック信号ＣＫ0 を
カウントするクロックカウンタ４８、ステートマシン４
６からのラッチ信号ＲＣＫにより、パルスカウンタ４
７、クロックカウンタ４８それぞれのカウントデータを
ラッチするラッチレジスタ４９，４０、及びこれらのラ
ッチレジスタ４９，４０のカウントデータをＣＰＵに与
えるために、ＣＰＵに結合するＣＰＵバス４１を備えて
いる。
【００１０】ステートマシン４６は、Ｓ0 〜Ｓ4 間での
５ステートをとることができ、それぞれ、そのステート
に対して内部に４つのレジスタが定義される。このステ
ートマシン４６は、ＰＧ、ＴＢ２つの入力条件の変化に
対してステートＳ0 〜Ｓ4 の間を遷移する。そして、Ｃ
ＣＬ＝１となるときにパルスカウンタ４７、クロックカ
ウンタ４８をクリアし、同じくＲＣＫの立ち上がり時に
パルスカウンタ４７、クロックカウンタ４８のカウント
データをレジスタ４９，４０それぞれにラッチさせる働
きをする。
５ステートをとることができ、それぞれ、そのステート
に対して内部に４つのレジスタが定義される。このステ
ートマシン４６は、ＰＧ、ＴＢ２つの入力条件の変化に
対してステートＳ0 〜Ｓ4 の間を遷移する。そして、Ｃ
ＣＬ＝１となるときにパルスカウンタ４７、クロックカ
ウンタ４８をクリアし、同じくＲＣＫの立ち上がり時に
パルスカウンタ４７、クロックカウンタ４８のカウント
データをレジスタ４９，４０それぞれにラッチさせる働
きをする。
【００１１】ステートマシン４６の指示により、パルス
カウンタ４７は、ＴＢが”１”から”０”に変わったあ
との最初のＰＧの立ち上がりから、次のＴＢの”１”か
ら”０”に変わったあとの最初のＰＧの立ち上がり間で
の期間Ｔにおける、ＰＧの立ち上がりの数をカウントす
る。また、クロックカウンタ４８は、期間Ｔにおける基
準クロック信号ＣＫ0 のパルス数をカウントする。
カウンタ４７は、ＴＢが”１”から”０”に変わったあ
との最初のＰＧの立ち上がりから、次のＴＢの”１”か
ら”０”に変わったあとの最初のＰＧの立ち上がり間で
の期間Ｔにおける、ＰＧの立ち上がりの数をカウントす
る。また、クロックカウンタ４８は、期間Ｔにおける基
準クロック信号ＣＫ0 のパルス数をカウントする。
【００１２】そして、期間Ｔ3 の区切り毎にＲＣＫ信号
により、カウンタ４７，４８はそれぞれレジスタ４９，
４０に、期間Ｔ3 の間のカウントデータＮ3 ，Ｍ3 をラ
ッチされ、そのＣＫ0 信号の１パルス分あとにＣＣＬ信
号により、各カウンタ４７，４８はそのカウントデータ
をクリアされる。ラッチレジスタ４９，４０にラッチさ
れたカウントデータＮ3 ，Ｍ3 は、ＣＰＵからの呼び出
しにより、ＣＰＵバス４１を介してＣＰＵに出力され、
ここで入力パルス周波数ｆ3 は、ｆ3 ＝（Ｎ3／Ｍ3 ）
ＣＫ0 に基づき演算される。この場合の入力パルス周波
数測定可能範囲は、例えば１６Ｈｚ〜１２０ｋＨｚが得
られる。
により、カウンタ４７，４８はそれぞれレジスタ４９，
４０に、期間Ｔ3 の間のカウントデータＮ3 ，Ｍ3 をラ
ッチされ、そのＣＫ0 信号の１パルス分あとにＣＣＬ信
号により、各カウンタ４７，４８はそのカウントデータ
をクリアされる。ラッチレジスタ４９，４０にラッチさ
れたカウントデータＮ3 ，Ｍ3 は、ＣＰＵからの呼び出
しにより、ＣＰＵバス４１を介してＣＰＵに出力され、
ここで入力パルス周波数ｆ3 は、ｆ3 ＝（Ｎ3／Ｍ3 ）
ＣＫ0 に基づき演算される。この場合の入力パルス周波
数測定可能範囲は、例えば１６Ｈｚ〜１２０ｋＨｚが得
られる。
【００１３】
【発明が解決しようとする課題】図７に示す特開平３−
２７７８７号公報記載の提案の場合、入力パルス周波数
測定可能範囲が、例えば１６Ｈｚ〜１２０ｋＨｚと広く
とれる特徴があるが、例えば２Ｈｚ〜１ＭＨｚの測定可
能範囲を考えるとまだ不充分である。
２７７８７号公報記載の提案の場合、入力パルス周波数
測定可能範囲が、例えば１６Ｈｚ〜１２０ｋＨｚと広く
とれる特徴があるが、例えば２Ｈｚ〜１ＭＨｚの測定可
能範囲を考えるとまだ不充分である。
【００１４】本発明の目的は、例えば入力クロック周波
数範囲２Ｈｚ〜１ＭＨｚに対応できる超広帯域のクロッ
ク周波数測定回路及びその方法を提供することである。
数範囲２Ｈｚ〜１ＭＨｚに対応できる超広帯域のクロッ
ク周波数測定回路及びその方法を提供することである。
【００１５】
【課題を解決するための手段】本発明によるクロック周
波数選択回路は、互いに異なる周波数の複数の基準クロ
ックを択一的に導出する基準クロック選択手段と、この
選択された基準クロックと被測定クロックとを夫々計数
する第１及び第２の計数手段と、前記第１の計数手段の
計数値が所定値に達するまで前記第２の計数手段の計数
を行わしめそのときの前記第１及び第２の計数手段の計
数差が予め定められた範囲内の値になるまで、前記基準
クロック選択手段の選択を制御し、前記計数差が予め定
められた範囲内の値になったときの選択基準クロックと
前記被測定クロックとを所定時間前記第１及び第２の計
数手段により計数せしめる制御手段と、前記第１及び第
２の計数手段の計数結果に応じて前記被測定クロックの
周波数を算出する算出手段とを含むことを特徴とする。
波数選択回路は、互いに異なる周波数の複数の基準クロ
ックを択一的に導出する基準クロック選択手段と、この
選択された基準クロックと被測定クロックとを夫々計数
する第１及び第２の計数手段と、前記第１の計数手段の
計数値が所定値に達するまで前記第２の計数手段の計数
を行わしめそのときの前記第１及び第２の計数手段の計
数差が予め定められた範囲内の値になるまで、前記基準
クロック選択手段の選択を制御し、前記計数差が予め定
められた範囲内の値になったときの選択基準クロックと
前記被測定クロックとを所定時間前記第１及び第２の計
数手段により計数せしめる制御手段と、前記第１及び第
２の計数手段の計数結果に応じて前記被測定クロックの
周波数を算出する算出手段とを含むことを特徴とする。
【００１６】そして、前記制御手段は、前記選択基準ク
ロックと前記被測定クロックとの周波数の大小を判定す
る手段と、前記被測定クロックの周波数が大なる場合
に、前記所定時間に相当する計数終了値を前記第１の計
数手段に設定する手段とを有することを特徴とする。
ロックと前記被測定クロックとの周波数の大小を判定す
る手段と、前記被測定クロックの周波数が大なる場合
に、前記所定時間に相当する計数終了値を前記第１の計
数手段に設定する手段とを有することを特徴とする。
【００１７】更に、前記制御手段は、前記選択基準クロ
ックと前記被測定クロックとの周波数の大小を判定する
手段と、前記選択基準クロックの周波数が大なる場合
に、前記所定時間に相当する計数終了値を前記第２の計
数手段に設定する手段とを有することを特徴とする。
ックと前記被測定クロックとの周波数の大小を判定する
手段と、前記選択基準クロックの周波数が大なる場合
に、前記所定時間に相当する計数終了値を前記第２の計
数手段に設定する手段とを有することを特徴とする。
【００１８】また、前記算出手段は、前記第１及び第２
の計数手段の計数結果を夫々Ｘ，Ｙとし、前記選択基準
クロックの周期をＴとしたとき、前記被測定クロックの
周波数ｆを、ｆ＝Ｙ／（Ｔ×Ｘ）にて算出するようにし
たことを特徴とする。
の計数手段の計数結果を夫々Ｘ，Ｙとし、前記選択基準
クロックの周期をＴとしたとき、前記被測定クロックの
周波数ｆを、ｆ＝Ｙ／（Ｔ×Ｘ）にて算出するようにし
たことを特徴とする。
【００１９】本発明によるクロック周波数測定方法は、
互いに異なる周波数の複数の基準クロックの一つを選択
してこの選択基準クロックの計数値が所定値に達するま
で計数しつつ被測定クロックもその間計数する第１のス
テップと、これ等両計数値の計数差が所定範囲に達する
か否かを判定して所定範囲になるまで前記選択基準クロ
ックの選択を順次制御する第２のステップと、しかる後
に前記選択基準クロックと前記被測定クロックとの計数
を所定時間行う第３のステップと、これ等計数結果に応
じて前記被測定クロックの周波数を算出する第４のステ
ップとを含むことを特徴とする。
互いに異なる周波数の複数の基準クロックの一つを選択
してこの選択基準クロックの計数値が所定値に達するま
で計数しつつ被測定クロックもその間計数する第１のス
テップと、これ等両計数値の計数差が所定範囲に達する
か否かを判定して所定範囲になるまで前記選択基準クロ
ックの選択を順次制御する第２のステップと、しかる後
に前記選択基準クロックと前記被測定クロックとの計数
を所定時間行う第３のステップと、これ等計数結果に応
じて前記被測定クロックの周波数を算出する第４のステ
ップとを含むことを特徴とする。
【００２０】そして、前記第３のステップにおいて、前
記選択基準クロックと前記被測定クロックとの周波数の
大小を判定し、この判定により前記被測定クロックの周
波数が大なる場合、前記所定時間に相当する計数終了値
に前記選択基準クロックの計数値が達するまで、前記被
測定クロックの計数をなすをことを特徴とする。
記選択基準クロックと前記被測定クロックとの周波数の
大小を判定し、この判定により前記被測定クロックの周
波数が大なる場合、前記所定時間に相当する計数終了値
に前記選択基準クロックの計数値が達するまで、前記被
測定クロックの計数をなすをことを特徴とする。
【００２１】更に、前記第３のステップにおいて、前記
選択基準クロックと前記被測定クロックとの周波数の大
小を判定し、この判定により前記選択基準クロックの周
波数が大なる場合、前記所定時間に相当する計数終了値
に前記被測定クロックの計数値が達するまで、前記選択
基準クロックの計数をなすをことを特徴とする。
選択基準クロックと前記被測定クロックとの周波数の大
小を判定し、この判定により前記選択基準クロックの周
波数が大なる場合、前記所定時間に相当する計数終了値
に前記被測定クロックの計数値が達するまで、前記選択
基準クロックの計数をなすをことを特徴とする。
【００２２】また、前記４のステップは、前記選択基準
クロック及び被測定クロックの計数結果を夫々Ｘ，Ｙと
し、前記選択基準クロックの周期をＴとしたとき、前記
被測定クロックの周波数ｆを、ｆ＝Ｙ／（Ｔ×Ｘ）にて
算出するようにしたことを特徴とする。
クロック及び被測定クロックの計数結果を夫々Ｘ，Ｙと
し、前記選択基準クロックの周期をＴとしたとき、前記
被測定クロックの周波数ｆを、ｆ＝Ｙ／（Ｔ×Ｘ）にて
算出するようにしたことを特徴とする。
【００２３】本発明の作用は次の通りである。数種類の
基準クロックを用意し、この基準クロックの選択、及び
基準クロックと被測定信号（入力クロックパルス）との
周波数関係を判別するため、予備測定を行い、予備測定
の結果を基に最適な基準クロックを選択する。周波数測
定を行う際、高精度、且つ短時間（高効率）に行うに
は、その２信号（入力クロックと基準クロック）間の周
波数比が、回路（主にパルス信号カウント用のカウン
タ）規模に応じて、適当に保たれている必要がある。周
波数比が大きすぎる場合は、測定精度は上がるが必要以
上に測定時間を要し、あるいは用意したカウンタがオー
バーフローする可能性もでてくる。逆に、周波数比が小
さすぎる場合は、高精度の測定ができなくなる。従っ
て、常に最適なクロックを選択することが重要である。
基準クロックを用意し、この基準クロックの選択、及び
基準クロックと被測定信号（入力クロックパルス）との
周波数関係を判別するため、予備測定を行い、予備測定
の結果を基に最適な基準クロックを選択する。周波数測
定を行う際、高精度、且つ短時間（高効率）に行うに
は、その２信号（入力クロックと基準クロック）間の周
波数比が、回路（主にパルス信号カウント用のカウン
タ）規模に応じて、適当に保たれている必要がある。周
波数比が大きすぎる場合は、測定精度は上がるが必要以
上に測定時間を要し、あるいは用意したカウンタがオー
バーフローする可能性もでてくる。逆に、周波数比が小
さすぎる場合は、高精度の測定ができなくなる。従っ
て、常に最適なクロックを選択することが重要である。
【００２４】予備測定の結果に応じて、クロックパルス
周波数測定の方法を選択する。まず、選択された基準ク
ロックに対し、入力クロック周波数が高い場合、選択さ
れた基準クロックのＮパルス分を測定時間とし、その時
間内の入力クロックパルス数をカウントし、（被測定）
入力クロックパルス信号周波数を算出する。逆に、選択
された基準クロックに対し、入力クロック周波数が低い
場合、入力クロックパルスのＮパルス分を測定時間と
し、その時間内の選択された基準クロックパルス数をカ
ウントし、（被測定）入力クロックパルス信号周波数を
算出する。なお、数値Ｎの値は、予備測定の結果を基
に、その都度適当な値に設定する。
周波数測定の方法を選択する。まず、選択された基準ク
ロックに対し、入力クロック周波数が高い場合、選択さ
れた基準クロックのＮパルス分を測定時間とし、その時
間内の入力クロックパルス数をカウントし、（被測定）
入力クロックパルス信号周波数を算出する。逆に、選択
された基準クロックに対し、入力クロック周波数が低い
場合、入力クロックパルスのＮパルス分を測定時間と
し、その時間内の選択された基準クロックパルス数をカ
ウントし、（被測定）入力クロックパルス信号周波数を
算出する。なお、数値Ｎの値は、予備測定の結果を基
に、その都度適当な値に設定する。
【００２５】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。
図面を参照して説明する。
【００２６】図１は本発明によるクロック周波数測定回
路の実施例の構成を示すブロック図である。
路の実施例の構成を示すブロック図である。
【００２７】図１において、本発明のクロック周波数測
定回路は、周波数測定の基準となる、数種類の高安定な
基準クロックを生成する基準クロック発生回路１、周波
数測定を実施する際の基準クロックを選択する基準ク
ロックセレクタ２、基準クロックのパルス数をカウン
トする基準クロックカウンタ３、（被測定）入力クロッ
クパルス信号のパルス数をカウントする被測定クロッ
クカウンタ４、両クロックカウンタ３，４に対して測定
開始、終了のタイミングを与え、予備測定時には基準
クロックの選択、測定方法の判定を行い、周波数測定動
作終了後、（被測定）入力クロックパルス信号の周波数
算出を行う制御部５とで構成される。
定回路は、周波数測定の基準となる、数種類の高安定な
基準クロックを生成する基準クロック発生回路１、周波
数測定を実施する際の基準クロックを選択する基準ク
ロックセレクタ２、基準クロックのパルス数をカウン
トする基準クロックカウンタ３、（被測定）入力クロッ
クパルス信号のパルス数をカウントする被測定クロッ
クカウンタ４、両クロックカウンタ３，４に対して測定
開始、終了のタイミングを与え、予備測定時には基準
クロックの選択、測定方法の判定を行い、周波数測定動
作終了後、（被測定）入力クロックパルス信号の周波数
算出を行う制御部５とで構成される。
【００２８】本発明の実施例の動作は、図２のフローチ
ャートに示すように、まず予備測定を行う。この場合、
基準クロックセレクタ２は、予め定められた初期位置に
設定する（被測定入力クロックパルス信号の周波数
は、事前に予想できないため）（ステップ１１）。つい
で、基準クロックカウンタ３に対し、適当なカウント終
了値を設定する（この設定値により予備測定の測定時間
が決定される）（ステップ１２）。制御部５より測定開
始のトリガを与え、両カウンタ３，４のカウントアッ
プを開始させる（ステップ１３）。
ャートに示すように、まず予備測定を行う。この場合、
基準クロックセレクタ２は、予め定められた初期位置に
設定する（被測定入力クロックパルス信号の周波数
は、事前に予想できないため）（ステップ１１）。つい
で、基準クロックカウンタ３に対し、適当なカウント終
了値を設定する（この設定値により予備測定の測定時間
が決定される）（ステップ１２）。制御部５より測定開
始のトリガを与え、両カウンタ３，４のカウントアッ
プを開始させる（ステップ１３）。
【００２９】基準クロックカウンタ３が設定されたカウ
ント終了値（測定時間に対応する）に達するまでの間、
被測定クロックカウンタ４はそのパルス数をカウント
する。基準クロックカウンタ３が設定されたカウント終
了値に到達したかどうかを判定（ステップ１４）し、Ｎ
Ｏの場合はカウントを継続し、ＹＥＳの場合はその時点
で両カウンタ３，４の動作（カウント）を停止し、被測
定クロックカウンタ４のカウント値を制御部５が取得
する（ステップ１５）。この際、カウンタ３，４がオー
バーフローしていないことを確認する。
ント終了値（測定時間に対応する）に達するまでの間、
被測定クロックカウンタ４はそのパルス数をカウント
する。基準クロックカウンタ３が設定されたカウント終
了値に到達したかどうかを判定（ステップ１４）し、Ｎ
Ｏの場合はカウントを継続し、ＹＥＳの場合はその時点
で両カウンタ３，４の動作（カウント）を停止し、被測
定クロックカウンタ４のカウント値を制御部５が取得
する（ステップ１５）。この際、カウンタ３，４がオー
バーフローしていないことを確認する。
【００３０】ステップ１２で設定した基準クロックカウ
ンタ３のカウント終了値と、ステップ１５で取得した被
測定クロックカウンタ４のカウント値より、周波数測
定用基準クロックの選択、及び周波数測定方法の判定
（が可能か？）（ステップ１６）を行う。
ンタ３のカウント終了値と、ステップ１５で取得した被
測定クロックカウンタ４のカウント値より、周波数測
定用基準クロックの選択、及び周波数測定方法の判定
（が可能か？）（ステップ１６）を行う。
【００３１】ただし、この予備測定に使用された基準ク
ロックと、入力クロックとの周波数差があまりにも
大きすぎる場合、あるいは逆に小さすぎる場合（ＮＯの
場合）、予備測定の基準クロックを基準クロックセレ
クタ２で変更し、その周波数差が適当な値（予め設定さ
れた値）になるまで、ステップ１１〜１６の予備測定動
作を繰り返す。
ロックと、入力クロックとの周波数差があまりにも
大きすぎる場合、あるいは逆に小さすぎる場合（ＮＯの
場合）、予備測定の基準クロックを基準クロックセレ
クタ２で変更し、その周波数差が適当な値（予め設定さ
れた値）になるまで、ステップ１１〜１６の予備測定動
作を繰り返す。
【００３２】選択された基準クロックと被測定入力ク
ロックパルス信号との間の周波数差が、上述の予め設
定された適当な値となる（ステップ１７）と、次のよう
に基準クロックと、被測定入力クロックパルス信号
とのどちらの周波数が高いかに分け（ステップ１８）
て、周波数の測定に入る。
ロックパルス信号との間の周波数差が、上述の予め設
定された適当な値となる（ステップ１７）と、次のよう
に基準クロックと、被測定入力クロックパルス信号
とのどちらの周波数が高いかに分け（ステップ１８）
て、周波数の測定に入る。
【００３３】まず、被測定入力クロックパルス信号
が、選択された基準クロック（周期Ｔ）よりも速い場
合は、基準クロックカウンタ３に対し、適当な（予備測
定結果から割り出す）カウント終了値”Ｘ”を設定する
（ステップ１９）。この設定値により、測定終了のタイ
ミング（測定時間）が決定される。
が、選択された基準クロック（周期Ｔ）よりも速い場
合は、基準クロックカウンタ３に対し、適当な（予備測
定結果から割り出す）カウント終了値”Ｘ”を設定する
（ステップ１９）。この設定値により、測定終了のタイ
ミング（測定時間）が決定される。
【００３４】制御部５より測定開始のトリガを与え、
両カウンタ３，４のカウントアップを開始する（ステッ
プ２０）。基準クロックカウンタ３が、設定されたカウ
ント終了値（測定時間）に達するまでの間、被測定クロ
ックカウンタ４はそのパルス数をカウントする。基準
クロックカウンタ３が、設定されたカウント終了値（測
定時間）に達して、カウントが終了したかどうかを判定
（ステップ２１）し、ＮＯの場合はカウントを継続し
て、ＹＥＳの場合は制御部５は被測定クロックカウンタ
４のカウント値”Ｙ”を取得する（ステップ２２）。
両カウンタ３，４のカウントアップを開始する（ステッ
プ２０）。基準クロックカウンタ３が、設定されたカウ
ント終了値（測定時間）に達するまでの間、被測定クロ
ックカウンタ４はそのパルス数をカウントする。基準
クロックカウンタ３が、設定されたカウント終了値（測
定時間）に達して、カウントが終了したかどうかを判定
（ステップ２１）し、ＮＯの場合はカウントを継続し
て、ＹＥＳの場合は制御部５は被測定クロックカウンタ
４のカウント値”Ｙ”を取得する（ステップ２２）。
【００３５】ステップ１８で設定した測定時間（Ｔ×
Ｘ）と、ステップ２１で取得した被測定クロックカウン
タ４のカウント値”Ｙ”より、被測定入力クロックパ
ルス信号周波数（ｆ）は、ｆ＝Ｙ／（Ｔ×Ｘ）で与えら
れる（ステップ２７）。この場合のタイミングチャート
を図３に示す。
Ｘ）と、ステップ２１で取得した被測定クロックカウン
タ４のカウント値”Ｙ”より、被測定入力クロックパ
ルス信号周波数（ｆ）は、ｆ＝Ｙ／（Ｔ×Ｘ）で与えら
れる（ステップ２７）。この場合のタイミングチャート
を図３に示す。
【００３６】次に、被測定入力クロックパルス信号
が、選択された基準クロック（周期Ｔ）よりも遅い場
合は、被測定クロックカウンタ４に対し、適当な（予備
測定結果から割り出す）カウント終了値”Ｙ”を設定す
る（ステップ２３）。この設定値により、測定終了のタ
イミング（パルス数）が決定される。
が、選択された基準クロック（周期Ｔ）よりも遅い場
合は、被測定クロックカウンタ４に対し、適当な（予備
測定結果から割り出す）カウント終了値”Ｙ”を設定す
る（ステップ２３）。この設定値により、測定終了のタ
イミング（パルス数）が決定される。
【００３７】制御部５より測定開始のトリガを与え、
両カウンタ３，４のカウントアップを開始する（ステッ
プ２４）。被測定クロックカウンタ４が、設定されたカ
ウント終了値（パルス数）に達するまでの間、基準クロ
ックカウンタ３はそのパルス数をカウントする。被測
定クロックカウンタ４が、設定されたカウント終了値
（パルス数）に達して、カウントが終了したかどうかを
判定（ステップ２５）し、ＮＯの場合はカウントを継続
して、ＹＥＳの場合は制御部５は基準クロックカウンタ
３のカウント値”Ｘ”を取得する（ステップ２６）。
両カウンタ３，４のカウントアップを開始する（ステッ
プ２４）。被測定クロックカウンタ４が、設定されたカ
ウント終了値（パルス数）に達するまでの間、基準クロ
ックカウンタ３はそのパルス数をカウントする。被測
定クロックカウンタ４が、設定されたカウント終了値
（パルス数）に達して、カウントが終了したかどうかを
判定（ステップ２５）し、ＮＯの場合はカウントを継続
して、ＹＥＳの場合は制御部５は基準クロックカウンタ
３のカウント値”Ｘ”を取得する（ステップ２６）。
【００３８】ステップ２２で設定したパルス数と、ステ
ップ２５で取得した基準クロックカウンタ３のカウント
値”Ｘ”より、被測定入力クロックパルス信号周波数
（ｆ）は、ｆ＝Ｙ／（Ｔ×Ｘ）で与えられる（ステップ
２７）。この場合のタイミングチャートを図４に示す。
ップ２５で取得した基準クロックカウンタ３のカウント
値”Ｘ”より、被測定入力クロックパルス信号周波数
（ｆ）は、ｆ＝Ｙ／（Ｔ×Ｘ）で与えられる（ステップ
２７）。この場合のタイミングチャートを図４に示す。
【００３９】以上のように、選択された基準クロック
に対して、被測定入力クロックパルス信号周波数が高い
場合と、低い場合の２通りの測定方法を採用し、カウン
ト終了値”Ｘ”あるいは”Ｙ”として、その周波数差に
応じて適当な値を設定することにより、高精度、且つ効
率のよい超広帯域の周波数測定が可能となる。
に対して、被測定入力クロックパルス信号周波数が高い
場合と、低い場合の２通りの測定方法を採用し、カウン
ト終了値”Ｘ”あるいは”Ｙ”として、その周波数差に
応じて適当な値を設定することにより、高精度、且つ効
率のよい超広帯域の周波数測定が可能となる。
【００４０】本発明の具体例（数値例）として、以下の
ようなケースについて説明する。まず、基準クロック
として１ＭＨｚ（Ｔ＝１μｓ）、１ｋＨｚ（Ｔ＝１ｍ
ｓ）の２種を用意する。基準クロックカウンタ３及び被
測定クロックカウンタ４として、それぞれ１６ビット
（０〜６５５３５）のカウンタを用いる。制御部５には
ＣＰＵを使用し、クロック周波数測定回路全体の制御、
予備測定の結果判定、周波数算出等を行う。この場合
に、被測定入力クロックパルス信号周波数が高速：１Ｍ
Ｈｚ、低速：２Ｈｚ、中速：１ｋＨｚの３通りの例につ
いて、その測定方法及び測定精度の例を述べる。
ようなケースについて説明する。まず、基準クロック
として１ＭＨｚ（Ｔ＝１μｓ）、１ｋＨｚ（Ｔ＝１ｍ
ｓ）の２種を用意する。基準クロックカウンタ３及び被
測定クロックカウンタ４として、それぞれ１６ビット
（０〜６５５３５）のカウンタを用いる。制御部５には
ＣＰＵを使用し、クロック周波数測定回路全体の制御、
予備測定の結果判定、周波数算出等を行う。この場合
に、被測定入力クロックパルス信号周波数が高速：１Ｍ
Ｈｚ、低速：２Ｈｚ、中速：１ｋＨｚの３通りの例につ
いて、その測定方法及び測定精度の例を述べる。
【００４１】高速：１ＭＨｚの場合、制御部（ＣＰＵ）
５が予備測定の結果より、基準クロックとして１ｋＨ
ｚを選択する。基準クロックカウンタ３のカウント終了
値”Ｘ”を適当な値に設定する。この場合は、Ｘ＝１０
と設定する。制御部５よりカウントスタートのトリガ
を両カウンタ３，４に与えて、クロック周波数測定を開
始する。基準クロックと被測定入力クロックが非同
期であると仮定すると、取得される被測定クロックカウ
ンタ４のカウント値”Ｙ”は、10,000±1 の範囲に入
ることが予想される。
５が予備測定の結果より、基準クロックとして１ｋＨ
ｚを選択する。基準クロックカウンタ３のカウント終了
値”Ｘ”を適当な値に設定する。この場合は、Ｘ＝１０
と設定する。制御部５よりカウントスタートのトリガ
を両カウンタ３，４に与えて、クロック周波数測定を開
始する。基準クロックと被測定入力クロックが非同
期であると仮定すると、取得される被測定クロックカウ
ンタ４のカウント値”Ｙ”は、10,000±1 の範囲に入
ることが予想される。
【００４２】この場合、算出される被測定入力クロック
パルスの周波数（ｆ）は、 Ｙ＝10,000の場合、ｆ＝10,000／(1ms×10) ＝1.0000 MHz Ｙ＝10,001の場合、ｆ＝10,001／(1ms×10) ＝1.0001 MHz Ｙ＝ 9,999の場合、ｆ＝ 9,999／(1ms×10) ＝0.9999 MHz すなわち、理論上その測定誤差は、±０．０１％以内と
なる。
パルスの周波数（ｆ）は、 Ｙ＝10,000の場合、ｆ＝10,000／(1ms×10) ＝1.0000 MHz Ｙ＝10,001の場合、ｆ＝10,001／(1ms×10) ＝1.0001 MHz Ｙ＝ 9,999の場合、ｆ＝ 9,999／(1ms×10) ＝0.9999 MHz すなわち、理論上その測定誤差は、±０．０１％以内と
なる。
【００４３】低速：２Ｈｚの場合、制御部（ＣＰＵ）５
が予備測定の結果より、基準クロックとして１ｋＨｚ
を選択する。被測定クロックカウンタ４のカウント終了
値”Ｙ”を適当な値に設定する。この場合は、Ｙ＝２０
と設定する。制御部５よりカウントスタートのトリガ
を両カウンタ３，４に与えて、クロック周波数測定を開
始する。基準クロックと被測定入力クロックが非同
期であると仮定すると、取得される基準クロックカウン
タ３のカウント値”Ｘ”は、10,000±1 の範囲に入る
ことが予想される。
が予備測定の結果より、基準クロックとして１ｋＨｚ
を選択する。被測定クロックカウンタ４のカウント終了
値”Ｙ”を適当な値に設定する。この場合は、Ｙ＝２０
と設定する。制御部５よりカウントスタートのトリガ
を両カウンタ３，４に与えて、クロック周波数測定を開
始する。基準クロックと被測定入力クロックが非同
期であると仮定すると、取得される基準クロックカウン
タ３のカウント値”Ｘ”は、10,000±1 の範囲に入る
ことが予想される。
【００４４】この場合、算出される被測定入力クロック
パルスの周波数（ｆ）は、 Ｘ＝10,000の場合、ｆ＝20／(1ms×10,000) ＝2.0000Hz Ｘ＝10,001の場合、ｆ＝20／(1ms×10,001) ＝1.9998Hz Ｘ＝ 9,999の場合、ｆ＝20／(1ms× 9,999) ＝2.0002Hz すなわち、理論上その測定誤差は、±０．０１％以内と
なる。
パルスの周波数（ｆ）は、 Ｘ＝10,000の場合、ｆ＝20／(1ms×10,000) ＝2.0000Hz Ｘ＝10,001の場合、ｆ＝20／(1ms×10,001) ＝1.9998Hz Ｘ＝ 9,999の場合、ｆ＝20／(1ms× 9,999) ＝2.0002Hz すなわち、理論上その測定誤差は、±０．０１％以内と
なる。
【００４５】中速：１ｋＨｚの場合、制御部（ＣＰＵ）
５が予備測定の結果より、基準クロックとして１ＭＨ
ｚを選択する。被測定クロックカウンタ４のカウント終
了値”Ｙ”を適当な値に設定する。この場合は、Ｙ＝１
０と設定する。制御部５よりカウントスタートのトリガ
を両カウンタ３，４に与えて、クロック周波数測定を
開始する。基準クロックと被測定入力クロックが非
同期であると仮定すると、取得される基準クロックカウ
ンタ３のカウント値”Ｘ”は、10,000±1 の範囲に入
ることが予想される。
５が予備測定の結果より、基準クロックとして１ＭＨ
ｚを選択する。被測定クロックカウンタ４のカウント終
了値”Ｙ”を適当な値に設定する。この場合は、Ｙ＝１
０と設定する。制御部５よりカウントスタートのトリガ
を両カウンタ３，４に与えて、クロック周波数測定を
開始する。基準クロックと被測定入力クロックが非
同期であると仮定すると、取得される基準クロックカウ
ンタ３のカウント値”Ｘ”は、10,000±1 の範囲に入
ることが予想される。
【００４６】この場合、算出される被測定入力クロック
パルスの周波数（ｆ）は、 Ｘ＝10,000の場合、ｆ＝10／(1μs×10,000)＝1.0000 kHz Ｘ＝10,001の場合、ｆ＝10／(1μs×10,001)＝0.9999 kHz Ｙ＝ 9,999の場合、ｆ＝10／(1μs× 9,999)＝1.0001 kHz すなわち、理論上その測定誤差は、±０．０１％以内と
なる。
パルスの周波数（ｆ）は、 Ｘ＝10,000の場合、ｆ＝10／(1μs×10,000)＝1.0000 kHz Ｘ＝10,001の場合、ｆ＝10／(1μs×10,001)＝0.9999 kHz Ｙ＝ 9,999の場合、ｆ＝10／(1μs× 9,999)＝1.0001 kHz すなわち、理論上その測定誤差は、±０．０１％以内と
なる。
【００４７】本例の場合、２Ｈｚ〜１ＭＨｚの広範な被
測定入力クロックパルス信号の周波数に対して、±０．
０１％以内の測定誤差で、効率のよい周波数測定が可能
となる。
測定入力クロックパルス信号の周波数に対して、±０．
０１％以内の測定誤差で、効率のよい周波数測定が可能
となる。
【００４８】
【発明の効果】以上説明したように本発明は、何種類か
の基準クロックを準備し、予備測定によって基準クロッ
ク及び測定方法を選択して、例えば２Ｈｚ〜１ＭＨｚの
広範な被測定入力クロックパルス信号の周波数に対し
て、±０．０１％以内の測定誤差で、効率のよい周波数
測定を可能とする効果がある。
の基準クロックを準備し、予備測定によって基準クロッ
ク及び測定方法を選択して、例えば２Ｈｚ〜１ＭＨｚの
広範な被測定入力クロックパルス信号の周波数に対し
て、±０．０１％以内の測定誤差で、効率のよい周波数
測定を可能とする効果がある。
【図１】本発明の実施例のブロック図である。
【図２】本発明の実施例の周波数測定のフローチャート
である。
である。
【図３】入力クロックが基準クロックより速い場合のタ
イミングチャートである。
イミングチャートである。
【図４】入力クロックが基準クロックより遅い場合のタ
イミングチャートである。
イミングチャートである。
【図５】従来のクロック周波数測定回路の一例のタイミ
ングチャートである。
ングチャートである。
【図６】従来のクロック周波数測定回路の他の一例のブ
ロック図である。
ロック図である。
【図７】従来のクロック周波数測定回路のさらに他の一
例のブロック図である。
例のブロック図である。
１ 基準クロック発生回路 ２ 基準クロックセレクタ ３ 基準クロックカウンタ ４ 被測定クロックカウンタ ５ 制御部
Claims (8)
- 【請求項１】 互いに異なる周波数の複数の基準クロッ
クを択一的に導出する基準クロック選択手段と、この選
択された基準クロックと被測定クロックとを夫々計数す
る第１及び第２の計数手段と、前記第１の計数手段の計
数値が所定値に達するまで前記第２の計数手段の計数を
行わしめそのときの前記第１及び第２の計数手段の計数
差が予め定められた範囲内の値になるまで、前記基準ク
ロック選択手段の選択を制御し、前記計数差が予め定め
られた範囲内の値になったときの選択基準クロックと前
記被測定クロックとを所定時間前記第１及び第２の計数
手段により計数せしめる制御手段と、前記第１及び第２
の計数手段の計数結果に応じて前記被測定クロックの周
波数を算出する算出手段とを含むことを特徴とするクロ
ック周波数測定回路。 - 【請求項２】 前記制御手段は、前記選択基準クロック
と前記被測定クロックとの周波数の大小を判定する手段
と、前記被測定クロックの周波数が大なる場合に、前記
所定時間に相当する計数終了値を前記第１の計数手段に
設定する手段とを有することを特徴とする請求項１記載
のクロック周波数測定回路。 - 【請求項３】 前記制御手段は、前記選択基準クロック
と前記被測定クロックとの周波数の大小を判定する手段
と、前記選択基準クロックの周波数が大なる場合に、前
記所定時間に相当する計数終了値を前記第２の計数手段
に設定する手段とを有することを特徴とする請求項１記
載のクロック周波数測定回路。 - 【請求項４】 前記算出手段は、前記第１及び第２の計
数手段の計数結果を夫々Ｘ，Ｙとし、前記選択基準クロ
ックの周期をＴとしたとき、前記被測定クロックの周波
数ｆを、ｆ＝Ｙ／（Ｔ×Ｘ）にて算出するようにしたこ
とを特徴とする請求項２または３記載のクロック周波数
測定回路。 - 【請求項５】 互いに異なる周波数の複数の基準クロッ
クの一つを選択してこの選択基準クロックの計数値が所
定値に達するまで計数しつつ被測定クロックもその間計
数する第１のステップと、これ等両計数値の計数差が所
定範囲に達するか否かを判定して所定範囲になるまで前
記選択基準クロックの選択を順次制御する第２のステッ
プと、しかる後に前記選択基準クロックと前記被測定ク
ロックとの計数を所定時間行う第３のステップと、これ
等計数結果に応じて前記被測定クロックの周波数を算出
する第４のステップとを含むことを特徴とするクロック
周波数測定方法。 - 【請求項６】 前記第３のステップにおいて、前記選択
基準クロックと前記被測定クロックとの周波数の大小を
判定し、この判定により前記被測定クロックの周波数が
大なる場合、前記所定時間に相当する計数終了値に前記
選択基準クロックの計数値が達するまで、前記被測定ク
ロックの計数をなすをことを特徴とする請求項５記載の
クロック周波数測定方法。 - 【請求項７】 前記第３のステップにおいて、前記選択
基準クロックと前記被測定クロックとの周波数の大小を
判定し、この判定により前記選択基準クロックの周波数
が大なる場合、前記所定時間に相当する計数終了値に前
記被測定クロックの計数値が達するまで、前記選択基準
クロックの計数をなすをことを特徴とする請求項５記載
のクロック周波数測定方法。 - 【請求項８】 前記４のステップは、前記選択基準クロ
ック及び被測定クロックの計数結果を夫々Ｘ，Ｙとし、
前記選択基準クロックの周期をＴとしたとき、前記被測
定クロックの周波数ｆを、ｆ＝Ｙ／（Ｔ×Ｘ）にて算出
するようにしたことを特徴とする請求項６または７記載
のクロック周波数測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33323796A JPH10170564A (ja) | 1996-12-13 | 1996-12-13 | クロック周波数測定回路及びその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33323796A JPH10170564A (ja) | 1996-12-13 | 1996-12-13 | クロック周波数測定回路及びその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10170564A true JPH10170564A (ja) | 1998-06-26 |
Family
ID=18263864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33323796A Withdrawn JPH10170564A (ja) | 1996-12-13 | 1996-12-13 | クロック周波数測定回路及びその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10170564A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518283A (ja) * | 2004-07-28 | 2008-05-29 | サンディスク コーポレイション | 最適化された不揮発性記憶システム |
| JP2010279715A (ja) * | 2000-04-17 | 2010-12-16 | Vivometrics Inc | 生理学的徴候を着装携行式にモニタするモニタ装置、システムおよび記録媒体 |
| JP2014185998A (ja) * | 2013-03-25 | 2014-10-02 | Lapis Semiconductor Co Ltd | 半導体装置及び測定方法 |
| CN104375004A (zh) * | 2013-08-14 | 2015-02-25 | 苏州海博智能***有限公司 | 一种测量晶振频率误差的方法及*** |
| US9411721B2 (en) | 2013-11-15 | 2016-08-09 | Sandisk Technologies Llc | Detecting access sequences for data compression on non-volatile memory devices |
| US10365841B2 (en) | 2011-12-12 | 2019-07-30 | Sandisk Technologies Llc | Non-volatile storage systems with go to sleep adaption |
| CN111026232A (zh) * | 2019-11-08 | 2020-04-17 | 深圳市汇顶科技股份有限公司 | 时钟校准方法、芯片、电子设备 |
| CN113093510A (zh) * | 2021-02-26 | 2021-07-09 | 山东师范大学 | 一种时钟频率信号误差测量仪及方法 |
| CN113834970A (zh) * | 2020-06-24 | 2021-12-24 | 精工爱普生株式会社 | 频率计测装置、微控制器和电子设备 |
| CN114172493A (zh) * | 2021-11-26 | 2022-03-11 | 烽火通信科技股份有限公司 | 一种频率锁定的判断方法及电路 |
| CN117110707A (zh) * | 2023-10-24 | 2023-11-24 | 芯潮流(珠海)科技有限公司 | Soc集成芯片、频率测量电路及频率测量方法 |
-
1996
- 1996-12-13 JP JP33323796A patent/JPH10170564A/ja not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010279715A (ja) * | 2000-04-17 | 2010-12-16 | Vivometrics Inc | 生理学的徴候を着装携行式にモニタするモニタ装置、システムおよび記録媒体 |
| JP2008518283A (ja) * | 2004-07-28 | 2008-05-29 | サンディスク コーポレイション | 最適化された不揮発性記憶システム |
| US8292177B2 (en) | 2004-07-28 | 2012-10-23 | Sandisk Technologies Inc. | Optimized non-volatile storage systems |
| US11157182B2 (en) | 2011-12-12 | 2021-10-26 | Sandisk Technologies Llc | Storage systems with go to sleep adaption |
| US10365841B2 (en) | 2011-12-12 | 2019-07-30 | Sandisk Technologies Llc | Non-volatile storage systems with go to sleep adaption |
| JP2014185998A (ja) * | 2013-03-25 | 2014-10-02 | Lapis Semiconductor Co Ltd | 半導体装置及び測定方法 |
| CN104375004A (zh) * | 2013-08-14 | 2015-02-25 | 苏州海博智能***有限公司 | 一种测量晶振频率误差的方法及*** |
| US9411721B2 (en) | 2013-11-15 | 2016-08-09 | Sandisk Technologies Llc | Detecting access sequences for data compression on non-volatile memory devices |
| CN111026232A (zh) * | 2019-11-08 | 2020-04-17 | 深圳市汇顶科技股份有限公司 | 时钟校准方法、芯片、电子设备 |
| CN113834970A (zh) * | 2020-06-24 | 2021-12-24 | 精工爱普生株式会社 | 频率计测装置、微控制器和电子设备 |
| CN113834970B (zh) * | 2020-06-24 | 2024-02-09 | 精工爱普生株式会社 | 频率计测装置、微控制器和电子设备 |
| CN113093510A (zh) * | 2021-02-26 | 2021-07-09 | 山东师范大学 | 一种时钟频率信号误差测量仪及方法 |
| CN114172493A (zh) * | 2021-11-26 | 2022-03-11 | 烽火通信科技股份有限公司 | 一种频率锁定的判断方法及电路 |
| CN117110707A (zh) * | 2023-10-24 | 2023-11-24 | 芯潮流(珠海)科技有限公司 | Soc集成芯片、频率测量电路及频率测量方法 |
| CN117110707B (zh) * | 2023-10-24 | 2024-01-30 | 芯潮流(珠海)科技有限公司 | Soc集成芯片、频率测量电路及频率测量方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10170564A (ja) | クロック周波数測定回路及びその方法 | |
| JPH08297177A (ja) | 時間間隔測定回路 | |
| US5592659A (en) | Timing signal generator | |
| CN100520419C (zh) | 改进的频率确定 | |
| JPH06347569A (ja) | 周波数逓倍回路及びパルス時間間隔測定装置 | |
| JPS5913957A (ja) | 速度検出回路 | |
| JP2001013179A (ja) | リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ | |
| JPH085646A (ja) | 車速検出装置 | |
| JPH0464431B2 (ja) | ||
| JPH05188067A (ja) | サーボモータの速度検出装置 | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| JP3223884B2 (ja) | デューティ比判定回路及びデューティ比判定方法 | |
| JPH0933579A (ja) | 周期測定回路 | |
| JPS59214920A (ja) | パルス周波数演算方式 | |
| JPH08189942A (ja) | パルス幅計測装置 | |
| JPH05302940A (ja) | 周波数測定装置 | |
| KR950013602B1 (ko) | 주파수 측정장치 | |
| JPH08292822A (ja) | インテリジェントタイマ | |
| JPS6061662A (ja) | デイジタル式速度検出方式 | |
| JPH1114774A (ja) | 時間測定方法及び時間測定システム | |
| JPH0712861A (ja) | パルス周波数測定方法及び装置 | |
| JP2595583Y2 (ja) | 半導体試験装置用遅延発生装置 | |
| JPH0692990B2 (ja) | デイジタル周期計測回路 | |
| JPH0923159A (ja) | 測定装置 | |
| JPH01304360A (ja) | 電動機速度検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |