JP6236325B2 - プロセッサの制御装置及び制御方法 - Google Patents

プロセッサの制御装置及び制御方法 Download PDF

Info

Publication number
JP6236325B2
JP6236325B2 JP2014012318A JP2014012318A JP6236325B2 JP 6236325 B2 JP6236325 B2 JP 6236325B2 JP 2014012318 A JP2014012318 A JP 2014012318A JP 2014012318 A JP2014012318 A JP 2014012318A JP 6236325 B2 JP6236325 B2 JP 6236325B2
Authority
JP
Japan
Prior art keywords
unit
processor
current
operation mode
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014012318A
Other languages
English (en)
Other versions
JP2015141445A (ja
Inventor
洋平 原
洋平 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Calsonic Kansei Corp
Original Assignee
Calsonic Kansei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calsonic Kansei Corp filed Critical Calsonic Kansei Corp
Priority to JP2014012318A priority Critical patent/JP6236325B2/ja
Priority to CN201480074122.3A priority patent/CN105934726B/zh
Priority to PCT/JP2014/005974 priority patent/WO2015111106A1/ja
Priority to US15/113,884 priority patent/US9904352B2/en
Publication of JP2015141445A publication Critical patent/JP2015141445A/ja
Application granted granted Critical
Publication of JP6236325B2 publication Critical patent/JP6236325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Power Sources (AREA)

Description

本発明は、プロセッサをリセットする制御装置及び制御方法に関する。
従来、CPUなどのプロセッサの動作を監視し、例えばプロセッサが暴走又はフリーズなどした場合、プロセッサをリセットするウォッチドッグタイマが知られている。例えば、特許文献1には、消費電力低減のために、プロセッサが動作モード(通常動作モード)にあるときにのみウォッチドッグタイマを動作させ、他のスタンバイモード(低消費電流動作モード)時には動作させるウォッチドッグタイマ回路が記載されている。
特開平11−203173号公報
しかしながら、従来技術において、低消費電流動作時にウォッチドッグ機能が停止するため、低消費電流動作モードから通常動作モードへ復帰できない場合があった。例えば、低消費電流動作中にプロセッサが暴走した場合、ウォッチドッグ機能が動作せず、プロセッサは通常動作モードに切替わることができない。このように、低消費電流動作モードから通常動作モードへの復帰に際して、CPUをリセットできない場合があった。
かかる事情に鑑みてなされた本発明の目的は、プロセッサの低消費電流動作モードから通常動作モードへの復帰に際してプロセッサをリセット可能なプロセッサの制御装置及び制御方法を提供することにある。
上記課題を解決するために、第1の発明に係るプロセッサの制御装置は、
通常動作モードと、該通常動作モードよりも消費電流を低減する低消費電流動作モードと、を切替えて動作可能なプロセッサの制御装置であって、
前記プロセッサからのP−RUN信号を所定の時間取得できない場合に前記プロセッサをリセットさせるウォッチドッグ部と、
前記プロセッサの電源入力部に電力を供給する電源部の出力電流が所定値未満となった場合に前記ウォッチドッグ部の動作を停止させ、前記出力電流が前記所定値以上となった場合に前記ウォッチドッグ部の動作を開始させる電流モニタ部と、
前記プロセッサに通常動作モードを開始させるための信号を取得すると、前記出力電流のうち前記電源部から前記電源入力部に流れる電流以外の電流を増加させることによって、前記出力電流を前記所定値以上にする電流増加部と、を備える
ことを特徴とする。
また、第2の発明に係るプロセッサの制御装置において、
前記電流増加部は、前記プロセッサに通常動作モードを開始させるための前記信号を取得すると、前記電源部と前記プロセッサとを接続する電源線上のノードを接地させることによって、前記出力電流を増加させる
ことを特徴とする。
また、第3の発明に係るプロセッサの制御装置において、
前記電流増加部は、前記プロセッサに通常動作モードを開始させるための前記信号が入力されるベースと、前記ノードに接続されるコレクタと、接地されるエミッタと、を有するトランジスタを含む
ことを特徴とする。
また、第の発明に係るプロセッサの制御装置は、
前記P−RUN信号の入力を検知すると、前記出力電流の前記電流増加部による増加分を低減又は除去するP−RUN信号検知部を更に備える
ことを特徴とする。
また、第の発明に係るプロセッサの制御方法は、
通常動作モードと、該通常動作モードよりも消費電流を低減する低消費電流動作モードと、を切替えて動作可能なプロセッサからのP−RUN信号を所定の時間取得できない場合に前記プロセッサをリセットさせるウォッチドッグ部を備える制御装置を用いる、プロセッサの制御方法であって、
前記プロセッサの電源入力部に電力を供給する電源部の出力電流が所定値未満となった場合、前記ウォッチドッグ部の動作を停止するステップと、
前記プロセッサに通常動作モードを開始させるための信号を取得すると、前記出力電流のうち前記電源部から前記電源入力部に流れる電流以外の電流を増加させることによって、前記出力電流を前記所定値以上にするステップと、
前記出力電流が前記所定値以上となった場合、前記ウォッチドッグ部の動作を開始するステップと、を含む
ことを特徴とする。
上記第1の発明に係るプロセッサの制御装置によれば、プロセッサに通常動作モードを開始させるための信号に応じて、ウォッチドッグ部動作を開始する。このため、例えばプロセッサが低消費電流動作モードから通常動作モードに切り替わらない場合であっても、低消費電流動作モードのプロセッサをリセット可能となる
プロセッサに接続される本発明の実施の形態1に係る制御装置の機能ブロック図である。 図1のプロセッサ及び制御装置の入出力信号及び動作を示すタイミングチャートである。 図1の制御装置が行う処理を示すフローチャートである。 プロセッサに接続される本発明の実施の形態2に係る制御装置の機能ブロック図である。 図4のプロセッサ及び制御装置の入出力信号及び動作を示すタイミングチャートである。 図4の制御装置が行う処理を示すフローチャートである。
以下、本発明の実施の形態について、図面を参照して説明する。
(実施の形態1)
はじめに、本発明の実施の形態1に係る制御装置について説明する。図1は、プロセッサ10及び実施の形態1に係る制御装置11の機能ブロック図である。プロセッサ10及び制御装置11は、例えば電気自動車などの移動体に備えられる。プロセッサ10は、種々の機能を実行し得る通常動作モードと、実行可能な機能を制限して消費電流を低減する低消費電流動作モード(スタンバイモード)と、の2つの動作態様を切替え可能に有する。
プロセッサ10は、VCC入力部12と、P−RUN信号出力部13と、リセット部14と、通常動作割込部15と、を備える。
VCC入力部12は、電源IC16と電源線17により接続され、電源IC16からプロセッサ10の動作電力の供給を受付ける。VCC入力部12は、プロセッサ10の通常動作モードにおいて所定値以上の電流供給を受付け、プロセッサ10の低消費電流動作モードにおいて所定値未満の電流供給を受付ける。
P−RUN信号出力部13は、プロセッサ10の通常動作中、電源IC16に対しP−RUN信号を継続的に出力(発振)する。P−RUN信号は、プロセッサ10が正常に通常動作していることを示す信号である。本実施形態において、P−RUN信号は、例えば所定の周期及びデューティ比を有するパルス信号であるが、他の信号であってもよい。以下、P−RUN信号に関して、P−RUN信号が出力されている状態をON、出力されていない状態をOFFという。
リセット部14は、電源IC16からリセット信号が入力されると、プロセッサ10をリセットする。プロセッサ10は、例えばフリーズ又は暴走など正常に動作しない異常状態から、リセットにより正常に動作可能な状態に復帰する。
通常動作割込部15は、IGN信号の入力を待受ける。通常動作割込部15は、IGN信号が入力されると、プロセッサ10に通常動作モードを開始させる。IGN信号は、プロセッサ10に通常動作モードを開始させるための割込信号であって、例えば移動体の電源スイッチがONとなったときに移動体又は移動体に備えられる他の構成要素によって出力される。例えば、プロセッサ10の低消費電流動作中において通常動作割込部15にIGN信号が入力されると、プロセッサ10は低消費電流動作モードから通常動作モードに復帰する。一方、プロセッサ10は、例えば低消費電流動作中に異常状態となった場合、リセット部14によりリセットされない限り、通常動作割込部15にIGN信号が入力されても正常に動作可能な状態に復帰できず、通常動作モードに復帰できない。以下、IGN信号に関して、IGN信号が出力されている状態をON、出力されていない状態をOFFという。
制御装置11は、電源部18、電流モニタ部19、及びウォッチドッグ部20を有する電源IC16と、電流増加部21と、を備える。電源IC16は、移動体に備えられる蓄電池などの外部電源装置からの電力VBATの供給により動作する。
電源部18は、プロセッサ10のVCC入力部12と電源線17により接続され、プロセッサ10の動作電力を供給する。
電流モニタ部19は、電源部18の出力電流(負荷電流)を監視する。電流モニタ部19は、電源部18の出力電流が所定値未満となった場合、プロセッサ10が通常動作モードから低消費電流動作モードに切替わったと判定し、ウォッチドッグ部20の動作を停止させる。また、電流モニタ部19は、電源部18の出力電流が所定値以上となった場合、ウォッチドッグ部20の動作を開始させる。
ウォッチドッグ部20は、プロセッサ10からのP−RUN信号を所定の時間取得できない場合、リセット信号を出力してプロセッサ10をリセットさせる。P−RUN信号は、例えば所定の周期及びデューティ比を有するパルス信号である。したがって、ウォッチドッグ部20は、P−RUN信号を取得できない場合のほか、周期又はデューティ比が乱れた異常なP−RUN信号を取得する場合も同様に、リセット信号を出力する。以下、ウォッチドッグ部20に関して、ウォッチドッグ部20が動作している状態をON、動作していない状態をOFFという。
電流増加部21は、IGN信号の入力を待受ける。電流増加部21は、IGN信号を取得すると電源部18の出力電流を所定値以上となるように増加させる、電流増加機能を有する。例えば、電流増加部21は、IGN信号が入力されるベースと、電源線17上のノード22に接続されるコレクタと、接地されるエミッタと、を有する第1のトランジスタを含み、IGN信号の入力に応じて電源部18の出力電流を引込むことにより、電源部18の出力電流を増加させる。また、電流増加部21は、例えば電源部18とコレクタとの間に電流調整用の抵抗を含み、増加した出力電流が所定値以上となるように調整される。以下、電流増加部21の電流増加機能に関して、電流増加機能が動作している状態をON、電流増加機能が動作していない状態をOFFという。
次に、プロセッサ10及び制御装置11の入出力信号及び動作について、図2のタイミングチャートを参照して説明する。以下、プロセッサ10は、低消費電流動作中であって、低消費電流動作中に異常状態(例えば、フリーズ)となった場合について説明する。
図2に示すように、期間A1において、IGN信号、電流増加部21の電流増加機能、ウォッチドッグ部20の動作、及びP-RUN信号はそれぞれOFFである。
期間A1の後、時刻B1において、IGN信号がONに切替わると、電流増加部21にIGN信号が入力されて電流増加部21の電流増加機能がONに切替わる。ここで、電流モニタ部19は、電流増加部21により電源部18の出力電流が所定値以上となるため、ウォッチドッグ部20の動作をONに切替える。
時刻B1の後、期間A2において、プロセッサ10がフリーズにより通常動作モードに復帰できないため、P−RUN信号は依然としてOFFである。ウォッチドッグ部20は、時刻B1から所定の時間が経過するとリセット信号を出力し、プロセッサ10をリセットさせる。
期間A2の後、時刻B2において、リセットにより正常な動作に復帰したプロセッサ10が通常動作モードを開始すると、P−RUN信号出力部13はP−RUN信号の出力を開始する。
時刻B2の後、期間A3において、プロセッサ10は継続して通常動作を行う。
次に、プロセッサ10の低消費電流動作モードの開始から通常動作モードに復帰するまでに、制御装置11が行う処理について、図3のフローチャートを参照して説明する。当該処理は、例えばプロセッサ10が低消費電流動作モードを開始した際に実行される。
はじめに、電源モニタ部は、プロセッサ10の低消費電流動作モードの開始により電源部18の出力電流が所定値未満となるため、ウォッチドッグ部20の動作を停止(OFF)させる(ステップS100)。
次に、電流増加部21は、IGN信号の入力を待受ける(ステップS101)。
続いて、電流増加部21は、IGN信号を取得すると、電流増加機能の動作を開始(ON)し、電源部18の出力電流を所定値以上に増加させる(ステップS102)。
次に、電流モニタ部19は、ステップS102において電源部18の出力電流が所定値以上となったため、ウォッチドッグ部20の動作を開始(ON)させる(ステップS103)。
続いて、ウォッチドッグ部20は、プロセッサ10からの正常なP−RUN信号を所定の時間取得できないか否かを判定する(ステップS104)。P−RUN信号を取得できた場合(ステップS104−No)、処理を終了する。
一方、ステップS104においてP−RUN信号を取得できない場合(ステップS104−Yes)、ウォッチドッグ部20は、プロセッサ10に対してリセット信号を出力して(ステップS105)処理を終了する。
上述した実施の形態1に係る制御装置11によれば、以下に示すように、プロセッサ10の低消費電流動作モードから通常動作モードへの復帰に際してウォッチドッグ部20の動作を開始することにより、プロセッサ10をリセット可能となる。
プロセッサ10が低消費電流動作モードを開始すると、電源部18の出力電流が低下するため、電源モニタ部はウォッチドッグ部20の動作を停止させる。ウォッチドッグ部20の動作の停止は、制御装置11の消費電力の低減に好適である。
例えば、プロセッサ10が低消費電流動作中に異常状態となると、通常動作割込部15にIGN信号が入力されても、プロセッサ10はリセットされない限り通常動作モードに復帰できない。一方、電源部18から低消費電流動作中のプロセッサ10に供給される出力電流は所定値未満であるため、電流モニタ部19はウォッチドッグ部20の動作を停止させたままである。
ここで、電流増加部21にIGN信号が入力されると電源部18の出力電流が所定値以上に増加するため、電流モニタ部19はウォッチドッグ部20の動作を開始させる。ウォッチドッグ部20は、リセット信号を出力してプロセッサ10をリセットさせ、プロセッサ10の正常に動作が開始される。
上述のように、制御装置11によれば、電流増加部21に対するIGN信号の入力に応じてウォッチドッグ部20の動作を開始するため、低消費電流動作中に異常状態となったプロセッサ10をリセット可能となる。また、プロセッサ10の低消費電流動作中にウォッチドッグ部20の動作を停止するため、制御装置11の消費電力を低減可能である。
(実施の形態2)
次に、本発明の実施の形態2に係る制御装置について説明する。図4は、プロセッサ10及び実施の形態2に係る制御装置110の機能ブロック図である。プロセッサ10は、実施の形態1と同一である。
制御装置110は、電源部18、電流モニタ部19、及びウォッチドッグ部20を有する電源IC16と、電流増加部210と、P−RUN信号検知部230と、を備える。電源部18、電流モニタ部19、及びウォッチドッグ部20は、実施の形態1と同一である。
電流増加部210は、実施の形態1と同様に、IGN信号を取得すると電源部18の出力電流を所定値以上となるように増加させる、電流増加機能を有する。また、電流増加部210の電流増加機能の動作は、P−RUN信号検知部230から入力される信号により制御される。詳細には、電流増加部210は、P−RUN信号検知部230からの信号(電流増加部制御信号)が入力される間、例えば電源部18の出力電流の引込みを継続して、電源部18の出力電流の、電流増加機能による増加分を維持する。一方、電流増加部210は、電流増加部制御信号の入力が停止した場合、例えば電源部18の出力電流の引込みを停止して、電源部18の出力電流を低減させる。例えば、電流増加部210は、電源線17上のノード22と第1のトランジスタのコレクタとの間に第2のトランジスタを含む。第2のトランジスタにおいて、ベースはP−RUN信号検知部230に接続され、コレクタはノード22に接続され、エミッタは第1のトランジスタのコレクタに接続される。電流増加部210は、電流増加部制御信号の入力の停止に応じて第2のトランジスタをOFFにすることにより、電流増加部210を電源部18から切断して、電源部18の出力電流の引込みを停止する。
P−RUN信号検知部230は、プロセッサ10のP−RUN信号出力部13からのP−RUN信号の入力の有無を監視する。P−RUN信号検知部230は、P−RUN信号の入力を検知すると、電流増加部210の動作を停止させて、電源部18の出力電流の電流増加部210による増加分を低減又は除去する。本実施形態において、P−RUN信号検知部230は、P−RUN信号が入力されていない間、電流増加部210に対して信号(電流増加部制御信号)を継続して出力し、増加させた電源部18の出力電流を維持させる。一方、P−RUN信号検知部230は、P−RUN信号の入力を検出すると、電流増加部210に対する電流増加部制御信号の出力を停止し、例えば電流増加部210による電源部18の出力電流の引込みを停止させて、電源部18の出力電流の電流増加部210による増加分を除去する。以下、電流増加部制御信号に関して、電流増加部制御信号が出力されている状態をON、出力されていない状態をOFFという。
次に、プロセッサ10及び制御装置110の入出力信号及び動作について、図5のタイミングチャートを参照して説明する。以下、プロセッサ10は、低消費電流動作中であって、低消費電流動作中に異常状態(例えば、フリーズ)となった場合について説明する。
図5に示すように、期間A4において、IGN信号、電流増加部210の電流増加機能、ウォッチドッグ部20の動作、及びP-RUN信号はそれぞれOFFである。一方、P−RUN信号がOFFであるため、電流増加部制御信号はONである。
期間A4の後、時刻B3において、IGN信号がONに切替わると、電流増加部210にIGN信号が入力されて電流増加部210の電流増加機能がONに切替わる。ここで、電流モニタ部19は、電流増加部210により電源部18の出力電流が所定値以上となるため、ウォッチドッグ部20の動作をONにする。
時刻B3の後、期間A5において、プロセッサ10がフリーズにより通常動作モードに復帰できないため、P−RUN信号は依然としてOFFである。ウォッチドッグ部20は、時刻B3から所定の時間が経過するとリセット信号を出力し、プロセッサ10をリセットさせる。
期間A5の後、時刻B4において、リセットにより正常な動作に復帰したプロセッサ10が通常動作モードを開始すると、P−RUN信号出力部13はP−RUN信号の出力を開始する。ここで、P−RUN信号検知部230は、P−RUN信号の入力を検知するため、電流増加部制御信号をOFFに切替えて、電流増加部210の電流増加機能をOFFにする。
時刻B4の後、期間A6において、プロセッサ10は継続して通常動作を行う。
次に、プロセッサ10の低消費電流動作モードの開始から通常動作モードに復帰するまでに、制御装置110が行う処理について、図6のフローチャートを参照して説明する。当該処理は、例えばプロセッサ10が低消費電流動作モードを開始した際に実行される。
ステップS200からステップS203において、実施の形態1におけるステップS100からステップS103と同一の処理が行われる。
続いて、ウォッチドッグ部20は、プロセッサ10からの正常なP−RUN信号を所定の時間取得できないか否かを判定する(ステップS204)。P−RUN信号を取得できた場合(ステップS204−No)、ステップS207に進む。
一方、ステップS204においてP−RUN信号を取得できない場合(ステップS204−Yes)、ウォッチドッグ部20は、プロセッサ10に対してリセット信号を出力する(ステップS205)。
次に、P−RUN信号検知部230は、プロセッサ10からのP−RUN信号の入力を待受ける(ステップS206)。
ステップS206の後、又はステップS204においてP−RUN信号を取得できた場合(ステップS204−No)、P−RUN信号検知部230は、P−RUN信号の入力を検知すると、電流増加部制御信号の出力を停止(OFF)して、電流増加部210の電流増加機能の動作を停止(OFF)させることにより、電源部18の出力電流の電流増加部210による増加分を除去する(ステップS207)。
このように、実施の形態2に係る制御装置110によれば、プロセッサ10が低消費電流動作モードから通常動作モードに復帰した後、電源部18の出力電流の電流増加部210による増加分が低減又は除去されるため、制御装置110の消費電力を更に低減可能となる。
本発明を諸図面や実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。したがって、これらの変形や修正は本発明の範囲に含まれることに留意されたい。例えば、各手段、各ステップ等に含まれる機能等は論理的に矛盾しないように再配置可能であり、複数の手段やステップ等を1つに組み合わせたり、あるいは分割したりすることが可能である。
例えば、上述の実施の形態において、電源部18の出力電流に応じてウォッチドッグ部20の動作を開始又は停止させる構成について説明したが、例えば電源部18の出力電圧など、他のパラメータを用いてウォッチドッグ部20の動作を制御してもよい。この場合、制御装置11,110は、電流増加部21,210に替えて、例えばプロセッサ10の動作に応じて電源部18の出力電圧を制御する電圧制御部を備えることにより実現可能である。
また、上述の実施の形態において、電流増加部21,210が第1のトランジスタ又は第1及び第2のトランジスタを含む構成について説明したが、IGN信号の入力に応じて電源部18の出力電流を所定値以上となるように増加させる任意の構成を採用可能である。
また、上述の実施の形態2において、P−RUN信号検知部230が電流増加部制御信号を出力して、電源部18の出力電流の電流増加部210による増加分を除去する構成について説明したが、P−RUN信号の入力に応じて電源部18の出力電流の電流増加部210による増加分を少なくとも低減する、任意の構成であってもよい。例えば、P−RUN信号検知部230は、電流増加部210と電源線17上のノード22との間に接続される可変抵抗又はトランジスタを含み、P−RUN信号の入力を検知すると、可変抵抗の抵抗値を増大させるように、又はトランジスタをオフするように、構成してもよい。
10 プロセッサ
11,110 制御装置
12 VCC入力部
13 P−RUN信号出力部
14 リセット部
15 通常動作割込部
16 電源IC
17 電源線
18 電源部
19 電流モニタ部
20 ウォッチドッグ部
21,210 電流増加部
22 ノード
230 P−RUN信号検知部

Claims (5)

  1. 通常動作モードと、該通常動作モードよりも消費電流を低減する低消費電流動作モードと、を切替えて動作可能なプロセッサの制御装置であって、
    前記プロセッサからのP−RUN信号を所定の時間取得できない場合に前記プロセッサをリセットさせるウォッチドッグ部と、
    前記プロセッサの電源入力部に電力を供給する電源部の出力電流が所定値未満となった場合に前記ウォッチドッグ部の動作を停止させ、前記出力電流が前記所定値以上となった場合に前記ウォッチドッグ部の動作を開始させる電流モニタ部と、
    前記プロセッサに通常動作モードを開始させるための信号を取得すると、前記出力電流のうち前記電源部から前記電源入力部に流れる電流以外の電流を増加させることによって、前記出力電流を前記所定値以上にする電流増加部と、
    を備えるプロセッサの制御装置。
  2. 請求項1に記載の制御装置であって、
    前記電流増加部は、前記プロセッサに通常動作モードを開始させるための前記信号を取得すると、前記電源部と前記プロセッサとを接続する電源線上のノードを接地させることによって、前記出力電流を増加させる、プロセッサの制御装置。
  3. 請求項2に記載の制御装置であって、
    前記電流増加部は、前記プロセッサに通常動作モードを開始させるための前記信号が入力されるベースと、前記ノードに接続されるコレクタと、接地されるエミッタと、を有するトランジスタを含む、プロセッサの制御装置。
  4. 請求項1から3のいずれか一項に記載の制御装置であって、
    前記P−RUN信号の入力を検知すると、前記出力電流の前記電流増加部による増加分を低減又は除去するP−RUN信号検知部を更に備える、プロセッサの制御装置。
  5. 通常動作モードと、該通常動作モードよりも消費電流を低減する低消費電流動作モードと、を切替えて動作可能なプロセッサからのP−RUN信号を所定の時間取得できない場合に前記プロセッサをリセットさせるウォッチドッグ部を備える制御装置を用いる、プロセッサの制御方法であって、
    前記プロセッサの電源入力部に電力を供給する電源部の出力電流が所定値未満となった場合、前記ウォッチドッグ部の動作を停止するステップと、
    前記プロセッサに通常動作モードを開始させるための信号を取得すると、前記出力電流のうち前記電源部から前記電源入力部に流れる電流以外の電流を増加させることによって、前記出力電流を前記所定値以上にするステップと、
    前記出力電流が前記所定値以上となった場合、前記ウォッチドッグ部の動作を開始するステップと、
    を含むプロセッサの制御方法。
JP2014012318A 2014-01-27 2014-01-27 プロセッサの制御装置及び制御方法 Active JP6236325B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014012318A JP6236325B2 (ja) 2014-01-27 2014-01-27 プロセッサの制御装置及び制御方法
CN201480074122.3A CN105934726B (zh) 2014-01-27 2014-11-28 处理器控制设备以及处理器控制方法
PCT/JP2014/005974 WO2015111106A1 (ja) 2014-01-27 2014-11-28 プロセッサの制御装置及び制御方法
US15/113,884 US9904352B2 (en) 2014-01-27 2014-11-28 Processor control apparatus and processor control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014012318A JP6236325B2 (ja) 2014-01-27 2014-01-27 プロセッサの制御装置及び制御方法

Publications (2)

Publication Number Publication Date
JP2015141445A JP2015141445A (ja) 2015-08-03
JP6236325B2 true JP6236325B2 (ja) 2017-11-22

Family

ID=53680944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014012318A Active JP6236325B2 (ja) 2014-01-27 2014-01-27 プロセッサの制御装置及び制御方法

Country Status (4)

Country Link
US (1) US9904352B2 (ja)
JP (1) JP6236325B2 (ja)
CN (1) CN105934726B (ja)
WO (1) WO2015111106A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6816345B2 (ja) * 2015-04-24 2021-01-20 富士電機株式会社 駆動制御装置
EP4350481A1 (en) * 2022-10-05 2024-04-10 NXP USA, Inc. Processing wakeup requests using in a processing system having power management circuitry and a processing circuitry

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10207859A (ja) * 1989-12-15 1998-08-07 Hitachi Ltd 消費電力制御方法,半導体集積回路装置およびマイクロプロセッサ
JPH04143819A (ja) * 1989-12-15 1992-05-18 Hitachi Ltd 消費電力制御方法、半導体集積回路装置およびマイクロプロセツサ
JPH10222402A (ja) * 1997-02-12 1998-08-21 Nissan Motor Co Ltd 車両用制御装置
JPH11203173A (ja) * 1998-01-16 1999-07-30 Nec Eng Ltd ウオッチドッグタイマ回路
US20050223244A1 (en) * 2004-03-30 2005-10-06 David Sinai Device, system and method for reduced power consumption
JP4479002B2 (ja) * 2004-03-31 2010-06-09 日本電気株式会社 Cpuの省電力機能を有する機器のデバッグシステム及び方法
US7526674B2 (en) * 2005-12-22 2009-04-28 International Business Machines Corporation Methods and apparatuses for supplying power to processors in multiple processor systems
JP2008217105A (ja) * 2007-02-28 2008-09-18 Ricoh Elemex Corp マイクロコンピュータのプログラム暴走防止装置、及び電子機器
JP5769403B2 (ja) * 2010-11-30 2015-08-26 富士通テン株式会社 監視装置及び電子装置
JP5951429B2 (ja) * 2012-02-01 2016-07-13 ルネサスエレクトロニクス株式会社 ウォッチドッグ回路、電源ic、及びウォッチドッグ監視システム

Also Published As

Publication number Publication date
WO2015111106A1 (ja) 2015-07-30
JP2015141445A (ja) 2015-08-03
US9904352B2 (en) 2018-02-27
CN105934726B (zh) 2019-09-27
CN105934726A (zh) 2016-09-07
US20160349833A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
JP2007203929A (ja) 車両用暗電流測定装置及び車両用電源制御装置
JP6124010B2 (ja) 電子制御装置
JP4665846B2 (ja) マイクロコンピュータ及び電子制御装置
US20150046729A1 (en) Semiconductor apparatus and control method therof
JP6365497B2 (ja) 電流制御装置、電流制御方法及びコンピュータプログラム
JP2009081948A (ja) 電源制御システム
JP6390916B2 (ja) 異常検出装置
JP4983941B2 (ja) 通電制御装置
JP6408843B2 (ja) 車両用電力供給装置
JP6236325B2 (ja) プロセッサの制御装置及び制御方法
JP2015217911A (ja) 電子制御装置
JP5555472B2 (ja) 車両用電子制御システム
JP5945149B2 (ja) フィールド機器
JP6240587B2 (ja) 断線検出装置および断線検出方法
JP2007336657A (ja) 電源供給制御装置
US9599644B2 (en) Semiconductor device
JP5800358B2 (ja) 電源スイッチ保護回路及び車載機器
CN107231038B (zh) 电子设备以及电子设备的电力供给控制方法
JP6597456B2 (ja) 電子制御装置
JP2016208581A (ja) サージ保護回路
JP2015201761A (ja) 電子制御装置
JP5884974B2 (ja) 過電流保護回路
JP2016032989A (ja) 負荷制御装置
JP6647006B2 (ja) 電源装置
JP6540518B2 (ja) 電子制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R150 Certificate of patent or registration of utility model

Ref document number: 6236325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S343 Written request for registration of root pledge or change of root pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316354

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R316Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R316Z02

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R316Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350