JP6226945B2 - マルチバンドイコライザ、それを用いた誤り率測定システム、誤り率測定装置、及び経路選択方法 - Google Patents
マルチバンドイコライザ、それを用いた誤り率測定システム、誤り率測定装置、及び経路選択方法 Download PDFInfo
- Publication number
- JP6226945B2 JP6226945B2 JP2015242306A JP2015242306A JP6226945B2 JP 6226945 B2 JP6226945 B2 JP 6226945B2 JP 2015242306 A JP2015242306 A JP 2015242306A JP 2015242306 A JP2015242306 A JP 2015242306A JP 6226945 B2 JP6226945 B2 JP 6226945B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- power supply
- error rate
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/203—Details of error rate determination, e.g. BER, FER or WER
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/14—Routing performance; Theoretical aspects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Amplifiers (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Description
本発明は、マルチバンドイコライザ、それを用いた誤り率測定システム、誤り率測定装置、及び経路選択方法に関する。
近年、電子機器や通信機器の高性能化に伴い、機器間でのシリアル伝送の速度が高速化し続けている。このような高速のシリアル伝送に対応した機器の品質評価に際しては、高ビットレートのデジタル信号を波形の劣化を抑制して測定装置まで伝送させる必要がある。
例えば、デジタル信号の誤り率を測定する装置は、伝送線路を介して擬似ランダムビット系列などの高速なパルスパターン信号を被試験対象（Device Under Test：ＤＵＴ）に対して送受信する。
伝送線路は、高速な信号に対してはローパスフィルタとして機能し、伝送線路を伝搬する信号の高周波成分を大きく減衰させてしまう。このため、伝送線路のローパスフィルタ特性によって失われてしまう高周波成分を補償するために、イコライザを使用して低周波成分に対して高周波成分を相対的に持ち上げる技術が従来より知られている（例えば、特許文献１参照）。
しかしながら、特許文献１に開示されたイコライザは、受動イコライザであるため、幅広いビットレートに対応可能ではない。このため、ＤＵＴから出力される様々なビットレートの信号を測定する際には、それらのビットレートに応じた通過特性のイコライザを複数個用意して、それらを１つずつ測定装置に付け替える必要があった。
これに対して、１つの共通端子に対して複数の個別端子を切り替えて接続する高周波スイッチ（例えば、特許文献２参照）を用いて、通過特性の異なる複数のイコライザを並列に構成し、複数のイコライザを切り替えて用いる方法が考えられる。しかしながら、特許文献２に開示された高周波スイッチには、スイッチ素子が用いられているため、このスイッチ素子により挿入損失が生じることとなる。
一方、スイッチ素子を用いることなく、イコライザ特性のピーク周波数を可変できるイコライザが提案されている（例えば、特許文献３参照）。
しかしながら、特許文献３に開示されたような、イコライザ特性のピーク周波数を可変できるイコライザであっても、例えば２ＧＨｚ〜１６ＧＨｚなどの広帯域にわたってピーク周波数を変化させることは技術的に困難であるという問題があった。また、上述したように、特許文献１に開示されたイコライザには、幅広いビットレートに対応することが難しいという問題があった。また、特許文献２に開示された高周波スイッチには、スイッチ素子による挿入損失が避けられないという問題があった。
本発明は、このような従来の課題を解決するためになされたものであって、低損失かつ幅広いビットレートに対応したマルチバンドイコライザ、それを用いた誤り率測定システム、誤り率測定装置、及び経路選択方法を提供することを目的とする。
上記課題を解決するために、本発明の請求項１のマルチバンドイコライザは、一端に信号が入力される入力端子が形成され、他端が入力側終端回路によって終端されている入力側伝送回路と、一端が出力側終端回路によって終端され、他端に信号を出力する出力端子が形成された出力側伝送回路と、前記入力側伝送回路及び前記出力側伝送回路との間に並列に設けられ、通過特性が互いに異なる複数の高周波コンポーネントと、を備え、各前記高周波コンポーネントは、外部の電源回路から駆動電源信号が選択的に入力される電源端子を有しており、前記入力側伝送回路を伝送される信号は、前記複数の高周波コンポーネントのうち、前記電源端子に前記駆動電源信号が入力されている高周波コンポーネントのみを含む伝送経路を経由して前記出力側伝送回路に伝送され、前記複数の高周波コンポーネントのうちの少なくとも２つは、自身の前記電源端子に前記駆動電源信号が入力されることにより、前記入力端子から入力された信号の周波数特性を変更するイコライザとして機能するように構成されている。
この構成により、通過特性が互いに異なる複数の高周波コンポーネントの電源端子に個別に駆動電源信号を入力することにより、損失源となり得るスイッチを用いずに、高周波コンポーネントをそれぞれ含む複数の伝送経路を低損失に切り替えることができる。これにより、低損失かつ幅広いビットレートに対応したマルチバンドイコライザを実現することができる。
また、本発明の請求項２のマルチバンドイコライザにおいては、前記複数の高周波コンポーネントのうちの１つは、前記入力端子から入力された信号をフラットな周波数特性で増幅する増幅器として機能するように構成されている。
この構成により、入力された信号をフラットな周波数特性で増幅する高周波コンポーネントの電源端子に駆動電源信号を入力することにより、伝送損失が少ないスルー特性を実現することができる。
また、本発明の請求項３のマルチバンドイコライザにおいては、イコライザとして機能する前記高周波コンポーネントがＣＴＬＥ（Continuous Time Linear Equalizer）を含む構成であってもよい。
また、本発明の請求項４の誤り率測定システムは、上記のいずれかのマルチバンドイコライザと、パルスパターンを発生し、当該パルスパターンを試験信号として被試験対象に入力するパルスパターン発生装置と、前記マルチバンドイコライザの後段に配置され、前記試験信号の入力に伴う前記被試験対象からの被測定信号と前記試験信号とを比較して、前記被測定信号の誤り率を測定する誤り率測定装置と、を備え、前記誤り率測定装置は、前記マルチバンドイコライザの複数の前記電源端子に駆動電源信号を選択的に入力する電源回路を有し、前記被測定信号が、前記複数の高周波コンポーネントのうち、前記電源端子に前記駆動電源信号が入力された高周波コンポーネントのみを含む伝送経路を経由して、前記誤り率測定装置に入力されるように構成されている。
この構成により、被試験対象から出力される被測定信号に応じて、適切な高周波コンポーネントを含む伝送経路を低損失に選択することができるため、幅広いビットレートの被測定信号に対する誤り率測定を精度良く実行することができる。
また、本発明の請求項５の誤り率測定装置は、上記のいずれかのマルチバンドイコライザと、前記マルチバンドイコライザの後段に配置され、試験信号としてのパルスパターンの入力に伴う前記被試験対象からの被測定信号と前記試験信号とを比較して、前記被測定信号の誤り率を測定する誤り率測定部と、前記マルチバンドイコライザの複数の前記電源端子に駆動電源信号を選択的に入力する電源回路と、を備え、前記被測定信号が、前記複数の高周波コンポーネントのうち、前記電源端子に前記駆動電源信号が入力された高周波コンポーネントのみを含む伝送経路を経由して、前記誤り率測定部に入力されるように構成されている。
この構成により、被試験対象から出力される被測定信号に応じて、適切な高周波コンポーネントを含む伝送経路を低損失に選択することができるため、幅広いビットレートの被測定信号に対する誤り率測定を精度良く実行することができる。
また、本発明の請求項６の経路選択方法は、上記のいずれかのマルチバンドイコライザを用いる経路選択方法であって、前記マルチバンドイコライザの前記複数の高周波コンポーネントの中から、少なくとも１つの高周波コンポーネントを選択するステップと、前記ステップで選択された前記高周波コンポーネントが有する前記電源端子に駆動電源信号を入力するステップと、を含む構成である。
この構成により、損失源となり得るスイッチを用いずに、互いに特性の異なる高周波コンポーネントをそれぞれ含む複数の伝送経路を低損失に切り替えることができる。
本発明は、低損失かつ幅広いビットレートに対応したマルチバンドイコライザ、それを用いた誤り率測定システム、誤り率測定装置、及び経路選択方法を提供するものである。
以下、本発明に係るマルチバンドイコライザ、それを用いた誤り率測定システム、誤り率測定装置、及び経路選択方法の実施形態について図面を用いて説明する。
（第１の実施形態）
図１に示すように、本実施形態に係るマルチバンドイコライザ１は、入力側伝送回路１０及び出力側伝送回路１１との間に並列に設けられ、通過特性が互いに異なる複数の高周波コンポーネント１２−０〜１２−Ｎを備えている。
図１に示すように、本実施形態に係るマルチバンドイコライザ１は、入力側伝送回路１０及び出力側伝送回路１１との間に並列に設けられ、通過特性が互いに異なる複数の高周波コンポーネント１２−０〜１２−Ｎを備えている。
入力側伝送回路１０は、複数の伝送線路Ｔｉが直列接続されてなる入力側伝送線路を有しており、伝送線路Ｔｉのインダクタンス成分と各高周波コンポーネント１２の入力容量により形成される。また、入力側伝送線路の一端には信号が入力される入力端子１３が形成されており、他端は入力側終端回路１４によって終端されている。入力側終端回路１４の特性インピーダンスＺｉは、入力側伝送回路１０の特性インピーダンスと整合が取れている。
出力側伝送回路１１は、複数の伝送線路Ｔｏが直列接続されてなる出力側伝送線路を有しており、伝送線路Ｔｏのインダクタンス成分と各高周波コンポーネント１２の出力容量により形成される。また、出力側伝送線路の一端は出力側終端回路１５によって終端され、他端には信号を出力する出力端子１６が形成されている。出力側終端回路１５の特性インピーダンスＺｏは、出力側伝送回路１１の特性インピーダンスと整合が取れている。
入力側伝送回路１０を構成する複数の伝送線路Ｔｉは、線路長と特性インピーダンスが最適に設計されており、入力側のリターンロスが高く設計されている。出力側伝送回路１１の複数の伝送線路Ｔｏについても、同様にリターンロスが高くなるように設計されている。このような設計方法は、進行波増幅器の設計方法として公知である。ただし、各高周波コンポーネント１２の入力容量及び出力容量は、他の高周波コンポーネントの入力容量及び出力容量と等しくなくてもよく、この点で従来の進行波増幅器の構成と異なっている。
入力側伝送回路１０を構成する複数の伝送線路Ｔｉのうち、入力端子１３と入力側終端回路１４のそれぞれに最も近い位置にある２つの伝送線路の線路長は、それら以外の伝送線路Ｔｉの線路長の１／２になっている。また、出力側伝送回路１１を構成する複数の伝送線路Ｔｏのうち、出力端子１６と出力側終端回路１５のそれぞれに最も近い位置にある２つの伝送線路の線路長は、それら以外の伝送線路Ｔｏの線路長の１／２になっている。
なお、入力側伝送回路１０、出力側伝送回路１１、及び複数の高周波コンポーネント１２は、シングルエンド入出力用に構成されたものであっても、差動入出力用に構成されたものであってもよい。伝送線路Ｔｉ，Ｔｏは、例えばグランデッドコプレーナ線路、又はグランデッドコプレーナ差動線路で構成される。
各高周波コンポーネント１２は、自身を構成するトランジスタに駆動電源信号を供給するための電源端子１７を有している。ここで、高周波コンポーネント１２が電圧制御されるものである場合は、駆動電源信号は電圧信号（バイアス電圧）である。また、高周波コンポーネント１２が電流制御されるものである場合は、駆動電源信号は電流信号（バイアス電流）である。
電源端子１７は、外部の電源回路に接続され、当該電源回路から駆動電源信号が選択的に入力されるようになっている。なお以降では、電源端子１７に駆動電源信号が入力されている高周波コンポーネント１２の状態を「電源オン」、電源端子１７に駆動電源信号が入力されていない高周波コンポーネント１２の状態を「電源オフ」ともいう。
つまり、本実施形態のマルチバンドイコライザ１においては、入力側伝送回路１０を伝送される信号は、複数の高周波コンポーネント１２のうち、電源オンの高周波コンポーネントのみを含む伝送経路を経由して出力側伝送回路１１に伝送される。一方、電源オフの高周波コンポーネント１２は、入力側伝送回路１０を伝送される信号を出力側伝送回路１１に伝送しない。
なお、同時に電源オンの状態となる高周波コンポーネント１２の個数は、１つであっても、２つ以上であってもよい。さらに、各高周波コンポーネント１２は、自身の通過特性を変化させるための制御端子１８を有していてもよい。
複数の高周波コンポーネント１２のうちの少なくとも２つは、例えばＣＴＬＥ（Continuous Time Linear Equalizer）を含んでおり、自身の電源端子１７に駆動電源信号が入力されることにより、入力端子１３から入力された信号の周波数特性を変更するイコライザとして機能するようになっている。
また、複数の高周波コンポーネント１２のうちの１つは、入力端子１３から入力された信号をフラットな周波数特性で増幅する増幅器として機能するようになっている。このような高周波コンポーネント１２は、伝送損失が少ないスルー特性を実現可能である。
また、高周波コンポーネント１２は、ＣＴＬＥを含んだものに限定されず、ローパスフィルタ、バンドパスフィルタ、ハイパスフィルタなどを含んだものであってもよい。
以下、図２に示す等価回路を用いて、マルチバンドイコライザ１の通過特性についてシミュレーションを行った結果を説明する。
図２の等価回路においては、高周波コンポーネント１２の個数を４つとし、それぞれをＥＱ０、ＥＱ１、ＥＱ２、ＥＱ３と呼ぶ。ＥＱ０の通過特性はフラットである。ＥＱ１〜ＥＱ３の通過特性は、それぞれ５ＧＨｚ、８ＧＨｚ、１５ＧＨｚにピークを有している。
ここでは、ＥＱ０〜ＥＱ３を互いに異なる通過特性を持った電圧制御電流源とみなしている。ただし、本発明はこれに限定されるものではなく、高周波コンポーネント１２は、電流制御されるものであっても、電圧制御されるものであってもよく、更には電流源であっても電圧源であってもよい。
なお、以下のシミュレーションにおいては、ＥＱ０〜ＥＱ３の電源オフを、それぞれの伝達コンダクタンスＧ０〜Ｇ３を０とすることで表現した。例えば、図３に示すように、ＥＱ０〜ＥＱ３のうちＥＱ２のみを電源オンとして、ＥＱ２を含む伝送経路を選択する場合には、ＥＱ０、ＥＱ１、ＥＱ３の出力側が電流０の電流源として表現される。
また、シミュレーション条件として、ＥＱ０〜ＥＱ３の入力容量及び出力容量を下記のように与えた。
・入力側のＺｉｎ０〜Ｚｉｎ３の容量（入力容量）：１０ｆＦ
・出力側のＺｏｕｔ０の容量（出力容量）：２４ｆＦ
・出力側のＺｏｕｔ１の容量（出力容量）：２８．８ｆＦ
・出力側のＺｏｕｔ２の容量（出力容量）：１３ｆＦ
・出力側のＺｏｕｔ３の容量（出力容量）：１５ｆＦ
・入力側のＺｉｎ０〜Ｚｉｎ３の容量（入力容量）：１０ｆＦ
・出力側のＺｏｕｔ０の容量（出力容量）：２４ｆＦ
・出力側のＺｏｕｔ１の容量（出力容量）：２８．８ｆＦ
・出力側のＺｏｕｔ２の容量（出力容量）：１３ｆＦ
・出力側のＺｏｕｔ３の容量（出力容量）：１５ｆＦ
図４（ａ），（ｂ）及び図５における点線のデータ（比較例）は、上記のシミュレーション条件に加えて、入力側の伝送線路Ｔｉの特性インピーダンスＺｉｎと、出力側の伝送線路Ｔｏの特性インピーダンスＺｏｕｔとをいずれも５０Ωとした場合のシミュレーション結果の一例を示している。図４（ａ），（ｂ）は、ＳパラメータＳ１１，Ｓ２２の周波数特性を示している。また、図５は、ＳパラメータＳ２１（挿入損失）の周波数特性を示している。
一方、図４（ａ），（ｂ）及び図５における実線のデータは、特性インピーダンスＺｉｎ，Ｚｏｕｔと、入力側の伝送線路Ｔｉの遅延量（遅延時間）ＴＤｉｎと、出力側の伝送線路Ｔｏの遅延量（遅延時間）ＴＤｏｕｔとを、リターンロス（Ｓ１１，Ｓ２２）が最適になるように設計した場合のシミュレーション結果を示している。このときのＺｉｎ、Ｚｏｕｔ、ＴＤｉｎ、ＴＤｏｕｔの値は下記のとおりである。
・入力側の伝送線路Ｔｉの特性インピーダンスＺｉｎ：６７．１Ω
・入力側の伝送線路Ｔｉの遅延量ＴＤｉｎ：０．８５ｐｓ
・出力側の伝送線路Ｔｏの特性インピーダンスＺｏｕｔ：８７．４Ω
・出力側の伝送線路Ｔｏの遅延量ＴＤｏｕｔ：０．８５ｐｓ
・入力側の伝送線路Ｔｉの遅延量ＴＤｉｎ：０．８５ｐｓ
・出力側の伝送線路Ｔｏの特性インピーダンスＺｏｕｔ：８７．４Ω
・出力側の伝送線路Ｔｏの遅延量ＴＤｏｕｔ：０．８５ｐｓ
なお、入力端子１３と入力側終端回路１４のそれぞれに最も近い位置にある２つの伝送線路Ｔｉの遅延量はＴＤｉｎ／２となる。同様に、出力端子１６と出力側終端回路１５のそれぞれに最も近い位置にある２つの伝送線路Ｔｏの遅延量はＴＤｏｕｔ／２となる。
図４，５のシミュレーション結果から、ＥＱ０〜ＥＱ３の入力容量及び出力容量に応じて、Ｚｉｎ、Ｚｏｕｔ、ＴＤｉｎ、ＴＤｏｕｔとして、適切な値を用いて回路を設計することにより、本実施形態のマルチバンドイコライザ１において、リターンロスと挿入損失を改善できることが分かる。
図６は、上記のようにして最適化された図２の等価回路について、ＥＱ０〜ＥＱ３のそれぞれを１つずつ電源オンにした場合の各高周波コンポーネントのＳ２１の周波数特性を示すグラフである。
実線は、ＥＱ０のみを電源オンにした場合のＳ２１を示しており、ＥＱ０のフラットな通過特性を確認できる。点線は、ＥＱ１のみを電源オンにした場合のＳ２１を示しており、５ＧＨｚにピークを持つ通過特性を確認できる。一点鎖線は、ＥＱ２のみを電源オンにした場合のＳ２１を示しており、８ＧＨｚにピークを持つ通過特性を確認できる。二点鎖線は、ＥＱ３のみを電源オンにした場合のＳ２１を示しており、１５ＧＨｚにピークを持つ通過特性を確認できる。
このように、各高周波コンポーネントを含む伝送経路を切り替えることにより、それぞれの高周波コンポーネントの通過特性を個別に利用することができる。なお、ＥＱ０〜ＥＱ３のうち、複数の高周波コンポーネントを同時に電源オンにして、複数の高周波コンポーネントの通過特性を足し合わせることも可能である。
以上説明したように、本実施形態に係るマルチバンドイコライザ１は、高周波コンポーネント１２として、複数のＣＴＬＥをビットレート別に備えており、それらの電源端子１７に個別に駆動電源信号を入力できる構成になっている。これにより、損失源となり得るスイッチを用いずに、高周波コンポーネント１２をそれぞれ含む複数の伝送経路を低損失に切り替えることができるため、低損失かつ幅広いビットレートに対応したマルチバンドイコライザを実現することができる。
また、本実施形態に係るマルチバンドイコライザ１は、高周波コンポーネント１２として、入力された信号をフラットな周波数特性で増幅する広帯域増幅器を備えている。これにより、ＣＴＬＥを通さないスルー特性も選択可能であるとともに、低損失かつ幅広いビットレートに対応したマルチバンドイコライザを実現することができる。
（第２の実施形態）
図７は、第１の実施形態に係るマルチバンドイコライザを備えた第２の実施形態に係る誤り率測定システムを示している。図７に示すように、本実施形態に係る誤り率測定システム２は、マルチバンドイコライザ１と、パルスパターン発生装置２１と、誤り率測定装置２２と、を備える。
図７は、第１の実施形態に係るマルチバンドイコライザを備えた第２の実施形態に係る誤り率測定システムを示している。図７に示すように、本実施形態に係る誤り率測定システム２は、マルチバンドイコライザ１と、パルスパターン発生装置２１と、誤り率測定装置２２と、を備える。
パルスパターン発生装置２１は、２Ｎ−１のビット周期を有する擬似ランダムビット系列などのパルスパターンを発生し、当該パルスパターンを試験信号として被試験対象（ＤＵＴ）１００に入力するようになっている。
ＤＵＴ１００は、試験信号の入力に伴う被測定信号を、マルチバンドイコライザ１を介して誤り率測定装置２２に出力するように配置される。ＤＵＴ１００が対応する規格の例としては、PCI Express（登録商標）、ＵＳＢ（登録商標）、ＣＥＩ（Common Electrical Interface）、Ethernet（登録商標）、InfiniBandなどが挙げられる。
誤り率測定装置２２は、マルチバンドイコライザ１の後段に配置され、誤り率測定部２３と、電源回路２４と、表示部２５と、操作部２６と、制御部２７と、を備える。
誤り率測定部２３は、マルチバンドイコライザ１を通過した被測定信号と試験信号とを比較して、被測定信号のビット誤り率を測定するようになっている。
電源回路２４は、マルチバンドイコライザ１の複数の電源端子１７−０〜１７−Ｎに駆動電源信号を選択的に入力できるようになっている。これにより、被測定信号は、複数の高周波コンポーネント１２のうち、電源端子１７に駆動電源信号が入力された高周波コンポーネントのみを含む伝送経路を経由して、誤り率測定装置２２の誤り率測定部２３に入力される。
例えば、イコライザとして機能する高周波コンポーネント１２の電源端子１７に駆動電源信号が入力された場合には、伝送損失により劣化したアイパターンを開くことが可能となる。また、低損失なスルー特性を実現する高周波コンポーネント１２の電源端子１７に駆動電源信号が入力された場合には、ＤＵＴ１００からの被測定信号を高感度に測定することが可能となる。
表示部２５は、例えばＬＣＤやＣＲＴなどの表示機器で構成され、制御部２７からの制御信号に応じて各種表示内容を表示するようになっている。この表示内容には、被測定信号のビット誤り率の測定結果などが含まれる。さらに、表示部２５は、測定条件などを設定するためのソフトキー、プルダウンメニュー、テキストボックスなどの操作対象を表示するものであってもよい。
操作部２６は、キーボード、タッチパネル、又はマウスのような入力デバイスを含んで構成される。あるいは前述のように、操作部２６は、ソフトキー、プルダウンメニュー、テキストボックスなどの操作対象が表示部２５に表示される構成であってもよい。
制御部２７は、例えばＣＰＵ、ＲＯＭ、ＲＡＭ、ＨＤＤなどを含むマイクロコンピュータで構成され、パルスパターン発生装置２１と、誤り率測定装置２２を構成する上記各部の動作を制御するようになっている。
なお、図７の例では、パルスパターン発生装置２１が誤り率測定装置２２と別体の構成であるとしたが、パルスパターン発生装置２１は誤り率測定装置２２と一体に構成されたものであってもよい。
また、図８に示すように、誤り率測定装置２２は、誤り率測定部２３、電源回路２４、表示部２５、操作部２６、及び制御部２７に加えて、マルチバンドイコライザ１を内蔵するものであってもよい。この場合、誤り率測定部２３は、マルチバンドイコライザ１の後段に配置される。
以下、誤り率測定システム２におけるマルチバンドイコライザ１を用いる経路選択方法について、図９のフローチャートを参照しながら説明する。
まず、ユーザによる操作部２６の操作により、マルチバンドイコライザ１の複数の高周波コンポーネント１２の中から、ＤＵＴ１００が対応する規格の伝送速度に応じた高周波コンポーネントが少なくとも１つ選択される（ステップＳ１）。
次に、電源回路２４は、ステップＳ１で選択された高周波コンポーネント１２が有する電源端子１７に駆動電源信号を入力する（ステップＳ２）。
次に、パルスパターン発生装置２１は、試験信号としてのパルスパターンを発生し、当該試験信号をＤＵＴ１００に送信する（ステップＳ３）。
次に、誤り率測定部２３は、ステップＳ１で選択された高周波コンポーネント１２を含む伝送経路を経由したＤＵＴ１００からの被測定信号を受信する（ステップＳ４）。
次に、誤り率測定部２３は、ステップＳ４で受信した被測定信号と試験信号とを比較して、被測定信号のビット誤り率を測定する（ステップＳ５）。
次に、表示部２５は、被測定信号のビット誤り率の測定結果を表示する（ステップＳ５）。
以上、説明したように、本実施形態に係る誤り率測定システム２は、ＤＵＴ１００から出力される被測定信号に応じて、適切な高周波コンポーネント１２を含む伝送経路をソフトウェア的に低損失に選択することができるため、幅広いビットレートの被測定信号に対する誤り率測定を精度良く実行することができる。
１ マルチバンドイコライザ
２ 誤り率測定システム
１０ 入力側伝送回路
１１ 出力側伝送回路
１２，１２−０〜１２−Ｎ 高周波コンポーネント
１３ 入力端子
１４ 入力側終端回路
１５ 出力側終端回路
１６ 出力端子
１７，１７−０〜１７−Ｎ 電源端子
１８，１８−０〜１８−Ｎ 制御端子
２１ パルスパターン発生装置
２２ 誤り率測定装置
２３ 誤り率測定部
２４ 電源回路
２５ 表示部
２６ 操作部
２７ 制御部
１００ ＤＵＴ（被試験対象）
２ 誤り率測定システム
１０ 入力側伝送回路
１１ 出力側伝送回路
１２，１２−０〜１２−Ｎ 高周波コンポーネント
１３ 入力端子
１４ 入力側終端回路
１５ 出力側終端回路
１６ 出力端子
１７，１７−０〜１７−Ｎ 電源端子
１８，１８−０〜１８−Ｎ 制御端子
２１ パルスパターン発生装置
２２ 誤り率測定装置
２３ 誤り率測定部
２４ 電源回路
２５ 表示部
２６ 操作部
２７ 制御部
１００ ＤＵＴ（被試験対象）
Claims (6)
- 一端に信号が入力される入力端子（１３）が形成され、他端が入力側終端回路（１４）によって終端されている入力側伝送回路（１０）と、
一端が出力側終端回路（１５）によって終端され、他端に信号を出力する出力端子（１６）が形成された出力側伝送回路（１１）と、
前記入力側伝送回路及び前記出力側伝送回路との間に並列に設けられ、通過特性が互いに異なる複数の高周波コンポーネント（１２）と、を備え、
各前記高周波コンポーネントは、外部の電源回路（２４）から駆動電源信号が選択的に入力される電源端子（１７）を有しており、
前記入力側伝送回路を伝送される信号は、前記複数の高周波コンポーネントのうち、前記電源端子に前記駆動電源信号が入力されている高周波コンポーネントのみを含む伝送経路を経由して前記出力側伝送回路に伝送され、
前記複数の高周波コンポーネントのうちの少なくとも２つは、自身の前記電源端子に前記駆動電源信号が入力されることにより、前記入力端子から入力された信号の周波数特性を変更するイコライザとして機能することを特徴とするマルチバンドイコライザ。 - 前記複数の高周波コンポーネントのうちの１つは、前記入力端子から入力された信号をフラットな周波数特性で増幅する増幅器として機能することを特徴とする請求項１に記載のマルチバンドイコライザ。
- イコライザとして機能する前記高周波コンポーネントがＣＴＬＥ（Continuous Time Linear Equalizer）を含むことを特徴とする請求項１又は請求項２に記載のマルチバンドイコライザ。
- 請求項１から請求項３のいずれか１項に記載のマルチバンドイコライザと、
パルスパターンを発生し、当該パルスパターンを試験信号として被試験対象（１００）に入力するパルスパターン発生装置（２１）と、
前記マルチバンドイコライザの後段に配置され、前記試験信号の入力に伴う前記被試験対象からの被測定信号と前記試験信号とを比較して、前記被測定信号の誤り率を測定する誤り率測定装置（２２）と、を備え、
前記誤り率測定装置は、前記マルチバンドイコライザの複数の前記電源端子に駆動電源信号を選択的に入力する電源回路（２４）を有し、
前記被測定信号が、前記複数の高周波コンポーネントのうち、前記電源端子に前記駆動電源信号が入力された高周波コンポーネントのみを含む伝送経路を経由して、前記誤り率測定装置に入力されることを特徴とする誤り率測定システム。 - 請求項１から請求項３のいずれか１項に記載のマルチバンドイコライザと、
前記マルチバンドイコライザの後段に配置され、試験信号としてのパルスパターンの入力に伴う前記被試験対象からの被測定信号と前記試験信号とを比較して、前記被測定信号の誤り率を測定する誤り率測定部（２３）と、
前記マルチバンドイコライザの複数の前記電源端子に駆動電源信号を選択的に入力する電源回路（２４）と、を備え、
前記被測定信号が、前記複数の高周波コンポーネントのうち、前記電源端子に前記駆動電源信号が入力された高周波コンポーネントのみを含む伝送経路を経由して、前記誤り率測定部に入力されることを特徴とする誤り率測定装置。 - 請求項１から請求項３のいずれか１項に記載のマルチバンドイコライザを用いる経路選択方法であって、
前記マルチバンドイコライザの前記複数の高周波コンポーネントの中から、少なくとも１つの高周波コンポーネントを選択するステップ（Ｓ１）と、
前記ステップ（Ｓ１）で選択された前記高周波コンポーネントが有する前記電源端子に駆動電源信号を入力するステップ（Ｓ２）と、を含むことを特徴とする経路選択方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015242306A JP6226945B2 (ja) | 2015-12-11 | 2015-12-11 | マルチバンドイコライザ、それを用いた誤り率測定システム、誤り率測定装置、及び経路選択方法 |
| US15/292,846 US9768993B2 (en) | 2015-12-11 | 2016-10-13 | Multiband equalizer, error rate measurement system using the same, error rate measurement device, and path selection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015242306A JP6226945B2 (ja) | 2015-12-11 | 2015-12-11 | マルチバンドイコライザ、それを用いた誤り率測定システム、誤り率測定装置、及び経路選択方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017108347A JP2017108347A (ja) | 2017-06-15 |
| JP6226945B2 true JP6226945B2 (ja) | 2017-11-08 |
Family
ID=59020207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015242306A Active JP6226945B2 (ja) | 2015-12-11 | 2015-12-11 | マルチバンドイコライザ、それを用いた誤り率測定システム、誤り率測定装置、及び経路選択方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9768993B2 (ja) |
| JP (1) | JP6226945B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI773966B (zh) * | 2020-02-20 | 2022-08-11 | 瑞昱半導體股份有限公司 | 運作方法以及接收裝置 |
| JP7185652B2 (ja) * | 2020-03-13 | 2022-12-07 | アンリツ株式会社 | クロック再生装置、誤り率測定装置、クロック再生方法、及び誤り率測定方法 |
| US11496254B2 (en) * | 2020-08-28 | 2022-11-08 | Rockwell Automation Technologies, Inc. | System and method for testing filters in redundant signal paths |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4839905A (en) * | 1986-04-30 | 1989-06-13 | Conklin Instrument Corporation | Multirate automatic equalizer |
| US5055795A (en) * | 1990-05-29 | 1991-10-08 | At&T Bell Laboratories | Traveling wave type transversal equalizer |
| US5210712A (en) * | 1990-09-29 | 1993-05-11 | Anritsu Corporation | Waveform shaping circuit and digital signal analyzing apparatus using the same |
| US5124673A (en) * | 1991-04-26 | 1992-06-23 | The Grass Valley Group, Inc. | Level independent automatic cable equalizer |
| JPH0750628A (ja) * | 1993-08-04 | 1995-02-21 | Fujitsu Ltd | アンテナ切替式ダイバーシティ受信回路 |
| US5682125A (en) * | 1994-09-21 | 1997-10-28 | Seagate Technology, Inc. | Adaptive analog transversal equalizer |
| US6144711A (en) * | 1996-08-29 | 2000-11-07 | Cisco Systems, Inc. | Spatio-temporal processing for communication |
| US6531931B1 (en) * | 1998-06-01 | 2003-03-11 | Agere Systems Inc. | Circuit and method for equalization of signals received over a communication system transmission line |
| GB0020624D0 (en) * | 2000-08-21 | 2000-10-11 | Element 14 Inc | Multi band DMT receiver |
| JP3584893B2 (ja) | 2001-03-14 | 2004-11-04 | ソニー株式会社 | フィルタ回路 |
| SE0101175D0 (sv) * | 2001-04-02 | 2001-04-02 | Coding Technologies Sweden Ab | Aliasing reduction using complex-exponential-modulated filterbanks |
| US7173966B2 (en) * | 2001-08-31 | 2007-02-06 | Broadband Physics, Inc. | Compensation for non-linear distortion in a modem receiver |
| US7961705B2 (en) * | 2003-04-30 | 2011-06-14 | Lightwaves Systems, Inc. | High bandwidth data transport system |
| US7263133B1 (en) * | 2003-09-02 | 2007-08-28 | Miao George J | MIMO-based multiuser OFDM multiband for ultra wideband communications |
| US7289557B2 (en) * | 2003-09-10 | 2007-10-30 | Intel Corporation | Adaptive equalization using a conditional update sign-sign least mean square algorithm |
| JP4310339B2 (ja) * | 2004-05-31 | 2009-08-05 | アンリツ株式会社 | 発振出力のリークを防止可能とするレーダ用発振器 |
| US7405770B1 (en) * | 2004-10-13 | 2008-07-29 | Cirrus Logic, Inc. | Adaptive equalization method and system for reducing noise and distortion in a sampled video signal |
| CN1906500B (zh) * | 2004-10-14 | 2010-09-29 | 安立股份有限公司 | 小尺寸低功耗短程雷达及其控制的方法 |
| EP2375662B1 (en) * | 2005-01-20 | 2018-09-26 | Rambus Inc. | High-speed signaling systems with adaptable pre-emphasis and equalization |
| JP2007028278A (ja) * | 2005-07-19 | 2007-02-01 | Denso Corp | 駆動回路 |
| US8502557B2 (en) * | 2006-06-05 | 2013-08-06 | Analog Devices, Inc. | Apparatus and methods for forming electrical networks that approximate desired performance characteristics |
| US8275027B2 (en) * | 2007-06-12 | 2012-09-25 | The Board Of Trustees Of The Leland Stanford Junior University | Multi-mode transmitter |
| US8345778B2 (en) * | 2007-10-29 | 2013-01-01 | Lightwaves Systems, Inc. | High bandwidth data transport system |
| JP5349119B2 (ja) * | 2009-04-08 | 2013-11-20 | 三菱電機株式会社 | 高周波増幅器 |
| US20100290515A1 (en) * | 2009-05-18 | 2010-11-18 | Xingdong Dai | Multi-Band Gain Adaptation for Receiver Equalization Using Approximate Frequency Separation |
| US8611406B2 (en) * | 2009-06-30 | 2013-12-17 | Lsi Corporation | System optimization using soft receiver masking technique |
| JP5345567B2 (ja) * | 2010-01-28 | 2013-11-20 | アンリツ株式会社 | 誤り率測定装置及び方法 |
| JP5531662B2 (ja) | 2010-02-17 | 2014-06-25 | 株式会社村田製作所 | 高周波スイッチ |
| EP2378727A1 (en) * | 2010-04-14 | 2011-10-19 | Texas Instruments Limited | Channel equalization using application specific digital signal processing in high-speed digital transmission systems |
| EP2378606A1 (en) * | 2010-04-16 | 2011-10-19 | Astrium Limited | Multi-Band Filter |
| US8680937B2 (en) * | 2010-11-17 | 2014-03-25 | Freescale Semiconductor, Inc. | Differential equalizers with source degeneration and feedback circuits |
| US9160580B2 (en) * | 2012-02-24 | 2015-10-13 | Conexant Systems, Inc. | Adaptive equalizer utilizing eye diagram |
| US8929495B2 (en) * | 2013-03-19 | 2015-01-06 | Fundacio Centre Technologic de Telecomunicacions de Catalunya | Method for equalizing filterbank multicarrier (FBMC) modulations |
| US9025655B1 (en) * | 2013-10-17 | 2015-05-05 | Lsi Corporation | Transmitter training using receiver equalizer coefficients |
| JP6227391B2 (ja) | 2013-12-12 | 2017-11-08 | 松江エルメック株式会社 | 受動イコライザ |
| JP6604039B2 (ja) * | 2015-06-08 | 2019-11-13 | 富士通株式会社 | 設計プログラム、情報処理装置、および設計方法 |
-
2015
- 2015-12-11 JP JP2015242306A patent/JP6226945B2/ja active Active
-
2016
- 2016-10-13 US US15/292,846 patent/US9768993B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017108347A (ja) | 2017-06-15 |
| US9768993B2 (en) | 2017-09-19 |
| US20170171001A1 (en) | 2017-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6226945B2 (ja) | マルチバンドイコライザ、それを用いた誤り率測定システム、誤り率測定装置、及び経路選択方法 | |
| JP5025839B1 (ja) | 信号伝送装置 | |
| JP6267570B2 (ja) | 補償回路、情報処理装置、補償方法、およびプログラム | |
| JP6719991B2 (ja) | 分配器およびそれを用いた信号発生システム | |
| JP2022549586A (ja) | ２レベル適応等化器 | |
| Madden et al. | Jitter amplification considerations for PCB clock channel design | |
| JP5502938B2 (ja) | 試験装置 | |
| JP6262306B1 (ja) | 判定帰還型等化器及び判定帰還型等化方法と誤り率測定装置及び誤り率測定方法 | |
| KR102549607B1 (ko) | 크로스토크 노이즈 및 심볼 간 간섭을 선택적으로 보상할 수 있는 전자 회로 | |
| JP2013187678A (ja) | 出力回路、出力回路の制御方法及び半導体装置 | |
| JP4936128B2 (ja) | 損失補償回路 | |
| JP5418162B2 (ja) | トランスインピーダンスアンプ | |
| JP5404345B2 (ja) | アダプタ装置および伝送路評価システム | |
| Guibord | JESD204B multi-device synchronization: Breaking down the requirements | |
| JP2005277512A (ja) | トランスバーサルフィルタ | |
| JP5365918B2 (ja) | 送信回路 | |
| JP2015119319A (ja) | 高周波回路 | |
| TWI566654B (zh) | 多重負載拓撲佈線架構 | |
| JP2010276346A (ja) | 任意波形発生装置 | |
| US9432225B2 (en) | Test circuits | |
| JP4992927B2 (ja) | シリアルパラレル変換装置 | |
| Lin et al. | 4/2 PAM pre-emphasis transmitter with combined driver and mux | |
| Li et al. | A systematic coupling balance scheme to enhance amplitude and phase matches for long traveling multi-phase signals | |
| Timoshenkov | An integrated equalizer of the gigahertz range based on heterojunction bipolar transistors | |
| JP4817126B2 (ja) | 可変減衰装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171010 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6226945 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |