JP6223967B2 - 故障検出システム、生成回路及びプログラム - Google Patents
故障検出システム、生成回路及びプログラム Download PDFInfo
- Publication number
- JP6223967B2 JP6223967B2 JP2014516759A JP2014516759A JP6223967B2 JP 6223967 B2 JP6223967 B2 JP 6223967B2 JP 2014516759 A JP2014516759 A JP 2014516759A JP 2014516759 A JP2014516759 A JP 2014516759A JP 6223967 B2 JP6223967 B2 JP 6223967B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- logical value
- capture
- flop
- final
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims description 73
- 238000012360 testing method Methods 0.000 claims description 57
- 230000009467 reduction Effects 0.000 claims description 14
- 238000000605 extraction Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 11
- 238000004088 simulation Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318541—Scan latches or cell details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318575—Power distribution; Power saving
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/70—Energy storage systems for electromobility, e.g. batteries
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
スキャンイン側に近いSFFを優先的に選択する。
1つ前のSFFの値を指定する場合は、隣接するSFF同士を選択しない。
1つ前のSFFの値を指定する場合において、1つ前に隣接するSFFも選択されているときは、2つ前のSFFの論理値を指定する。
中間取出を行うFFとして、トグルが集中する箇所のFFを優先的に選択する。
中間取出を行うFFとして、スキャンアウト電力に影響の大きいトグルがあるFFを優先的に選択する。
前後のFFのビットの平均値(移動平均値)とFFの値を比較し、中間取出を行うFFとして、移動平均値と相違の多い論理値を有するFFを優先的に選択する。
Claims (4)
- スキャンテストにより論理回路からキャプチャされたテスト出力と、前記論理回路が故障していない場合のテスト出力とを比較することにより故障検出を行う故障検出装置を備えた故障検出システムであって、
複数のフリップフロップを使用するスキャンテストで複数回のキャプチャを行うマルチキャプチャにおいて、
前記同一のキャプチャモードにおける最終キャプチャであることを示す最終信号を、前記キャプチャモードにおける前記最終キャプチャの1つ前のキャプチャが終了した後に生成する最終信号生成手段と、
前記最終信号を受信した場合に、最終キャプチャでキャプチャされた論理値と当該最終キャプチャの直前にキャプチャされた論理値とが同一であるフリップフロップからのみ前記論理値を指定する対象となるフリップフロップを選択する選択手段と、
前記選択手段により選択されたフリップフロップの論理値を最終キャプチャのスキャンアウト前に指定する指定手段と、
前記論理回路からキャプチャされたテスト出力であって前記指定手段が指定した論理値を含むものと、前記論理回路が故障していない場合のテスト出力であって前記指定手段が指定した論理値を含むものとを比較することにより故障検出を行う故障検出装置とを備え、
前記指定手段が前記選択されたフリップフロップの論理値を変更することにより、故障検出率を維持しつつスキャンアウト時のシフトパワーの削減を図り、
前記選択手段は、同一スキャンチェーンから複数のフリップフロップを選択する場合には隣接しないフリップフロップから選択し、
前記指定手段は、同一スキャンチェーン内で前記選択されたフリップフロップに隣接するフリップフロップの論理値を指定する、故障検出システム。 - 前記選択手段は、スキャンチェーンのスキャンイン側に近いフリップフロップを優先的に選択する請求項1記載の故障検出システム。
- スキャンテストにより論理回路からキャプチャされたテスト出力と、前記論理回路が故障していない場合のテスト出力とを比較することにより故障検出を行う故障検出回路であって、
複数のフリップフロップを使用するスキャンテストで複数回のキャプチャを行うマルチキャプチャにおいて、
前記同一のキャプチャモードにおける最終キャプチャであることを示す最終信号を、前記キャプチャモードにおける前記最終キャプチャの1つ前のキャプチャが終了した後に生成する最終信号生成手段と、
前記最終信号を受信した場合に、最終キャプチャでキャプチャされた論理値と当該最終キャプチャの直前にキャプチャされた論理値とが同一であるフリップフロップからのみ前記論理値を指定する対象となるフリップフロップを選択する選択回路と、
前記選択手段により選択されたフリップフロップの論理値を最終キャプチャのスキャンアウト前に指定する指定回路を備え、
前記指定回路が前記選択されたフリップフロップの論理値を変更することにより、故障検出率を維持しつつスキャンアウト時のシフトパワーの削減を図り、
前記選択手段は、同一スキャンチェーンから複数のフリップフロップを選択する場合には隣接しないフリップフロップから選択し、
前記指定手段は、同一スキャンチェーン内で前記選択されたフリップフロップに隣接するフリップフロップの論理値を指定し、
前記論理回路からキャプチャされたテスト出力であって前記指定手段が指定した論理値を含むものと、前記論理回路が故障していない場合のテスト出力であって前記指定手段が指定した論理値を含むものとを比較することにより故障検出を行う、故障検出回路。 - スキャンテストにより論理回路からキャプチャされたテスト出力と、前記論理回路が故障していない場合のテスト出力とを比較することにより故障検出を行う故障検出システムにおける故障検出方法であって、
複数のフリップフロップを使用するスキャンテストで複数回のキャプチャを行うマルチキャプチャにおいて、
最終信号生成手段が、前記同一のキャプチャモードにおける最終キャプチャであることを示す最終信号を、前記キャプチャモードにおける前記最終キャプチャの1つ前のキャプチャが終了した後に生成するステップと、
選択手段が、前記最終信号を受信した場合に、最終キャプチャでキャプチャされた論理値と当該最終キャプチャの直前にキャプチャされた論理値とが同一であるフリップフロップからのみ前記論理値を指定する対象となるフリップフロップを選択する選択ステップと、
指定手段が、前記選択手段により選択されたフリップフロップの論理値を最終キャプチャのスキャンアウト前に指定する指定ステップと、
故障検出装置が、前記論理回路からキャプチャされたテスト出力であって前記指定手段が指定した論理値を含むものと、前記論理回路が故障していない場合のテスト出力であって前記指定手段が指定した論理値を含むものとを比較することにより故障検出を行うステップとを含み、
前記指定手段が前記選択されたフリップフロップの論理値を変更することにより、故障検出率を維持しつつスキャンアウト時のシフトパワーの削減を図り、
前記選択手段が、同一スキャンチェーンから複数のフリップフロップを選択する場合には隣接しないフリップフロップから選択し、
前記指定手段が、同一スキャンチェーン内で前記選択されたフリップフロップに隣接するフリップフロップの論理値を指定する、故障検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014516759A JP6223967B2 (ja) | 2012-05-23 | 2013-05-14 | 故障検出システム、生成回路及びプログラム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012117842 | 2012-05-23 | ||
JP2012117842 | 2012-05-23 | ||
JP2014516759A JP6223967B2 (ja) | 2012-05-23 | 2013-05-14 | 故障検出システム、生成回路及びプログラム |
PCT/JP2013/063393 WO2013175998A1 (ja) | 2012-05-23 | 2013-05-14 | 故障検出システム、生成回路及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013175998A1 JPWO2013175998A1 (ja) | 2016-01-12 |
JP6223967B2 true JP6223967B2 (ja) | 2017-11-01 |
Family
ID=49623692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014516759A Active JP6223967B2 (ja) | 2012-05-23 | 2013-05-14 | 故障検出システム、生成回路及びプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US9383408B2 (ja) |
JP (1) | JP6223967B2 (ja) |
KR (1) | KR101998452B1 (ja) |
TW (1) | TW201348725A (ja) |
WO (1) | WO2013175998A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111060763A (zh) * | 2019-12-19 | 2020-04-24 | 武汉航空仪表有限责任公司 | 一种基于时序判断检测防除冰***故障的方法及*** |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005134180A (ja) | 2003-10-29 | 2005-05-26 | Nec Electronics Corp | スキャンテスト方法、集積回路及びスキャンテスト回路 |
JP5017604B2 (ja) * | 2006-09-27 | 2012-09-05 | 国立大学法人九州工業大学 | 生成装置、生成方法、この方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 |
CN101663648B (zh) * | 2007-02-12 | 2012-10-03 | 明导公司 | 低功耗扫描测试技术及装置 |
JP4888376B2 (ja) | 2007-12-21 | 2012-02-29 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
WO2009137727A1 (en) * | 2008-05-07 | 2009-11-12 | Mentor Graphics Corporation | Scan cell use with reduced power consumption |
JP5401119B2 (ja) | 2009-02-23 | 2014-01-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路の設計方法、設計プログラム、及び半導体集積回路 |
JP2012002214A (ja) | 2010-06-21 | 2012-01-05 | Toyota Motor Corp | 内燃機関の吸気量調整装置 |
KR101891362B1 (ko) | 2010-10-05 | 2018-08-23 | 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 | 고장 검출 시스템, 취출 장치, 고장 검출 방법, 프로그램 및 기록 매체 |
KR20120046602A (ko) | 2010-11-02 | 2012-05-10 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US10203368B2 (en) * | 2012-01-06 | 2019-02-12 | New York University | Systems, processes and computer-accessible medium for providing a bi-directional scan path for peak capture power reduction in launch-off-shift testing |
JP5988443B2 (ja) | 2012-01-10 | 2016-09-07 | 国立研究開発法人科学技術振興機構 | テストパターン生産装置、故障検出システム、テストパターン生産方法、プログラム及び記録媒体 |
-
2013
- 2013-05-14 US US14/402,732 patent/US9383408B2/en active Active
- 2013-05-14 KR KR1020147034398A patent/KR101998452B1/ko active IP Right Grant
- 2013-05-14 WO PCT/JP2013/063393 patent/WO2013175998A1/ja active Application Filing
- 2013-05-14 JP JP2014516759A patent/JP6223967B2/ja active Active
- 2013-05-20 TW TW102117679A patent/TW201348725A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US9383408B2 (en) | 2016-07-05 |
TW201348725A (zh) | 2013-12-01 |
US20150247898A1 (en) | 2015-09-03 |
WO2013175998A1 (ja) | 2013-11-28 |
KR20150018551A (ko) | 2015-02-23 |
KR101998452B1 (ko) | 2019-09-27 |
JPWO2013175998A1 (ja) | 2016-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9341674B2 (en) | Scan test circuit, test pattern generation control circuit, and scan test control method | |
JP6054597B2 (ja) | 半導体集積回路 | |
JP5017603B2 (ja) | 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 | |
JP4482622B2 (ja) | 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 | |
JP6223967B2 (ja) | 故障検出システム、生成回路及びプログラム | |
US8887015B2 (en) | Apparatus and method for designing semiconductor device, and semiconductor device | |
US10203370B2 (en) | Scheme for masking output of scan chains in test circuit | |
JP2019145048A (ja) | 半導体集積回路、その設計方法、プログラム及び記憶媒体 | |
JP2000258506A (ja) | 半導体集積回路およびそのテストパターン生成方法 | |
JP2006038831A (ja) | スキャン試験回路を備えた半導体集積回路 | |
JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
JP2012099028A (ja) | 半導体集積回路の設計装置及び設計方法 | |
JP2017059185A (ja) | スキャンテスト回路及びスキャンテスト装置 | |
JP5221554B2 (ja) | ドントケアビット抽出方法及びドントケアビット抽出プログラム | |
JP2004325233A (ja) | 半導体装置 | |
JP2011112434A (ja) | 論理回路用テストポイント挿入方法、論理回路試験装置 | |
JP2011059028A (ja) | スキャンテスト回路 | |
US20090044064A1 (en) | Scan path circuit and semiconductor integrated circuit | |
JP2004191149A (ja) | スキャンテスト回路およびテスト方法 | |
JP4777399B2 (ja) | テスト構成の半導体集積回路 | |
JP2006208077A (ja) | 半導体集積回路およびその検査方法 | |
JP5453981B2 (ja) | Lsi、及びそのテストデータ設定方法 | |
US20110209024A1 (en) | Generation device, classification method, generation method, and program | |
JP2008197057A (ja) | クロック信号分配回路、情報処理装置及びクロック信号分配方法 | |
Wang et al. | A SAT-based diagnosis pattern generation method for timing faults in scan chains |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6223967 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |