JP6221499B2 - 電子装置及び電子装置の製造方法 - Google Patents

電子装置及び電子装置の製造方法 Download PDF

Info

Publication number
JP6221499B2
JP6221499B2 JP2013169476A JP2013169476A JP6221499B2 JP 6221499 B2 JP6221499 B2 JP 6221499B2 JP 2013169476 A JP2013169476 A JP 2013169476A JP 2013169476 A JP2013169476 A JP 2013169476A JP 6221499 B2 JP6221499 B2 JP 6221499B2
Authority
JP
Japan
Prior art keywords
electronic component
solder
spacer
electronic device
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013169476A
Other languages
English (en)
Other versions
JP2015038927A (ja
Inventor
岡本 圭史郎
圭史郎 岡本
作山 誠樹
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013169476A priority Critical patent/JP6221499B2/ja
Priority to US14/455,204 priority patent/US9462693B2/en
Priority to EP14180520.0A priority patent/EP2840872B1/en
Publication of JP2015038927A publication Critical patent/JP2015038927A/ja
Application granted granted Critical
Publication of JP6221499B2 publication Critical patent/JP6221499B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/20Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135Alignment aids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165Alignment aids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605Shape
    • H01L2224/16057Shape in side view
    • H01L2224/16058Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171Disposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/29294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • H01L2224/75745Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141Guiding structures both on and outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子装置及び電子装置の製造方法に関する。
電子部品同士を、それらの間に所定高さのスペーサを介在させ、半田を用いて接合する技術が知られている。例えば、半導体装置(半導体パッケージ)と基板とを半田を用いて接合する電子装置において、半導体装置と基板の間にスペーサ(スタンドオフ部材、支持部材等とも称される)を介在させる技術が知られている。
特開2000−332473号公報 特開2006−237369号公報
半田を用いて接合する電子部品間にスペーサを介在させることで、電子部品間のギャップが所定値未満になるのが抑制され、半田接合部のつぶれ、隣接する半田接合部間の短絡等の発生が抑制され得る。しかし、スペーサを設けて半田接合を行い、半田接合後にそのスペーサと電子部品とが接触すると、その接触により生じる応力、歪み等が一因となって、半田接合部における接続強度の低下、電子部品間の接続信頼性の低下といった事態を招く恐れがある。
本発明の一観点によれば、第1電子部品と、前記第1電子部品の第1表面上に設けられ、前記第1表面の斜め上方に面した外面を有する第1部材と、前記第1表面の上方に設けられた第2電子部品と、前記第2電子部品の、前記第1表面と対向する第2表面下に、前記第1部材に対応して設けられ、前記第2表面の斜め下方に面し前記外面と対向する内面を有する第2部材と、前記第1表面と前記第2表面の間に設けられ、前記第1電子部品と前記第2電子部品とを電気的に接続する半田とを含み、前記外面と前記内面とが離間している電子装置が提供される。
また、本発明の一観点によれば、第1表面を有し、前記第1表面上に、前記第1表面の斜め上方に面した外面を有する第1部材が設けられた第1電子部品の上方に、第2表面を有し、前記第2表面上に、前記第1部材に対応して、前記第2表面の斜め上方に面した内面を有する第2部材が設けられた第2電子部品を、半田を介在させて前記第1表面と前記第2表面を対向させ、前記外面と前記内面を対向させて配置する工程と、前記半田を溶融する工程と、溶融後の前記半田を凝固する工程とを含み、前記半田を溶融する工程は、前記第1電子部品の熱膨張によって、前記内面が前記外面に接触し、前記第2電子部品が、前記第2部材を前記第1部材にガイドされて前記第1電子部品から離間する方向に移動する工程を含む電子装置の製造方法が提供される。
開示の技術によれば、電子部品間に所定のギャップを有し、電子部品間の接続信頼性の高い電子装置を実現することが可能になる。
電子装置の一例を示す図である。 電子装置の別例を示す図である。 第1の実施の形態に係る電子装置に用いる電子部品の一例を示す図である。 スペーサの第1配置例を示す図である。 スペーサの第1構成例を示す図である。 スペーサの第2配置例を示す図である。 スペーサの第2構成例を示す図である。 第1の実施の形態に係る電子装置の製造方法の一例を示す図である。 第2の実施の形態に係る電子装置の製造方法の一例を示す図である。 第2の実施の形態に係る電子装置の別例を示す図である。 第3の実施の形態に係る電子装置の製造方法の一例を示す図である。 第4の実施の形態に係る電子装置の製造方法の一例を示す図である。 第5の実施の形態に係る電子装置の一例を示す図である。 第6の実施の形態に係る電子装置の製造方法の一例を示す図である。 第6の実施の形態に係る電子装置の製造方法の別例を示す図である。
まず、電子部品同士の半田接合について述べる。
図1は電子装置の一例を示す図である。図1は電子装置の一例の要部断面模式図である。
図1に示す電子装置100Aは、電子部品である配線基板110及び半導体装置120、並びに、配線基板110と半導体装置120を電気的に接続する半田バンプ130を備えている。
配線基板110は、半田バンプ130が接合される電極110aを有している。配線基板110は更に、電極110aに電気的に接続された所定パターンの配線、及び異なる配線間を電気的に接続するビア等の導電部(図示せず)を有している。
半導体装置120は、パッケージ基板(配線基板)121、及び、半田バンプ122を用いてパッケージ基板121にフリップチップ接合されたLSI(Large Scale Integration)等の半導体チップ123を含む。パッケージ基板121は、配線基板110の電極110aと対応する位置に設けられて半田バンプ130が接合される電極121aを有している。パッケージ基板121は更に、電極121aに電気的に接続された所定パターンの配線、及び異なる配線間を電気的に接続するビア等の導電部(図示せず)を有している。
半導体装置120は、半導体チップ123の上方に接合部材124を介して設けられたリッド125を含む。リッド125には、半導体チップ123を覆う形状のものを用いることができる。リッド125は、半導体チップ123を保護する保護部材として機能し得る。また、リッド125は、熱伝導性を示す材料を用いることで、半導体チップ123で発生する熱を放熱する放熱部材として機能し得る。或いは、リッド125は、ここでは図示を省略するがその上方にヒートシンクが設けられるような場合、半導体チップ123で発生した熱をそのヒートシンクに伝熱する伝熱部材として機能し得る。
上記のような構成を有する電子装置100Aを製造する際には、まず、配線基板110及び半導体装置120が準備される。準備された半導体装置120の、パッケージ基板121の電極121aに、半田ボール等の半田バンプ130が設けられる。そして、半導体装置120は、電極121a及び半田バンプ130の配設面側が配線基板110の電極110aの配設面側に対向するように、配線基板110の上方に配置され、電極121aと電極110aが位置合わせされて、配線基板110上に搭載される。その後、半田バンプ130の融点を上回る温度で加熱して半田バンプ130を溶融し、溶融後、冷却することで半田バンプ130を凝固させる。これにより、半導体装置120の電極121aと配線基板110の電極110aが半田バンプ130で接合(半田接合)される。この半田接合の際には、半導体装置120と配線基板110のギャップ(接合後の半田バンプ130の高さ)H0が、溶融した半田バンプ130の表面張力と半導体装置120の自重とが釣り合う所定の高さになる(つぶれる)。
このようにして、半導体装置120と配線基板110が半田バンプ130を通じて電気的に接続された電子装置100Aが製造される。
ところで、このような電子装置100Aが搭載される電子機器の性能向上に伴い、半田バンプ130の小型化、パッケージ基板121の大型化、半導体装置120の重量増加等が進むと、半田接合時の半田バンプ130のつぶれ量が大きくなる。半田バンプ130のつぶれ量が大きくなると、半導体装置120と配線基板110のギャップH0が狭くなる。更に、半田バンプ130の接合面内でのギャップH0が、不均一になる場合もある。このように半田バンプ130のつぶれ量が大きくなって、ギャップH0が狭くなったり接合面内で不均一になったりすると、隣接する半田バンプ130同士が接触して短絡が発生してしまう場合がある。また、熱膨張率が異なるパッケージ基板121と配線基板110のギャップH0が狭くなると、半田バンプ130にかかるせん断応力が十分に緩和されず、耐疲労特性が劣化してしまう場合がある。
そこで、一定のギャップH0を確保するため、パッケージ基板121と配線基板110の間に、所定高さのスペーサを設けることも行われている。
図2は電子装置の別例を示す図である。図2は電子装置の別例の要部断面模式図である。
図2に示す電子装置100Bは、半導体装置120のパッケージ基板121と、配線基板110の間に、スペーサとして、所定高さのスタンドオフ部材140が設けられている点で、上記の図1に示した電子装置100Aと相違する。ここでは一例として、配線基板110に設けられた孔111に挿入される挿入部141と、パッケージ基板121と配線基板110の間に設けるギャップH0に基づいて設定された高さのスタンドオフ部142とを有するスタンドオフ部材140を例示している。尚、スタンドオフ部142に相当する単体の部材を用意し、その部材をパッケージ基板121と配線基板110の間に設けるスペーサとして用いることもできる。
電子装置100Bのように、パッケージ基板121と配線基板110の間にスタンドオフ部材140を設けることで、半導体装置120をスタンドオフ部材140で支持し、半田バンプ130に加わる力を軽減することができる。また、半田バンプ130の高さがスタンドオフ部142の高さ未満になるのを抑制し、所定のギャップH0を確保することができる。
しかし、このようなスタンドオフ部材140を用い、半導体装置120のパッケージ基板121の電極121aと、配線基板110の電極110aとを、半田バンプ130で半田した時には、パッケージ基板121とスタンドオフ部材140とが接触する場合がある。半田接合後にパッケージ基板121とスタンドオフ部材140とが接触すると、その接触によりパッケージ基板121に応力や歪みが生じ、その応力や歪みが半田接合部に影響を及ぼし、半田接合部における接続強度の低下、耐疲労特性の劣化等を招く恐れもある。
一方、パッケージ基板121は、例えば、電極121aや導電部(配線、ビア)に銅等の金属材料を用い、絶縁部に樹脂材料を用いて形成される。このような複数種の材料で形成されることで、パッケージ基板121には反り等の変形が生じる場合がある。半導体チップ123の集積回路サイズの増大、半田バンプ130の狭ピッチ化等により、半導体チップ123を実装するパッケージ基板121の反り等の変形に対する許容マージンは小さくなってきている。パッケージ基板121の大型化、薄型化、或いは半田バンプ130の小型化が進むと、半田バンプ130に比較的高融点の半田材料を用いた場合、それを溶融する半田接合時の加熱により、パッケージ基板121に許容マージン以上の変形が生じることがある。パッケージ基板121にこのような変形が生じると、電極121aと半田バンプ130が未接続の状態となって、配線基板110との間に接合不良(オープン不良)が発生する恐れがある。
半田接合時のパッケージ基板121の変形を抑える方法の1つに、半田バンプ130に比較的低融点の半田材料を用いる方法がある。例えば、半田バンプ130の材料を、錫−銀−銅(Sn−Ag−Cu)系の半田材料から、より低融点の錫−ビスマス(Sn−Bi)系の半田材料に変更する。しかし、このような比較的低融点の半田材料は、比較的高融点の半田材料よりも、溶融時の表面張力が小さくなる傾向がある。そのため、そのような比較的低融点の半田材料を用いた半田バンプ130は、半田接合時につぶれ易く、その結果、パッケージ基板121と配線基板110の間のギャップH0は狭くなり易い。一定のギャップH0を確保するためにはスタンドオフ部材のようなスペーサを用いればよいが、その場合は前述の通り、パッケージ基板121とスペーサの接触により、パッケージ基板121に応力や歪みが生じる可能性がある。その結果、半田接合部における接続強度の低下、耐疲労特性の劣化等が生じ得る。
以上のような点に鑑み、ここでは以下に実施の形態として例示するような手法を用いて電子装置を得る。
まず、第1の実施の形態について説明する。
図3は第1の実施の形態に係る電子装置に用いる電子部品の一例を示す図である。図3(A)及び図3(B)は電子部品の一例の要部断面模式図である。
図3(A)及び図3(B)には、半田バンプを用いて接合する電子部品20及び電子部品10をそれぞれ例示している。図3(A)に示す電子部品20は、その表面(下面)20aに、半田バンプが接合される電極21を有している。ここでは一例として複数の電極21を図示している。図3(B)に示す電子部品10は、その表面(上面)10aに、半田バンプが接合される電極11を有している。ここでは一例として複数の電極11を図示している。電子部品20の電極21と、電子部品10の電極11とは、互いに対応する位置に設けられている。
図3(A)に示す電子部品20と、図3(B)に示す電子部品10とは、熱膨張率(熱膨張の程度)が異なっており、ここでは、図3(A)に示す電子部品20の熱膨張率が、図3(B)に示す電子部品10の熱膨張率よりも小さいものとする。
熱膨張率が比較的小さい図3(A)の電子部品20は、その下面20aの、電極21が配設された領域22(図3(A)に点線枠で図示)の外側に、下面20aの斜め下方に面し且つ電子部品20の平面方向内側に面した内面23aを有するスペーサ23を備えている。一方、熱膨張率が比較的大きい図3(B)の電子部品10は、その上面10aの、電極11が配設された領域12(図3(B)に点線枠で図示)の外側に、上面10aの斜め上方に面し且つ電子部品10の平面方向外側に面した外面13aを有するスペーサ13を備えている。接合前の電子部品20及び電子部品10では、各々のスペーサ23(少なくともその内面23a)とスペーサ13(少なくともその外面13a)とが、互いに対応する位置に設けられている。
ここで、図4はスペーサの第1配置例を示す図、図5はスペーサの第1構成例を示す図である。図4はスペーサの配置面側から見た電子部品の要部平面模式図、図5はスペーサを配置した電子部品の要部斜視模式図である。
電子部品20のスペーサ23は、図4(A)に示すように、下面20aの電極21が配設された領域22(図4(A)に点線枠で図示)を囲むように、その領域22の四隅に対応する位置に、設けることができる。このスペーサ23に対応して設けられる電子部品10のスペーサ13も同様に、図4(B)に示すように、上面10aの電極11が配設された領域12(図4(B)に点線枠で図示)を囲むように、その領域12の四隅に対応する位置に、設けることができる。
図4(A)のように配置されるスペーサ23、及び図4(B)のように配置されるスペーサ13には、図5に示すように、一定角度で傾斜する扇形の傾斜面をそれぞれ内面23a及び外面13aとして有する部材を用いることができる。
また、図6はスペーサの第2配置例を示す図、図7はスペーサの第2構成例を示す図である。図6はスペーサの配置面側から見た電子部品の要部平面模式図、図7はスペーサを配置した電子部品の要部斜視模式図である。
電子部品20のスペーサ23は、図6(A)に示すように、下面20aの電極21が配設された領域22(図6(A)に点線枠で図示)を囲むように、その領域22の四辺に対応する位置に、設けることもできる。このスペーサ23に対応して設けられる電子部品10のスペーサ13も同様に、図6(B)に示すように、上面10aの電極11が配設された領域12(図6(B)に点線枠で図示)を囲むように、その領域12の四辺に対応する位置に、設けることができる。
図6(A)のように配置されるスペーサ23、及び図6(B)のように配置されるスペーサ13には、図7に示すように、一定角度で傾斜する矩形の傾斜面をそれぞれ内面23a及び外面13aとして有する部材を用いることができる。
電子部品20のスペーサ23の高さ、及び電子部品10のスペーサ13の高さは、製造する電子装置において要求される電子部品20と電子部品10の間のギャップ(半田接合部の高さ)に基づいて設定することができる。
スペーサ23及びスペーサ13には、例えば、有機材料、無機材料、金属材料を用いることができる。有機材料としては、樹脂材料、例えば、ポリイミド、ポリエーテルエーテルケトン、ポリテトラフルオロエチレン、エポキシ、シリコーン、ポリアミド、ポリアミドイミド、ポリフェニレンサルファイド、ポリエーテルサルフォン等を用いることができる。無機材料としては、窒化アルミニウム、窒化シリコン、ダイヤモンドライクカーボン等を用いることができる。金属材料としては、ステンレス、チタン、銅、又はそのような材料を含む合金等を用いることができる。スペーサ23及びスペーサ13は、このような有機材料、無機材料又は金属材料を単独で用いて形成することができるほか、有機材料、無機材料及び金属材料のうち2種以上を組み合わせて形成することもできる。例えば、スペーサ23の内面23aとその他の部分に異なる材料を用いたり、スペーサ13の外面13aとその他の部分に異なる材料を用いたりしてもよい。また、スペーサ23の材料とスペーサ13の材料とは、同じでも異なってもよい。
スペーサ23及びスペーサ13は、例えば、樹脂材料、ペースト材料、接着シート等の接着部材を用いて、電子部品20及び電子部品10にそれぞれ固定することができる。
尚、ここでは、一定角度で傾斜する傾斜面を内面23a及び外面13aとして有するスペーサ23及びスペーサ13を例示するが、一定角度に限らず、湾曲して傾斜する内面23a及び外面13aを有するスペーサ23及びスペーサ13を用いることもできる。また、内面23a及び外面13aのうち、一方が一定角度で傾斜する面であり、他方が湾曲して傾斜する面であるスペーサ23及びスペーサ13を用いることもできる。
上記のようなスペーサ23を設けた電子部品20と、スペーサ13を設けた電子部品10とを、半田バンプを用いて接合し、電子装置を得る。
図8は第1の実施の形態に係る電子装置の製造方法の一例を示す図である。図8(A)は電子部品の配置(仮搭載)工程の断面模式図、図8(B)は加熱(半田溶融)工程の断面模式図、図8(C)は冷却(半田凝固)工程の断面模式図である。
まず、上記の図3(A)及び図3(B)に示したような、スペーサ23及びスペーサ13(図4及び図5、又は図6及び図7)をそれぞれ設けた電子部品20及び電子部品10を準備する。そして、図8(A)に示すように、一方の電子部品20を、もう一方の電子部品10の上に、それらの間に半田バンプ30を介在させ、互いの電極21及び電極11の配設面である下面20a及び上面10aを対向させて配置する。半田バンプ30は、例えば、電子部品20の電極21上に予め搭載しておくことができる。尚、半田バンプ30は、電子部品10の電極11上に予め搭載しておくこともできる。
図8(A)のように電子部品10の上に半田バンプ30を介在させて電子部品20を配置した時には、互いの対応する位置に設けたスペーサ13の外面13aと、スペーサ23の内面23aとが、対向するようになる。スペーサ13の外面13aと、スペーサ23の内面23aとは、例えば、この時点で互いに接触する。尚、ここでは図示を省略するが、スペーサ13の外面13aと、スペーサ23の内面23aとは、この時点では非接触であってもよい。
図8(A)のように電子部品10の上に半田バンプ30を介在させて電子部品20を配置した後、半田バンプ30の融点を上回る温度で加熱する。この加熱により、半田バンプ30が溶融して電極21及び電極11の上に濡れると共に、図8(B)に示すように、電子部品10及び電子部品20が熱膨張する。
ここでは、前述のように、外側に面した外面13aを有するスペーサ13を設けた電子部品10の熱膨張率の方が、内側に面した内面23aを有するスペーサ23を設けた電子部品20の熱膨張率よりも大きい。そのため、半田バンプ30の融点を上回る温度での加熱時には、上側の電子部品20に比べて、下側の電子部品10の熱膨張量(側方への伸び量)が大きくなる。その結果、電子部品20は、そのスペーサ23の内面23aが、電子部品10のスペーサ13の外面13aを摺動するようにして、電子部品10から離れる方向Uに移動する。即ち、電子部品20は、そのスペーサ23が、相対的に大きく熱膨張する電子部品10のスペーサ13にガイドされながら、電子部品10の上方(方向U)へとせり上がっていく。
半田バンプ30の融点を上回る温度で加熱を行った後は、冷却を行い、加熱により溶融した半田バンプ30を凝固させる。
この冷却の際には、電子部品20が電子部品10の上方にせり上がった状態で、温度が半田バンプ30の融点以下になって、半田バンプ30が凝固する。それにより、図8(C)に示すように、電子部品20と電子部品10が、半田バンプ30により、所定のギャップ(接合高さ)Hで接合された状態になる。尚、半田バンプ30が凝固するまでの間には、電子部品20がその自重や半田バンプ30の体積収縮に応じた量だけ方向Dに降下する場合がある。
更にこの冷却の際には、電子部品10及び電子部品20が熱収縮する。この時、電子部品10は、電子部品20に比べて大きく熱収縮する。電子部品10が電子部品20に比べて大きく熱収縮することで、図8(C)に示すように、電子部品20は、半田バンプ30により所定のギャップHで電子部品10と接合された後、電子部品10のスペーサ13から分離された状態になる。このように半田バンプ30による接合後、上側の電子部品20を下側の電子部品10のスペーサ13から分離した状態とすることで、電子部品20の、半田バンプ30を除く部分における他の部材との接触が回避される。
上記のような加熱及び冷却を経ることで、図8(C)に示すような、電子部品20と電子部品10が、半田バンプ30により所定のギャップHで接合された電子装置1Aが得られる。電子装置1Aでは、電子部品20のスペーサ23の内面23aと、電子部品10のスペーサ13の外面13aとが非接触となり、接触した場合に電子部品20や半田接合部に生じ得る応力や歪みの発生が抑制される。
このように第1の実施の形態では、半田バンプ30で接合する電子部品10及び電子部品20にそれぞれ、接合時に接触して摺動する外面13a及び内面23aを有するスペーサ13及びスペーサ23を設ける。このようなスペーサ13及びスペーサ23を設け、半田バンプ30を溶融する加熱を行い、その後、半田バンプ30を凝固する冷却を行い、電子部品10と電子部品20を半田バンプ30で接合する。この手法によれば、電子部品10と電子部品20を、所定のギャップHで、電子部品20(及びスペーサ23)とスペーサ13との接触を回避して、半田接合することが可能になり、接続信頼性の高い電子装置1Aを実現することが可能になる。
次に、第2の実施の形態について説明する。
ここでは、電子部品として配線基板及び半導体装置を例に、これらを半田バンプで接合し、電子装置を得る方法について述べる。
図9は第2の実施の形態に係る電子装置の製造方法の一例を示す図である。図9(A)は配線基板への半導体装置の配置(仮搭載)工程の断面模式図、図9(B)は加熱(半田溶融)工程の断面模式図、図9(C)は冷却(半田凝固)工程の断面模式図である。
この例では、まず、図9(A)に示すような配線基板40及び半導体装置50が準備される。例えば、半導体装置50は、CPU(Central Processing Unit)等の半導体チップを含む半導体パッケージであり、配線基板40は、そのような半導体装置50やメモリが実装されるシステムボード等の実装基板である。
配線基板40は、その上面40aに設けられた複数の電極41を有し、更に、その電極41が配設された領域42(図9(A)に点線枠で図示)の外側に設けられたスペーサ13を有している。配線基板40は更に、電極41に電気的に接続された所定パターンの配線、及び異なる配線間を電気的に接続するビア等の導電部(図示せず)を有している。配線基板40において、その電極41及び導電部(配線、ビア等)は、エポキシ等の樹脂材料、ガラス繊維等を含む樹脂材料といった絶縁材料が用いられた絶縁部上、又はそのような絶縁部内に設けられている。
半導体装置50は、パッケージ基板(配線基板)51、及び、半田バンプ52を用いてパッケージ基板51にフリップチップ接合された半導体チップ53、半導体チップ53の上方に接合部材54を介して設けられたリッド55を含む。接合部材54には、熱伝導性の樹脂材料、銀や半田等を含むペースト材料、半田材料、熱界面材料(Thermal Interface Material;TIM)等を用いることができる。リッド55には、熱伝導性の金属材料等を用いることができる。
パッケージ基板51は、その下面51aに、配線基板40の電極41と対応する位置に設けられた電極51bを有し、更に、その電極51bが配設された領域56(図9(A)に点線枠で図示)の外側に設けられたスペーサ23を有している。パッケージ基板51は更に、電極51bに電気的に接続された所定パターンの配線、及び異なる配線間を電気的に接続するビア等の導電部(図示せず)を有している。パッケージ基板51において、その電極51b及び導電部(配線、ビア等)は、エポキシ等の樹脂材料、ガラス繊維等を含む樹脂材料といった絶縁材料が用いられた絶縁部上、又はそのような絶縁部内に設けられている。
ここでは、半導体装置50と配線基板40の熱膨張率(熱膨張の程度)が異なっており、半導体装置50(例えばそのパッケージ基板51)の熱膨張率が、それが実装される配線基板40の熱膨張率よりも小さいものとする。
半導体装置50のスペーサ23、及び配線基板40のスペーサ13は、互いに対応する位置に設けられ、例えば、上記の図4(A)及び図4(B)、或いは、図6(A)及び図6(B)に示したような配置とすることができる。半導体装置50のスペーサ23、及び配線基板40のスペーサ13には、例えば、上記の図5に示したような形状の部材、或いは図7に示したような形状の部材を用いることができる。半導体装置50のスペーサ23、及び配線基板40のスペーサ13には、上記のような有機材料、無機材料、金属材料等を用いることができ、上記のような接着等の手法で半導体装置50及び配線基板40に固定することができる。
熱膨張率が比較的小さい半導体装置50には、そのパッケージ基板51の下面51aの、電極51bが配設された領域56の外側に、下面51aの斜め下方に面し且つパッケージ基板51の平面方向内側に面した内面23aを有するスペーサ23を設ける。一方、熱膨張率が比較的大きい配線基板40には、その上面40aの、電極41が配設された領域42の外側に、上面40aの斜め上方に面し且つ配線基板40の平面方向外側に面した外面13aを有するスペーサ13を設ける。
上記のような構成を有する配線基板40及び半導体装置50を準備し、図9(A)に示すように、配線基板40の上に半導体装置50を配置する。その際は、例えば、予め、配線基板40の電極41に半田ペースト60aを設け、半導体装置50の電極51bに半田ボール60bを設ける。そして、図9(A)に示すように、半導体装置50を配線基板40の上に、互いの電極51b及び電極41の配設面である下面51a及び上面40aを対向させて配置する。これにより、対応する位置に設けたスペーサ23の内面23aと、スペーサ13の外面13aとが、接触した状態で、或いは図示は省略するが非接触の状態で、対向するようになる。
図9(A)のように、配線基板40の上に、半田ペースト60a及び半田ボール60bを介在させて、半導体装置50を配置した後、半田ペースト60a及び半田ボール60bの融点を上回る温度で加熱する。この加熱により、図9(B)に示すように、半田ペースト60a及び半田ボール60bが溶融して一体化した半田バンプ60が電極41と電極51bの間に形成されると共に、配線基板40及び半導体装置50が熱膨張する。熱膨張の際は、配線基板40の方が半導体装置50よりも熱膨張率が大きいことで、配線基板40の熱膨張量(側方への伸び量)が相対的に大きくなる。その結果、半導体装置50は、そのスペーサ23の内面23aが配線基板40のスペーサ13の外面13aを摺動するようにして、配線基板40から離れる方向Uへとせり上がっていく。
その後、冷却が行われる。この冷却の際には、半導体装置50が配線基板40の上方にせり上がった状態で、温度が半田バンプ60の融点以下になって、半田バンプ60が凝固する。それにより、図9(C)に示すように、半導体装置50と配線基板40が、半田バンプ60により、所定のギャップ(接合高さ)Hで接合された状態になる。尚、半田バンプ60が凝固するまでの間には、半導体装置50がその自重や半田バンプ60の体積収縮に応じた量だけ方向Dに降下する場合がある。
更にこの冷却の際には、配線基板40及び半導体装置50が熱収縮する。この時、配線基板40は、半導体装置50に比べて大きく熱収縮する。それにより、図9(C)に示すように、半導体装置50は、半田バンプ60により所定のギャップHで配線基板40と接合された後、配線基板40のスペーサ13から分離された状態になる。このように半田バンプ60による接合後、上側の半導体装置50を下側の配線基板40のスペーサ13から分離した状態とすることで、半導体装置50の、半田バンプ60を除く部分における他の部材との接触が回避される。
上記のような加熱及び冷却を経ることで、図9(C)に示すような、半導体装置50と配線基板40が、半田バンプ60により所定のギャップHで接合された電子装置1Bが得られる。電子装置1Bでは、半導体装置50のスペーサ23の内面23aと、配線基板40のスペーサ13の外面13aとが非接触となり、接触した場合に半導体装置50や半田接合部に生じ得る応力や歪みの発生が抑制される。
このように第2の実施の形態では、半田バンプ60で接合する配線基板40及び半導体装置50にそれぞれ、接合時に接触して摺動する外面13a及び内面23aを有するスペーサ13及びスペーサ23を設ける。このようなスペーサ13及びスペーサ23を設け、半田バンプ60を溶融する加熱を行い、その後、半田バンプ60を凝固する冷却を行い、配線基板40と半導体装置50を半田バンプ60で接合する。この手法によれば、配線基板40と半導体装置50を、所定のギャップHで、半導体装置50(及びスペーサ23)とスペーサ13との接触を回避して、半田接合することが可能になり、接続信頼性の高い電子装置1Bを実現することが可能になる。
電子装置1Bには、更にヒートシンクを設けることもできる。
図10は第2の実施の形態に係る電子装置の別例を示す図である。図10は第2の実施の形態に係る電子装置の別例の要部断面模式図である。
図10に示すように、電子装置1Bには、そのリッド55の上に、TIM等の接合部材71を介して、フィン70aを備えるヒートシンク70を熱的に接続することができる。この場合、ヒートシンク70及び配線基板40には、それぞれ貫通孔74及び貫通孔44が設けられる。ヒートシンク70の取り付けには、例えば、バネ付きネジ72、及びそのバネ付きネジ72が螺着可能なネジ孔を有するベース73を用いる。リッド55の上に接合部材71を介してヒートシンク70を配置し、バネ付きネジ72をヒートシンク70の貫通孔74、更に配線基板40の貫通孔44に挿通し、配線基板40の下面に設けたベース73のネジ孔に螺着する。このようにしてヒートシンク70を、ベース73側にバネで付勢した状態で、取り付ける。
尚、ヒートシンク70の取り付けは、このようなバネ付きネジ72及びベース73を用いる方法に限定されるものではない。例えば、先端部にネジ溝を有するシャフトを立設させたベースを用い、まず、このベース上に、半導体装置50を実装した配線基板40を、その貫通孔44にベースのシャフトを挿通させるようにして配置する。そして、接合部材71を設けたリッド55の上に、ヒートシンク70を、その貫通孔74にベースのシャフトを挿通させるようにして配置し、ヒートシンク70から延出したシャフトの部分にバネを装着し、先端部のネジ溝に固定ナットを螺着する。このようにしてヒートシンク70を、ベース側にバネで付勢した状態で、取り付けることもできる。
電子装置1Bにヒートシンク70を取り付けることで、半導体チップ53で発生する熱を、接合部材54、リッド55、接合部材71を介してヒートシンク70に伝熱し、ヒートシンク70から放熱することができる。ヒートシンク70を取り付けることで、電子装置1Bの放熱(冷却)効果を高めることが可能になる。
次に、第3の実施の形態について説明する。
図11は第3の実施の形態に係る電子装置の製造方法の一例を示す図である。図11(A)は配線基板への半導体装置の配置(仮搭載)工程の断面模式図、図11(B)は加熱(半田溶融)工程の断面模式図、図11(C)は冷却(半田凝固)工程の断面模式図である。
まず図11(A)に示すように、パッケージ基板51に半導体チップ53が実装され、スペーサ23が設けられた電子部品である半導体パッケージ50aを、スペーサ13が設けられた配線基板40の上に配置する。その際は、例えば、予め、配線基板40の電極41に半田ペースト60aを設け、半導体装置50の電極51bに半田ボール60bを設ける。そして、このように配置した半導体パッケージ50aの上方の、半導体チップ53から所定距離だけ離れた位置に、接合部材54を設けたリッド55を配置する。リッド55には、熱膨張前後の半導体パッケージ50aが収容可能な空間81と、そのパッケージ基板51に実装された半導体チップ53が通過可能な開口部82とを有する支持部材80が取り付けられている。尚、支持部材80は、必ずしも半導体パッケージ50aの全周を囲むような空間81を有する構造とすることを要しない。
半導体パッケージ50aのパッケージ基板51の熱膨張率は、配線基板40の熱膨張率よりも小さいものとする。また、半導体パッケージ50aにおいて、半導体チップ53は、半田ペースト60a及び半田ボール60bよりも高融点の半田バンプ52を用いてパッケージ基板51に接合される。
リッド55に設ける接合部材54には、熱硬化性樹脂又は熱可塑性樹脂が用いられる。熱硬化性樹脂には、その硬化温度が半田ペースト60a及び半田ボール60bの融点よりも高いものが用いられる。熱可塑性樹脂には、その軟化温度が半田ペースト60a及び半田ボール60bの融点よりも高いものが用いられる。熱硬化性樹脂及び熱可塑性樹脂には、銀、半田等のフィラーが含有されていてもよい。
上記のようにして配線基板40の上に、半導体パッケージ50a、及び支持部材80を取り付けたリッド55を配置した後、半田ペースト60a及び半田ボール60bの融点を上回る温度で加熱する。加熱は、半田ペースト60a及び半田ボール60bの融点を上回り且つ半田バンプ52の融点を下回る温度とし、接合部材54に熱硬化性樹脂を用いている場合にはその硬化温度未満とし、接合部材54に熱可塑性樹脂を用いている場合にはその軟化温度以上とする。
この加熱により、図11(B)に示すように、半田ペースト60a及び半田ボール60bが溶融して電極41と電極51bの間に半田バンプ60が形成されると共に、配線基板40及び半導体パッケージ50aのパッケージ基板51が熱膨張する。その際は、配線基板40の方がパッケージ基板51よりも熱膨張率が大きいことで、配線基板40の熱膨張量(側方への伸び量)が相対的に大きくなる。その結果、半導体パッケージ50aは、そのスペーサ23の内面23aが配線基板40のスペーサ13の外面13aを摺動するようにして、配線基板40から離れる方向Uへとせり上がっていく。
半導体パッケージ50aがせり上がることで、図11(B)に示すように、半導体パッケージ50aの半導体チップ53の上面が、リッド55に設けた接合部材54(未硬化状態の熱硬化性樹脂又は軟化状態の熱可塑性樹脂)と接触する。接合部材54に熱硬化性樹脂を用いている場合には、その接触の後、更にその硬化温度以上まで加熱してその熱硬化性樹脂を硬化させ、半導体チップ53とリッド55を接合部材54で接合する。これにより、支持部材80が取り付けられたリッド55が接合部材54で半導体パッケージ50aに接合された半導体装置50が形成される。
このように加熱により半導体パッケージ50aがせり上がった時に半導体チップ53の上面が接合部材54と接触するように、予め、リッド55を配置する高さ(支持部材80の空間81の高さ)が設定される。
上記のような加熱の後、冷却が行われる。この冷却の際、接合部材54に熱可塑性樹脂を用いている場合には、半田バンプ60の凝固前、温度がその熱可塑性樹脂の軟化温度以下になると、熱可塑性樹脂が硬化し、半導体チップ53とリッド55が接合部材54で接合される。これにより、図11(C)に示すように、支持部材80が取り付けられたリッド55が接合部材54で半導体パッケージ50aに接合された半導体装置50が形成される。
そして、半導体パッケージ50aが配線基板40の上方にせり上がり、支持部材80上のリッド55に接合部材54(硬化した熱硬化性樹脂又は熱可塑性樹脂)で接合された状態で、温度が半田バンプ60の融点以下になると、半田バンプ60が凝固する。それにより、図11(C)に示すように、半導体装置50と配線基板40が、半田バンプ60により、所定のギャップ(接合高さ)Hで接合された状態が得られる。尚、半導体パッケージ50aが接合部材54でリッド55に接合されていることで、半導体パッケージ50aの方向Dへの降下は抑えられる。
冷却の際には、配線基板40及び半導体装置50が熱収縮し、配線基板40は、半導体装置50に比べて大きく熱収縮する。それにより、図11(C)に示すように、半導体装置50が配線基板40のスペーサ13から分離された状態になる。
上記のような加熱及び冷却を経ることで、図11(C)に示すような、半導体装置50と配線基板40が、半田バンプ60により所定のギャップHで接合された電子装置1Cが得られる。電子装置1Cでは、半導体装置50のスペーサ23の内面23aと、配線基板40のスペーサ13の外面13aとが非接触となり、接触した場合に半導体装置50や半田接合部に生じ得る応力や歪みの発生が抑制される。
このように第3の実施の形態では、半田バンプ60で接合する配線基板40及びパッケージ基板51にそれぞれ、接合時に接触して摺動する外面13a及び内面23aを有するスペーサ13及びスペーサ23を設ける。そして、スペーサ13及びスペーサ23、並びに配線基板40の熱膨張を利用して、パッケージ基板51を配線基板40の上方に移動させ、パッケージ基板51上の半導体チップ53を、予めその上方に配置したリッド55と接合する。その後、冷却することで、配線基板40と半導体装置50を、所定のギャップHで、半導体装置50(及びスペーサ23)とスペーサ13との接触を回避して、半田バンプ60で接合する。これにより、接続信頼性の高い電子装置1Cを実現することが可能になる。
尚、上記の説明では、リッド55に設ける接合部材54に、熱硬化性樹脂又は熱可塑性樹脂を用いる場合を例にしたが、接合部材54に半田材料を用いることもできる。
接合部材54に半田材料を用いる場合には、その融点が、パッケージ基板51と配線基板40とを接合する半田バンプ60の融点よりも高く、パッケージ基板51と半導体チップ53とを接合する半田バンプ52の融点よりも低いものを用いることが好ましい。上記の図11(B)で述べたような加熱の際には、接合部材54の融点よりも高く、半田バンプ52の融点よりも低い温度で加熱を行う。これにより、半田バンプ60及び接合部材54が溶融する状態でパッケージ基板51がリッド55側にせり上がって接合部材54に接触する。上記の図11(C)で述べたような冷却の際には、まず接合部材54が凝固してパッケージ基板51上の半導体チップ53がリッド55に接合され、更に冷却が進むと半田バンプ60が凝固してパッケージ基板51(半導体装置50)が配線基板40に接合される。そして、配線基板40が半導体装置50に比べて大きく熱収縮することで、半導体装置50が配線基板40のスペーサ13から分離された状態になる。接合部材54に半田材料を用いた場合にも、上記同様、接続信頼性の高い電子装置を実現することができる。
次に、第4の実施の形態について説明する。
上記第3の実施の形態では、電子装置1Cを製造する際、リッド55を支持部材80で支持して半導体チップ53の上方に配置するようにしたが、半導体チップ53の上方に配置するリッド55は、必ずしも支持部材80で支持することを要しない。ここでは、支持部材80を用いないで電子装置を製造する方法の一例を、第4の実施の形態として説明する。
図12は第4の実施の形態に係る電子装置の製造方法の一例を示す図である。図12(A)は配線基板への半導体装置の配置(仮搭載)工程の断面模式図、図12(B)は加熱(半田溶融)工程の断面模式図、図12(C)は冷却(半田凝固)工程の断面模式図である。
まず図12(A)に示すように、電子部品である半導体パッケージ50aを、半田ペースト60a及び半田ボール60bを介在させて配線基板40の上に配置し、半導体チップ53の上方に、接合部材54を設けたリッド55を、保持装置90を用いて保持する。保持装置90には、例えば、吸引方式やクリップ方式でリッド55を保持できるものを用いることができる。ここでは一例として、吸引方式でリッド55を保持する保持装置90を図示している。
以降は、上記第3の実施の形態で述べたのと同様に、まず所定の温度で加熱する。これにより、図12(B)に示すように、電極41と電極51bの間に半田バンプ60が形成されると共に、半導体パッケージ50aが、配線基板40から離れる方向Uへとせり上がり、半導体チップ53の上面が、リッド55に設けた接合部材54と接触する。接合部材54に上記第3の実施の形態で述べたような熱硬化性樹脂を用いている場合には、更にその硬化温度以上まで加熱してその熱硬化性樹脂を硬化させることで、リッド55が接合部材54で半導体パッケージ50aに接合された半導体装置50が形成される。尚、リッド55が接合部材54で接合された後は、保持装置90によるリッド55の保持を解除することができる。
その後、冷却を行う。この冷却の際、接合部材54に上記第3の実施の形態で述べたような熱可塑性樹脂を用いている場合には、半田バンプ60の凝固前、温度がその熱可塑性樹脂の軟化温度以下になると、熱可塑性樹脂が硬化する。これにより、図12(C)に示すように、リッド55が接合部材54で半導体パッケージ50aに接合された半導体装置50が形成される。尚、リッド55が接合部材54で接合された後は、保持装置90によるリッド55の保持を解除することができる。
そして、半導体パッケージ50aが配線基板40の上方にせり上がり、リッド55に接合部材54(硬化した熱硬化性樹脂又は熱可塑性樹脂)で接合された状態で、温度が半田バンプ60の融点以下になると、半田バンプ60が凝固する。それにより、図12(C)に示すように、半導体装置50と配線基板40が、半田バンプ60により、所定のギャップ(接合高さ)Hで接合された状態になる。更に、冷却の際には、配線基板40及び半導体装置50が熱収縮し、配線基板40は、半導体装置50に比べて大きく熱収縮する。それにより、図12(C)に示すように、半導体装置50が配線基板40のスペーサ13から分離された状態になる。
この結果、図12(C)に示すような、半導体装置50と配線基板40が、半田バンプ60により所定のギャップHで接合された電子装置1Dが得られる。電子装置1Dでは、スペーサ23の内面23aと、スペーサ13の外面13aとが非接触となり、接触した場合に半導体装置50や半田接合部に生じ得る応力や歪みの発生が抑制される。
このような手法によっても、上記第3の実施の形態と同様に、配線基板40と半導体装置50を、所定のギャップHで半田接合した、接続信頼性の高い電子装置1Dを実現することが可能になる。また、上記第3の実施の形態で述べたような支持部材80を省略して、電子装置1Dを実現することが可能になる。
尚、この第4の実施の形態で述べた手法においても、上記第3の実施の形態で述べたのと同様に、接合部材54に所定の融点を有する半田材料を用いてもよい。
次に、第5の実施の形態について説明する。
図13は第5の実施の形態に係る電子装置の一例を示す図である。図13は電子装置の一例の要部断面模式図である。
図13に示す電子装置1Eは、電子部品10と電子部品20の間に、スペーサ13及びスペーサ23とは別に、スタンドオフ部材2が設けられている点で、上記第1の実施の形態に係る電子装置1A(図8(C))と相違する。例えば、電子部品10に孔14を設け、その孔14に挿入される挿入部2aと、製造する電子装置1Eにおいて要求される電子部品10と電子部品20の間のギャップHに基づいて設定された高さのスタンドオフ部2bとを有するスタンドオフ部材2を用いる。
スタンドオフ部材2を用いることで、半田バンプ30による接合高さが、スタンドオフ部2bの高さ未満に狭まるのを回避し、電子部品10と電子部品20の間に所定のギャップを確保することができる。
尚、スタンドオフ部2bに相当する単体の部材を、電子部品10と電子部品20の間に設けるスタンドオフ部材として用いてもよい。
この第5の実施の形態で述べたようなスタンドオフ部材は、上記第2,第3,第4の実施の形態に係る電子装置1B,1C,1Dの配線基板40と半導体装置50(パッケージ基板51)の間に設けることもできる。
次に、第6の実施の形態について説明する。
図14は第6の実施の形態に係る電子装置の製造方法の一例を示す図である。図14(A)は電子部品の配置(仮搭載)工程の断面模式図、図14(B)は加熱(半田溶融)工程の断面模式図、図14(C)は冷却(半田凝固)工程の断面模式図である。
この例では、図14(A)に示すように、電子部品10として、その上面10aの、電極11が配設された領域12の外側に、湾曲した外面13aを有するスペーサ13Fを設けたものが用いられる点で、上記第1の実施の形態と相違する。例えば、電子部品10に、その上面10aの斜め上方に面し且つ電子部品10の平面方向外側に面した外面13aを有する、半球状のスペーサ13Fを設ける。
図14(A)に示すように、湾曲した外面13aを有するスペーサ13Fを設けた電子部品10の上に、半田バンプ30を介在させて電子部品20を配置する。そして、所定温度で加熱すると、図14(B)に示すように、電子部品10の相対的に大きな熱膨張によって、電子部品20が、そのスペーサ23の内面23aが電子部品10のスペーサ13Fの湾曲した外面13aを摺動するようにして、方向Uへとせり上がる。この時、スペーサ23の内面23aは、スペーサ13Fの外面13aと点接触する。スペーサ13Fが湾曲した外面13aを有し、この外面13aにスペーサ23の内面23aが点接触するため、たとえ電子部品10、電子部品20に反り等の変形が生じているような場合にも、電子部品20がスムーズに方向Uへとせり上がる。その後、冷却することで、半田バンプ30が凝固し、電子部品10の電子部品20に対する相対的に大きな熱収縮により、電子部品20がスペーサ13Fから分離され、図14(C)に示すような電子装置1Fが得られる。
このような湾曲した外面13aを有するスペーサ13Fを用いても、電子部品10と電子部品20を、所定のギャップHで半田接合し、接続信頼性の高い電子装置1Fを実現することが可能になる。
図15は第6の実施の形態に係る電子装置の製造方法の別例を示す図である。図15(A)は電子部品の配置(仮搭載)工程の断面模式図、図15(B)は加熱(半田溶融)工程の断面模式図、図15(C)は冷却(半田凝固)工程の断面模式図である。
この例では、図15(A)に示すように、電子部品20として、その下面20aの、電極21が配設された領域22の外側に、湾曲した内面23aを有するスペーサ23Gを設けたものが用いられる点で、上記第1の実施の形態と相違する。例えば、電子部品20に、その下面20aの斜め下方に面し且つ電子部品20の平面方向内側に面した内面23aを有する、半球状のスペーサ23Gを設ける。
図15(A)に示すように、外面13aを有するスペーサ13を設けた電子部品10の上に、半田バンプ30を介在させて、湾曲した内面23aを有するスペーサ23Gを設けた電子部品20を配置する。そして、所定温度で加熱すると、図15(B)に示すように、電子部品10の相対的に大きな熱膨張によって、電子部品20が、そのスペーサ23Gの湾曲した内面23aが電子部品10のスペーサ13の外面13aを摺動するようにして、方向Uへとせり上がる。この時、スペーサ13の外面13aは、スペーサ23Gの内面23aと点接触する。スペーサ23Gが湾曲した内面23aを有し、この内面23aにスペーサ13の外面13aが点接触するため、たとえ電子部品10、電子部品20に反り等の変形が生じているような場合にも、電子部品20がスムーズに方向Uへとせり上がる。その後、冷却することで、半田バンプ30が凝固し、電子部品10の電子部品20に対する相対的に大きな熱収縮により、電子部品20がスペーサ13から分離され、図15(C)に示すような電子装置1Gが得られる。
このような湾曲した内面23aを有するスペーサ23Gを用いても、電子部品10と電子部品20を、所定のギャップHで半田接合し、接続信頼性の高い電子装置1Gを実現することが可能になる。
この第6の実施の形態で述べたようなスペーサ13Fとスペーサ23、又は、スペーサ13とスペーサ23Gは、上記第2,第3,第4の実施の形態に係る電子装置1B,1C,1Dの配線基板40と半導体装置50(パッケージ基板51)に採用することもできる。
また、この第6の実施の形態に係る電子装置1F及び電子装置1Gにおいて、電子部品10と電子部品20の間には、上記第5の実施の形態で述べたようなスタンドオフ部材を設けてもよい。
尚、以上の説明では、例えば図4(A)及び図4(B)或いは図6(A)及び図6(B)に示したように、各電子部品に複数のスペーサを設ける場合を例示した。このほか、例えば、各電子部品の電極配設領域を囲む単一の枠状部材に、所定方向(外側又は内側)に面した傾斜面や湾曲面を設けたものを、スペーサとして用いることもできる。
以下、実施例及び比較例について述べる。
〔実施例1〕
実施例1では、上記第2の実施の形態に係る方法(図9(A)〜図9(C))を用いて電子装置1Bを得る。実施例1では、図4(A)のような位置に、図5のような扇形の内面23aを有するスペーサ23を設けた半導体装置50と、図4(B)のような位置に、図5のような扇形の外面13aを有するスペーサ13を設けた配線基板40とを用い、これらを半田接合する。
まず、配線基板40の電極41上に、Sn−Ag−Cu系半田(融点217℃)を含む半田ペースト60aを印刷法で塗布する。半導体装置50のパッケージ基板51の電極51b上には、Sn−Ag−Cu系半田(融点217℃)の直径600μmの半田ボール60bを搭載する。このような半導体装置50を、マウンターを用いて配線基板40上に配置し(図9(A))、窒素(N2)雰囲気でリフローする(図9(B),図9(C))。リフローは、例えば、予備加熱を温度180℃で昇温時間90秒〜120秒の条件で行い、本加熱を温度220℃で昇温時間60秒の条件で行い、ピーク温度235℃でそのピーク温度での保持時間を10秒とし、冷却速度は0.3℃/秒〜0.8℃/秒の条件とする。
上記リフローにおいて、本加熱温度以上でSn−Ag−Cu系の半田ペースト60a及び半田ボール60bが溶融し、半田バンプ60が形成される。ここで、配線基板40の熱膨張率は30ppm/℃、パッケージ基板51の熱膨張率は25ppm/℃である。半田ペースト60a及び半田ボール60bが溶融する加熱の際には、配線基板40の相対的に大きな熱膨張によって、半導体装置50が、そのスペーサ23の内面23aが配線基板40のスペーサ13の外面13aを摺動するようにして、方向Uへとせり上がる。
冷却の段階に移行すると、半導体装置50が約5μm降下して、半田バンプ60がその融点217℃で凝固し、半導体装置50と配線基板40が所定のギャップHで半田バンプ60により接合される。更に、冷却の際、配線基板40が半導体装置50に対して相対的に大きく熱収縮することで、半導体装置50がスペーサ13から分離される。これにより、半導体装置50をスペーサ13から分離して配線基板40に所定のギャップHで半田接合した電子装置1Bを得る。
実施例1で得られた電子装置1Bについて、その半田接合部の導通試験を行った結果、全ての接合部が導通していることが確認された。また、−55℃〜125℃の昇降温を1000サイクル繰り返す温度サイクル試験を行った結果、半田接合部の抵抗変化率が5%以下と良好な結果を示した。温度サイクル試験前の半田接合部について、SEM(Scanning Electron Microscope)を用いて断面SEM観察を行った結果、半田接合部の位置ずれ(電極41と電極51bの位置ずれ)が抑えられていることが確認された。温度サイクル試験後の半田接合部について、同様に断面SEM観察を行った結果、半田接合部の内部、並びに、電極41及び電極51bとの接続部分に、クラックが発生していないことが確認された。
〔実施例2〕
実施例2では、実施例1と同様に、上記第2の実施の形態に係る方法(図9(A)〜図9(C))を用いて電子装置1Bを得る。実施例2では、図6(A)のような位置に、図7のような矩形の内面23aを有するスペーサ23を設けた半導体装置50と、図6(B)のような位置に、図7のような矩形の外面13aを有するスペーサ13を設けた配線基板40とを用い、これらを半田接合する。半田ペースト60a及び半田ボール60bの材料は、実施例1と同じくSn−Ag−Cu系半田である。
実施例2で得られた電子装置1Bについて、その半田接合部の導通試験を行った結果、全ての接合部が導通していることが確認された。また、温度サイクル試験を行った結果、半田接合部の抵抗変化率が5%以下と良好な結果を示した。温度サイクル試験前の半田接合部の断面SEM観察を行った結果、半田接合部の位置ずれ(電極41と電極51bの位置ずれ)が抑えられていることが確認された。温度サイクル試験後の半田接合部の断面SEM観察を行った結果、半田接合部の内部、並びに、電極41及び電極51bとの接続部分に、クラックが発生していないことが確認された。
〔実施例3〕
実施例3では、実施例1の半田ペースト60a及び半田ボール60bの材料を、Sn−Ag−Cu系半田からSn−Bi系半田に替えて、電子装置1Bを得る。
実施例3で得られた電子装置1Bについて、その半田接合部の導通試験を行った結果、全ての接合部が導通していることが確認された。また、温度サイクル試験を行った結果、半田接合部の抵抗変化率が5%以下と良好な結果を示した。温度サイクル試験前の半田接合部の断面SEM観察により、半田接合部の位置ずれ(電極41と電極51bの位置ずれ)が抑えられていることが確認された。温度サイクル試験後の半田接合部の断面SEM観察により、半田接合部の内部、並びに、電極41及び電極51bとの接続部分に、クラックが発生していないことが確認された。
〔実施例4〕
実施例4では、上記第3の実施の形態に係る方法(図11(A)〜図11(C))を用いて電子装置1Cを得る。実施例4では、図4(A)のような位置に、図5のような扇形の内面23aを有するスペーサ23を設けた半導体装置50と、図4(B)のような位置に、図5のような扇形の外面13aを有するスペーサ13を設けた配線基板40とを用い、これらを半田接合する。半田ペースト60a及び半田ボール60bの材料は、実施例1と同じくSn−Ag−Cu系半田である。リッド55の接合部材54には、硬化温度260℃の熱硬化性樹脂を用いる。
実施例4で得られた電子装置1Cについて、その半田接合部の導通試験を行った結果、全ての接合部が導通していることが確認された。また、温度サイクル試験を行った結果、半田接合部の抵抗変化率が5%以下と良好な結果を示した。温度サイクル試験前の半田接合部の断面SEM観察により、半田接合部の位置ずれ(電極41と電極51bの位置ずれ)が抑えられていることが確認された。温度サイクル試験後の半田接合部の断面SEM観察により、半田接合部の内部、並びに、電極41及び電極51bとの接続部分に、クラックが発生していないことが確認された。
〔実施例5〕
実施例5では、実施例3の接合部材54の材料を、熱硬化性樹脂から熱可塑性樹脂に替えて、電子装置1Cを得る。
実施例5で得られた電子装置1Cについて、その半田接合部の導通試験を行った結果、全ての接合部が導通していることが確認された。また、温度サイクル試験を行った結果、半田接合部の抵抗変化率が5%以下と良好な結果を示した。温度サイクル試験前の半田接合部の断面SEM観察により、半田接合部の位置ずれ(電極41と電極51bの位置ずれ)が抑えられていることが確認された。温度サイクル試験後の半田接合部の断面SEM観察により、半田接合部の内部、並びに、電極41及び電極51bとの接続部分に、クラックが発生していないことが確認された。
〔比較例〕
実施例1のスペーサ23及びスペーサ13に替えて、半導体装置50と配線基板40のギャップHに相当する高さのスタンドオフ部142を有するスタンドオフ部材140(図2)を用い、半導体装置50と配線基板40を半田接合し、電子装置を得る。
比較例で得られた電子装置について、その半田接合部の導通試験を行った結果、導通していない接合部があることが確認された。また、温度サイクル試験を行った結果、半田接合部の抵抗変化率は50%以上であった。温度サイクル試験前の半田接合部の断面SEM観察により、半田接合部の位置ずれ(電極41と電極51bの位置ずれ)が発生していることが確認された。温度サイクル試験後の半田接合部の断面SEM観察により、半田接合部の内部、並びに、電極41及び電極51bとの接続部分に、クラックが発生していることが確認された。
以上説明した実施の形態に関し、更に以下の付記を開示する。
(付記1) 第1電子部品と、
前記第1電子部品の第1表面上に設けられ、前記第1表面の斜め上方に面した外面を有する第1部材と、
前記第1表面の上方に設けられた第2電子部品と、
前記第2電子部品の、前記第1表面と対向する第2表面下に、前記第1部材に対応して設けられ、前記第2表面の斜め下方に面し前記外面と対向する内面を有する第2部材と、
前記第1表面と前記第2表面の間に設けられ、前記第1電子部品と前記第2電子部品とを電気的に接続する半田と
を含むことを特徴とする電子装置。
(付記2) 前記第1電子部品の熱膨張率が、前記第2電子部品の熱膨張率よりも大きいことを特徴とする付記1に記載の電子装置。
(付記3) 前記外面と前記内面は、傾斜面であることを特徴とする付記1又は2に記載の電子装置。
(付記4) 前記外面と前記内面のうち、一方は傾斜面であり、他方は湾曲面であることを特徴とする付記1又は2に記載の電子装置。
(付記5) 前記第1部材及び前記第2部材は、前記半田を囲むように設けられていることを特徴とする付記1乃至4のいずれかに記載の電子装置。
(付記6) 前記外面と前記内面とが離間していることを特徴とする付記1乃至5のいずれかに記載の電子装置。
(付記7) 前記第1表面と前記第2表面の間に設けられたスペーサを更に含むことを特徴とする付記1乃至6のいずれかに記載の電子装置。
(付記8) 第1表面を有し、前記第1表面上に、前記第1表面の斜め上方に面した外面を有する第1部材が設けられた第1電子部品を準備する工程と、
第2表面を有し、前記第2表面上に、前記第1部材に対応して、前記第2表面の斜め上方に面した内面を有する第2部材が設けられた第2電子部品を準備する工程と、
前記第1電子部品の上方に前記第2電子部品を、半田を介在させて前記第1表面と前記第2表面を対向させ、前記外面と前記内面を対向させて配置する工程と、
前記半田を溶融する工程と、
溶融後の前記半田を凝固する工程と
を含むことを特徴とする電子装置の製造方法。
(付記9) 前記第1電子部品の熱膨張率が、前記第2電子部品の熱膨張率よりも大きいことを特徴とする付記8に記載の電子装置の製造方法。
(付記10) 前記半田を溶融する工程は、前記第2電子部品の熱膨張によって、前記内面が前記外面に接触し、前記第2電子部品が、前記第2部材を前記第1部材にガイドされて前記第1電子部品から離間する方向に移動する工程を含むことを特徴とする付記8又は9に記載の電子装置の製造方法。
(付記11) 前記半田を凝固する工程は、前記第2電子部品の熱収縮によって、前記半田を溶融する工程で接触した前記内面と前記外面とが離間する工程を含むことを特徴とする付記10に記載の電子装置の製造方法。
(付記12) 前記第1電子部品の上方に前記第2電子部品を配置する工程後、前記第2電子部品の上方に、前記第2電子部品と対向する部位に接合部材を設けた第3部材を配置する工程を更に含み、
前記半田を溶融する工程は、前記第2部材を前記第1部材にガイドされて前記第1電子部品から離間する方向に移動する前記第2電子部品を、前記接合部材を用いて前記第3部材に接合する工程を更に含むことを特徴とする付記10又は11に記載の電子装置の製造方法。
(付記13) 前記接合部材は、硬化温度が前記半田の融点よりも高い熱硬化性樹脂、又は、軟化温度が前記半田の融点よりも高い熱可塑性樹脂であることを特徴とする付記12に記載の電子装置の製造方法。
(付記14) 前記第1電子部品の上方に前記第2電子部品を配置する工程は、前記第1表面と前記第2表面の間にスペーサを介在させる工程を含むことを特徴とする付記8乃至13のいずれかに記載の電子装置の製造方法。
1A,1B,1C,1D,1E,1F,1G,100A,100B 電子装置
2,140 スタンドオフ部材
2a,141 挿入部
2b,142 スタンドオフ部
10,20 電子部品
10a,40a 上面
11,21,41,51b,110a,121a 電極
12,22,42,56 領域
13,13F,23,23G スペーサ
13a 外面
14,111 孔
20a,51a 下面
23a 内面
30,52,60,122,130 半田バンプ
40,110 配線基板
44,74 貫通孔
50,120 半導体装置
50a 半導体パッケージ
51,121 パッケージ基板
53,123 半導体チップ
54,71,124 接合部材
55,125 リッド
60a 半田ペースト
60b 半田ボール
70 ヒートシンク
70a フィン
72 バネ付きネジ
73 ベース
80 支持部材
81 空間
82 開口部
90 保持装置

Claims (8)

  1. 第1電子部品と、
    前記第1電子部品の第1表面上に設けられ、前記第1表面の斜め上方に面した外面を有する第1部材と、
    前記第1表面の上方に設けられた第2電子部品と、
    前記第2電子部品の、前記第1表面と対向する第2表面下に、前記第1部材に対応して設けられ、前記第2表面の斜め下方に面し前記外面と対向する内面を有する第2部材と、
    前記第1表面と前記第2表面の間に設けられ、前記第1電子部品と前記第2電子部品とを電気的に接続する半田と
    を含み、
    前記外面と前記内面とが離間していることを特徴とする電子装置。
  2. 前記第1電子部品の熱膨張率が、前記第2電子部品の熱膨張率よりも大きいことを特徴とする請求項1に記載の電子装置。
  3. 前記外面と前記内面は、傾斜面であることを特徴とする請求項1又は2に記載の電子装置。
  4. 前記外面と前記内面のうち、一方は傾斜面であり、他方は湾曲面であることを特徴とする請求項1又は2に記載の電子装置。
  5. 前記第1部材及び前記第2部材は、前記半田を囲むように設けられていることを特徴とする請求項1乃至4のいずれかに記載の電子装置。
  6. 第1表面を有し、前記第1表面上に、前記第1表面の斜め上方に面した外面を有する第1部材が設けられた第1電子部品の上方に
    第2表面を有し、前記第2表面上に、前記第1部材に対応して、前記第2表面の斜め上方に面した内面を有する第2部材が設けられた第2電子部品を、
    田を介在させて前記第1表面と前記第2表面を対向させ、前記外面と前記内面を対向させて配置する工程と、
    前記半田を溶融する工程と、
    溶融後の前記半田を凝固する工程と
    を含み、
    前記半田を溶融する工程は、前記第1電子部品の熱膨張によって、前記内面が前記外面に接触し、前記第2電子部品が、前記第2部材を前記第1部材にガイドされて前記第1電子部品から離間する方向に移動する工程を含むことを特徴とする電子装置の製造方法。
  7. 前記半田を凝固する工程は、前記第電子部品の熱収縮によって、前記半田を溶融する工程で接触した前記内面と前記外面とが離間する工程を含むことを特徴とする請求項に記載の電子装置の製造方法。
  8. 前記第1電子部品の上方に前記第2電子部品を配置する工程後、前記第2電子部品の上方に、前記第2電子部品と対向する部位に接合部材を設けた第3部材を配置する工程を更に含み、
    前記半田を溶融する工程は、前記第2部材を前記第1部材にガイドされて前記第1電子部品から離間する方向に移動する前記第2電子部品を、前記接合部材を用いて前記第3部材に接合する工程を更に含むことを特徴とする請求項又はに記載の電子装置の製造方法。
JP2013169476A 2013-08-19 2013-08-19 電子装置及び電子装置の製造方法 Expired - Fee Related JP6221499B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013169476A JP6221499B2 (ja) 2013-08-19 2013-08-19 電子装置及び電子装置の製造方法
US14/455,204 US9462693B2 (en) 2013-08-19 2014-08-08 Electronic device and method of manufacturing electronic device
EP14180520.0A EP2840872B1 (en) 2013-08-19 2014-08-11 Electronic device and method of manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013169476A JP6221499B2 (ja) 2013-08-19 2013-08-19 電子装置及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015038927A JP2015038927A (ja) 2015-02-26
JP6221499B2 true JP6221499B2 (ja) 2017-11-01

Family

ID=51352405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013169476A Expired - Fee Related JP6221499B2 (ja) 2013-08-19 2013-08-19 電子装置及び電子装置の製造方法

Country Status (3)

Country Link
US (1) US9462693B2 (ja)
EP (1) EP2840872B1 (ja)
JP (1) JP6221499B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9402321B2 (en) * 2012-10-15 2016-07-26 Senju Metal Industry Co., Ltd. Soldering method using a low-temperature solder paste
US9773724B2 (en) 2013-01-29 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
US9867295B2 (en) * 2014-01-07 2018-01-09 Dell Products L.P. Ball grid array system
JP6681716B2 (ja) * 2016-01-13 2020-04-15 セイコーインスツル株式会社 電子部品
US9736966B1 (en) * 2016-02-10 2017-08-15 International Business Machines Corporation Heat sink with integrated threaded lid
US10217718B1 (en) * 2017-10-13 2019-02-26 Denselight Semiconductors Pte. Ltd. Method for wafer-level semiconductor die attachment
JP7115032B2 (ja) * 2018-05-24 2022-08-09 富士通株式会社 基板
KR20200095253A (ko) * 2019-01-31 2020-08-10 에스케이하이닉스 주식회사 앵커(anchor) 구조물을 포함하는 반도체 패키지
DE102019129971A1 (de) * 2019-11-06 2021-05-06 Endress+Hauser SE+Co. KG Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik
EP3828922A1 (en) 2019-11-26 2021-06-02 IMEC vzw A method for bonding semiconductor components
US11830746B2 (en) * 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
WO2022239718A1 (ja) * 2021-05-10 2022-11-17 株式会社村田製作所 半導体装置及びモジュール
US11812562B2 (en) * 2021-08-30 2023-11-07 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step
GB2623543A (en) * 2022-10-19 2024-04-24 Rolls Royce Deutschland Ltd & Co Kg Method of managing heat dissipation for surface mounted devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57146364U (ja) * 1981-03-11 1982-09-14
DE4020048A1 (de) 1990-06-23 1992-01-02 Ant Nachrichtentech Anordnung aus substrat und bauelement und verfahren zur herstellung
CA2154409C (en) * 1994-07-22 1999-12-14 Yuzo Shimada Connecting member and a connecting method using the same
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
JPH10256308A (ja) * 1997-03-06 1998-09-25 Oki Electric Ind Co Ltd 半導体チップ実装構造及びその実装方法
JP2000332473A (ja) 1999-05-17 2000-11-30 Toshiba Corp 電子機器
US7557452B1 (en) * 2000-06-08 2009-07-07 Micron Technology, Inc. Reinforced, self-aligning conductive structures for semiconductor device components and methods for fabricating same
JP2005093780A (ja) * 2003-09-18 2005-04-07 Toppan Printing Co Ltd 半導体装置
JP4154397B2 (ja) 2005-02-25 2008-09-24 富士通株式会社 電子装置及びスタンドオフ部材及び電子装置の製造方法
US7135771B1 (en) 2005-06-23 2006-11-14 Intel Corporation Self alignment features for an electronic assembly
US8487428B2 (en) 2007-11-20 2013-07-16 Fujitsu Limited Method and system for providing a reliable semiconductor assembly
US8624404B1 (en) * 2012-06-25 2014-01-07 Advanced Micro Devices, Inc. Integrated circuit package having offset vias

Also Published As

Publication number Publication date
US20150049450A1 (en) 2015-02-19
EP2840872A1 (en) 2015-02-25
EP2840872B1 (en) 2016-04-27
US9462693B2 (en) 2016-10-04
JP2015038927A (ja) 2015-02-26

Similar Documents

Publication Publication Date Title
JP6221499B2 (ja) 電子装置及び電子装置の製造方法
US6458623B1 (en) Conductive adhesive interconnection with insulating polymer carrier
JP4450113B2 (ja) 半導体装置及びその製造方法
JP5897584B2 (ja) 半導体装置における鉛フリー構造
US20080213941A1 (en) Bump-on-Lead Flip Chip Interconnection
US20120292375A1 (en) Method of joining a chip on a substrate
US20130335931A1 (en) Surface mount interconnection system for modular circuit board and method
US7118940B1 (en) Method of fabricating an electronic package having underfill standoff
US7745258B2 (en) Manufacturing method of semiconductor device
US20090321926A1 (en) Mounting structure and mounting method
JP2018113414A (ja) 半導体装置とその製造方法
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
US20150144390A1 (en) Wiring board and method for mounting semiconductor element on wiring board
US20160064320A1 (en) Coupling of an interposer to a package substrate
JP2011171427A (ja) 積層型半導体装置
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
US8061022B2 (en) Method for manufacturing hybrid printed circuit board
JP3425903B2 (ja) Bga実装方法およびその実装構造
JP6866449B2 (ja) インターポーザー、電子基板および電子基板の製造方法
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
JP2007201303A (ja) 半導体装置
JP5458751B2 (ja) 電子装置及びその製造方法
JP2003037210A (ja) 半導体装置およびその製造方法
WO2021059851A1 (ja) 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法
JP2005244163A (ja) 中継基板付き基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170918

R150 Certificate of patent or registration of utility model

Ref document number: 6221499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees