JP4450113B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4450113B2
JP4450113B2 JP2009533196A JP2009533196A JP4450113B2 JP 4450113 B2 JP4450113 B2 JP 4450113B2 JP 2009533196 A JP2009533196 A JP 2009533196A JP 2009533196 A JP2009533196 A JP 2009533196A JP 4450113 B2 JP4450113 B2 JP 4450113B2
Authority
JP
Japan
Prior art keywords
circuit board
flexible circuit
semiconductor device
semiconductor package
csp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009533196A
Other languages
English (en)
Other versions
JPWO2009038169A1 (ja
Inventor
隆雄 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Application granted granted Critical
Publication of JP4450113B2 publication Critical patent/JP4450113B2/ja
Publication of JPWO2009038169A1 publication Critical patent/JPWO2009038169A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

［関連出願の記載］
本発明は、日本国特許出願：特願２００７−２４２３９６号（２００７年９月１９日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、主に複数の半導体パッケージや受動部品を組み合わせて、それらを３次元的に実装した高密度実装半導体装置に関するものである。
図２８に示す３次元実装型半導体装置２００は、米国特許ＵＳ６５７６９９２（特許文献１）に記載された従来の３次元実装型半導体装置であり、第１のＢＧＡ（ボール・グリッド・アレイ）タイプのＣＳＰ（チップサイズパッケージ）２０１が第１の可撓性回路基板２０３及び第２の可撓性回路基板２０４に実装され、それらの可撓性回路基板を折り曲げて第１のＣＳＰの裏面（第１のＣＳＰ２０１において、はんだボール２０５が実装されている面とは表裏反対側の面）と接着剤２０６で接着固定され、接着剤で固定された第１及び第２の可撓性回路基板２０３、２０４の上に第２のＣＳＰ２０２が実装されている３次元実装型半導体装置であり、２つのＣＳＰを２次元的に平面実装した場合と比べてＣＳＰの実装占有面積がほぼ１つのＣＳＰの実装面積に等しくなるので、これらのＣＳＰを用いた電子機器の小型化を実現できる一つのソリューションとなっている。
またデバイスを入手した時点で検査済みであり品質が保証されたＣＳＰを用いた３次元実装型半導体装置であるため、半導体チップの製造業者でなくてもデバイス（ここではＣＳＰ）の入手が容易であり（半導体メーカー以外の製造業者がベアチップを入手することは一般的に困難である）、且つ製造者側での検査コストを大幅に削減できるので、半導体メーカーではない機器・部品メーカーでもデバイスを自由に組み合わせて多種多様に小型で低コストな３次元実装型半導体装置を製造できるというメリットがある。
その他、特開２００２−７６２６３号公報（特許文献２）では、フレキシブル基板に補強パターンを設けることにより、折り曲げ位置を調節する技術が開示されている。また、特開平１０−１１２４７８号公報（特許文献３）では、加熱時にＢＧＡパッケージに発生する反りを接着剤又はスペーサを用いて抑制する実装方法が開示されている。
米国特許ＵＳ６５７６９９２ 特開２００２−７６２６３号公報 特開平１０−１１２４７８号公報
以上の特許文献１〜３の開示事項は、本書に引用をもって繰り込み記載されているものとする。以下に本発明による関連技術の分析を与える。
従来の技術では、図２８に示す様にＣＳＰの側面２０７と第１の可撓性回路基板２０３及び第２の可撓性回路基板とが接着されていないため、第１及び第２の可撓性回路基板２０３、２０４が固定されていない領域２０８が長い（一般的なＢＧＡタイプのＣＳＰの外形寸法から推定して２〜３ｍｍ）。このように可撓性回路基板がＣＳＰと固定されていない領域２０８が長いと、上下のＣＳＰをはんだボール２０５で接続する際のリフロー工程において、はんだボール２０５が再溶融した時にＣＳＰと固定されていない領域２０８の可撓性回路基板が動きやすくなり、再溶融後に固まった後のはんだ形状のばらつき（特に高さ方向のばらつき）が大きくなってしまい、ＣＳＰとしての平坦性が悪くなる（はんだボール２０５のコプラナリティの値が大きい）可能性がある。
さらに詳しく言えば、はんだボールのコプラナリティの値が約０．１ｍｍ以上に悪くなると、はんだの接続不良が発生することが一般的に知られており、ＣＳＰにおけるはんだボールのコプラナリティは約０．１ｍｍ以下にする必要がある。従来の技術のように可撓性回路基板２０３、２０４が固定されていない領域２０８が長い構造では、０．１ｍｍ以下のコプラナリティを実現しにくく、３次元実装型半導体装置の実装不良（はんだの未接続不良）率が高くなる可能性がある。
また、特許文献２に開示の方法では、特定の場所で折り曲げるためには広範囲に剛性の高い補強パターンが必要となり、配線パターン設計の自由度が低下するとともにコスト増加の原因となる。特許文献３に開示の方法は反りを抑制する方法であるが、これを折り曲げ位置の調整に用いる場合でもこれと同様の問題が生じる。
本発明の１つの目的は、品質保証された（検査済みの）、市販のチップサイズパッケージを積層可能な低コストな半導体装置であり、且つコプラナリティの値が小さく実装信頼性に優れた半導体装置を提供することにある。また、他の目的として本発明の半導体装置を用いることにより、小型化、高性能化、高機能化を実現した低コストな電子機器を提供することにある。
本発明の半導体装置では、まず可撓性回路基板がＣＳＰの側面の少なくとも一部と接着されていることを特徴としている。
しかしながら、可撓性回路基板がＣＳＰの側面の少なくとも一部と接着されているだけでは従来技術のコプラナリティを改善することはできないことが発明者の実験で明らかになった。具体的には、可撓性回路基板がＣＳＰの側面と接着されていた場合でも、図２９のように可撓性回路基板２０９が最外部のはんだボールの端２１３で折れ曲がって組み立てられた場合、図２９中の楕円形で囲んだ部分の可撓性回路基板２１１に、はんだボールの高さ方向２１２の成分の張力が加わっているため、後工程のリフロー工程ではんだボールが再溶融した際にその張力によって特に最外部のはんだは元の形状よりも高さが低くなってしまい（その張力がはんだを潰す方向の力となる）、ＣＳＰの平坦性が悪くなる（コプラナリティの値が大きくなる）という課題があることがわかった。
従って本発明に係る半導体装置の１つの視点において、可撓性回路基板が半導体パッケージの側面の少なくとも一部と接着され、且つ半導体パッケージのはんだボール搭載面側に位置する前記可撓性回路基板が、前記半導体パッケージの外端部よりも内側の領域２５であって、且つ前記半導体パッケージに搭載された最外部のはんだボール２４よりも外側である領域２６で折り曲げられていることを特徴としている。
可撓性回路基板の、前記最外部のはんだボールよりも外側で折り曲げられた部分から前記半導体パッケージの側面までの部分と、前記最外部のはんだボールとが互いに接触しないことが好ましい。
また、可撓性回路基板の表面のうち半導体パッケージと接続される側の片面上の領域であって、半導体パッケージの側面、及び半導体パッケージの外部端子面と表裏反対面と接触する領域の少なくとも一部に接着層が設けられていることが好ましい。
また、半導体パッケージの側面、及び半導体パッケージの外部端子面と表裏反対面のうち、可撓性回路基板と接触する領域の少なくとも一部に接着層を設けてもよい。
接着層として用いる材料は熱可塑性樹脂が好ましく、熱可塑性樹脂の厚さは２０μｍ以上であることが好ましい。
熱可塑性樹脂は、ガラス転移温度が７０℃〜１４０℃の熱可塑性のポリイミド樹脂であることが好ましい。なお、この上限値、下限値はそれほど厳密を要するものではない。ガラス転移温度がこの範囲であれば一般的に約１５０℃〜２２０℃（一般的にガラス転移温度よりも約８０℃以上高い温度で接着が可能になる。ガラス転移温度は弾性率が低下する変曲点であり、ガラス転移温度では材料が十分柔らかくなっておらず十分な接着ができない）で接着が可能であり、この温度は一般に半導体パッケージのはんだボールに使用されているＳｎＡｇ系のＰｂフリーはんだの融点以下であるので、熱可塑性樹脂を用いて可撓性回路基板と半導体パッケージとを接着させる時の加熱によって半導体パッケージのはんだボールが溶融することがない。一方、ガラス転移温度が約１４０℃を超える熱可塑性樹脂を用いて半導体パッケージと可撓性回路基板とを接着させるためには、約２２０℃を超える温度まで加熱する必要があり、その場合、ＳｎＡｇ系合金のはんだボールが溶融してしまい、接着させる時の圧力によって、隣接するはんだとショートしてしまうという不具合が生じてしまう。またガラス転移温度の下限が７０℃の根拠は、半導体デバイスの動作保証温度は一般に約７０℃なので、ガラス転移温度が半導体装置の使用最大環境温度（動作保証温度である約７０℃）以上であれば剥離する心配もないためである。
また接着層として用いる材料は、熱硬化前の熱硬化性樹脂であっても構わない。ただし熱可塑性樹脂を用いる場合と異なり、熱硬化前の熱硬化性樹脂を可撓性回路基板に仮接着させる前、及び仮接着させた後でＣＳＰと接着させる前の保管は冷蔵保管する必要があり（室温で放置しておくと熱硬化が進んでしまうため）、可撓性回路基板の保管方法に注意する必要がある。熱硬化性樹脂の厚さも２０μｍ以上であることが好ましい。
また、可撓性回路基板と半導体パッケージとの間にアンダーフィル樹脂が充填されていなくても実施可能である。
さらに、半導体パッケージ又は受動部品（コンデンサ、抵抗、インダクタ）を複数組み合わせて積層させた３次元実装型パッケージを作製する際には、本発明のＣＳＰを少なくとも１つ以上含むことが好ましく、このような３次元実装型パッケージを回路基板、モジュール、電子機器に実装することが好ましい。
本発明に係る製造方法の１つの視点において、半導体パッケージと可撓性回路基板とがはんだボールを介して接続され一体となったデバイスの可撓性回路基板を、半導体パッケージの外端部より内側であって、且つ該半導体パッケージに搭載された最外部のはんだボールよりも外側の領域で加熱しながら折り曲げて、半導体パッケージの側面及び該半導体パッケージの外部端子面とは表裏反対面に接着させる工程を含むことを特徴とする。
またこの方法は、半導体パッケージと可撓性回路基板との間の、半導体パッケージの外端部より内側であって且つ最外部のはんだボールよりも外側である領域に支持体を挿入する工程と、可撓性回路基板をヒーターステージ上で加熱しながら支持体の端部で折り曲げて半導体パッケージの側面及び半導体パッケージの外部端子面とは表裏反対面に接着させる工程と、可撓性回路基板を折り曲げた後に支持体を抜き去る工程と、を有することができる。支持体に沿って折り曲げることで、可撓性回路基板の折り曲げ位置を精度良く決めることができる。
さらに詳細に、半導体パッケージと可撓性回路基板とを半導体パッケージに搭載されているはんだボールを介して接続する工程と、半導体パッケージと可撓性回路基板とが一体となったデバイスをヒーターステージ上に固定する工程と、半導体パッケージと可撓性回路基板との間に支持体を挿入する工程と、可撓性回路基板を加熱しながら支持体の端部で折り曲げて半導体パッケージの側面及び半導体パッケージの外部端子面とは表裏反対面に接着させる工程と、可撓性回路基板を折り曲げた後に支持体を抜き去る工程とを有することができる。
支持体を抜き去る前に、可撓性回路基板の最表面にある絶縁層のガラス転移温度以下までヒーターステージを冷却させる工程が含まれていることが好ましい。
また、支持体はコの字形の形状が好ましい。
また、支持体の厚さはＣＳＰと可撓性回路基板との隙間の厚さよりも薄く、支持体の外形サイズはＣＳＰの外形サイズよりも小さいことが好ましい。
また、支持体の表面上であり、少なくとも可撓性回路基板と接触する面に溝が形成されていることが好ましい。
また、支持体の表面上であり、少なくとも可撓性回路基板と接触する面に非粘着剤層が形成されていることが好ましい。
非粘着剤は、四フッ化エチレン樹脂（ＰＴＦＥ）、四フッ化エチレン・パーフルオロアルコキシエチレン共重合体樹脂（ＰＦＡ）、四フッ化エチレン・六フッ化プロピレン共重合体樹脂（ＦＥＰ）のうちのいずれかであることが好ましい。
また、可撓性回路基板の、半導体パッケージの外端部となる領域よりも内側の領域で且つ半導体パッケージに搭載された最外部のはんだボールよりも外側である領域にあらかじめ折り目を形成する工程を含むことができる。
また、半導体パッケージと可撓性回路基板とが一体となったデバイスをヒーターステージ上に固定し、可撓性回路基板を折り曲げることが好ましい。これによって、可撓性回路基板を固定しつつ加熱することができる。
さらに、ヒーターステージは、吸着手段を有し、デバイスを吸着手段により吸着固定させた状態で可撓性回路基板を折り曲げることが好ましい。ヒーターステージの吸着領域を分割制御することにより、可撓性回路基板をヒーターステージ上に吸着手段によって強く吸着固定し、折り曲げたい箇所よりも外側の領域にある可撓性回路基板の部分はヒーターステージ上で吸着固定されていない状態にすることによって、所望の箇所を折り曲げることができる。吸着手段としては例えば真空吸着が好ましい。
本発明に係る半導体装置は、品質保証された（検査済みの）、市販のチップサイズパッケージを積層可能な低コストな半導体装置であり、且つコプラナリティの値が小さく実装信頼性に優れている。また、本発明の半導体装置を用いることにより、小型化、高性能化、高機能化を実現した低コストな電子機器が製造できる。
（ａ）本発明の実施形態１に係る半導体装置の断面図である。（ｂ）ＣＳＰの領域２５と領域２６の関係を示した図である。 （ａ）本発明の実施形態１に係る可撓性回路基板のうち、ソルダーレジスト上に接着層を載せた場合の層構成を示す断面図である。（ｂ）本発明の実施形態１に係る可撓性回路基板のうち、層間絶縁層上に接着層を載せた場合の層構成を示す断面図である。 本発明の実施形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態１に係る半導体装置の製造方法を示す断面図である。 溝を設けた支持体の断面図である。 本発明の実施形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態１に係る半導体装置の完成後の断面図である。 本発明の実施形態１に係る半導体装置の変形例を示す断面図である。 本発明の実施形態４に係る半導体装置の断面図である。 本発明の実施形態４に係る可撓性回路基板の層構成を示す断面図である。 本発明の実施形態４に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態５に係る半導体装置の断面図である。 本発明の実施形態５に係る半導体装置の製造法を示す断面図である。 本発明の実施形態５に係る半導体装置の製造法を示す断面図である。 本発明の実施形態５に係る半導体装置の製造法を示す断面図である。 本発明の実施形態６に係る半導体装置の断面図である。 本発明の実施形態７に係る半導体装置の断面図である。 本発明の実施形態８に係る半導体装置の断面図である。 本発明の実施形態９に係る半導体装置の断面図である。 本発明の実施形態９に係る半導体装置において、可撓性回路基板上に２つのＣＰＳを実装した場合の平面図である。 本発明の実施形態９に係る半導体装置において、可撓性回路基板上に４つのＣＰＳを実装した場合の平面図である。 本発明の実施形態９に係る半導体装置の製造工程において、ＣＳＰと可撓性回路基板との隙間に支持体を挿入した状態をＣＳＰのはんだボール搭載面とは表裏反対面側から見た平面図である。 支持体の２種類の形状例を示した平面図である。 本発明に係る実施例１に用いたＣＳＰの外形寸法を示す、はんだボール搭載面側から見た平面図である。 第１のＣＳＰ１のはんだボール搭載面上に支持体を重ねた時の平面図である。 支持体表面にテフロン（登録商標）コーティングした箇所を示す平面図と断面図である。 本発明の実施例２に係る回路基板を示す平面図である。 従来の半導体装置を示した断面図である。 発明者の知見による本発明に類似した構造の半導体装置であり、可撓性回路基板が最外部のはんだボールの端で折り曲げられた構造を持つ半導体装置の断面図である。 本発明の実施形態２に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態２に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態２に係る半導体装置の製造に用いるヒーターステージを示す斜視図である。 本発明の実施形態２に係る半導体装置の製造に用いるヒーターステージ上に可撓性回路基板を固定して折り曲げた時の様子を示す斜視図である（半導体パッケージは実際には可撓性回路基板と接続されているが、省略している） 本発明の実施形態３に係る半導体装置の製造方法を示すものであり、可撓性回路基板にあらかじめ折り目を形成する工程を示す図である。 本発明の実施形態３に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態３に係る半導体装置の製造方法を示す断面図である。
符号の説明
１ 第１のＢＧＡタイプのＣＳＰ
２ 第２のＢＧＡタイプのＣＳＰ
３ 可撓性回路基板
４ 接着層
５ はんだボール
６ ソルダーレジスト
７ 外部端子
８ 層間絶縁層
９ はんだボール搭載面とは表裏反対面
１０ ヒーターステージ
１１ 可撓性回路基板のうち接着層以外の部分
１２ 支持体
１３ ＣＳＰと可撓性回路基板との隙間
１４ 支持体の外形寸法
１５ ＣＳＰの外形寸法
１６ 支持体の内径寸法
１７ ＣＳＰの最外部のはんだボールの端から端までの距離
１８ 支持体の端部
１９ ＣＳＰの側面
２０ ＣＳＰの側面の一部分
２１ ＣＳＰの側面のうち、はんだボール搭載面に近い領域
２２ 加圧ツール
２３ はんだボール搭載面
２４ ＣＳＰの最外部のはんだボール
２５ ＣＳＰの外端部よりも内側の領域
２６ ＣＳＰの外端部よりも内側であってＣＳＰの最外部のはんだボールよりも外側の領域
２７ フラックス
２８ 本発明の実施形態１の半導体装置
２９ ＢＧＡタイプ以外の半導体パッケージ
３０ リード端子
３１ 第３のＢＧＡタイプのＣＳＰ
３２ 受動部品（コンデンサ、抵抗、インダクタ）
３３ 第１の外部端子
３４ 第２の外部端子
３５ 第４のＢＧＡタイプのＣＳＰ
３６ 半導体パッケージ
３７ 第１のＣＳＰの外端部から第２のＣＳＰの外端部までの幅
３８ 第１のＣＳＰの最外部のはんだボールの端から第２のＣＳＰの最外部のはんだボールの端までの距離
３９ 第１のＣＳＰと可撓性回路基板との隙間
４０ 第２のＣＳＰと可撓性回路基板との隙間
４１ 実施例１を作製するために用いたＣＳＰ
４２ 支持体の表面上で可撓性回路基板と接触する面
４３ 溝
４４ 非粘着剤層
４５ 可撓性回路基板と接触する面
４６ 回路基板
４７ 本発明の実施例１の半導体装置
４８ 真空吸着用穴
４９ 可撓性回路基板のうち折り曲げたい箇所
５０ ヒーターステージ上で可撓性回路基板を固定している領域
２００ 従来の半導体装置
２０１ 第１のＢＧＡタイプのＣＳＰ
２０２ 第２のＢＧＡタイプのＣＳＰ
２０３ 第１の可撓性回路基板
２０４ 第２の可撓性回路基板
２０５ はんだボール
２０６ 接着剤
２０７ 第１のＢＧＡタイプのＣＳＰの側面
２０８ 可撓性回路基板が固定されていない領域
２０９ 可撓性回路基板
２１０ 最外部のはんだボール
２１１ はんだボールの高さ方向の成分の張力が加わっている部分の可撓性回路基板
２１２ はんだボールの高さ方向
２１３ はんだボールの端
以下、図面を参照し、本発明の実施形態について詳しく述べる。
（実施形態１）
図１（ａ）は本発明の実施形態１に係る半導体装置の断面図である。図１（ａ）に示す本発明の半導体装置は、第１のＢＧＡタイプのＣＳＰ（以下「第１のＣＳＰ」という。）１、可撓性回路基板３、及び可撓性回路基板３と第１のＣＳＰ１とを接着させるための接着層４を備えている。接着層４としては、エポキシ樹脂系の熱硬化性接着剤やポリイミド系の熱可塑性樹脂などを用いれば良いが、熱履歴の管理が不要で取り扱いが容易であることや、接着後にキュア（熱処理）工程が不要であること等から、実施形態１では接着層４にはガラス転移温度が約７０℃〜１４０℃の熱可塑性のポリイミド樹脂を用いる。
図１（ｂ）は、半導体パッケージ１の外端部よりも内側の領域２５と、半導体パッケージ１に搭載された最外部のはんだボール２４よりも外側である領域２６の関係を図示したものである。
また図２（ａ）、（ｂ）に本発明の実施形態１に係る半導体装置を作製する際に用いる可撓性回路基板３の層構成を示す断面図を示す。図１（ａ）の中では省略しているが、可撓性回路基板３の配線層数は、１層または複数層で構成されており、例えば、図２に示すように配線層が２層の場合、可撓性回路基板３はソルダーレジスト６、Ｃｕ配線をパターニングして形成した外部端子７、主にポリイミドを主成分とする層間絶縁膜８、及び接着層４で構成されている。また可撓性回路基板３には基板の両面に外部端子７が設けられており、第１のＣＳＰと接続される側の面に第１の外部端子３３を、第１のＣＳＰと接続される側の面とは反対面に第２の外部端子３４が設けられている。図中では示していないが、層間絶縁層８の内部には、ビアが設けられており、第１の外部端子と同一面にある導体パターンと第２の外部端子と同一面にある導体パターンとはこのビアによって電気的に接続されている。
図２（ａ）と（ｂ）の違いは、接着層４がソルダーレジスト６の表面と接着されている（図２（ａ））か、あるいは層間絶縁層８の表面と接着されている（図２（ｂ））かの違いである。接着層４とソルダーレジスト６、及び接着層４と層間絶縁層８のどちらの組み合わせの接着力が強いかによって、図２（ａ）の構造なのか図２（ｂ）の構造なのかを決定している。仮に両者で接着力に差がないようであれば、半導体装置全体の厚さを薄くできる観点から、可撓性回路基板のトータルの厚さを薄くできる図２（ｂ）の構造の方が好ましい。
図２に示すように本発明の実施形態１に係る半導体装置では、可撓性回路基板３自身が接着性を有することができる。
次に図３を用いて本発明の実施形態１に係る半導体装置の製造方法を説明する。ここで図を簡略化させるために図３（ｂ）以降では可撓性回路基板３の断面詳細は省略した図を用いて本発明の実施形態の製造方法を説明することにする。
まず図３（ａ）に示すように、初めに第１のＣＳＰ１のはんだボール５と可撓性回路基板３上の第１の外部端子３３とをリフローで接続する。次に図３（ｂ）に示すように、第１のＣＳＰ１と可撓性回路基板とが一体となったサンプルを、ヒーターステージ１０の上に真空吸着（図示せず）により固定する。次に図４（ａ）を参照し、第１のＣＳＰ１と可撓性回路基板３との隙間１３にステンレス等、剛性の高い金属で構成された支持体１２を挿入し、支持体１２とヒーターステージ１０との間に可撓性回路基板３を挟みこむようにする。ここで支持体１２の厚さは支持体を挿入しやすいように隙間１３よりも薄く加工している。さらに詳しくは、支持体１２の厚さは第１のＣＳＰ１と可撓性回路基板３との隙間１３の寸法から第１のＣＳＰの反り量を差し引いた寸法、もしくはそれ以下の寸法にするのが好ましい。
図４（ｂ）は、第１のＣＳＰ１の上方から見た平面図を示す。なお、寸法関係をわかりやすくするため、第１のＣＳＰ１と可撓性回路基板３の間にある支持体１２及びはんだボール２４も図示している。
支持体１２はコの字形状であり、支持体１２の外形寸法１４は第１のＣＳＰ１の外形寸法１５よりも小さくなるように、また支持体１２の内径寸法１６は、第１のＣＳＰ１の最外部のはんだボールの端から端までの距離１７よりは大きくなるように設計され、作製されている。これにより、ＣＳＰ１の最外部のはんだボール列（左右２列）よりもＣＳＰ１の外側の領域に挿入された左右の支持体１２の腕部を平行に保て、可撓性回路基板３の折り曲げ形状を一定にできる。
次に図６を参照し、支持体１２を挿入したまま可撓性回路基板３を支持体の端部１８で１５０℃〜２００℃に加熱しながら折り曲げ、加圧ツール２２を用いて１ＭＰａ〜３ＭＰａ程度の圧力を加えて可撓性回路基板３の表面に形成した接着層４と第１のＣＳＰ１の側面１９及びはんだボール搭載面とは表裏反対面９に接着させる。
ＣＳＰ１と可撓性回路基板３との接着方法として、あらかじめＣＳＰ１の側面１９、及びはんだボール搭載面と表裏反対面９に接着層４を形成するという方法でも良いが、可撓性回路基板３側にあらかじめ接着層４を形成するという方法の方が容易であり好ましい。接着層４を形成するにはフィルム状の接着層４を貼り付ける方法でも可能である。
最後に支持体１２を抜き去り、本発明の実施形態１の半導体装置が完成する（図７）。この支持体１２を抜き去る工程であるが、支持体１２を抜き去る前に支持体１２または可撓性回路基板３の温度が可撓性回路基板３を構成している絶縁層（図２（ａ）、（ｂ）、及び図３（ａ）中ではソルダーレジスト６）のガラス転移温度以下まで冷却する方が好ましい。例えば本実施形態１でガラス転移温度が７０℃のソルダーレジスト６を用いる場合には、支持体１２を抜き去る前にヒーターステージ１０の温度を７０℃以下まで冷却する方が好ましい。支持体１２を抜き去る時にヒーターステージ１０の温度がソルダーレジスト６のガラス転移温度以上（例えば接着層４と可撓性回路基板３とを接着させることができる温度である１５０〜２００℃）になっているとソルダーレジスト６が軟化している状態であり、ソルダーレジスト６と支持体１２とが接触している場合、その状態で支持体１２を抜き去るとソルダーレジスト６の表面が剥離する、または削れてしまうといった問題が発生してしまい好ましくない。ヒーターステージ１０をガラス転移温度以下まで冷却してから支持体１２を抜き去れば上記のような不具合は発生しない。
本発明に係る製造方法を用いることにより、本発明の形状のような半導体装置を容易に低コストで製造することができる。特に支持体を最後に抜き去るという方法により半導体装置に用いる資材費を低減できる。
ＣＳＰと可撓性回路基板との間に支持体を挿入しないで可撓性回路基板を折り曲げると、折り曲げる際に発生するはんだボールの高さ方向の力によって、ヒーターステージ表面から可撓性回路基板が離脱しやすくなりしてしまい、図２９に示すように可撓性回路基板２０９はＣＳＰ２０１の最外部にあるはんだボールの端２１３で可撓性回路基板２０９は折れ曲がるようになり、図２９中の楕円で囲んだ部分の可撓性回路基板２１１に、はんだボールの高さ方向に残留応力（張力）２１２が加わったまま組み立てられることになり、後工程のリフロー工程ではんだボール２１０が再溶融した際にその張力によって特に最外部のはんだ２１０は元の形状よりも高さが低くなってしまい、ＣＳＰの平坦性が悪くなってしまう（コプラナリティの値が大きくなる）。
また図６には示していないが、支持体１２の表面上で可撓性回路基板３と接触する面には四フッ化エチレン樹脂（ＰＴＦＥ）、四フッ化エチレン・パーフルオロアルコキシエチレン共重合体樹脂（ＰＦＡ）、四フッ化エチレン・六フッ化プロピレン共重合体樹脂（ＦＥＰ）等のようなフッ素樹脂等からなる非粘着剤層を形成することもできる。これにより、可撓性回路基板３の表面と支持体１２の表面とを接着しにくくすることができ、挿入した支持体１２を抜き去りやすくすることができる。支持体１２と接触する部分の可撓性回路基板３上には接着層４を形成しないでおくが、可撓性回路基板３の折り曲げ工程における加熱により、可撓性回路基板３の絶縁材料として用いるソルダーレジスト６に弱い接着力が出現し、支持体１２を抜き去る工程の妨げとなるため、このような非粘着剤層を形成しておくとソルダーレジスト６と支持体１２との接着を防止できる。
また図５に示すように、支持体１２の表面上で可撓性回路基板３と接触する面４２に溝４３を形成することにより、可撓性回路基板３と支持体１２との接触面積を小さくできるので、上記と同様に可撓性回路基板３上のソルダーレジスト６と支持体１２との接着力を弱めることができるので、支持体１２を抜き去る工程を容易に行うことができる。
図１（ａ）及び図３では、可撓性回路基板３が接着層４によって第１のＣＳＰ１の側面１９の全面に接着されているように示されているが、図８に示すように可撓性回路基板３が必ずしも第１のＣＳＰ１の側面１９全面と接着させる必要は無く、第１のＣＳＰ１の側面の一部分２０、２１と接着されていれば可撓性回路基板３を第１のＣＳＰ１に接着させて作製する半導体装置の平坦性（コプラナリティ）の改善に十分効果がある。特に可撓性回路基板３が接着層４によって、第１のＣＳＰ１の側面のうち、少なくともはんだボール搭載面に近い領域２１と接着されていれば、第１のＣＳＰ１と可撓性回路基板３との隙間にアンダーフィル樹脂を充填させるという手段を用いなくても、良好な平坦性を得るのに十分な効果がある。
要は、可撓性回路基板３が固定されていない領域をできるだけ短くできれば半導体装置の平坦性を改善できる。可撓性回路基板３を折り曲げて第１のＣＳＰ１の側面１９に対して接着させる際に、側面１９の位置で加圧ツール２２（図６）を途中で静止させるなどして時間を長くかければ、ＣＳＰの側面１９の全面に可撓性回路基板３を接着させることが可能であるが、製造プロセス時間を短くして製造コストを低減させたいという観点から加圧ツール２２を静止させずに動かしながら加圧する場合は、ＣＳＰの側面１９の全面と可撓性回路基板３とは接着できず、図８に示すようにＣＳＰの側面１９の一部分にだけ可撓性回路基板３が接着される構造となる。
さらに第１のＣＳＰ１と接続された可撓性回路基板３がＣＳＰの外形寸法よりも内側でありＣＳＰ１の最外部のはんだボールよりも外側の領域で折り曲げられている、即ち可撓性回路基板３が最外部のはんだボールの端で折れ曲がっていないことから、はんだボールに対してＣＳＰ１の高さ方向の張力を大幅に削減できるのでリフロー工程ではんだボールが再溶融した時の可撓性回路基板３の変形量が抑えられ、平坦性の良好な半導体装置を得ることができる。また可撓性回路基板３がＣＳＰ１の外形寸法よりも内側（ＣＳＰ１の側面に対してＣＳＰ１の内側）で折り曲げられていれば、ＣＳＰ１の側面と接触する領域の可撓性回路基板３に対して、ＣＳＰ１の内側方向へ向かう成分の力が加わるため、可撓性回路基板３をよりＣＳＰ１の側面と接着させやすくできるという効果がある。
一方、実施形態１で述べたような製造方法以外（支持体１２を用いない製造方法）で、第１のＢＧＡタイプのＣＳＰ１の最外部のはんだボール２４の端で可撓性回路基板３が折れ曲がらないようにする手段としては他にもいくつかあるので以下に述べる。
（実施形態２）
図３０〜図３３に本発明の実施形態２に係る半導体装置の製造方法を示す。図中では第１のＢＧＡタイプのＣＳＰ１と可撓性回路基板３とを接続した後、可撓性回路基板３を折り曲げてＣＳＰ１の側面１９、及びＣＳＰ１のはんだボール搭載面とは表裏反対面９に接着させる工程までを示している。その後の工程は、実施形態１に示す製造方法と同様なので割愛する。
先ず第１のＢＧＡタイプのＣＳＰ１と可撓性回路基板３とをＣＳＰ１に搭載されているはんだボール５を介して接続する（図３０（ａ））。次にＣＳＰ１と可撓性回路基板３とが一体となったワークをヒーターステージ１０上に固定する（図３０（ｂ））。ここで図３０（ｂ）では可撓性回路基板３を折り曲げたい場所４９を示しており、また可撓性回路基板３のうち図３１の５０に示す領域はヒーターステージ上で可撓性回路基板を固定している領域５０を示している。次に図３１に示すように、可撓性回路基板３が固定されている領域５０の両端の部分、つまり折り曲げたい箇所４９（ＣＳＰ１の外端部よりも内側の領域であって、且つＣＳＰ１に搭載された最外部のはんだボール２４よりも外側である領域内に設定される）のところで可撓性回路基板３を実施形態１の場合と同様に約１５０℃〜２００℃に加熱しながら折り曲げ（実施形態２でも接着層４にはガラス転移温度が約７０℃〜１４０℃の熱可塑性のポリイミド樹脂を用いている）、ＣＳＰ１の側面１９及びＣＳＰ１のはんだボール搭載面とは表裏反対面９に接着させている。図３１では、実施形態１と同様に加圧ツール２２を用いている。
図３２に本実施形態２の製造方法に用いるヒーターステージ１０を示す。可撓性回路基板３を固定するために真空吸着用の穴４８がヒーターステージ１０の表面には設けられており、真空吸着用穴４８の最外部を結ぶラインが可撓性回路基板３を折り曲げたい箇所のライン４９に対応している。真空吸着力を強くすることにより可撓性回路基板３を強固に固定することによって、可撓性回路基板３を図３３に示す様に、折り曲げたいライン４９で折り曲げることができる（図３３では判りやすくするためにＣＳＰ１の描写を省略し、さらに可撓性回路基板３の下に位置する真空吸着用穴４８の位置も示している）。
実施形態２で述べた製造方法では、実施形態１で説明した製造方法（「支持体」を用いて可撓性回路基板を折り曲げるという方法）よりも可撓性回路基板３を精度良く折り曲げることはできないが、「支持体」を用いない分、短時間で折り曲げ、接着の組み立てが可能になるというメリットがある。
（実施形態３）
図３４〜図３６に本発明の実施形態３に係る半導体装置の製造方法を示す。本実施形態３を説明する図においても、第１のＢＧＡタイプのＣＳＰ１と可撓性回路基板３とを接続した後、可撓性回路基板３を折り曲げてＣＳＰ１の側面１９、及びＣＳＰ１のはんだボール搭載面とは表裏反対面９に接着させる工程までを示しており、その後の工程は、実施形態１に示す製造方法と同様なので割愛している。
本発明の実施形態３では、先ず初めに可撓性回路基板３のうち折り曲げたい箇所（ライン）４９に金属板などの治具（図中では省略している）によって折り目をあらかじめつけておく（図３４）。一旦折り目がついた可撓性回路基板は、再度折り曲げるときに、その折り目の部分で曲がりやすいという特徴を利用した方法である。この方法によっても、精度良く折り曲げ位置を決めることができる。
次にＣＳＰ１と可撓性回路基板３とをＣＳＰ１に搭載されているはんだボール５を介して接続し（図３５（ａ））、その後、ＣＳＰ１と可撓性回路基板３とが一体となったデバイスをヒーターステージ上に固定する（図３５（ｂ））。固定方法は、真空吸着などが好ましい。ここで真空吸着をするための吸着穴についてであるが、実施形態２で述べた図３３に示すほど、穴の位置と折り目の位置を気にする必要は無い。事前に折り目を形成しておけば、真空吸着箇所が多少ずれたとしても折れ曲がる位置は事前に形成しておいた折り目の位置にほぼ等しくなる。
そして最後に可撓性回路基板３を実施形態１および２と同様に約１５０℃〜２００℃に加熱しながら事前に形成した折り目の部分でもう一度、可撓性回路基板３を折り曲げて（実施形態３でも接着層４にはガラス転移温度が約７０℃〜１４０℃の熱可塑性のポリイミド樹脂を用いている）、ＣＳＰ１の側面１９及びＣＳＰ１のはんだボール搭載面（外部端子面）とは表裏反対面９に可撓性回路基板３を接着させている（図３６）。
実施形態３で述べた製造方法では、事前に可撓性回路基板３の所定の部分（ＣＳＰ１と電気的に接続される可撓性回路基板３のうち、ＣＳＰ１が接続された後、ＣＳＰ１の外端部となる領域よりも内側の領域で、且つＣＳＰ１に搭載された最外部のはんだボール２４よりも外側である領域）に金属板のような治具などの手段によって折り目を形成しているので、実施形態２に示す製造方法よりも可撓性回路基板３の折り曲げ寸法精度を高めることができる。
（実施形態４）
図１、２、３で説明した本発明の実施形態１に類似した構造で、第１のＣＳＰ１と可撓性回路基板３とを接着させる方法が異なる例として、以下に本発明の実施形態４を説明する。
図９は、本発明の実施形態４に係る半導体装置の断面図である。図１０は、本発明の実施形態４の半導体装置を作製する際に用いる可撓性回路基板３の層構成を示す断面図である。本発明の実施形態１の場合と異なり、図１０に示すように、本発明の実施形態４に用いる可撓性回路基板３上には接着層４を設けていない。
図１１に本発明の実施形態４に係る半導体装置の製造方法を示す。まず初めに図１１（ａ）に示すように、第１のＣＳＰ１のはんだボール５と可撓性回路基板３上の第１の外部端子３３とをリフローで接続する。次に図１１（ｂ）に示すように、第１のＣＳＰ１の側面１９、及びはんだボール搭載面とは表裏反対面９上に接着層４を形成する。接着層４の形成は、例えば第１のＣＳＰ１をホットプレート上で加熱しながらフィルム状の熱可塑性樹脂または熱硬化前の熱硬化性樹脂を第１のＣＳＰ１の側面１９、及びはんだボール搭載面とは表裏反対面９上に短時間（１０秒以下）で貼り付けるか、または液状の前記熱硬化性樹脂を第１のＣＳＰ１の側面１９、及びはんだボール搭載面とは表裏反対面９上に塗布することにより行う。
また接着層として熱可塑性樹脂を用いれば、一度、可撓性回路基板と貼り合わせた後、熱可塑性樹脂をガラス転移温度以上に加熱することによって、再度ＣＳＰと接着させることが可能であるため、可撓性回路基板の製造からＣＳＰとの接着の工程まで容易に行うことができる。また、一般的なＣＳＰ表面のモールド樹脂の凹凸は約２０μｍ程度あるため、熱可塑性樹脂の厚さを２０μｍ以上にすることによりＣＳＰと熱可塑性樹脂との接着性を高めることができる。
以後は図３〜図７に示す製造方法と同様なので省略するが、接着層４にフィルム状で熱硬化前の熱硬化性樹脂や液状の熱硬化性樹脂を用いる場合は、最後に樹脂を熱硬化させる工程を加える。接着層として用いる材料が熱硬化前の熱硬化樹脂であっても、熱履歴の管理さえ十分に行うことができれば可撓性回路基板の製造からＣＳＰとの接着工程までを容易に行うことができる。熱硬化性樹脂の厚さは、熱可塑性樹脂の場合と同様に２０μｍ以上とすることにより、前記と同様な理由でＣＳＰとの接着性を高めることができる。
このように接着層４を可撓性回路基板３上にあらかじめ形成するのではなく、第１のＣＳＰ１の側面１９、及びＣＳＰのはんだボール搭載面とは表裏反対面９上に接着層４を形成することによっても図９に示すような実施形態４の半導体装置を作製することができる。一般にフィルム状接着層を貼り付ける手段のほうが、可撓性回路基板の製造プロセスの一環として行えるので量産性があり、半導体装置の製造コストを削減できる。
（実施形態５）
図１２（ａ）、（ｂ）、（ｃ）に本発明の実施形態５に係る半導体装置の断面図を示す。本発明の実施形態５の半導体装置は、それぞれ図１（ａ）、図８、図９に示す本発明の実施形態１または４の半導体装置と第２のＣＳＰ２とを組み合わせて互いに積層した３次元実装型半導体装置である。
図１３から１５を用いて本発明の実施形態５の製造方法を示す。ここでは代表として図１（ａ）に示す本発明の実施形態１に係る半導体装置と第２のＣＳＰ２とを組み合わせた例を用いて説明する。
まず初めに第２のＣＳＰ２のはんだボール５にフラックス２７を塗布し（図１３（ａ））、次に本発明の実施形態１の半導体装置２８（ここでは図１（ａ）に示す形態）のうち、はんだボール搭載面とは表裏反対面９側にある可撓性回路基板３の外部端子７上にフラックス２７を塗布する（図１３（ｂ））。次に第２のＣＳＰ２のはんだボール５と、本発明の実施形態１の半導体装置２８の外部端子７（図中では省略）とを位置合わせをし、第２のＣＳＰ２の上に本発明の実施形態１の半導体装置２８を積層する（図１４（ａ））。次に本発明の実施形態１のうち、第１のＣＳＰ１のはんだボール５近傍側にある可撓性回路基板３の外部端子７（図示せず）上にフラックス２７を塗布し（図１４（ｂ））、フラックス２７を塗布した外部端子７上にはんだボールを仮搭載する（図１５（ａ））。そして最後にリフロー工程ではんだボール５と可撓性回路基板３の外部端子７とを融着させた後、フラックス２７を有機溶剤で洗浄することにより本発明の実施形態５の半導体装置が完成する（図１５（ｂ））。
図１２〜１５の説明では、第１のＣＳＰ１と第２のＣＳＰ２とが同一のＣＳＰのように描写されているが、必ずしも第１のＣＳＰ１と第２のＣＳＰ２とは同一のものである必要はなく、それぞれ別のＣＳＰ同士であっても良いことは言うまでもない。
（実施形態６）
図１６に本発明の実施形態６に係る半導体装置の断面図を示す。本発明の実施形態６は、図１２（ａ）に示す本発明の実施形態５と類似している３次元実装型半導体装置であるが、実施形態５とは異なり、図８に示す本発明の実施形態１の半導体装置とＢＧＡタイプ以外の半導体パッケージ２９とを組み合わせて互いに積層した３次元実装型半導体装置である。このように本発明の半導体装置は必ずしも全てＢＧＡタイプのチップサイズパッケージから構成される必要はなく、図１６に示すようにリード端子３０を外部端子７として用いたパッケージを積層しても構わない。
（実施形態７）
図１７に本発明の実施形態７に係る半導体装置の断面図を示す。図１７に示す本発明の実施形態７は、図１２に示す本発明の実施形態５と類似している構造であるが、本発明の半導体装置を２つと、その他に別の半導体パッケージを１つ組み合わせて互いに積層した３次元実装型半導体装置となっている（図１７中では、図８に示す本発明の実施形態１の半導体装置を２つを用い、その他に第３のＣＳＰ３１を用いて、３つのデバイスを３次元実装している例を示している）。
実装高さ方向のスペックがあまり厳しくない（例えば１０ｍｍ以下）電子機器への適用であれば、本発明の実施形態７のように３つのデバイスを３次元実装した半導体装置を用いることもできる。
また本発明の実施形態７では、３つのデバイスを３次元実装した例を示したが、実装高さ方向の条件さえ満たすことができれば、本発明の半導体装置（図１（ａ）、図８、図９）をさらに複数用いて、４段以上の３次元実装型半導体装置を実現できることは言うまでもない。
また図１７では第１のＣＳＰ１と第２のＣＳＰ２とが同一のものであるように描写されているが、第１のＣＳＰ１と第２のＣＳＰ２が異なる外形サイズのＣＳＰで構成されている例でも構わない。また４つ以上のデバイス（ＣＳＰまたはＣＳＰ以外のデバイス）を用いる場合も同様であり、全て異なるデバイスであっても構わないし、同一のデバイスが含まれていても構わないことは言うまでもない。
（実施形態８）
図１８に本発明の実施形態８に係る半導体装置の断面図を示す。図１８に示す本発明の実施形態８は、図１２に示す本発明の実施形態５の半導体装置と類似している構造であるが、本発明の実施形態１（または２）と受動部品（コンデンサ、抵抗、インダクタ）３２とを組み合わせて、それぞれを３次元実装しているところが特徴である（図１８では図８に示す本発明の実施形態１の半導体装置を用いた例を示している）。
一般的に半導体パッケージの周囲に実装される受動部品３２の単体での面積は小さいが、多数使用される場合が多く、受動部品３２のトータルの実装面積は半導体パッケージの実装面積と同等もしくはそれ以上の場合もあり、マザーボード上の実装面積をかなり占有する場合が多い。そのような場合、本発明の実施形態８の構造を用いることにより、マザーボード上の受動部品３２の実装占有面積を削減させることができる。
このように半導体デバイス及び受動部品（コンデンサ、抵抗、インダクタ）を複数組み合わせて積層させた３次元実装型パッケージを作製する際には、本発明のＣＳＰを少なくとも１つ以上含むことにより、製造者側でのデバイス選定の自由度が広がり、且つ検査コストを大幅に削減でき、半導体メーカーではない機器・部品メーカーでも多種多様に小型で低コストな半導体装置を製造できる。また同様にこのような本発明の半導体装置を回路基板やモジュール基板に実装することにより、回路基板及びモジュール基板を小型化でき、低コスト化を実現できる。
また、同様に本発明の半導体装置（３次元実装型）を搭載した回路基板やモジュール基板を用いれば、携帯電話、パーソナルコンピューター、カーナビゲーション、車載モジュール、ゲーム機などを代表とする電子機器の小型化、低コスト化、高性能化も実現できる。
（実施形態９）
図１９に本発明の実施形態９に係る半導体装置の断面図を示す。図１９に示す本発明の実施形態９では、実施形態１から８までに示した半導体装置と異なり、１つの可撓性回路基板３の第１の外部端子３３上に複数のＣＳＰを実装しているところが特徴である（図１９では断面で見た場合、２つのＣＳＰ１及び２が１つの可撓性回路基板３上に実装されているように描写されている）。可撓性回路基板３は折り曲げられてＣＳＰのはんだボール搭載面２３とは表裏反対面９側に接着され、可撓性回路基板３の第２の外部端子３４上に半導体パッケージ３６、及び受動部品（コンデンサ、抵抗、インダクタ）３２が実装されている。
図１９を見る限りでは図２０に示す平面図のように１つの可撓性回路基板３の第１の外部端子３３上に２つのＣＳＰ（第１のＣＳＰ１及び第２のＣＳＰ２）が実装されているように見えるが、可撓性回路基板３上に実装されるＣＳＰは２つに限定されるわけではなく、例えば図２１に示す平面図のように４つ（第１のＣＳＰ１、第２のＣＳＰ２、第３のＣＳＰ３１、第４のＣＳＰ３５）であっても良いことは言うまでもないし、図での説明は省略するが、１つの可撓性回路基板３の第１の外部端子３３上に実装されるＣＳＰは３つ、もしくは５つ以上であっても良いことは言うまでもない。
また本発明の実施形態９の半導体装置を組み立てる時は、例えば図２２（ＣＳＰのはんだボール搭載面２３とは表裏反対面９側から見た平面図であるが、わかりやすくするためはんだボールの位置を示した）に示すように、複数のＣＳＰ（図２２中では第１のＣＳＰ１と第２のＣＳＰを指す）と可撓性回路基板３との隙間に支持体１２を挿入する。
図１９に戻り、支持体１２の厚さは、第１のＣＳＰ１及び第２のＣＳＰ２と可撓性回路基板３との隙間に挿入しやすいように、第１のＣＳＰ１と可撓性回路基板３との隙間３９、及び第２のＣＳＰ２と可撓性回路基板３との隙間４０のうち小さい方の隙間よりも薄くなるように、さらには前記の小さい方の隙間から第１のＣＳＰ１及び第２のＣＳＰ２の反りのうち大きい方の反り量を差し引いた寸法以下にするのが好ましい。
また、図２２に示すように支持体１２の外形寸法１４は、第１のＣＳＰ１の外端部から第２のＣＳＰ２の外端部までの幅３７よりも小さくなるように、また支持体１２の内径寸法１６は、第１のＣＳＰ１の最外部のはんだボール２４の端から第２のＣＳＰ２の最外部のはんだボール２４の端までの距離３８よりは大きくなるように設計され、作製されている。
また支持体１２の形状であるが、本発明の実施形態９を製造する際に限らず、本発明の実施形態の半導体装置を作製するに当たって全て共通して言えることであるが、図２２に示す形状や図４ｂに示す形状に限定されるものでは無く、例えば図２３（ａ）、（ｂ）に示すようにＣＳＰと可撓性回路基板３との隙間に挿入する箇所に相当する支持体１２の先端形状がコの字形であれば反対側の端部がどのような形状であっても良い。
本発明の実施形態９の細かい製造方法は、図３に示す本発明の実施形態１で説明済みであるため割愛する。
また図１９、２０、２１、２２の中では、図を簡略化するために可撓性回路基板３の第１の外部端子３３に接続されたＣＳＰは全て同一のように描写されているが、これら複数のＣＳＰは全て同一である必要はなく、それぞれ別々の外形寸法のＣＳＰである場合や、複数のＣＳＰのうち一部だけ同一のＣＳＰが含まれている例も含まれていることは言うまでもない。
以上、実施形態を複数述べたが、その他、本発明はその要旨を超えない限り、上記の実施形態に限定されるものではないことは言うまでもない。
以下、図面を参照し、本発明の実施例を更に詳しく説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。
（実施例１）
図１〜７、図１２、図１３〜１５及び図２４を用いて本発明の実施例１を説明する。
ＣＳＰ（ＢＧＡタイプのチップサイズパッケージ）としては、図２４に示すような５１２ＭｂｉｔのＤＤＲ２（Double-Data-Rate）−ＳＤＲＡＭ（Synchronous-Dynamic-Random-Access-Memory）チップを搭載したＣＳＰ（外形寸法：１０ｍｍ×１０．６ｍｍ、パッケージ高さ：１．２ｍｍ、はんだボールピッチ：０．８ｍｍ、はんだボール直径：０．４５ｍｍ、はんだボール材料：ＳｎＡｇＣｕ、入力端子数：６０）を２つ用意した。仮にこれら２つのＣＳＰを第１のＣＳＰ１、及び第２のＣＳＰ２と呼ぶことにする。
可撓性回路基板３は、図２（ａ）に示す構造であり、層間絶縁層８として厚さ２５μｍのポリイミドを用い、ポリイミドの両面に厚さ１２μｍの銅箔パターンを形成し、ソルダーレジスト６を開口させたところに、第１の外部端子３３と第２の外部端子３４を設けた。ソルダーレジストはスクリーン印刷法で形成した。ソルダーレジスト６には厚さが１０μｍ、ガラス転移温度が約９０℃で、２６０℃、１０秒のリフロー工程でも変質しないような材料を用いた。第１の外部端子３３と第２の外部端子３４の表面には図中では省略されているが、厚さ３μｍのＮｉ膜とその上に厚さ０．０３μｍのＡｕ膜を無電解メッキ法で形成した。ポリイミド（層間絶縁層８）の両面の銅箔パターン間は、図２（ａ）中では省略しているが、ビアで接続した。
また、可撓性回路基板３とＣＳＰの側面１９、及びはんだボール搭載面とは表裏反対面９とを接着させるための接着層４としては、可撓性回路基板３のソルダーレジスト６表面にあらかじめその領域に相当する箇所にだけ厚さ４０μｍの熱可塑性ポリイミドシートを熱プレス装置を用いて貼り合わせておき、図２（ａ）に示す可撓性回路基板３を作製した。熱可塑性ポリイミドシートにはガラス転移温度が約７０℃の材料を用い、１５０℃〜２００℃の比較的低温で接着できるようにした。この理由は、例えば２５０℃以上の高温に長くさらされるとＤＤＲ２−ＳＤＲＡＭの特性劣化が生じることが発明者らの実験によってもわかったため、劣化を招かない温度として安全を見れば、ＤＤＲ２−ＳＤＲＡＭをできるだけ高温履歴にさらさないように、ＣＳＰと可撓性回路基板３との接着温度は２００℃以下が好ましいからである。
次に可撓性回路基板３をフリップチップ実装マウンターのステージ上に真空吸着で固定し、可撓性回路基板３の第１の外部端子３３上にフラックスを塗布した後（図３（ａ）中では省略している）、第１のＣＳＰ１（ＤＤＲ２−ＳＤＲＡＭ−ＣＳＰ）のはんだボール５と第１の外部端子３３とをフリップチップ実装マウンターに常備されているカメラによって位置あわせをし、１００ｇ程度の低荷重で仮接着を行った（図３（ａ）参照。図３（ａ）中ではフリップチップ実装マウンターのステージは省略）。また、この工程は仮接着であり、接続ではないので加熱は行わなかった。その後、フリップチップ実装マウンターからサンプルを取り出し、リフロー炉に投入することで第１のＣＳＰ１と可撓性回路基板３とを接続（はんだ融着）させ、リフロー炉に投入した後は、メチルエチルケトン（有機溶剤）を用いてフラックス洗浄を行い、最後に乾燥させた。
その後、サンプルをこの後に行う可撓性回路基板３を折り曲げて第１のＣＳＰ１と接着させるための装置に移動させ、その装置のヒーターステージ１０上にサンプルを真空吸着させ、ヒーターステージを１８０℃まで加熱した（図３（ｂ））。
次に第１のＣＳＰ１と可撓性回路基板３との隙間にＳＵＳ３０４を材料とした支持体１２を挿入し、支持体１２とヒーターステージ１０との間に可撓性回路基板３を挟みこむようにした（図４（ａ）、図４（ｂ））。ここで支持体１２の外形寸法であるが、厚さは第１のＣＳＰ１と可撓性回路基板との隙間１３（図４（ａ）参照）が０．２７ｍｍであり、且つ第１のＣＳＰ１の反りが約０．０５ｍｍであったので、この隙間１３（０．２７ｍｍ）から反り量（０．０５ｍｍ）を差し引いたサイズ（０．２２ｍｍ）に製造公差の余裕を見た０．２０ｍｍとした。
図２５は第１のＣＳＰ１のはんだボール搭載面２３上に支持体１２を重ねた時の図を示し、また、図２５中には支持体１２の外形寸法も示している。支持体１２はコの字形状であり、支持体１２の主な外形寸法は、外形幅が９．６ｍｍ（ＣＳＰの外形幅１０．０ｍｍよりも０．４ｍｍ小さい）、内径幅が７．６ｍｍ（ＣＳＰの最外部のはんだボールの端から端までの距離１７（６．８ｍｍ）よりも、０．８ｍｍ大きい）、コの字形の２本の支持体部分の長さは１２．０ｍｍ（ＣＳＰの長さ１０．６ｍｍよりも１．４ｍｍ長い）となっている。
また図２６（上は平面図、下の２つは断面図）に示すように支持体１２には可撓性回路基板３と接触する面４５には、厚さ１０μｍのテフロン（登録商標）コーティング４４がされている（テフロン（登録商標）はいわゆる非粘着剤層４４の代表例）。前記で述べた支持体の厚さ、及び外形幅は、このテフロン（登録商標）コーティング４４の厚さも含めた寸法を示している。
次に支持体１２を挿入したまま可撓性回路基板３を１８０℃に加熱しながら支持体の端部で折り曲げ、且つ２ＭＰａの圧力を加えながら可撓性回路基板３の表面に形成した接着層４（熱可塑性ポリイミド）とＣＳＰの側面１９、及びはんだボール搭載面とは表裏反対面９に接着させた（図６）。加圧ツール２２としては、中心に金属のロッドがあり、ロッドの周囲をシリコンゴムで覆った形態の材料を用いた。
次にヒーターステージを１８０℃から６０℃まで冷却した後、最後に支持体１２を抜きり、まずは図１（ａ）に示す半導体装置を作製した。
次に第２のＣＳＰ２のはんだボール５の表面にフラックス２７を塗布し（図１３（ａ））、また先に作製した前記半導体装置２８のうち、はんだボール搭載面２３とは表裏反対面９側にある可撓性回路基板３の外部端子７（図示せず）上にもフラックス２７を塗布した（図１３（ｂ））。
次に第２のＣＳＰ２のはんだボール５と、先に作製した前記半導体装置２８の外部端子７（図示せず）とをフリップチップ実装マウンターに常備されているカメラによって位置あわせをし、１００ｇ程度の低荷重で仮積層（接着）した（図１４（ａ））。次に前記半導体装置（可撓性回路基板３と第１のＣＳＰ１とを接着させて作製した）２８のうち、第１のＣＳＰ１のはんだボール５近傍側にある可撓性回路基板３の外部端子７（図示せず）上にフラックス２７を塗布し（図１４（ｂ））、フラックス２７を塗布した外部端子７上にガラスマスク（はんだボールを搭載する箇所にだけ穴が開いているマスク）を用いてはんだボール５を仮搭載した（図１５（ａ））。そして最後にリフロー装置に投入し、はんだボール５と可撓性回路基板３の外部端子７とを融着させ、フラックス２７をエチルメチルケトンで洗浄し、乾燥させて、本発明の実施例１の半導体装置を完成させた（図１５（ｂ））。
このようにして作製した本発明の実施例１（ＤＤＲ２−ＳＤＲＡＭ−ＣＳＰを２段積層した半導体装置）の外形サイズは、約１０．２ｍｍ×１０．６ｍｍ×高さ２．６ｍｍであった。
また、本実施例１の半導体装置のはんだボールのコプラナリティ（はんだボールの高さばらつき）を測定したところ、約４０μｍという小さい値（一般的な実装標準規格値では１００μｍ以下）が得られることがわかった。また本実施例１の半導体装置を回路基板に実装しても実装不良（未接続不良）が起こらないことも確認でき、且つ電気的な動作も確認できた。
（実施例２）
図２７（ｃ）に本発明の実施例２を示す。まず初めに図２７（ａ）に本発明の実施例１に用いたＤＤＲ２−ＳＤＲＡＭ−ＣＳＰ４１を８個実装した回路基板４６（ＣＳＰ４１以外の部品は図を簡略化するために省略している）を示す。ＣＳＰ４１の８個分の実装占有面積は、ＣＳＰ間の隙間（２ｍｍ）も含めると１０６７．２ｍｍ２であった。
一方、図２７（ｂ）には本発明の実施例１に示す半導体装置４７（ＤＤＲ２−ＳＤＲＡＭ−ＣＳＰを２段積層した半導体装置）を４セット実装した回路基板４６（本発明の実施例１に示す半導体装置の４セット分以外は図を簡略化するために省略している）を示す。本発明の実施例１に示す半導体装置の４セット分の実装占有面積は５１９．６８ｍｍ２（５４７．５２ｍｍ２の面積削減）であり、回路基板４６内におけるＤＤＲ２−ＳＤＲＡＭ−ＣＳＰの実装占有面積を図２７（ａ）の場合の半分以下にすることができた。
その結果、図２７（ｃ）に示すように回路基板４６（本発明の実施例１に示す半導体装置の４セット分以外は図を簡略化するために省略している）を小型化でき、回路基板のコストも削減できた。
また図での説明は省略するが、図２７（ｃ）に示す回路基板４６（本発明の実施例１に示す半導体装置を４セット実装した回路基板）を小型モバイルＰＣ（Personal Computer）に適用したところ、さらなる外形寸法の小型化、及び回路基板の低コスト化によって小型モバイルＰＣの製造コストの削減を実現することができた。
以上、本発明の実施例について種々述べてきたが、本名発明は前記実施例に限定されるものではなく、発明の精神を逸脱しない範囲でさらに多くの改変を施しえるのは言うまでもないことである。

Claims (24)

  1. 外部端子としてはんだボールを備えた半導体パッケージが、基板の両面に外部端子を有する一つの可撓性回路基板の片面側の該外部端子と該はんだボールによって接続され、該可撓性回路基板が該半導体パッケージを包むように折り曲げられて該半導体パッケージの該外部端子面とは表裏反対面側に接着されている半導体装置であって、
    該可撓性回路基板が該半導体パッケージの側面の少なくとも一部と接着され、且つ該半導体パッケージのはんだボール搭載面側に位置する該可撓性回路基板が、該半導体パッケージの外端部よりも内側の領域であって、且つ該半導体パッケージに搭載された最外部のはんだボールよりも外側である領域で折り曲げられていることを特徴とする半導体装置。
  2. 前記可撓性回路基板の、前記最外部のはんだボールよりも外側で折り曲げられた部分から前記半導体パッケージの側面までの部分と、前記最外部のはんだボールとが互いに接触しないことを特徴とする請求項１に記載の半導体装置。
  3. 前記可撓性回路基板の表面のうち前記半導体パッケージと接続される側の片面上の領域であって、前記半導体パッケージの側面、及び前記半導体パッケージの外部端子面と表裏反対面と接触する領域の少なくとも一部に接着層が設けられていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記半導体パッケージの側面、及び前記半導体パッケージの外部端子面と表裏反対面のうち、前記可撓性回路基板と接触する領域の少なくとも一部に接着層が設けられていることを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記接着層が熱可塑性樹脂であることを特徴とする請求項３又は４に記載の半導体装置。
  6. 前記熱可塑性樹脂は、ガラス転移温度が７０℃〜１４０℃の熱可塑性のポリイミド樹脂であることを特徴とする請求項５に記載の半導体装置。
  7. 前記接着層が熱硬化性樹脂であることを特徴とする請求項３又は４に記載の半導体装置。
  8. 前記熱可塑性樹脂又は熱硬化性樹脂の厚さが２０μｍ以上であることを特徴とする請求項５〜７のいずれか一に記載の半導体装置。
  9. 前記可撓性回路基板と前記半導体パッケージとの間にアンダーフィル樹脂が充填されていないことを特徴とする請求項１〜８のいずれか一に記載の半導体装置。
  10. 半導体パッケージ又は受動部品を複数組み合わせて積層させた３次元実装型パッケージであって、請求項１〜９のいずれか一に記載の半導体装置を少なくとも１以上含むことを特徴とする半導体装置。
  11. 前記受動部品がコンデンサ、抵抗、インダクタのうちの１以上であることを特徴とする請求項１０に記載の半導体装置。
  12. 請求項１〜１１のいずれか一に記載の半導体装置が実装されていることを特徴とする回路基板又はモジュール。
  13. 請求項１〜１２のいずれか一に記載の半導体装置、回路基板、またはモジュールが実装されていることを特徴とする電子機器。
  14. 半導体パッケージと可撓性回路基板とがはんだボールを介して接続され一体となったデバイスの該可撓性回路基板を、該半導体パッケージの外端部より内側の領域であって、且つ該半導体パッケージに搭載された最外部のはんだボールよりも外側である領域で加熱しながら折り曲げて、該半導体パッケージの側面及び該半導体パッケージの外部端子面とは表裏反対面に接着させる工程を含むことを特徴とする、半導体装置の製造方法。
  15. 半導体パッケージと可撓性回路基板とがはんだボールを介して接続され一体となったデバイスの、該半導体パッケージと該可撓性回路基板との間の、該半導体パッケージの外端部より内側であって且つ最外部の該はんだボールよりも外側である領域に支持体を挿入する工程と、
    該可撓性回路基板をヒーターステージ上で加熱しながら該支持体の端部で折り曲げて該半導体パッケージの側面及び該半導体パッケージの外部端子面とは表裏反対面に接着させる工程と、
    該可撓性回路基板を折り曲げた後に該支持体を抜き去る工程と、
    を有することを特徴とする、半導体装置の製造方法。
  16. 前記支持体を抜き去る前に、前記可撓性回路基板の最表面にある絶縁層のガラス転移温度以下まで前記ヒーターステージを冷却させる工程が含まれていることを特徴とする請求項１５に記載の半導体装置の製造方法。
  17. 前記支持体がコの字形状であることを特徴とする請求項１５又は１６に記載の半導体装置の製造方法。
  18. 前記支持体の厚さが前記半導体パッケージと前記可撓性回路基板との隙間の厚さよりも薄く、前記支持体の外形サイズが前記半導体パッケージの外形サイズよりも小さいことを特徴とする請求項１５〜１７のいずれか一に記載の半導体装置の製造方法。
  19. 前記支持体の表面上であり、少なくとも前記可撓性回路基板と接触する面に溝が形成されていることを特徴とする請求項１５〜１８のいずれか一に記載の半導体装置の製造方法。
  20. 前記支持体の表面上であり、少なくとも前記可撓性回路基板と接触する面に非粘着剤層が形成されていることを特徴とする請求項１５〜１９のいずれか一に記載の半導体装置の製造方法。
  21. 前記非粘着剤が四フッ化エチレン樹脂（ＰＴＦＥ）、四フッ化エチレン・パーフルオロアルコキシエチレン共重合体樹脂（ＰＦＡ）、四フッ化エチレン・六フッ化プロピレン共重合体樹脂（ＦＥＰ）のうちのいずれかであることを特徴とする請求項２０に記載の半導体装置の製造方法。
  22. 前記可撓性回路基板の、前記半導体パッケージの外端部となる領域よりも内側の領域で且つ前記半導体パッケージに搭載された最外部の前記はんだボールよりも外側である領域にあらかじめ折り目を形成する工程を含むことを特徴とする、請求項１４に記載の半導体装置の製造方法。
  23. 前記半導体パッケージと前記可撓性回路基板とが一体となった前記デバイスをヒーターステージ上に固定し、前記可撓性回路基板を折り曲げることを特徴とする、請求項１４に記載の半導体装置の製造方法。
  24. 前記ヒーターステージは、吸着手段を有し、前記デバイスを該吸着手段により吸着固定させた状態で前記可撓性回路基板を折り曲げることを特徴とする、請求項１５〜２３に記載の半導体装置の製造方法。
JP2009533196A 2007-09-19 2008-09-19 半導体装置及びその製造方法 Expired - Fee Related JP4450113B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007242396 2007-09-19
JP2007242396 2007-09-19
PCT/JP2008/066971 WO2009038169A1 (ja) 2007-09-19 2008-09-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP4450113B2 true JP4450113B2 (ja) 2010-04-14
JPWO2009038169A1 JPWO2009038169A1 (ja) 2011-01-06

Family

ID=40467978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009533196A Expired - Fee Related JP4450113B2 (ja) 2007-09-19 2008-09-19 半導体装置及びその製造方法

Country Status (6)

Country Link
US (3) US7928556B2 (ja)
EP (1) EP2192613A4 (ja)
JP (1) JP4450113B2 (ja)
KR (1) KR101174056B1 (ja)
CN (1) CN101569008B (ja)
WO (1) WO2009038169A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009006757B3 (de) * 2009-01-30 2010-08-19 Continental Automotive Gmbh Lötstopplack-Beschichtung für starrbiegsame Leiterplatten
US9299648B2 (en) * 2009-03-04 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with patterned substrate and method of manufacture thereof
KR101372233B1 (ko) 2009-10-09 2014-03-11 한국전자통신연구원 미세 유체 소자 및 이를 이용한 유체 흐름 제어 방법
WO2011065544A1 (ja) * 2009-11-27 2011-06-03 日本電気株式会社 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法
CN102117789B (zh) * 2010-01-04 2013-12-04 三星半导体(中国)研究开发有限公司 半导体芯片封装结构及封装方法
US8217507B1 (en) * 2010-01-22 2012-07-10 Amkor Technology, Inc. Edge mount semiconductor package
JP5527806B2 (ja) * 2010-02-17 2014-06-25 Ｎｅｃネットワークプロダクツ株式会社 半導体装置の製造方法
US8659169B2 (en) * 2010-09-27 2014-02-25 Xilinx, Inc. Corner structure for IC die
TWI440412B (zh) * 2011-12-28 2014-06-01 Princo Corp 超薄多層基板之封裝方法
JP2014011385A (ja) * 2012-07-02 2014-01-20 Nec Access Technica Ltd 電子デバイス、電子機器、および電子デバイスの製造方法
CN103681458B (zh) * 2012-09-03 2016-06-01 华进半导体封装先导技术研发中心有限公司 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法
CN103117252B (zh) * 2013-02-25 2015-08-05 华进半导体封装先导技术研发中心有限公司 一种对二维封装柔性基板进行三维折叠封装的方法
CN103400814B (zh) * 2013-08-03 2016-02-03 华进半导体封装先导技术研发中心有限公司 一种柔性基板封装结构及其封灌方法
US9282649B2 (en) * 2013-10-08 2016-03-08 Cisco Technology, Inc. Stand-off block
US9224709B2 (en) 2014-02-13 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an embedded surface mount device and method of forming the same
CN105810654A (zh) * 2014-12-30 2016-07-27 展讯通信（上海）有限公司 一种引线框架型封装体
FR3038130B1 (fr) * 2015-06-25 2017-08-11 3D Plus Module electronique 3d comportant un empilement de boitiers a billes
US11201096B2 (en) * 2019-07-09 2021-12-14 Texas Instruments Incorporated Packaged device with die wrapped by a substrate
CN112885727B (zh) * 2021-01-19 2022-04-29 广西桂芯半导体科技有限公司 一种芯片集成电路封装及其制造方法
US20220406724A1 (en) * 2021-06-16 2022-12-22 Western Digital Technologies, Inc. Semiconductor device including vertical contact fingers
CN114420574B (zh) * 2022-03-31 2022-06-21 威海嘉瑞光电科技股份有限公司 一种柔性封装构件及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922976A (ja) * 1995-07-05 1997-01-21 Shinko Electric Ind Co Ltd 半導体装置
JP2004146751A (ja) * 2002-08-30 2004-05-20 Nec Corp 半導体装置及びその製造方法、回路基板、電子機器並びに半導体装置の製造装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570628B2 (ja) 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JPH08335663A (ja) * 1995-06-08 1996-12-17 Sony Corp 半導体装置及び半導体装置の製造方法
JP3552422B2 (ja) 1996-10-04 2004-08-11 株式会社デンソー ボールグリッドアレイ半導体装置及びその実装方法
JP2001332580A (ja) 2000-05-23 2001-11-30 Nec Corp 半導体装置及びその製造方法
JP2002076263A (ja) 2000-08-31 2002-03-15 Hitachi Ltd 半導体装置
US6576992B1 (en) 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
WO2004055891A1 (ja) 2002-12-17 2004-07-01 Fujitsu Limited 半導体装置および積層型半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922976A (ja) * 1995-07-05 1997-01-21 Shinko Electric Ind Co Ltd 半導体装置
JP2004146751A (ja) * 2002-08-30 2004-05-20 Nec Corp 半導体装置及びその製造方法、回路基板、電子機器並びに半導体装置の製造装置

Also Published As

Publication number Publication date
EP2192613A1 (en) 2010-06-02
CN101569008B (zh) 2012-05-02
US7928556B2 (en) 2011-04-19
WO2009038169A1 (ja) 2009-03-26
US20120028419A1 (en) 2012-02-02
EP2192613A4 (en) 2011-03-16
US8236616B2 (en) 2012-08-07
CN101569008A (zh) 2009-10-28
JPWO2009038169A1 (ja) 2011-01-06
KR101174056B1 (ko) 2012-08-13
KR20090096431A (ko) 2009-09-10
US8093709B2 (en) 2012-01-10
US20110140264A1 (en) 2011-06-16
US20100025844A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
JP4450113B2 (ja) 半導体装置及びその製造方法
JP4772048B2 (ja) 中継基板とそれを使用した立体配線構造体
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP5116268B2 (ja) 積層型半導体装置およびその製造方法
US7586187B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
KR101332861B1 (ko) 아이씨 패키지 및 그 제조방법
TWI388258B (zh) 撓性印刷電路板及其製造方法
JP6221499B2 (ja) 電子装置及び電子装置の製造方法
JP4917874B2 (ja) 積層型パッケージ及びその製造方法
JPWO2007119608A1 (ja) 配線基板、実装基板及び電子装置
JP2008226946A (ja) 半導体装置およびその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP5061668B2 (ja) ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
JP4503349B2 (ja) 電子部品実装体及びその製造方法
JP4312148B2 (ja) 中継基板と立体配線構造体
JP4360240B2 (ja) 半導体装置と半導体装置用多層基板
JP2006295038A (ja) 立体構成電子回路ユニットの製造方法
US20160254241A1 (en) Printed circuit board and soldering method
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP5709386B2 (ja) 半導体装置の製造方法及び積層型半導体装置の製造方法
KR20070119790A (ko) 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조
JP2016127272A (ja) 電子素子内蔵基板及びその製造方法
JP2013219231A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees