JP6212124B2 - ＩｎＧａＡｌＮ系半導体素子 - Google Patents

ＩｎＧａＡｌＮ系半導体素子 Download PDF

Info

Publication number
JP6212124B2
JP6212124B2 JP2015533999A JP2015533999A JP6212124B2 JP 6212124 B2 JP6212124 B2 JP 6212124B2 JP 2015533999 A JP2015533999 A JP 2015533999A JP 2015533999 A JP2015533999 A JP 2015533999A JP 6212124 B2 JP6212124 B2 JP 6212124B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor layer
substrate
ingaaln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015533999A
Other languages
English (en)
Other versions
JPWO2015029435A1 (ja
Inventor
藤岡　洋
洋 藤岡
小林　篤
篤 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of JPWO2015029435A1 publication Critical patent/JPWO2015029435A1/ja
Application granted granted Critical
Publication of JP6212124B2 publication Critical patent/JP6212124B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2006—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10346—Indium gallium nitride [InGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は半導体素子に関し、より詳細には、多結晶若しくは非晶質であっても良好な素子特性を示すＩｎＧａＡｌＮ系窒化物半導体層を備えた半導体素子に関する。
ＩｎＧａＡｌＮ系窒化物半導体は高い電子移動度や飽和電子速度を示すことから、従来のトランジスタより高い周波数にも応答する高速電子素子用材料として注目を集めている。
例えば、ＩｎＮに関しては、これまでに電気的特性に関して多くの報告例があり、電子移動度で３５７０［ｃｍ２／Ｖｓ］、飽和電子速度で２．６×１０７［ｃｍ／ｓ］という優れた特性を示す一方、伝導帯中にフェルミレベルを固定化する欠陥をつくりやすく（非特許文献１）、外部信号によって電流を制御するという基本的なトランジスタ動作の実現も容易ではなかった。
非特許文献２が示すように、ＩｎＮは、一般に、膜厚を薄くするほど移動度などの電気特性が劣化することが知られており、これは、欠陥が、ＩｎＮ薄膜中よりも表面や界面に集中的に存在するためと解釈されている。つまり、ＩｎＮを用いたトランジスタが動作しない原因のひとつは、ＩｎＮ層に接合する層や基板との界面に多量の欠陥が生じることにあると考えられ、この欠陥の密度はＩｎＮ層を成長させる際の下地層や基板の格子定数とＩｎＮのそれとの差（格子定数差）に依存することは容易に想像できる。
ところで、通常、ＩｎＮのようなＩｎＧａＡｌＮ系窒化物半導体をチャネルとするトランジスタは、半導体層が単結晶のものでないと動作しないと考えられており、そのため、成膜基板としては単結晶基板が用いられてきた。なお、特許文献１（特開２０００−２２２０５号公報）には、窒化物半導体のようなｐ型化の難しいワイドギャップ半導体において、比較的容易に得られるｎ型半導体からなる層と有機化合物からなるホール輸送層を積層することとし、ｐｎ接合型のＬＥＤ素子のｐ型半導体に代えて、有機化合物のホール輸送層を用いて、ｎ型半導体にホールを注入し、発光特性を得る構成の半導体発光素子の発明の開示があり、その際に用いる基板は非単結晶基板でもよいとされてはいるが、当該半導体発光素子は半導体層をチャネルとして用いるものではない。
例えば、ＩｎＮを成長させるための基板として現在多くの研究者が利用している単結晶ＧａＮや単結晶サファイヤは、格子定数がＩｎＮのそれとは大幅に異なるから、そのような基板上にＩｎＮを結晶成長させると、基板との界面に欠陥が生じやすいことは容易に理解できる。このような格子不整合に起因する問題は、ＩｎＮと格子定数の近い安定化ジルコニア（ＹＳＺ）基板（非特許文献３）を用いることで、ある程度の解決が図られるものと予想される。
しかし、一般に、単結晶基板は高価なものであるため、そのような基板を用いてＩｎＧａＡｌＮ系窒化物半導体層を成長させて作製した半導体素子もまた、高価なものとならざるを得ないし、窒化物半導体の単結晶化のためには、成長条件上の種々の制約がある。
特開２０００−２２２０５号公報
C. G. Van de Walle & J. Neugebauer Nature 423, 626 (2003) Andreas Knubel, Rolf Aidam, Volker Cimalla, Lutz Kirste, Martina Baeumler, Crenguta-Columbina Leancu, Vadim Lebedev, Jan Wallauer, Markus Walther, and Joachim Wagner, Phys. Status Solidi C 6, No. 6 (2009) T. Honke, H. Fujioka, J. Ohta, and M. Oshima, J. Vac. Sci. Technol. A 22, 2487 (2004) Jhumpa Adhikari and David A. Kofke, "Molecular simulation study of miscibility of ternary and quaternary InGaAlN alloys", JOURNAL OF APPLIED PHYSICS, Vol. 95, p.6129-6137 (2004).
このように、従来は、ＩｎＮは膜厚を薄くするほど移動度などの電気特性が劣化するとされてきたことや、ＩｎＧａＡｌＮ系窒化物半導体層を単結晶化しないと半導体素子は動作しないと考えられてきたこともあり、ＩｎＧａＡｌＮ系窒化物半導体層の成膜条件は自由度に乏しいものとならざるを得ないため、基本的なトランジスタ動作の実現さえ容易ではなかった。
本発明は、斯かる問題に鑑みてなされたもので、その目的とするところは、従来とは全く異なる発想に基づき、製造条件の制約を大幅に解消し、しかも安価で、優れた電気特性を有するＩｎＧａＡｌＮ系窒化物半導体層を備えた半導体素子を実現することにある。
上記課題を解決するために、本発明に係る半導体素子は、一般式ＩｎｘＧａｙＡｌｚＮ（但し、ｘ＋ｙ＋ｚ＝１．０）で表記される多結晶若しくは非晶質の窒化物半導体層が基板上に設けられている半導体素子であって、前記窒化物半導体層の組成は、０．３≦ｘ≦１．０、且つ、０≦ｚ＜０．４の範囲にあり、前記窒化物半導体層をチャネルとして備えている、ことを特徴とする。
好ましくは、前記窒化物半導体層の組成は、前記窒化物半導体層の組成は、０．３≦ｘ＜０．７の場合に０≦ｚ＜０．２、０．７≦ｘ≦１．０の場合に０≦ｚ＜０．１の範囲にある。
より好ましくは、前記窒化物半導体層の組成は、前記窒化物半導体層の組成は、０．５≦ｘ≦１．０、且つ、０≦ｚ＜０．１の範囲にある。
さらに好ましくは、前記窒化物半導体層のＩｎ組成比ｘは０．９９以下（ｘ≦０．９９）である。
好ましい態様では、前記基板と前記窒化物半導体層の間に絶縁層を備え、該絶縁層は、ＨｆＯ２層、Ａｌ２Ｏ３層、ＳｉＯ２層の何れかである。
好ましくは、前記窒化物半導体層は、スパッタリング法により堆積された膜である。例えば、前記窒化物半導体層は、パルススパッタ堆積法（ＰＳＤ法）により堆積された膜である。
好ましくは、前記窒化物半導体層は、６００℃未満の温度で成膜された膜である。
ある態様では、前記基板は非単結晶基板である。
また、ある態様では、前記基板は絶縁性基板である。例えば、前記基板は合成石英基板である。
ある態様では、前記窒化物半導体層の少なくとも一方の主面に、該窒化物半導体層と組成の異なる第２の窒化物半導体層が接合した積層構造を備えている。
この場合、前記第２の窒化物半導体層は、上述した組成の窒化物半導体層であってもよい。
例えば、前記半導体素子は、前記窒化物半導体層をチャネルとする電界効果トランジスタであり、オンオフ比が１０２以上である。
本発明は、ＩｎＧａＡｌＮ系窒化物半導体の組成を適当な範囲に設計した場合には、多結晶若しくは非晶質の膜であっても、トランジスタ動作させるに充分な優れた電気的特性を示すという新たな知見に基づく。本発明によれば、製造条件の制約が大幅に解消され、しかも安価で、優れた電気特性を有するＩｎＧａＡｌＮ系窒化物半導体層をチャネルとして備えた半導体素子が提供される。
第１の実施形態に係るトランジスタ（半導体素子）の構成を説明するための図である。 ＩｎＮ層をチャネルとした電界効果トランジスタのＯＮ電流とＯＦＦ電流の比の、ＩｎＮの膜厚依存性を纏めた図である。 窒化物半導体層が多結晶ＩｎＮ層の場合のトランジスタのＩＤＳ−ＶＤＳ特性を示す図である。 窒化物半導体層が多結晶ＩｎＮ層の場合のトランジスタのＩＤＳ−ＶＧＳ特性を示す図である。 窒化物半導体層が非晶質ＩｎＮ層の場合のトランジスタのＩＤＳ−ＶＤＳ特性を示す図である。 第２の実施形態に係るトランジスタ（半導体素子）の構成の一態様を説明するための図である。 第２の実施形態に係るトランジスタ（半導体素子）の構成の一態様を説明するための図である。 （Ａ）および（Ｂ）は、窒化物半導体層が膜厚２ｎｍの単結晶ＩｎＮ層の場合のトランジスタの、ＩＤＳ−ＶＤＳ特性およびＩＤＳ−ＶＧＳ特性を示すグラフであり、（Ｃ）および（Ｄ）は、窒化物半導体層が膜厚５ｎｍの単結晶ＩｎＮ層の場合のトランジスタの、ＩＤＳ−ＶＤＳ特性およびＩＤＳ−ＶＧＳ特性を示すグラフである。 試作したトランジスタが備える窒化物半導体層の組成を、ＩｎｘＧａｙＡｌｚＮの三元相図中にプロットした図である。 オン／オフ比が１０２以上を示したトランジスタが備える窒化物半導体層の組成を●で、それ以外の窒化物半導体層の組成を○で、ＩｎｘＧａｙＡｌｚＮの三元相図中にプロットした図である。 オン／オフ比が１０３以上を示したトランジスタが備える窒化物半導体層の組成を●で、それ以外の窒化物半導体層の組成を○で、ＩｎｘＧａｙＡｌｚＮの三元相図中にプロットした図である。 トランジスタの最大電流密度が５ｍＡ／ｍｍを超える特性を示したトランジスタが備える窒化物半導体層の組成を●で、それ以外の窒化物半導体層の組成を○で、ＩｎｘＧａｙＡｌｚＮの三元相図中にプロットした図である。 ＩｎｘＧａｙＡｌｚＮで表記した場合の、ｘ＝０．６４、ｙ＝０、ｚ＝０．３６である窒化物半導体層をチャネルとして備えるトランジスタの電気的特性を示す図である。 ＩｎｘＧａｙＡｌｚＮで表記した場合の、ｘ＝０．３４、ｙ＝０．３３、ｚ＝０．３３である窒化物半導体層をチャネルとして備えるトランジスタの電気的特性を示す図である。 ＩｎｘＧａｙＡｌｚＮで表記した場合の、ｘ＝０．４２、ｙ＝０．４２、ｚ＝０．１６である窒化物半導体層をチャネルとして備えるトランジスタの電気的特性を示す図である。 ＩｎｘＧａｙＡｌｚＮで表記した場合の、ｘ＝０．３、ｙ＝０．７、ｚ＝０である窒化物半導体層をチャネルとして備えるトランジスタの電気的特性を示す図である。 ＩｎｘＧａｙＡｌｚＮで表記した場合の、ｘ＝０．６７、ｙ＝０．３３、ｚ＝０である窒化物半導体層をチャネルとして備えるトランジスタの電気的特性を示す図である。 ＩｎｘＧａｙＡｌｚＮで表記した場合の、ｘ＝０．５、ｙ＝０．５、ｚ＝０である窒化物半導体層をチャネルとして備えるトランジスタの電気的特性を示す図である。 ＩｎｘＧａｙＡｌｚＮの窒化物半導体層の上に、ＡｌＮ層を第２の窒化物半導体層を接合させた積層構造（ヘテロ接合構造）を有するトランジスタの構成例を示す図である。 ボトムゲート構造のトランジスタの構成例を示す図である。
以下に、図面を参照して、本発明に係る半導体素子の好適な実施形態について説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。
（第１の実施形態：ＩｎＮ層）
図１には、第１の実施形態に係るトランジスタ１ａ（半導体素子）の構成が示されている。トランジスタ１ａは、基板２ａ、第１の絶縁層３ａ、窒化物半導体層４ａ、第２の絶縁層５ａ、ソース電極６１、ドレイン電極６２、ゲート電極６３を備える。
第１の絶縁層３ａ、窒化物半導体層４ａ、第２の絶縁層５ａは、基板２ａの主面Ｓ１ａに順に設けられている。第１の絶縁層３ａは、基板２ａに接合している。窒化物半導体層４ａは、第１の絶縁層３ａに接合している。第２の絶縁層５ａは、窒化物半導体層４ａに接合している。
この図に示した例では、基板２ａは、絶縁性を有する。基板２ａは、合成石英基板である。なお、基板２ａは絶縁性基板である必要は必ずしもなく、導電性を有する基板であってもよいが、基板２ａ上に窒化物半導体層４ａを直接形成する場合には、その表面に絶縁性の膜を設けておくことが好ましい。
基板２ａは、単結晶基板であってもよいが、一般に、単結晶基板は高価であるから、より安価な、非単結晶基板であってよい。後述するように、本発明においては、窒化物半導体層４ａであるＩｎＧａＡｌＮ系窒化物半導体層は、特定の膜厚範囲の多結晶若しくは非晶質の膜とするから、必ずしも単結晶基板を用いる必要はない。なお、基板２ａは、いわゆる「結晶」の基板である必要はなく、後述する手法による成膜が可能な基板であればよく、プラスチック基板等であってもよい。
第１の絶縁層３ａは、窒化物半導体層４ａの下地層としての機能を有し、例えば、１ｎｍ〜２０ｎｍ程度の厚みの層である。第１の絶縁層３ａとしては、非晶質のＨｆＯ２層、Ａｌ２Ｏ３層、ＳｉＯ２層などを例示することができる。ＩｎＧａＡｌＮ系窒化物半導体は、これらの絶縁層の表面に対する濡れ性が高い等の特性を示すため、上記絶縁層を設けることで核生成密度が高まり、平坦で高品質な多結晶乃至非晶質のＩｎＧａＡｌＮ系窒化物半導体層の形成が可能となる。なお、基板２ａの表面に対するＩｎＧａＡｌＮ系窒化物半導体の濡れ性が十分に高い場合には、斯かる基板表面上に直接ＩｎＧａＡｌＮ系窒化物半導体層を形成しても、平坦で高品質なＩｎＧａＡｌＮ系窒化物半導体層が得られる。
本実施形態では、窒化物半導体層４ａは、基板２ａ上に設けられたＩｎＮ層であって、このＩｎＮ層は、１ｎｍ以上１０ｎｍ以下の膜厚の多結晶若しくは非晶質の膜である。なお、図１に示した態様では、窒化物半導体層４ａの平面形状は、例えば５０μｍ×５μｍ〜５０μｍ×１０μｍ程度の矩形である。
「非晶質」は、狭義には、結晶のような長距離秩序は有しないものの、短距離秩序は有している物質状態を意味する用語であるが、本明細書では、結晶構造を完全には持たないがＸ線解析では弱い回折を示すような「潜晶質」もまた、非晶質に含める。さらに、微視的には微結晶を含む非晶質の膜であっても、これを非晶質の膜に含める。
ＩＩＩ−Ｖ族化合物半導体である窒化物半導体層４ａは、Ｖ族極性（Ｎ極性）およびＩＩＩ族極性の何れであってもよい。窒化物半導体層４ａは、ドーパントとしての不純物（例えばＺｎ）を含有するものであることができる。また、酸素等の軽元素を不純物として含有するものであっても、斯かる層は窒化物半導体層４ａである。
窒化物半導体層４ａの膜厚は、１ｎｍ以上１０ｎｍ以下である。上述のように、従来は、ＩｎＮは、膜厚を薄くするほど移動度などの電気特性が劣化するとされていたため、数ｎｍという極限的に薄い膜をチャネル層に用いてトランジスタを作製しようとする着想そのものがなかった。しかし、本発明者らは、ＩｎＮ層の厚みを極限まで薄くした場合のＩｎＮ層の特性の検討を進め、上記厚み範囲のＩｎＮ層とした場合には、多結晶若しくは非晶質の膜であっても、単結晶の膜と同等の電気的特性が得られ、しかも、良好なトランジスタ動作も可能であるとの結論を得て、本発明をなすに至った。
図２は、本発明者らの実験により得られた、ＩｎＮ層をチャネルとした電界効果トランジスタのＯＮ電流とＯＦＦ電流の比の、ＩｎＮの膜厚依存性を纏めた図である。図２の横軸は膜厚［ｎｍ］を表し、図２の縦軸はＯＮ電流／ＯＦＦ電流比を表している。
図２中にＰ１と示した測定結果は、窒化物半導体層４ａが多結晶ＩｎＮの場合の結果であり、図２中にＰ２と示した測定結果は、窒化物半導体層４ａが非晶質ＩｎＮの場合の結果であり、図２中にＰ３と示した測定結果は、窒化物半導体層４ａが単結晶ＩｎＮの場合の結果である。
図２を参酌すれば、窒化物半導体層４ａであるＩｎＮ層の膜厚が１ｎｍ以上１０ｎｍ以下の範囲において、窒化物半導体層４ａのＯＮ電流／ＯＦＦ電流比が１０以上１０８以下の程度となり、良好なＯＮ電流／ＯＦＦ電流比が実現できることがわかる。また、１ｎｍ以上１０ｎｍ以下の範囲で窒化物半導体層４ａの膜厚が薄い程、ＯＮ電流／ＯＦＦ電流比が良好となる。上記傾向は、窒化物半導体層４ａであるＩｎＮ層が、単結晶であるか、多結晶や非晶質であるかに依らない。つまり、窒化物半導体層４ａであるＩｎＮ層の膜厚を１ｎｍ以上１０ｎｍ以下の範囲に設計することで、多結晶若しくは非晶質であっても、単結晶と同等の電気的特性が得られる。
なお、このようなＩｎＮ層は、比較的低温での成膜が容易である等の理由から、スパッタリング法により堆積された膜であることが好ましい。特に、成膜条件の設定自由度の高いパルススパッタ堆積法（ＰＳＤ法）により堆積された膜であることが好ましい。また、高温で成膜するほど個々のグレインのサイズが大きくなり、平坦な膜を得ることが難しくなるため、６００℃未満の温度で成膜することが好ましい。
単結晶のＩｎＮ層を成膜しようとすると、成膜表面での原子の拡散長を十分に長くする必要があり、相対的に高い温度での成膜とならざるを得ないが、本発明では、１ｎｍ以上１０ｎｍ以下の厚み範囲のＩｎＮ層であれば単結晶である必要はないため、成膜温度を低く設定することとしても何ら支障はないという利点がある。
加えて、一般に、スパッタリング法による成膜では、チャンバ内の残存ガスの影響で、膜中に酸素等の軽元素が不純物として取り込まれやすく、ＩｎＮ層が単結晶であると、斯かる酸素不純物がドナーとして作用してしまうという問題があるが、ＩｎＮ層が多結晶や非晶質である場合には、酸素不純物は粒界にトラップされるなどして電気的に不活性な状態でＩｎＮ層内に取り込まれるため、上記ドナー化が生じ難いという利点もある。
第２の絶縁層５ａは、第１の絶縁層３ａと同様に、非晶質のＨｆＯ２層、Ａｌ２Ｏ３層、ＳｉＯ２層などを例示することができる。上述のとおり、ＩｎＮは、これらの絶縁層の表面に対する濡れ性が高いため、ＩｎＮ層との界面での欠陥発生を抑制する効果がある。なお、この第２の絶縁層５ａは、例えば、１ｎｍ〜１００ｎｍ程度の厚みの層である。
図１に示した例では、ソース電極６１、ドレイン電極６２、ゲート電極６３の厚みは、何れも、５０ｎｍの程度であり、ソース電極６１、ドレイン電極６２、ゲート電極６３の材料は、何れも、例えば、Ａｕである。ソース電極６１とドレイン電極６２は、何れも、窒化物半導体層４ａと第２の絶縁層５ａとに接合している。ゲート電極６３は、第２の絶縁層５ａの表面に設けられ、第２の絶縁層５ａに接合している。
次に、トランジスタ１ａの製造方法を例示により説明する。基板２ａに対応するウェハを用意する。このウェハの表面に、第１の絶縁層３ａ、窒化物半導体層４ａ、第２の絶縁層５ａを、この順に積層する。なお、第１の絶縁層３ａおよび第２の絶縁層５ａに対応する層は、何れも、酸化物半導体からなる層であってもよい。
第１の絶縁層３ａと第２の絶縁層５ａが酸化物半導体である場合、これらの層は、共に、例えば、原子層堆積法（ＡＬＤ法）により形成する。ＡＬＤ法で成膜する際の酸素原料はＨ２Ｏであり、堆積温度は２００℃程度であり、堆積時間は１時間３０分程度である。
窒化物半導体層４ａに対応するＩｎＮ層は、パルススパッタ法（ＰＳＤ法）により形成する。ＩｎＮ層の堆積レートは、１ｎｍ／ｍｉｎ程度であり、厚みは１〜１０ｎｍの範囲に設定する。ＩｎＮ層の堆積温度は、スパッタリング法に依る場合、非晶質の膜の場合には室温程度であり、多結晶の場合には３００〜５００℃程度である。つまり、単結晶のＩｎＮ層を成膜する場合の、一般的な結晶成長温度（６００℃以上）よりも低温である。
窒化物半導体層４ａに対応するＩｎＮ層は、ＰＳＤ法以外のスパッタリング法で成膜してもよく、その他の蒸着法やＭＢＥ法やＭＯＣＶＤ法といった薄膜形成方法によってもよいが、比較的低温で組成が均一な膜を形成し易いという観点から、スパッタリング法が好ましい。なお、上述のように、多結晶の窒化物半導体層４ａは、高温で成膜するほど個々のグレインのサイズが大きくなり、平坦な膜を得ることが難しくなるため、６００℃未満の温度で成膜することが好ましい。
ソース電極６１およびドレイン電極６２のそれぞれに対応するコンタクト孔は、第２の絶縁層５ａに、リソグラフィ技術を用いて形成される。ソース電極６１およびドレイン電極６２は、何れも、例えばＡｕを真空蒸着した後にリソグラフィにより形成する。ゲート電極６３は、第２の絶縁層５ａの表面に真空蒸着したＡｕを、リフトオフ法によりパターニングして形成する。
このように、基板２ａに対応するウェハの表面に、第１の絶縁層３ａ、窒化物半導体層４ａ、第２の絶縁層５ａを、この順で積層し、ソース電極６１、ドレイン電極６２、ゲート電極６３を形成した後、トランジスタ１ａに対応する各チップに分離する。上記の製造方法によって、トランジスタ１ａが製造される。
次に、図３〜５を参照して、上述したＩｎＮ層をチャネルとするトランジスタ１ａのトランジスタ特性について説明する。
図３には、窒化物半導体層４ａが多結晶ＩｎＮ層の場合のトランジスタ１ａのＩＤＳ−ＶＤＳ特性が示されている。ここで、ＩＤＳはドレイン−ソース間に流れる電流、ＶＤＳはドレイン−ソース間の電圧である。図３の横軸はＶＤＳ［Ｖ］を表し、図３の縦軸はＩＤＳ［Ａ］を表す。
図３に示す結果は、ゲート−ソース間の電圧であるＶＧＳを、５［Ｖ］〜−８［Ｖ］の範囲において、−０．５［Ｖ］のステップで変化させた場合のＩＤＳ−ＶＤＳ特性である。ＯＮ電流／ＯＦＦ電流比は１０５程度である。図３には、ＶＧＳが減少するに伴って、ＩＤＳもゼロに近づいていることが示されている。従って、図３を参照すれば、ＶＧＳを制御することによって、多結晶ＩｎＮの場合のトランジスタ１ａのＯＮ電流／ＯＦＦ電流比の切り替えが十分に可能であることがわかる。
図４には、窒化物半導体層４ａが多結晶ＩｎＮ層の場合のトランジスタ１ａのＩＤＳ−ＶＧＳ特性が示されている。図４の横軸はＶＧＳ［Ｖ］を表し、図４の縦軸はＩＤＳ［Ａ］を表す。
図４に示す結果によれば、ＶＧＳが４［Ｖ］〜−８［Ｖ］の範囲において減少するに伴って、ＩＤＳも減少し、ＶＧＳが４［Ｖ］でのＩＤＳの値と、ＶＧＳが−８［Ｖ］でのＩＤＳの値との比が１０５程度となっていることがわかる。従って、図４を参照すれば、ＶＧＳを制御することによって、多結晶ＩｎＮの場合のトランジスタ１ａのＩＤＳの制御が十分に可能であることがわかる。
図５には、窒化物半導体層４ａが非晶質ＩｎＮ層の場合のトランジスタ１ａのＩＤＳ−ＶＤＳ特性が示されている。図５の横軸はＶＤＳ［Ｖ］を表し、図５の縦軸はＩＤＳ［Ａ］を表す。
図５に示す結果は、ＶＧＳを、１０［Ｖ］〜０［Ｖ］の範囲において、−２［Ｖ］のステップで変化させた場合のＩＤＳ−ＶＤＳ特性である。図５には、ＶＧＳが減少するに伴って、ＩＤＳもゼロに近づいていることが示されている。従って、図５を参照すれば、ＶＧＳを制御することによって、非晶質ＩｎＮの場合のトランジスタ１ａのＯＮ電流／ＯＦＦ電流比の切り替えが十分に可能であることがわかる。
（第２の実施形態：ＩｎＮ層）
図６及び図７は、第２の実施形態に係るトランジスタ１ｂ（半導体素子）の構成の一態様を説明するための図である。なお、本実施形態においても、窒化物半導体層４ｂは、基板２ｂ上に設けられたＩｎＮ層である。
図６（Ａ）は、トランジスタ１ｂの平面形状を示す光学顕微鏡像であり、図６（Ｂ）は、図６（Ａ）中に示したＩ−Ｉ線に沿うトランジスタ１ｂの断面の構成を主に示す図である。
図６（Ａ）は、トランジスタ１ｂの層構造を示すＴＥＭ（Transmission Electron Microscope：透過型電子顕微鏡）格子像であり、図６（Ｂ）は、図６（Ａ）にＩｎＮと示した領域からの電子線回折パターン（ＴＥＭ像のフーリエ変換像）であり、図６（Ｃ）は、図６（Ａ）にＹＳＺと示した領域からの電子線回折パターン（ＴＥＭ像のフーリエ変換像）である。図６（Ａ）〜（Ｃ）から、単結晶ＹＳＺ基板上に、窒化物半導体層としての単結晶ＩｎＮがエピタキシャル成長していることが確認できる。
トランジスタ１ｂは、基板２ｂ、窒化物半導体層４ｂ、絶縁層５ｂ、ソース電極６１、ドレイン電極６２、ゲート電極６３を備える。窒化物半導体層４ｂ、絶縁層５ｂは、基板２ｂの主面Ｓ１ｂに順に設けられている。
この実施態様では、基板２ｂは、イットリア安定化ジルコニア基板（ＹＳＺ基板）である。ＹＳＺ基板は、ＩｎＮはもとより、ＩｎＮを主成分とするＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等、の窒化物半導体との面内格子不整合が比較的に小さい。基板２ｂの主面Ｓ１ｂは、窒化物半導体層４ｂに接合しており、面指数（１１１）を有する。主面Ｓ１ｂは、原子レベルにまで平坦化されている。
窒化物半導体層４ｂとしてのＩｎＮ層は、基板２ｂの上に設けられている。窒化物半導体層４ｂは、基板２ｂに接合している。窒化物半導体層４ｂは、単結晶である。窒化物半導体層４ｂは、基板２ｂの主面Ｓ１ｂからエピタキシャル成長によって形成されたエピタキシャル層である。窒化物半導体層４ｂは、Ｎ極性及びＩＩＩ族極性の何れかであることができる。窒化物半導体層４ｂは、不純物のＺｎ（亜鉛）を含有することができる。窒化物半導体層４ｂの平面形状は、例えば５０μｍ×５μｍ〜５０μｍ×１０μｍの程度の矩形である。
窒化物半導体層４ｂであるＩｎＮ層の膜厚は、１ｎｍ以上１０ｎｍ以下である。既に図２を参照して説明したように、窒化物半導体層であるＩｎＮ層の膜厚が１ｎｍ以上１０ｎｍ以下の範囲において、窒化物半導体層のＯＮ電流／ＯＦＦ電流比が１０以上１０８以下の程度となり、良好なＯＮ電流／ＯＦＦ電流比が実現できる。また、１ｎｍ以上１０ｎｍ以下の範囲で窒化物半導体層の膜厚が薄い程、ＯＮ電流／ＯＦＦ電流比が良好となる。しかも、上記傾向は、窒化物半導体層であるＩｎＮ層が、単結晶であるか、多結晶や非晶質であるかに依らない。
従って、本実施形態においては、窒化物半導体層４ｂであるＩｎＮ層は単結晶ＹＳＺ基板上にエピタキシャル成長した単結晶ＩｎＮであるが、合成石英基板等の上に堆積させた多結晶若しくは非晶質のＩｎＮ層であっても、その膜厚を１ｎｍ以上１０ｎｍ以下の範囲に設計することで、単結晶と同等の電気的特性を得ることができる。
絶縁層５ｂは、窒化物半導体層４ｂに接合している。絶縁層５ｂは、非晶質のＨｆＯ２層、Ａｌ２Ｏ３層、ＳｉＯ２層などを例示することができる。既に説明したように、ＩｎＮは、これらの絶縁層の表面に対する濡れ性が高いため、ＩｎＮ層との界面での欠陥発生を抑制する効果がある。なお、この絶縁層５ｂの膜厚は、例えば、１ｎｍ以上１００ｎｍ以下である。
図６に示した例では、ソース電極６１、ドレイン電極６２、ゲート電極６３の厚みは、何れも、５０ｎｍの程度であり、ソース電極６１、ドレイン電極６２、ゲート電極６３の材料は、何れも、例えば、Ａｕである。ソース電極６１とドレイン電極６２は、何れも、窒化物半導体層４ｂと絶縁層５ｂとに接合している。ゲート電極６３は、絶縁層５ｂの表面に設けられ、絶縁層５ｂに接合している。
次に、トランジスタ１ｂの製造方法を例示により説明する。基板２ｂに対応するウェハを用意する。本実施形態では、このウェハはＹＳＺ基板であるが、多結晶や非晶質のＩｎＮ層を形成する場合には、非単結晶基板や絶縁性基板（例えば、合成石英基板）であってもよい。このウェハの表面に、窒化物半導体層４ｂと絶縁層５ｂを、この順に積層する。
窒化物半導体層４ｂに対応するＩｎＮ層は、第１の実施形態と同様、パルススパッタ法（ＰＳＤ法）により形成する。ＩｎＮ層の堆積レートは、１ｎｍ／ｍｉｎ程度であり、厚みは１〜１０ｎｍの範囲に設定する。本実施形態では単結晶ＩｎＮを形成したため、エピタキシャル温度は６００〜７００℃とした。しかし、非晶質ＩｎＮをスパッタリング法で堆積する場合には室温程度の堆積温度とし、多結晶ＩｎＮを堆積する場合には３００〜５００℃程度である。つまり、単結晶のＩｎＮ層を成膜する場合の、一般的な結晶成長温度（６００℃以上）よりも低温である。
窒化物半導体層４ｂに対応するＩｎＮ層は、ＰＳＤ法以外のスパッタリング法で成膜してもよく、その他の蒸着法やＭＢＥ法やＭＯＣＶＤ法といった薄膜形成方法によってもよいが、比較的低温で組成が均一な膜を形成し易いという観点から、スパッタリング法が好ましい。なお、上述のように、多結晶の窒化物半導体層４ａは、高温で成膜するほど個々のグレインのサイズが大きくなり、平坦な膜を得ることが難しくなるため、６００℃未満の温度で成膜することが好ましい。
絶縁層５ｂが酸化物半導体である場合、例えば、原子層堆積法（ＡＬＤ法）により形成する。ＡＬＤ法で成膜する際の酸素原料はＨ２Ｏであり、堆積温度は２００℃程度であり、堆積時間は１時間３０分程度である。
ソース電極６１およびドレイン電極６２のそれぞれに対応するコンタクト孔は、絶縁層５ｂに、リソグラフィ技術を用いて形成される。ソース電極６１およびドレイン電極６２は、何れも、例えばＡｕを真空蒸着した後にリソグラフィにより形成する。ゲート電極６３は、絶縁層５ｂの表面に真空蒸着したＡｕを、リフトオフ法によりパターニングして形成する。
このように、基板２ｂに対応するウェハの表面に、窒化物半導体層４ｂ、絶縁層５ｂを、この順で積層し、ソース電極６１、ドレイン電極６２、ゲート電極６３を形成した後、トランジスタ１ｂに対応する各チップに分離する。上記の製造方法によって、トランジスタ１ｂが製造される。
次に、図８を参照して、上述したＩｎＮ層をチャネルとするトランジスタ１ｂのトランジスタ特性について説明する。
図８（Ａ）および（Ｂ）には、窒化物半導体層４ｂが膜厚２ｎｍの単結晶ＩｎＮ層の場合のトランジスタ１ｂの、＋２［Ｖ］〜−２［Ｖ］の範囲において−１［Ｖ］のステップでＶＧＳを変化させた場合のＩＤＳ−ＶＤＳ特性（図８（Ａ））、および、５［Ｖ］のＶＤＳの下でのＩＤＳ−ＶＧＳ特性（図８（Ｂ））が示されている。図８（Ａ）の横軸はＶＤＳ［Ｖ］を表し、図８（Ａ）の縦軸はＩＤＳ［ｍＡ／ｍｍ］を表す。また、図８（Ｂ）の横軸はＶＧ［Ｖ］を表し、図８（Ｂ）の縦軸はＩＤＳ［Ａ］を表す。
図８（Ｃ）および（Ｄ）には、窒化物半導体層４ｂが膜厚５ｎｍの単結晶ＩｎＮ層の場合のトランジスタ１ｂの、＋４［Ｖ］〜−１０［Ｖ］の範囲において−２［Ｖ］のステップでＶＧＳを変化させた場合のＩＤＳ−ＶＤＳ特性（図８（Ｃ））、および、５［Ｖ］のＶＤＳの下でのＩＤＳ−ＶＧＳ特性（図８（Ｄ））が示されている。図８（Ｃ）の横軸はＶＤＳ［Ｖ］を表し、図８（Ｃ）の縦軸はＩＤＳ［ｍＡ／ｍｍ］を表す。また、図８（Ｄ）の横軸はＶＧ［Ｖ］を表し、図８（Ｄ）の縦軸はＩＤＳ［Ａ］を表す。
図８（Ａ）〜（Ｄ）に示す結果を参照すれば、ＶＧＳを制御することによって、単結晶ＩｎＮの場合のトランジスタ１ｂのＯＮ電流／ＯＦＦ電流比の切り替えが十分に可能であることがわかる。
また、上述のとおり、多結晶若しくは非晶質のＩｎＮ層であっても、その膜厚を１ｎｍ以上１０ｎｍ以下の範囲に設計することで、単結晶と同等の電気的特性を得ることができる。従って、窒化物半導体層４ｂが多結晶若しくは非晶質のＩｎＮ層であっても、同様に、トランジスタ１ｂのＯＮ電流／ＯＦＦ電流比の切り替えが十分に可能である。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。
例えば、本発明に係る半導体素子を、上述のＩｎＮ層の少なくとも一方の主面に、ＩｎＮと組成の異なる窒化物半導体層が接合した積層構造を備えた構成のもの、つまり、ヘテロ接合を有する構造の半導体素子としてもよい。
本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。例えば、本実施形態の窒化物半導体層４ａ，４ｂは、トランジスタ以外の他の半導体素子に適用可能できる。窒化物半導体層４ａの場合には、窒化物半導体層４ａと共に第１の絶縁層３ａもこのような半導体素子に適用される。
（第３の実施形態：ＩｎＧａＡｌＮ層）
上述の第１および第２の実施形態では、窒化物半導体層は、一般式ＩｎｘＧａｙＡｌｚＮ（但し、ｘ＋ｙ＋ｚ＝１．０）においてｘ＝１であるＩｎＮ層とした。そして、ＩｎＮ層の場合には、これを特定の厚み範囲のものとすることで、単結晶と同等のチャネル特性を示す「非単結晶」の膜が得られることを明らかにした。
しかし、特定の厚み範囲（１〜１０ｎｍ）でしか所望の電気的特性が得られない場合には、半導体素子の設計の自由度が担保できないという問題がある。そこで、本発明者らは、ＩｎＧａＡｌＮ系窒化物半導体の電気的特性に関する更なる検討を進めたところ、特定の組成範囲のものにおいては、「非単結晶膜」であっても単結晶と同等のチャネル特性を示すことが明らかとなった。
これまで、ＩｎＧａＡｌＮ系窒化物半導体中のＩｎは他の元素に比較してイオン半径が大きく、熱力学的観点からは、広い範囲で組成を変えることは困難であると考えられてきた。しかし、このような従来の知見は、比較的高い温度で成膜されるＣＶＤ法で得られたＩｎＧａＡｌＮ系窒化物半導体についてのものである。本発明者らは、上記知見はあくまでも熱平衡状態下で成膜されたＩｎＧａＡｌＮ系窒化物半導体についてのものであり、比較的低温での成膜が可能なスパッタリング法でＩｎＧａＡｌＮ系窒化物半導体を堆積させると、熱的に非平衡な状態のままクエンチされて安定的に膜形成が進行するのではないかとの考えに基づき検討を進め、本発明を成すに至った。
以降の実施例では、一般式ＩｎｘＧａｙＡｌｚＮ（但し、ｘ＋ｙ＋ｚ＝１．０）で表記されるＩｎＧａＡｌＮ系窒化物半導体の電気的特性が、その組成にどのように依存するかについての検討結果について説明する。
図１に図示した構成の電界効果型のトランジスタ１ａを試作し、チャネルとなる窒化物半導体層４ａの組成（ＩｎｘＧａｙＡｌｚＮ）を種々に変えて、それらのトランジスタ１ａのＯＮ電流とＯＦＦ電流の比（オン／オフ比）および最大電流密度で電気的特性を評価した。基板２ａは合成石英基板であり、第１の絶縁層３ａは厚みが２０ｎｍのＨｆＯ２であり、第２の絶縁層５ａはゲート絶縁膜を兼ね、厚みが２０ｎｍのＨｆＯ２である。なお、基板２ａは、合成石英基板以外の、非単結晶基板や絶縁性基板であってもよく、第１の絶縁層３ａおよび第２の絶縁層５ａは、Ａｌ２Ｏ３層やＳｉＯ２層であってもよい。また、何れのトランジスタ１ａも、ゲート長は５μｍ、チャネル幅は５０μｍである。
ＩｎｘＧａｙＡｌｚＮ層は何れも、スパッタリング法（本実施形態ではＰＳＤ法）により形成した。堆積レートは１ｎｍ／ｍｉｎ程度である。また、堆積温度を６００℃未満とし、多結晶若しくは非晶質のＩｎｘＧａｙＡｌｚＮ層とした。
図９は、試作したトランジスタ１ａが備える窒化物半導体層４ａの組成を、ＩｎｘＧａｙＡｌｚＮの三元相図中にプロットした図である。
図１０は、図９に示したもののうち、オン／オフ比が１０２以上を示したトランジスタ１ａが備える窒化物半導体層４ａの組成を●印で、それ以外の窒化物半導体層４ａの組成を○印で、ＩｎｘＧａｙＡｌｚＮの三元相図中にプロットした図である。
この結果によれば、一般式ＩｎｘＧａｙＡｌｚＮ（但し、ｘ＋ｙ＋ｚ＝１．０）で表記した場合の組成が、０．３≦ｘ≦１．０、且つ、０≦ｚ＜０．４の範囲にあると、オン／オフ比が１０２以上を示したトランジスタ１ａが得られている。
また、図１１は、オン／オフ比が１０３以上を示したトランジスタが備える窒化物半導体層の組成を●印で、それ以外の窒化物半導体層の組成を○で、ＩｎｘＧａｙＡｌｚＮの三元相図中にプロットした図である。
この結果によれば、一般式ＩｎｘＧａｙＡｌｚＮ（但し、ｘ＋ｙ＋ｚ＝１．０）で表記した場合の組成が、０．３≦ｘ≦１．０、且つ、０≦ｚ＜０．４の範囲にあると、オン／オフ比が１０２以上を示したトランジスタ１ａが得られている。
さらに、図１２は、トランジスタの最大電流密度が５ｍＡ／ｍｍを超える特性を示したトランジスタが備える窒化物半導体層の組成を●印で、それ以外の窒化物半導体層の組成を○印で、ＩｎｘＧａｙＡｌｚＮの三元相図中にプロットした図である。
この結果によれば、一般式ＩｎｘＧａｙＡｌｚＮ（但し、ｘ＋ｙ＋ｚ＝１．０）で表記した場合の組成が、０．５≦ｘ≦１．０、且つ、０≦ｚ＜０．１の範囲にあると、最大電流密度が５ｍＡ／ｍｍを超える特性が得られている。
このように、一般式ＩｎｘＧａｙＡｌｚＮ（但し、ｘ＋ｙ＋ｚ＝１．０）で表記した場合の窒化物半導体層の組成が、０．３≦ｘ≦１．０、且つ、０≦ｚ＜０．４の範囲にあると、非単結晶膜であっても、トランジスタ動作として十分なチャネル特性（オン／オフ比１０２以上）が得られ、０．３≦ｘ＜０．７の場合に０≦ｚ＜０．２、０．７≦ｘ≦１．０の場合に０≦ｚ＜０．１の範囲にあると、オン／オフ比はさらに一桁高く（１０３以上）なる。さらに、窒化物半導体層の組成が、０．５≦ｘ≦１．０、且つ、０≦ｚ＜０．１の範囲にあると、最大電流密度が５ｍＡ／ｍｍを超える優れたトランジスタ特性が得られることが明らかとなった。
なお、第１の実施態様において説明したように、一般式ＩｎｘＧａｙＡｌｚＮで表記した場合のｘ＝１．０の組成の窒化物半導体であるＩｎＮをチャネル層とした場合には、膜厚が１０ｎｍを超えると十分なトランジスタ特性を得ることができない。
そこで、半導体素子の設計の自由度を担保するという観点からは、上記組成範囲からＩｎＮを除いたもの、つまり、窒化物半導体層のＩｎ組成比ｘが０．９９以下（ｘ≦０．９９）であることが好ましい。
１％以上のＡｌ若しくはＧａを含有するＩｎＧａＡｌＮ系窒化物半導体、つまり、一般式ＩｎｘＧａｙＡｌｚＮで表記した場合にｘ≦０．９９である窒化物半導体の膜は、構造的に強くなり、欠陥が生成し難いことが知られている（例えば、非特許文献４を参照）。これは、１％以上のＡｌ若しくはＧａを含有するＩｎＧａＡｌＮ系窒化物半導体は熱力学的に相分離しやすい状態となり、ＡｌやＧａの濃度が局所的に不均一となり易く、その結果、転位の伝播が抑制されるという現象によるものと考えられる。
図１３は、ＩｎｘＧａｙＡｌｚＮで表記した場合の、ｘ＝０．６４、ｙ＝０、ｚ＝０．３６である窒化物半導体層をチャネルとして備えるトランジスタの電気的特性を示す図で、図１３（Ａ）には、＋５［Ｖ］〜−７［Ｖ］の範囲において−１［Ｖ］のステップでＶＧＳを変化させた場合のＩＤＳ−ＶＤＳ特性が示されている。また、図１３（Ｂ）には、１［Ｖ］のＶＤＳの下でのＩＤＳ−ＶＧＳ特性が示されている。
このトランジスタは、合成石英基板上に、室温で、Ｉｎ０．６４Ａｌ０．３６Ｎの組成のチャネル層を、スパッタ法で５ｎｍ堆積したものである。なお、ゲート絶縁膜はＨｆＯ２であり、ゲート長は５μｍ、チャネル幅は５０μｍである。
上記組成は、０．３≦ｘ≦１．０、且つ、０≦ｚ＜０．４の範囲にあり、オン／オフ比は７×１０２であり、最大電流密度は０．４ｍＡ／ｍｍであった。
図１４は、ＩｎｘＧａｙＡｌｚＮで表記した場合の、ｘ＝０．３４、ｙ＝０．３３、ｚ＝０．３３である窒化物半導体層をチャネルとして備えるトランジスタの電気的特性を示す図で、図１４（Ａ）には、＋５［Ｖ］〜−７［Ｖ］の範囲において−１［Ｖ］のステップでＶＧＳを変化させた場合のＩＤＳ−ＶＤＳ特性が示されている。また、図１４（Ｂ）には、１［Ｖ］のＶＤＳの下でのＩＤＳ−ＶＧＳ特性が示されている。
このトランジスタは、合成石英基板上に、基板温度４００℃で、Ｉｎ０．３４Ｇａ０．３３Ａｌ０．３３Ｎの組成のチャネル層を、スパッタ法で５ｎｍ堆積したものである。なお、ゲート絶縁膜はＨｆＯ２であり、ゲート長は５μｍ、チャネル幅は５０μｍである。
上記組成もまた、０．３≦ｘ≦１．０、且つ、０≦ｚ＜０．４の範囲にあり、オン／オフ比は１×１０３であり、最大電流密度は３．４×１０−４ｍＡ／ｍｍであった。
図１５は、ＩｎｘＧａｙＡｌｚＮで表記した場合の、ｘ＝０．４２、ｙ＝０．４２、ｚ＝０．１６である窒化物半導体層をチャネルとして備えるトランジスタの電気的特性を示す図で、図１５（Ａ）には、＋２［Ｖ］〜−６［Ｖ］の範囲において−２［Ｖ］のステップでＶＧＳを変化させた場合のＩＤＳ−ＶＤＳ特性が示されている。また、図１５（Ｂ）には、１［Ｖ］のＶＤＳの下でのＩＤＳ−ＶＧＳ特性が示されている。
このトランジスタは、合成石英基板上に、基板温度４００℃で、Ｉｎ０．４２Ｇａ０．４２Ａｌ０．１６Ｎの組成のチャネル層を、スパッタ法で５ｎｍ堆積したものである。なお、ゲート絶縁膜はＨｆＯ２であり、ゲート長は５μｍ、チャネル幅は５０μｍである。
上記組成は、０．３≦ｘ＜０．７、且つ、０≦ｚ＜０．２の範囲にあり、オン／オフ比は１×１０３であり、最大電流密度は１×１０−３ｍＡ／ｍｍであった。
図１６は、ＩｎｘＧａｙＡｌｚＮで表記した場合の、ｘ＝０．３、ｙ＝０．７、ｚ＝０である窒化物半導体層をチャネルとして備えるトランジスタの電気的特性を示す図で、図１６（Ａ）には、＋５［Ｖ］〜−９［Ｖ］の範囲において−０．５［Ｖ］のステップでＶＧＳを変化させた場合のＩＤＳ−ＶＤＳ特性が示されている。また、図１６（Ｂ）には、１［Ｖ］のＶＤＳの下でのＩＤＳ−ＶＧＳ特性が示されている。
このトランジスタは、合成石英基板上に、基板温度４００℃で、Ｉｎ０．３Ｇａ０．７Ｎの組成のチャネル層を、スパッタ法で３０ｎｍ堆積したものである。なお、ゲート絶縁膜はＨｆＯ２であり、ゲート長は５μｍ、チャネル幅は５０μｍである。
上記組成もまた、０．３≦ｘ＜０．７、且つ、０≦ｚ＜０．２の範囲にあり、オン／オフ比は１×１０６であり、最大電流密度は０．５ｍＡ／ｍｍであった。
図１７は、ＩｎｘＧａｙＡｌｚＮで表記した場合の、ｘ＝０．６７、ｙ＝０．３３、ｚ＝０である窒化物半導体層をチャネルとして備えるトランジスタの電気的特性を示す図で、図１７（Ａ）には、＋４［Ｖ］〜−９［Ｖ］の範囲において−１［Ｖ］のステップでＶＧＳを変化させた場合のＩＤＳ−ＶＤＳ特性が示されている。また、図１７（Ｂ）には、１［Ｖ］のＶＤＳの下でのＩＤＳ−ＶＧＳ特性が示されている。
このトランジスタは、合成石英基板上に、基板温度４００℃で、Ｉｎ０．６７Ｇａ０．３３Ｎの組成のチャネル層を、スパッタ法で６ｎｍ堆積したものである。なお、ゲート絶縁膜はＨｆＯ２であり、ゲート長は５μｍ、チャネル幅は５０μｍである。
上記組成は、０．５≦ｘ≦１．０、且つ、０≦ｚ＜０．１の範囲にあり、オン／オフ比は１×１０４であり、最大電流密度は７．５ｍＡ／ｍｍであった。
図１８は、ＩｎｘＧａｙＡｌｚＮで表記した場合の、ｘ＝０．５、ｙ＝０．５、ｚ＝０である窒化物半導体層をチャネルとして備えるトランジスタの電気的特性を示す図で、図１８（Ａ）には、０［Ｖ］〜−９［Ｖ］の範囲において−１［Ｖ］のステップでＶＧＳを変化させた場合のＩＤＳ−ＶＤＳ特性が示されている。また、図１８（Ｂ）には、５［Ｖ］のＶＤＳの下でのＩＤＳ−ＶＧＳ特性が示されている。
このトランジスタは、合成石英基板上に、基板温度４００℃で、Ｉｎ０．５Ｇａ０．５Ｎの組成のチャネル層を、スパッタ法で４５ｎｍ堆積したものである。なお、このトランジスタはリングゲート構造のものであり、ゲート絶縁膜はＨｆＯ２であり、ゲートリング直径は１００μｍ、チャネル長は１０μｍである。
上記組成もまた、０．５≦ｘ≦１．０、且つ、０≦ｚ＜０．１の範囲にあり、オン／オフ比は１×１０８であり、最大電流密度は２５ｍＡ／ｍｍであった。
図１３〜図１８に示したトランジスタ特性は、本発明者らが試作した多くのトランジスタの一部についてのものである。多数のトランジスタの特性解析を行った結果、窒化物半導体の組成につき、上述した結論を得た。
すなわち、一般式ＩｎｘＧａｙＡｌｚＮ（但し、ｘ＋ｙ＋ｚ＝１．０）で表記した場合の組成が、０．３≦ｘ≦１．０、且つ、０≦ｚ＜０．４の範囲にあると、オン／オフ比が１０２以上を示したトランジスタ１ａが得られる。
また、一般式ＩｎｘＧａｙＡｌｚＮ（但し、ｘ＋ｙ＋ｚ＝１．０）で表記した場合の組成が、０．３≦ｘ≦１．０、且つ、０≦ｚ＜０．４の範囲にあると、オン／オフ比が１０２以上を示したトランジスタ１ａが得られる。
さらに、一般式ＩｎｘＧａｙＡｌｚＮ（但し、ｘ＋ｙ＋ｚ＝１．０）で表記した場合の組成が、０．５≦ｘ≦１．０、且つ、０≦ｚ＜０．１の範囲にあると、最大電流密度が５ｍＡ／ｍｍを超える特性が得られる。
以上、一般式ＩｎｘＧａｙＡｌｚＮ（但し、ｘ＋ｙ＋ｚ＝１．０）で表記される窒化物半導体層をチャネルとして備える本発明に係る半導体素子について説明してきたが、そのトランジスタ構成は種々に変更可能であることは言うまでもない。以下に、幾つかのトランジスタ構成例を示す。
図１９は、上述のＩｎｘＧａｙＡｌｚＮの窒化物半導体層４ｃの上に、ＡｌＮ層を第２の窒化物半導体層６ｃを接合させた積層構造（ヘテロ接合構造）を有するトランジスタ１ｃの構成例を示す図である。
この図に示した例では、基板２ｃは合成石英基板である。窒化物半導体層４ｃは、例えば３ｎｍの膜厚の多結晶若しくは非晶質の膜である。第２の窒化物半導体層６ｃの上には絶縁層５ｃとして、１５ｎｍの膜厚の非晶質のＨｆＯ２層が設けられている。窒化物半導体層４ｃと絶縁層５ｃとしてのＨｆＯ２層の間にＡｌＮ層を第２の窒化物半導体層６ｃとして介在させることで、良好な界面を得ている。
図２０は、ボトムゲート構造のトランジスタ１ｄの構成例を示す図である。
この図に示した例でも、基板２ｄは合成石英基板である。窒化物半導体層４ｄは、例えば３ｎｍの膜厚の多結晶若しくは非晶質の膜である。窒化物半導体層４ｄと基板２ｄとの間に、絶縁層５ｄとして、１００〜１５０ｎｍの膜厚の非晶質のＨｆＯ２層が設けられ、ゲート６３は９０ｎｍ程度の厚みのＩＴＯ膜で形成されている。
このように、本発明に係る半導体素子は、上述の窒化物半導体層の少なくとも一方の主面に、該窒化物半導体層と組成の異なる第２の窒化物半導体層が接合した積層構造（ヘテロ接合構造）を備えるものとしてもよい。
このとき、第２の窒化物半導体層は、上述の一般式ＩｎｘＧａｙＡｌｚＮ（但し、ｘ＋ｙ＋ｚ＝１．０）で表記される窒化物半導体層であってもよい。例えば、窒化物半導体層をＩｎｘ１Ｇａｙ１Ａｌｚ１Ｎとし、第２の窒化物半導体層をＩｎｘ２Ｇａｙ２Ａｌｚ２Ｎ（但し、ｘ２≠ｘ１）とし、Ｉｎｘ１Ｇａｙ１Ａｌｚ１Ｎの窒化物半導体層の上下をＩｎｘ２Ｇａｙ２Ａｌｚ２Ｎの第２の窒化物半導体層で挟むダブルヘテロ構造のトランジスタとするなどしてもよい。
本発明によれば、製造条件の制約が大幅に解消され、しかも安価で、優れた電気特性を有するＩｎＧａＡｌＮ系窒化物半導体層を備えた半導体素子が提供される。
１ａ，１ｂ，１ｃ，１ｄ トランジスタ
２ａ，２ｂ，２ｃ，２ｄ 基板
３ａ 第１の絶縁層
４ａ，４ｂ，４ｃ，４ｄ 窒化物半導体層
５ａ 第２の絶縁層
５ｂ，５ｃ，５ｄ 絶縁層
６ｃ 第２の窒化物半導体層
６１ ソース電極
６２ ドレイン電極
６３ ゲート電極
Ｓ１ａ，Ｓ１ｂ 主面

Claims (13)

  1. 一般式ＩｎxＧａyＡｌzＮ（但し、ｘ＋ｙ＋ｚ＝１．０）で表記される多結晶若しくは非晶質の窒化物半導体層が基板上に設けられている半導体素子であって、
    前記窒化物半導体層の組成は、０．３≦ｘ≦０．９９、且つ、０≦ｚ＜０．４の範囲にあり、且つ、厚みが１ｎｍ以上１０ｎｍ以下であり、
    前記窒化物半導体層をチャネルとして備えている、
    ことを特徴とするＩｎＧａＡｌＮ系半導体素子。
  2. 前記窒化物半導体層の組成は、０．３≦ｘ＜０．７の場合に０≦ｚ＜０．２、０．７≦ｘ≦０．９９の場合に０≦ｚ＜０．１の範囲にある、
    請求項１に記載のＩｎＧａＡｌＮ系半導体素子。
  3. 前記窒化物半導体層の組成は、０．５≦ｘ≦０．９９、且つ、０≦ｚ＜０．１の範囲にある、
    請求項２に記載のＩｎＧａＡｌＮ系半導体素子。
  4. 前記基板と前記窒化物半導体層の間に絶縁層を備え、
    該絶縁層は、ＨｆＯ2層、Ａｌ2Ｏ3層、ＳｉＯ2層の何れかである、
    請求項１〜３の何れか１項に記載のＩｎＧａＡｌＮ系半導体素子。
  5. 前記窒化物半導体層は、スパッタリング法により堆積された膜である、
    請求項１〜３の何れか１項に記載のＩｎＧａＡｌＮ系半導体素子。
  6. 前記窒化物半導体層は、パルススパッタ堆積法（ＰＳＤ法）により堆積された膜である、
    請求項５に記載のＩｎＧａＡｌＮ系半導体素子。
  7. 前記窒化物半導体層は、６００℃未満の温度で成膜された膜である、
    請求項５に記載のＩｎＧａＡｌＮ系半導体素子。
  8. 前記基板は非単結晶基板である、
    請求項１〜３の何れか１項に記載のＩｎＧａＡｌＮ系半導体素子。
  9. 前記基板は絶縁性基板である、
    請求項１〜３の何れか１項に記載のＩｎＧａＡｌＮ系半導体素子。
  10. 前記基板は合成石英基板である、
    請求項９に記載のＩｎＧａＡｌＮ系半導体素子。
  11. 前記窒化物半導体層の少なくとも一方の主面に、該窒化物半導体層と組成の異なる第２の窒化物半導体層が接合した積層構造を備えている、
    請求項１〜３の何れか１項に記載のＩｎＧａＡｌＮ系半導体素子。
  12. 前記第２の窒化物半導体層は、請求項１〜３の何れかにおいて規定した組成の窒化物半導体層である、
    請求項１１に記載のＩｎＧａＡｌＮ系半導体素子。
  13. 前記半導体素子は、前記窒化物半導体層をチャネルとする電界効果トランジスタであり、オンオフ比が１０2以上である、
    請求項１〜３の何れか１項に記載のＩｎＧａＡｌＮ系半導体素子。
JP2015533999A 2013-08-30 2014-08-28 ＩｎＧａＡｌＮ系半導体素子 Active JP6212124B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013179984 2013-08-30
JP2013179984 2013-08-30
PCT/JP2014/004419 WO2015029435A1 (ja) 2013-08-30 2014-08-28 ＩｎＧａＡｌＮ系半導体素子

Publications (2)

Publication Number Publication Date
JPWO2015029435A1 JPWO2015029435A1 (ja) 2017-03-02
JP6212124B2 true JP6212124B2 (ja) 2017-10-11

Family

ID=52586023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015533999A Active JP6212124B2 (ja) 2013-08-30 2014-08-28 ＩｎＧａＡｌＮ系半導体素子

Country Status (7)

Country Link
US (1) US20160225913A1 (ja)
EP (1) EP3043389B1 (ja)
JP (1) JP6212124B2 (ja)
KR (2) KR102340742B1 (ja)
CN (1) CN105518868B (ja)
TW (2) TW201513346A (ja)
WO (2) WO2015029434A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10865469B2 (en) * 2016-08-31 2020-12-15 Japan Science And Technology Policy Compound semiconductor, method for manufacturing same, and nitride semiconductor
WO2018221711A1 (ja) 2017-06-01 2018-12-06 国立研究開発法人科学技術振興機構 化合物半導体及びその製造方法
WO2019055051A1 (en) * 2017-09-18 2019-03-21 Intel Corporation THIN FILTER CONSTRAINTS
JP6996436B2 (ja) * 2018-07-05 2022-01-17 日本電信電話株式会社 層状物質積層構造およびその作製方法
CN110620042B (zh) * 2019-09-25 2020-10-30 南京大学 利用InN保护层降低HEMT器件界面态的再生长方法及HEMT器件

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2014382B1 (ja) * 1968-06-28 1974-03-15 Motorola Inc
JP2751963B2 (ja) * 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
JP3372470B2 (ja) * 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2000022205A (ja) 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
CN100382338C (zh) * 2002-02-19 2008-04-16 Hoya株式会社 场效应晶体管类型发光器件
WO2004109767A2 (en) * 2003-06-02 2004-12-16 Yale University High performance polycrystalline transistors
WO2005048318A2 (en) * 2003-11-17 2005-05-26 Osemi, Inc. Nitride metal oxide semiconductor integrated transistor devices
CN1910763A (zh) * 2004-01-23 2007-02-07 Hoya株式会社 量子点分散发光元件及其制造方法
JP2005303250A (ja) * 2004-03-18 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JPWO2009081584A1 (ja) * 2007-12-26 2011-05-06 日本電気株式会社 半導体装置
JP5489410B2 (ja) * 2008-02-18 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JPWO2012026396A1 (ja) * 2010-08-25 2013-10-28 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
JP2012169470A (ja) * 2011-02-15 2012-09-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US20120241820A1 (en) * 2011-03-21 2012-09-27 International Rectifier Corporation III-Nitride Transistor with Passive Oscillation Prevention
US20120256190A1 (en) * 2011-04-11 2012-10-11 International Rectifier Corporation Stacked Composite Device Including a Group III-V Transistor and a Group IV Diode
KR20120120826A (ko) * 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
JP5684043B2 (ja) * 2011-05-12 2015-03-11 株式会社豊田中央研究所 半導体装置とその製造方法
WO2012160963A1 (en) * 2011-05-20 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201312757A (zh) * 2011-09-14 2013-03-16 Hon Hai Prec Ind Co Ltd 薄膜電晶體結構及其製造方法
CN103828061B (zh) * 2011-10-07 2018-02-13 应用材料公司 使用氩气稀释来沉积含硅层的方法
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20130313561A1 (en) * 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
US8975664B2 (en) * 2012-06-27 2015-03-10 Triquint Semiconductor, Inc. Group III-nitride transistor using a regrown structure
US9087718B2 (en) * 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
CN103779424B (zh) * 2014-01-21 2017-09-29 江苏大学 一种非晶态氮化镓或氮化铟薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
CN105518868B (zh) 2019-06-28
KR20160047573A (ko) 2016-05-02
WO2015029435A1 (ja) 2015-03-05
TW201513365A (zh) 2015-04-01
KR20210000745A (ko) 2021-01-05
TWI630722B (zh) 2018-07-21
WO2015029434A1 (ja) 2015-03-05
TW201513346A (zh) 2015-04-01
JPWO2015029435A1 (ja) 2017-03-02
CN105518868A (zh) 2016-04-20
EP3043389B1 (en) 2020-05-20
KR102340742B1 (ko) 2021-12-20
EP3043389A1 (en) 2016-07-13
EP3043389A4 (en) 2017-04-26
US20160225913A1 (en) 2016-08-04
KR102309747B1 (ko) 2021-10-08

Similar Documents

Publication Publication Date Title
TWI585863B (zh) 適於具有異質基板的三族氮化物元件的緩衝層結構
US8835988B2 (en) Hybrid monolithic integration
JP6212124B2 (ja) ＩｎＧａＡｌＮ系半導体素子
US8791504B2 (en) Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US20130140525A1 (en) Gallium nitride growth method on silicon substrate
WO2012172753A1 (ja) 半導体装置及びその製造方法
KR101031798B1 (ko) 3차원 질화물 공명 터널링 반도체 소자 및 그 제조방법
JP6152124B2 (ja) 半導体装置の製造方法
JP5133927B2 (ja) 化合物半導体基板
US20130112939A1 (en) New iii-nitride growth method on silicon substrate
JP2006278857A (ja) 半導体積層構造、半導体素子及び当該半導体素子を用いた装置
JP2007243006A (ja) 窒化物系半導体の気相成長方法、及び、エピタキシャル基板とそれを用いた半導体装置
JP2019110344A (ja) 窒化物半導体装置および窒化物半導体基板
JP2010278199A (ja) 電界効果型トランジスタおよびその製造方法
JP2005285869A (ja) エピタキシャル基板及びそれを用いた半導体装置
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP2012151422A (ja) 半導体ウエーハ及び半導体素子及びその製造方法
US20230378276A1 (en) EPITAXIAL ScxAl1-xN SEMICONDUCTOR DEVICES
US20230223467A1 (en) HIGH ELECTRON MOBILITY TRANSISTORS (HEMTS) INCLUDING A YTTRIUM (Y) AND ALUMINUM NITRIDE (AlN) (YAlN) ALLOY LAYER
TWI740457B (zh) 半導體結構以及半導體裝置
JP2008186952A (ja) 半導体基板及び半導体装置
KR101364029B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
JP2006004976A (ja) 半導体の結晶成長方法及び半導体デバイス
WO2023037795A1 (ja) トランジスタ
JP2010177416A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170914

R150 Certificate of patent or registration of utility model

Ref document number: 6212124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250