JP2012151422A - 半導体ウエーハ及び半導体素子及びその製造方法 - Google Patents
半導体ウエーハ及び半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2012151422A JP2012151422A JP2011010987A JP2011010987A JP2012151422A JP 2012151422 A JP2012151422 A JP 2012151422A JP 2011010987 A JP2011010987 A JP 2011010987A JP 2011010987 A JP2011010987 A JP 2011010987A JP 2012151422 A JP2012151422 A JP 2012151422A
- Authority
- JP
- Japan
- Prior art keywords
- buffer region
- layer
- lattice constant
- substrate
- structure buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】半導体ウエーハは、基板2と、基板2の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域3と、バッファ領域3の上に配置され且つ化合物半導体で形成された主半導体領域4とを有する半導体ウエーハであって、バッファ領域3は、第1の多層構造バッファ領域5と、基板と第1の多層構造バッファ領域5との間に配置された第2の多層構造バッファ領域8とから成る。
【選択図】図2
Description
第2の半導体ウエーハ(請求項2に対応)は、上記の構成において、好ましくは、前記第2の多層構造バッファ領域は、少なくとも第3の層及び第4の層をそれぞれ3層以上含んでいることを特徴とする。
第3の半導体ウエーハ(請求項3に対応)は、上記の構成において、好ましくは、前記第2の多層構造バッファ領域に含まれる複数の第3の層は、前記基板から前記第1の多層構造バッファ領域に向かって徐々に減少するように互いに異なる厚みを有していることを特徴とする。
第4の半導体ウエーハ(請求項4に対応)は、上記の構成において、好ましくは、前記第2の多層構造バッファ領域に含まれる複数の第4の層は、前記基板から前記第1の多層構造バッファ領域に向かって徐々に増大するように互いに異なる厚みを有していることを特徴とする。
第1の半導体素子(請求項5に対応)は、基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域と、前記主半導体領域上に配置された少なくとも第1及び第2の主電極と、前記主半導体領域上に配置され且つ前記第1及び第2の主電極間の電流の流れを制御する機能を有している制御電極と、前記基板の他方の主面に形成され且つ前記第1又は第2の主電極に電気的にされている補助電極とを備えた半導体素子であって、前記バッファ領域は、第1の多層構造バッファ領域と、前記基板と前記第1の多層構造バッファ領域の間に配置された第2の多層構造バッファ領域とから成り、前記第1の多層構造バッファ領域はサブ多層構造バッファ領域と単層構造バッファ領域との交互積層体から成り、前記サブ多層構造バッファ領域は交互に配置された複数の第1及び第2の層を含み、前記第1の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第2の層は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記単層構造バッファ領域は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第1の層及び前記第2の層よりも厚く形成され、前記第2の多層構造バッファ領域は交互に配置された複数の第3及び第4の層を含み、前記第3の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第4の層は前記第3の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第1の多層構造バッファ領域は前記主半導体領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有し、前記第2の多層構造バッファ領域は、前記主半導体領域と前記サブ多層構造バッファ領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有していることを特徴とする。
第1の半導体ウエーハの製造方法(請求項6に対応)は、基板の一方の主面上に化合物半導体から成るバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウエーハを製造する方法において、前記基板の上に、前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成る第3の層と前記第3の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る第4の層との積層体を含み、且つ平均的に見た格子定数が、第1の多層構造バッファ領域の平均的に見た格子定数よりも小さい第2の多層構造バッファ領域を形成する第1の工程と、前記基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る第1の層と前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る第2の層との交互積層体から成るサブ多層構造バッファ領域を前記基板の一方の主面上に形成する第2の工程と、前記サブ多層構造バッファ領域の上に、前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る単層構造バッファ領域を前記第2の層よりも厚く形成する第3の工程と、前記第2及び第3の工程と同一の方法で前記サブ多層構造バッファ領域と実質的に同一の構成を有する別のサブ多層構造バッファ領域及び前記単層構造バッファ領域と実質的に同一の構成を有する別の単層構造バッファ領域を繰り返して形成して第1の多層構造バッファ領域を得る第4の工程と、前記バッファ領域の上に化合物半導体から成り且つ平均的に見た格子定数が、前記第1及び第2の多層構造バッファ領域の平均的に見た格子定数よりも大きい主半導体領域を形成する第5の工程と、を有していることを特徴とする。
単層構造バッファ領域7が第2の層62と同一の半導体材料である場合には、単層構造バッファ領域7がサブ多層構造バッファ領域6の最も上の第2の層62に連続的に形成される。このため、サブ多層構造バッファ領域6の最も上の第2の層62と単層構造バッファ領域7との境界は実質的に存在しない。従って、サブ多層構造バッファ領域6の最も上の第2の層62を単層構造バッファ領域7に含めて示すこともできる。このようにサブ多層構造バッファ領域6の最も上の第2の層62を単層構造バッファ領域7に含めて示す場合には、サブ多層構造バッファ領域6に含まれる第1の層61の合計は第2の層62の合計よりも1つ多くなる。
まず、ミラー指数で示す結晶の面方位において(111)面とされた主面を有し、シリコン基板2を用意する。
(1)主半導体領域4をHEMT以外のMESFET,SBD,LED等の別の半導体素子を構成するように形成することができる。
(2)シリコン基板2とバッファ領域3との間に例えばAlN等の別のバッファ層を設けることができる。
(3)主半導体領域4の中に例えばAlN層等の別の層を付加することができる。
(4)主半導体領域4、及びバッファ領域3を窒化物半導体以外の化合物半導体、例えば3−5族化合物半導体で構成することができる。
1b、1c 半導体ウエーハ
2 基板
3 バッファ領域
4 主半導体領域
5 第1の多層構造バッファ領域
6 サブ多層構造バッファ領域
7 単層構造バッファ領域
8 第2の多層構造バッファ領域
9 バッファ層
10 バッファ層
41 電子走行層
42 電子供給層
61 第1の層
62 第2の層
81 第3の層
82 第4の層
91 ソース電極
92 ドレイン電極
93 ゲート電極
94 補助電極
810〜813 第3の層
820〜823 第4の層
Claims (6)
- 基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウエーハであって、
前記バッファ領域は、第1の多層構造バッファ領域と、前記基板と前記第1の多層構造バッファ領域との間に配置された第2の多層構造バッファ領域とから成り、
前記第1の多層構造バッファ領域はサブ多層構造バッファ領域と単層構造バッファ領域との交互積層体から成り、
前記サブ多層構造バッファ領域は交互に配置された複数の第1及び第2の層を含み、
前記第1の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記第2の層は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記単層構造バッファ領域は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第1の層及び前記第2の層よりも厚く形成され、
前記第2の多層構造バッファ領域は交互に配置された複数の第3及び第4の層を含み、
前記第3の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記第4の層は前記第3の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記第1の多層構造バッファ領域は前記主半導体領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有し、
前記第2の多層構造バッファ領域は、前記主半導体領域と前記サブ多層構造バッファ領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有していることを特徴とする半導体ウエーハ。 - 前記第2の多層構造バッファ領域は、少なくとも第3の層及び第4の層をそれぞれ3層以上含んでいることを特徴とする請求項1記載の半導体ウエーハ。
- 前記第2の多層構造バッファ領域に含まれる複数の第3の層は、前記基板から前記第1の多層構造バッファ領域に向かって徐々に減少するように互いに異なる厚みを有していることを特徴とする請求項1又は2記載の半導体ウエーハ。
- 前記第2の多層構造バッファ領域に含まれる複数の第4の層は、前記基板から前記第1の多層構造バッファ領域に向かって徐々に増大するように互いに異なる厚みを有していることを特徴とする請求項1〜3のいずれか1項に記載の半導体ウエーハ。
- 基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域と、前記主半導体領域上に配置された少なくとも第1及び第2の主電極と、前記主半導体領域上に配置され且つ前記第1及び第2の主電極間の電流の流れを制御する機能を有している制御電極と、前記基板の他方の主面に形成され且つ前記第1又は第2の主電極に電気的にされている補助電極とを備えた半導体素子であって、
前記バッファ領域は、第1の多層構造バッファ領域と、前記基板と前記第1の多層構造バッファ領域の間に配置された第2の多層構造バッファ領域とから成り、
前記第1の多層構造バッファ領域はサブ多層構造バッファ領域と単層構造バッファ領域との交互積層体から成り、
前記サブ多層構造バッファ領域は交互に配置された複数の第1及び第2の層を含み、
前記第1の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記第2の層は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記単層構造バッファ領域は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第1の層及び前記第2の層よりも厚く形成され、
前記第2の多層構造バッファ領域は交互に配置された複数の第3及び第4の層を含み、
前記第3の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記第4の層は前記第3の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記第1の多層構造バッファ領域は前記主半導体領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有し、
前記第2の多層構造バッファ領域は、前記主半導体領域と前記サブ多層構造バッファ領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有していることを特徴とする半導体素子。 - 基板の一方の主面上に化合物半導体から成るバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウエーハを製造する方法において、
前記基板の上に、前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成る第3の層と前記第3の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る第4の層との積層体を含み、且つ平均的に見た格子定数が、第1の多層構造バッファ領域の平均的に見た格子定数よりも小さい第2の多層構造バッファ領域を形成する第1の工程と、
前記基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る第1の層と前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る第2の層との交互積層体から成るサブ多層構造バッファ領域を前記基板の一方の主面上に形成する第2の工程と、
前記サブ多層構造バッファ領域の上に、前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る単層構造バッファ領域を前記第2の層よりも厚く形成する第3の工程と、
前記第2及び第3の工程と同一の方法で前記サブ多層構造バッファ領域と実質的に同一の構成を有する別のサブ多層構造バッファ領域及び前記単層構造バッファ領域と実質的に同一の構成を有する別の単層構造バッファ領域を繰り返して形成して第1の多層構造バッファ領域を得る第4の工程と、
前記バッファ領域の上に化合物半導体から成り且つ平均的に見た格子定数が、前記第1及び第2の多層構造バッファ領域の平均的に見た格子定数よりも大きい主半導体領域を形成する第5の工程と、
を有していることを特徴とする半導体ウエーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011010987A JP5824814B2 (ja) | 2011-01-21 | 2011-01-21 | 半導体ウエーハ及び半導体素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011010987A JP5824814B2 (ja) | 2011-01-21 | 2011-01-21 | 半導体ウエーハ及び半導体素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012151422A true JP2012151422A (ja) | 2012-08-09 |
JP5824814B2 JP5824814B2 (ja) | 2015-12-02 |
Family
ID=46793366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011010987A Active JP5824814B2 (ja) | 2011-01-21 | 2011-01-21 | 半導体ウエーハ及び半導体素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5824814B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014050250A1 (ja) * | 2012-09-25 | 2014-04-03 | 古河電気工業株式会社 | 半導体積層基板および半導体素子 |
JP2015097265A (ja) * | 2013-10-29 | 2015-05-21 | アイメック・ヴェーゼットウェーImec Vzw | Iii−v族材料の選択エリア成長用のエピ基板およびiii−v族材料をシリコン基板上に製造する方法 |
US9166031B2 (en) | 2013-09-05 | 2015-10-20 | Fujitsu Limited | Semiconductor device |
US9196685B2 (en) | 2013-09-27 | 2015-11-24 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
JPWO2015015800A1 (ja) * | 2013-07-30 | 2017-03-02 | 住友化学株式会社 | 半導体基板および半導体基板の製造方法 |
DE102022004684A1 (de) | 2022-12-13 | 2024-06-13 | Azur Space Solar Power Gmbh | Halbleiterscheibe |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218479A (ja) * | 2007-02-28 | 2008-09-18 | Sanken Electric Co Ltd | 半導体ウエーハ及び半導体素子及び製造方法 |
-
2011
- 2011-01-21 JP JP2011010987A patent/JP5824814B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218479A (ja) * | 2007-02-28 | 2008-09-18 | Sanken Electric Co Ltd | 半導体ウエーハ及び半導体素子及び製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014050250A1 (ja) * | 2012-09-25 | 2014-04-03 | 古河電気工業株式会社 | 半導体積層基板および半導体素子 |
US9276066B2 (en) | 2012-09-25 | 2016-03-01 | Fuji Electric Co., Ltd. | Semiconductor multi-layer substrate and semiconductor element |
JPWO2014050250A1 (ja) * | 2012-09-25 | 2016-08-22 | 富士電機株式会社 | 半導体積層基板および半導体素子 |
JPWO2015015800A1 (ja) * | 2013-07-30 | 2017-03-02 | 住友化学株式会社 | 半導体基板および半導体基板の製造方法 |
JP2018172284A (ja) * | 2013-07-30 | 2018-11-08 | 住友化学株式会社 | 半導体基板および半導体基板の製造方法 |
US9166031B2 (en) | 2013-09-05 | 2015-10-20 | Fujitsu Limited | Semiconductor device |
US9196685B2 (en) | 2013-09-27 | 2015-11-24 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
JP2015097265A (ja) * | 2013-10-29 | 2015-05-21 | アイメック・ヴェーゼットウェーImec Vzw | Iii−v族材料の選択エリア成長用のエピ基板およびiii−v族材料をシリコン基板上に製造する方法 |
DE102022004684A1 (de) | 2022-12-13 | 2024-06-13 | Azur Space Solar Power Gmbh | Halbleiterscheibe |
Also Published As
Publication number | Publication date |
---|---|
JP5824814B2 (ja) | 2015-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5309452B2 (ja) | 半導体ウエーハ及び半導体素子及び製造方法 | |
JP5477685B2 (ja) | 半導体ウェーハ及び半導体素子及びその製造方法 | |
JP5309451B2 (ja) | 半導体ウエーハ及び半導体素子及び製造方法 | |
US10269903B2 (en) | Semiconductor structure having graded transition bodies | |
JP4525894B2 (ja) | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 | |
JP4826703B2 (ja) | 半導体素子の形成に使用するための板状基体 | |
JP5492984B2 (ja) | エピタキシャル基板およびエピタキシャル基板の製造方法 | |
JP5596783B2 (ja) | エピタキシャル基板およびエピタキシャル基板の製造方法 | |
US8928000B2 (en) | Nitride semiconductor wafer including different lattice constants | |
US20120091435A1 (en) | Epitaxial substrate for electronic device and method of producing the same | |
WO2013125126A1 (ja) | 半導体素子および半導体素子の製造方法 | |
WO2009119356A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
WO2011135963A1 (ja) | エピタキシャル基板およびエピタキシャル基板の製造方法 | |
JP2007221001A (ja) | 半導体素子 | |
JP2010232293A (ja) | 半導体装置 | |
JP5824814B2 (ja) | 半導体ウエーハ及び半導体素子及びその製造方法 | |
JP7073446B2 (ja) | 六方格子結晶構造を有するiii-v族半導体層を含んだ半導体構造 | |
JP2011049488A (ja) | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス | |
JP2012109344A (ja) | 窒化物半導体素子および窒化物半導体パッケージ | |
JP5660373B2 (ja) | 半導体ウエーハ及び半導体素子 | |
TW201825722A (zh) | 化合物半導體及其製造方法以及氮化物半導體 | |
JP2014022685A (ja) | 半導体積層構造およびこれを用いた半導体素子 | |
JP6173493B2 (ja) | 半導体素子用のエピタキシャル基板およびその製造方法 | |
JP5223202B2 (ja) | 半導体基板及び半導体装置 | |
JP6815278B2 (ja) | 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5824814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |