JP2012151422A - 半導体ウエーハ及び半導体素子及びその製造方法 - Google Patents

Abstract

【課題】クラックが少なく表面の平坦性が良好な半導体ウエーハ及び半導体装置及びその製造方法を提供する。
【解決手段】半導体ウエーハは、基板２と、基板２の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域３と、バッファ領域３の上に配置され且つ化合物半導体で形成された主半導体領域４とを有する半導体ウエーハであって、バッファ領域３は、第１の多層構造バッファ領域５と、基板と第１の多層構造バッファ領域５との間に配置された第２の多層構造バッファ領域８とから成る。
【選択図】図２

Description

本発明は、半導体ウエーハ及び半導体素子及びその製造方法に関し、特に、シリコン又はシリコン化合物から成る基板上に窒化物半導体をエピタキシャル成長させた半導体ウエーハ、及びこの半導体ウエーハで形成されたＨＥＭＴ、ＭＥＳＦＥＴ、ＳＢＤ（ショットキーバリアーダイオード）、ＬＥＤ（発光ダイオード）等の半導体素子及びその製造方法に関するものである。

シリコン基板上に窒化物半導体をエピタキシャル成長させた半導体ウエーハは、特許文献１等に開示されている。シリコン基板はサファイア基板に比べて低コストであるという特長を有する。しかし、シリコン基板の線膨張係数は約３．５９×１０^−６／Ｋ、窒化物半導体としてのＧａＮの線膨張係数は約５．５９×１０^−６／Ｋであり、両者の間に比較的大きな差がある。なお、ＧａＮ以外の窒化物半導体の線膨張係数もシリコン基板の線膨張係数よりも大きい。また、シリコンと窒化物半導体は格子定数が互いに相違する。このため、シリコン基板上に窒化物半導体を形成すると、窒化物半導体に応力が加わり、ここにクラックや転位が発生し易い。

この問題を解決するために上記特許文献１の技術では、シリコン基板上に多層構造バッファ領域が設けられ、このバッファ領域の上に半導体素子形成用の窒化物半導体領域がエピタキシャル成長されている。上記多層構造バッファ領域は良好な応力緩和効果を有するので、バッファ領域上の半導体素子形成用の窒化物半導体領域のクラックや転位が減少する。

しかし、シリコン基板の上に比較的厚いバッファ領域を介して窒化物半導体から成る素子用の主半導体領域を形成すると、半導体ウエーハに反りが生じる。この半導体ウエーハの反りは、主半導体領域の厚みが増大するに従って増大する。また、半導体ウエーハの面積（直径）が増大するに従って反りも増大する。なお、主半導体領域の厚みを増大させることは、半導体素子の縦方向（厚み方向）における耐圧を高めるために要求される。周知のように主半導体領域の厚みが厚いほど主半導体領域の一方の主面と他方の主面との間の耐圧が高くなる。半導体ウエーハの面積（直径）を増大させることは、半導体素子のコストを低減するために要求される。半導体ウエーハの面積（直径）が増大すると、一枚の半導体ウエーハから形成できる半導体素子の個数が多くなり、半導体素子のコストを低減することが可能になる。

シリコン基板の上に窒化物半導体を形成する別の方法として、ＡｌＧａＮ層とＧａＮ層とを繰り返し積層した構成をそれぞれ有する第１及び第２の超格子層とこれ等の間に配置したＧａＮ層とから成るバッファ領域をシリコン基板の上に設け、このバッフア領域の上に主半導体領域のためのＧａＮ層を設ける方法が非特許文献１に開示されている。また、非特許文献２には特許文献３のＡｌＧａＮ層とＧａＮ層とから成る超格子層の代わりにＡｌＮ層とＧａＮ層とから成る超格子層を設けることが開示されている。

非特許文献１及び２の方法を採用すると、主半導体領域のためのＧａＮ層のクラック及び結晶性が改善される。しかし、主半導体領域を厚く形成すると反りの問題が発生する。

そこで、特許文献２では、第１の多層構造バッファ領域の他に、平均的に見た格子定数が第１の多層構造バッファ領域よりも大きい第２の多層構造バッファ領域を主半導体領域と第１の多層構造バッファ領域との間に設けるようにした。それにより、半導体ウエーハの反りが改善されるのみでなく、バッファ領域及び主半導体領域を厚くすることができるようになった。

特開２００３−５９９４８号公報 特開２００８−２１８４７９号公報

Applied Physics Letters, Volume 75,Number 14, October 4,1999, S.A.Nikishin, High quality GaN grown on Si(111) by gas source molecular beam epitaxy with ammonia Applied Physics Letters, Volume 79, Number 20, November 12, 2001, Eric Feltin, et.al.「Stree control in GaN grown on Si(111) by metalorganic vapor phase epitaxy」

半導体デバイスの応用範囲を広げるためには、更に優れた特性を実現することが重要である。ＬＥＤ等の発光デバイスでは発光層を約２ｎｍ程度の非常に薄い膜で形成しており、この膜を品質良く作製することが発光デバイスの特性向上に重要である。薄い膜を品質良く成膜するには下地の平坦性が十分保たれていることが必要であり、発光層（主半導体領域）の平坦性を向上させることは重要である。スイッチング素子等の電子デバイスにおいても、同様にキャリアが流れるチャネル領域は１０ｎｍ以下と非常に薄く、この電子密度と移動度を上げることが特性向上に重要である。ここでも主半導体領域の平坦性を向上させることで、特性を改善することができる。しかしながら、従来の技術を用いてはクラックの少ないウエーハ作製を実現できたが、多層構造バッファ領域が厚くなることで表面の平坦性が悪化するという問題があった。

本発明の目的は、上記の課題に鑑み、クラックが少なく表面の平坦性が良好な半導体ウエーハ及び半導体素子及びその製造方法を提供することにある。

本発明に係る半導体ウエーハ及び半導体素子及びその製造方法は、上記の目的を達成するため、次のように構成される。

第１の半導体ウエーハ（請求項１に対応）は、基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウエーハであって、前記バッファ領域は、第１の多層構造バッファ領域と、前記基板と前記第１の多層構造バッファ領域との間に配置された第２の多層構造バッファ領域とから成り、前記第１の多層構造バッファ領域はサブ多層構造バッファ領域と単層構造バッファ領域との交互積層体から成り、前記サブ多層構造バッファ領域は交互に配置された複数の第１及び第２の層を含み、前記第１の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第２の層は前記第１の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記単層構造バッファ領域は前記第１の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第１の層及び前記第２の層よりも厚く形成され、前記第２の多層構造バッファ領域は交互に配置された複数の第３及び第４の層を含み、前記第３の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第４の層は前記第３の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第１の多層構造バッファ領域は前記主半導体領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有し、前記第２の多層構造バッファ領域は、前記主半導体領域と前記サブ多層構造バッファ領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有していることを特徴とする。
第２の半導体ウエーハ（請求項２に対応）は、上記の構成において、好ましくは、前記第２の多層構造バッファ領域は、少なくとも第３の層及び第４の層をそれぞれ３層以上含んでいることを特徴とする。
第３の半導体ウエーハ（請求項３に対応）は、上記の構成において、好ましくは、前記第２の多層構造バッファ領域に含まれる複数の第３の層は、前記基板から前記第１の多層構造バッファ領域に向かって徐々に減少するように互いに異なる厚みを有していることを特徴とする。
第４の半導体ウエーハ（請求項４に対応）は、上記の構成において、好ましくは、前記第２の多層構造バッファ領域に含まれる複数の第４の層は、前記基板から前記第１の多層構造バッファ領域に向かって徐々に増大するように互いに異なる厚みを有していることを特徴とする。
第１の半導体素子（請求項５に対応）は、基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域と、前記主半導体領域上に配置された少なくとも第１及び第２の主電極と、前記主半導体領域上に配置され且つ前記第１及び第２の主電極間の電流の流れを制御する機能を有している制御電極と、前記基板の他方の主面に形成され且つ前記第１又は第２の主電極に電気的にされている補助電極とを備えた半導体素子であって、前記バッファ領域は、第１の多層構造バッファ領域と、前記基板と前記第１の多層構造バッファ領域の間に配置された第２の多層構造バッファ領域とから成り、前記第１の多層構造バッファ領域はサブ多層構造バッファ領域と単層構造バッファ領域との交互積層体から成り、前記サブ多層構造バッファ領域は交互に配置された複数の第１及び第２の層を含み、前記第１の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第２の層は前記第１の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記単層構造バッファ領域は前記第１の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第１の層及び前記第２の層よりも厚く形成され、前記第２の多層構造バッファ領域は交互に配置された複数の第３及び第４の層を含み、前記第３の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第４の層は前記第３の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第１の多層構造バッファ領域は前記主半導体領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有し、前記第２の多層構造バッファ領域は、前記主半導体領域と前記サブ多層構造バッファ領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有していることを特徴とする。
第１の半導体ウエーハの製造方法（請求項６に対応）は、基板の一方の主面上に化合物半導体から成るバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウエーハを製造する方法において、前記基板の上に、前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成る第３の層と前記第３の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る第４の層との積層体を含み、且つ平均的に見た格子定数が、第１の多層構造バッファ領域の平均的に見た格子定数よりも小さい第２の多層構造バッファ領域を形成する第１の工程と、前記基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る第１の層と前記第１の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る第２の層との交互積層体から成るサブ多層構造バッファ領域を前記基板の一方の主面上に形成する第２の工程と、前記サブ多層構造バッファ領域の上に、前記第１の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る単層構造バッファ領域を前記第２の層よりも厚く形成する第３の工程と、前記第２及び第３の工程と同一の方法で前記サブ多層構造バッファ領域と実質的に同一の構成を有する別のサブ多層構造バッファ領域及び前記単層構造バッファ領域と実質的に同一の構成を有する別の単層構造バッファ領域を繰り返して形成して第１の多層構造バッファ領域を得る第４の工程と、前記バッファ領域の上に化合物半導体から成り且つ平均的に見た格子定数が、前記第１及び第２の多層構造バッファ領域の平均的に見た格子定数よりも大きい主半導体領域を形成する第５の工程と、を有していることを特徴とする。

本発明によれば、クラックが少なく表面の平坦性が良好な半導体ウエーハ及び半導体装置及びその製造方法を提供することができる。

本発明の第１実施形態に係る半導体素子としての高電子移動度トランジスタ即ちＨＥＭＴ（High Electron Mobility Transistor ）を形成するための半導体ウエーハ１を示す図である。 図１の半導体ウエーハ１をその厚み方向に拡大してバッファ領域３及び主半導体領域４を詳しく示した半導体ウエーハ１を示す図である。 図２のバッファ領域３の一部を更に拡大したものを示す図である。 図１〜図３に示した半導体ウエーハ１を使用して製作したＨＥＭＴを示す図である。 本発明の第２実施形態に係る半導体ウエーハのバッファ領域３の一部を拡大したものを示す図である。 本発明の第３実施形態に係る半導体ウエーハのバッファ領域３の一部を拡大したものを示す図である。

以下に、本発明の好適な実施形態を添付図面に基づいて説明する。

図１は、本発明の第１実施形態に係る半導体素子としての高電子移動度トランジスタ即ちＨＥＭＴ（High Electron Mobility Transistor ）を形成するための半導体ウエーハ１を示す図である。半導体ウエーハ１は、図１に概略的に示すようにシリコン基板２と、この基板２の一方の主面上に配置され且つ窒化物半導体で形成されたバッファ領域３と、バッファ領域３の上に配置され且つ窒化物半導体で形成された半導体素子形成用の主半導体領域４とを有する。この半導体ウエーハ１は複数個のＨＥＭＴを形成できる面積を有する。

基板２は、例えば３５０〜１２００μｍの厚みを有し且つバッファ領域３及び主半導体領域４よりも大きい格子定数（例えば０．５４３ｎｍ）を有し且つバッファ領域３の線膨張係数（例えば４．１５×１０^−６／Ｋ）及び主半導体領域４の線膨張係数（例えば５．５９×１０^−６／Ｋ）よりも小さい線膨張係数（例えば３．５９×１０^−６／Ｋ）を有する単結晶シリコンから成っている。そして、基板２は、バッファ領域３及び主半導体領域４の成長基板としての機能と機械的支持基板としての機能とを有している。また、基板２は、主半導体領域４に形成される半導体素子の動作を安定化させるための補助電極を支持する機能を有する。なお、このシリコン基板２に、必要に応じてボロン（Ｂ）等の３族元素又はリン（Ｐ）等の５族元素からなる導電型決定不純物を添加することができる。また、基板２をＳｉＣ等のシリコン化合物で形成することもできる。

図２は、図１の半導体ウエーハ１をその厚み方向に拡大してバッファ領域３及び主半導体領域４を詳しく示した半導体ウエーハ１を示す図である。図３は、図２のバッファ領域３の一部を更に拡大したものを示す図である。なお、図１及び図２における基板２及び各領域３，４の厚み、及び図３における多層構造バッファ領域の厚みは説明的に示されており、実際の厚みとは異なる。

バッファ領域３は、図２に示すように厚みＴａの第１の多層構造バッファ領域５と、基板２と第１の多層構造バッファ領域５との間に配置された厚みＴｂの第２の多層構造バッファ領域８を有する。また、バッファ領域３は、基板２と第２の多層構造バッファ領域８との間にバッファ層９，１０を有する。第１の多層構造バッファ領域５は、図２においてサブ（下位又は副）多層構造バッファ領域６と単層構造バッファ領域７との交互積層体から成る。図２では図示の都合上第１の多層構造バッファ領域５の一部が省かれ、７個のサブ多層構造バッファ領域６と７個の第１の単層構造バッファ領域７とで示されているが、第１の多層構造バッファ領域５におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアの数を任意に変えることができる。しかし、第１の多層構造バッファ領域５におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアの数を、好ましくは４〜２０、より好ましくは８〜１５にすることが望ましい。このペア数が４よりも少ない場合、及び２０よりも大きい場合には半導体ウエーハの反り及び主半導体領域４の結晶性の改善効果が低下する。

図２においては、各サブ多層構造バッファ領域６が互いに同一の厚さＴｄを有し且つ同一の構成を有するが、本発明の目的を達成できる範囲で厚さ及び構成を互いに相違させることもできる。また、図２においては、各単層構造バッファ領域７が互いに同一の厚さＴｅを有し且つ同一の構成を有するが、本発明の目的を達成できる範囲で厚さ及び構成を互いに相違させることもできる。

図２の１つのサブ多層構造バッファ領域６が図３に更に詳しく示されている。図３から明らかようにサブ多層構造バッファ領域６は、第１及び第２のサブレイヤーと呼ぶこともできる第１及び第２の層６１、６２の交互積層体から成る。なお、サブ多層構造バッファ領域６を超格子バッファとなるように形成することもできる。図３では１つのサブ多層構造バッファ領域６が第１の層６１と第２の層６２とのペアを４つ積層することによって形成されているが、このペア数を任意に変えることができる。サブ多層構造バッファ領域６の厚みＴｄは、好ましくは１０〜１０００ｎｍ、より好ましくは４０〜４００ｎｍである。

第１の層６１はアルミニウムを第１の割合で含む窒化物半導体から成り、例えば、化学式 Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎで表される窒化物半導体材料から成る。ここで、前記ｘ及びｙは、０＜ｘ≦１、０≦ｙ＜１、ｘ＋ｙ≦１を満足する数値、で示される窒化物半導体材料から成る。

第１の層６１の厚さＴｆは１〜２０ｎｍであることが望ましい。第１の層６１の厚さＴｆが１ｎｍよりも薄い場合、及び２０ｎｍよりも厚い場合には、半導体ウエーハの反り及び主半導体領域４の結晶性の改善効果が低下する。本実施形態では第１の層６１がＡｌＮ（窒化アルミニウム）から成り、この厚さＴｆは５ｎｍに設定されている。

図３では全部の第１の層６１が同一の材料（ＡｌＮ）で形成されているが、複数の第１の層６１を互いに異なる材料で形成することができる。また、図３では全部の第１の層６１が同一の厚みに形成されているが、複数の第１の層６１を互いに異なる厚みに形成することができる。

ＡｌＮから成る第１の層６１の結晶軸ａ及びｃの格子定数はシリコンから成る基板２の格子定数よりも小さい値（例えばａ軸で０．３１１ｎｍ、ｃ軸で０．４９８ｎｍ）である。また、第１の層６１の線膨張係数は基板２の線膨張係数よりも大きい値（例えば４．１５×１０^−６／Ｋ）である。なお、第１の層６１に必要に応じてｎ型又はｐ型の導電型決定不純物をドープすることができる。

第１の層６１の上に配置された第２の層６２は、アルミニウムの含有割合が第２の割合（ゼロを含む）の窒化物半導体からなり、例えば、化学式 Ａｌ_ａＩｎ_ｂＧａ_{１−ａ−ｂ}Ｎで表される窒化物半導体材料から成る。ここで、前記ａ及びｂは、０≦ａ≦１、０≦ｂ＜１、ａ＋ｂ≦１、ａ＜ｘを満足させる数値、で示される窒化物半導体材料から成る。上記の化学式から明らかなように第２の層６２はＡｌ（アルミニウム）を含んでも良いし、含まなくとも良い。第２の層６２にＡｌ（アルミニウム）を含める場合には、第１の層６１のＡｌ（アルミニウム）の割合よりも小さい第２の割合とする。本発明においてＡｌの第２の割合はゼロを含むものとして定義されている。

第２の層６２の厚みＴｇは、好ましくは１〜２０ｎｍであり、より好ましくは２〜１０ｎｍである。第２の層６２の厚みＴｇが１よりも薄い場合、及び２０ｎｍよりも厚い場合、半導体ウエーハの反り及び主半導体領域４の結晶性の改善効果が低下する。本実施例では第２の層６２がＧａＮ（窒化ガリウム）から成り、この厚さＴｇは３．０ｎｍに設定されている。第２の層６２の厚みＴｇは、好ましくは第１の層６１の厚みＴｆよりも薄く決定される。なお、第１及び第２の層６１、６２を超格子バッファを構成するように形成することができる。

また、図３では全部の第２の層６２が同一の材料で形成されているが、本発明の効果を得ることができる範囲内で、複数の第２の層６２を互いに異なる材料で形成することができる。また、図３では全部の第２の層６２が同一の厚みに形成されているが、本発明の効果を得ることができる範囲内で、複数の第２の層６２を互いに異なる厚みに形成することができる。

第２の層６２は、Ａｌ（アルミニウム）を含まないか、又は第１の層６１の第１の割合よりも少ない第２の割合で含む。従って、ＧａＮからなる第２の層６２の結晶軸ａ及びｃの格子定数は、第１の層６１の格子定数よりも大きく且つ基板２の格子定数よりも小さい値（例えばａ軸で０．３１８ｎｍ、ｃ軸で０．５１８ｎｍ）である。また、第２の層６２の線膨張係数は基板２の線膨張係数よりも大きい値（例えば５．５９×１０^−６／Ｋ）である。第２の層６２に必要に応じてｎ型又はｐ型の導電型決定不純物をドープすることができる。

単層構造バッファ領域７は、アルミニウムの含有割合が第３の割合（ゼロを含む）の窒化物半導体からなり、例えば、化学式 Ａｌ_ｃＩｎ_ｄＧａ_{１−ｃ−ｄ}Ｎで表される窒化物半導体材料から成る。ここで、前記ｃ及びｄは、０≦ｃ≦１、０≦ｄ＜１、ｃ＋ｄ≦１、ｃ＜ｘを満足させる数値、で示される窒化物半導体材料からなる。

上記化学式から明らかなように、この単層構造バッファ領域７は、アルミニウムを含んでも良いし、含まなくとも良い。単層構造バッファ領域７がアルミニウムを含む場合には、サブ多層構造バッファ領域６の平均的（又は巨視的）に見たＡｌの含有割合よりも小さい第３の割合とする。なお、本発明においてＡｌの第３の割合はゼロを含むものとして定義されている。

単層構造バッファ領域７のアルミニウムの含有割合がサブ多層構造バッファ領域６の平均値よりも小さいので、単層構造バッファ領域７の結晶軸ａ及びｃの格子定数は、第１の層６１の格子定数及びサブ多層構造バッファ領域６の平均的（又は巨視的）に見た 格子定数よりも大きく且つ基板２の格子定数よりも小さい。

製造工程を簡略化するために単層構造バッファ領域７を第２の層６２と同一の半導体材料（例えばＧａＮ）で形成することが望ましい。
単層構造バッファ領域７が第２の層６２と同一の半導体材料である場合には、単層構造バッファ領域７がサブ多層構造バッファ領域６の最も上の第２の層６２に連続的に形成される。このため、サブ多層構造バッファ領域６の最も上の第２の層６２と単層構造バッファ領域７との境界は実質的に存在しない。従って、サブ多層構造バッファ領域６の最も上の第２の層６２を単層構造バッファ領域７に含めて示すこともできる。このようにサブ多層構造バッファ領域６の最も上の第２の層６２を単層構造バッファ領域７に含めて示す場合には、サブ多層構造バッファ領域６に含まれる第１の層６１の合計は第２の層６２の合計よりも１つ多くなる。

単層構造バッファ領域７の厚みＴｅは、サブ多層構造バッファ領域６の厚みＴｄよりも厚い好ましくは２０〜２０００ｎｍ、より好ましくは１００〜５００ｎｍに決定される。単層構造バッファ領域７の厚さ２０ｎｍよりも薄い場合、及び２０００ｎｍよりも厚い場合には、半導体ウエーハの反り及び主半導体領域４の結晶性の改善効果が低下する。本実施例では単層構造バッファ領域７がＧａＮから成り、この厚さＴｅは２００ｎｍに設定されている。

なお、図２では全部の単層構造バッファ領域７が同一の材料で形成されているが、本発明の効果を得ることができる範囲内で、複数の単層構造バッファ領域７を互いに異なる材料で形成することができる。また、図２では全部の単層構造バッファ領域７が同一の厚みに形成されているが、本発明の効果を得ることができる範囲内で、複数の単層構造バッファ領域７を互いに異なる厚みに形成することができる。

第２の多層構造バッファ領域８は、本発明に従って主半導体領域４の平坦性を向上させるためのものであり、図３に示すように第３及び第４のサブレイヤーと呼ぶこともできる第３及び第４の層８１、８２の交互積層体から成る。この第２の多層構造バッファ領域８は、平均的又は巨視的に見たアルミニウムの含有率がサブ多層構造バッファ領域６よりも大きく、且つ平均的又は巨視的に見た格子定数がサブ多層構造バッファ領域６と主半導体領域４よりも小さくなるように形成されている。

ここで、第２の多層構造バッファ領域８の平均的又は巨視的に見たアルミニウムの含有率とは、第２の多層構造バッファ領域８のＧａ，Ｉｎ及びＡｌの原子数に対する第２の多層構造バッファ領域８に含まれるＡｌの原子数の割合である。また、サブ多層構造バッファ領域６の平均的又は巨視的に見たアルミニウムの含有率とは、サブ多層構造バッファ領域６のＧａ，Ｉｎ及びＡｌの原子数に対する第１の多層構造バッファ領域５に含まれるＡｌの原子数の割合である。

また、第２の多層構造バッファ領域８の平均的又は巨視的に見た格子定数とは、第２の多層構造バッファ領域８の第３及び第４の層８１，８２の各格子定数（Ｃ３，Ｃ４）に各層の厚み（Ｔｈ，Ｔｉ）を乗算した値（Ｃ３×Ｔｈ、Ｃ４×Ｔｉ）をそれぞれ求め、この乗算で得られた各値の合計値｛ｍ（Ｃ３×Ｔｈ）＋ｎ（Ｃ４×Ｔｉ）｝を求め、この合計値を第２の多層構造バッファ領域８の全体の厚み（Ｔｂ）で除算した値に相当する。なお、ｍは第３の層８１の数、ｎは第４の層８２の数を示す。

また、サブ多層構造バッファ領域６の平均的又は巨視的に見た格子定数とは、サブ多層構造バッファ領域６の第１及び第２の層６１、６２の各格子定数（Ｃ１，Ｃ２）に各層の厚み（Ｔｆ，Ｔg）を乗算した値（Ｃ１×Ｔｆ、Ｃ２×Ｔｇ）をそれぞれ求め、この乗算で得られた各値の合計値｛Ａ（Ｃ１×Ｔｆ）＋Ｂ（Ｃ２×Ｔg）｝を求め、この合計値をサブ多層構造バッファ領域６の全体の厚み（Ｔｄ）で除算した値に相当する。なお、Ａは第１の層６１の数、Ｂは第２の層６２の数を示す。また、主半導体領域４の平均的又は巨視的に見たアルミニウムの含有率、及び平均的又は巨視的に見た格子定数も、サブ多層構造バッファ領域６及び第２の多層構造バッファ領域５、８におけるこれらと同様に定義されている。

図３には第２の多層構造バッファ領域８が第３の層８１と第２の層８２とのペアを７つ積層することによって形成されている。なお、第３及び第４の層８１、８２のペア数を任意に変えることが可能である。しかし、第３及び第４の層８１、８２のペア数を３〜１００にすることが望ましい。このペア数が３より少ない場合、及び１００よりも多い場合には、半導体ウエーハの反り及び主半導体領域４の結晶性の改善効果が低下する。第２の多層構造バッファ領域８の厚みＴｂの好ましい値は５〜１０００ｎｍ、より好ましい値は２０〜４００ｎｍである。なお、この第２の多層構造バッファ領域８を超格子バッファとして機能する様に構成することもできる。

第３の層８１はアルミニウムを第４の割合で含む窒化物半導体から成り、例えば、化学式 Ａｌx'Ｉｎy'Ｇａ1-x'-y'Ｎで表される窒化物半導体材料から成る。ここで、前記ｘ’及びｙ’は、０＜ｘ’≦１、０≦ｙ’＜１、ｘ’＋ｙ’≦１、ｘ’≦ｘを満足する数値、で示される窒化物半導体材料から成る。

上記化学式から明らかなように、前記ｘ’に相当する第３の層８１におけるアルミニウムの含有割合（第４の割合）を、第１の層６１におけるアルミニウムの含有割合（前記ｘに相当する第１の割合）と同一にすることができる。しかし、既に説明したように平均的又は巨視的に見たアルミニウムの含有率がサブ多層構造バッファ領域６よりも大きく、且つ平均的又は巨視的に見た格子定数がサブ多層構造バッファ領域６よりも小さくなるように第２の多層構造バッファ領域８を形成することが要求される。

第３の層８１におけるアルミニウムの含有割合（第４の割合）が、第１の層６１におけるアルミニウムの含有割合（前記ｘに相当する第１の割合）と同一であっても、第２の多層構造バッファ領域８の厚みＴｂに対する第３の層８１の厚みＴｈの合計の割合（ｍ×Ｔｈ／Ｔｂ）がサブ多層構造バッファ領域６の厚みＴdに対する第１の層６１の厚みＴfの合計の割合（ａ×Ｔf／Ｔｂ）よりも大きい場合には、第２の多層構造バッファ領域８の平均的に見たアルミニウムの含有割合はサブ多層構造バッファ領域６の平均的に見たアルミニウムの含有割合よりも大きくなる。

第３の層８１の厚さＴｈは単層構造バッファ領域７よりも薄い例えば１〜２０ｎｍであることが望ましい。この実施例では、厚さ５ｎｍのＡｌＮで第３の層８１が形成されている。図３では全部の第３の層８１が同一の材料で形成されているが、本発明の効果を得ることができる範囲内で、複数の第３の層８１を互いに異なる材料で形成することができる。また、第３の層８１に必要に応じてｎ型又はｐ型の導電型決定不純物をドープすることができる。

第３の層８１の上に配置された第４の層８２は、アルミニウムの含有割合が第５の割合（ゼロを含む）の窒化物半導体からなり、例えば、化学式 Ａｌa'Ｉｎb'Ｇａ1-a'-b'Ｎで表される窒化物半導体材料から成る。ここで、前記ａ’及びｂ’は、０≦ａ’≦１、０≦ｂ’＜１、ａ’＋ｂ’≦１、ａ’＜ｘ’を満足させる数値、で示される窒化物半導体材料から成る。

上記の化学式から明らかなように第４の層８２はＡｌ（アルミニウム）を含んでも良いし、含まなくとも良い。第４の層８２にＡｌ（アルミニウム）を含める場合には、第３の層８１のＡｌ（アルミニウム）の割合よりも大きい第５の割合とする。本発明においてＡｌの第５の割合はゼロを含むものとして定義されている。なお、第４の層８２にＡｌ（アルミニウム）を含める場合には、第２の層６２のＡｌ（アルミニウム）の割合と同一又はこれよりも多いことが望ましい。

第４の層８２は、Ａｌ（アルミニウム）を含まないか、又は第３の層８１の第４の割合よりも少ない第５の割合で含む。従って、第４の層８２の結晶軸ａ及びｃの格子定数は、第３の層８１の格子定数よりも大きく且つ基板２の格子定数よりも小さい。第４の層８２がＧａＮの場合には、この格子定数はａ軸で０．３１８ｎｍ、ｃ軸で０．５１８ｎｍである。第２の多層構造バッファ領域８の平均的又は巨視的に見た格子定数は、サブ多層構造バッファ領域６よりも小さい。

また、第４の層８２の線膨張係数は基板２の線膨張係数よりも大きい値（例えば５．５９×１０^−６／Ｋ）である。第２の多層構造バッファ領域８の第４の層８２の厚みＴｉは単層構造バッファ領域７よりも薄い１〜５０ｎｍであることが望ましい。

なお、第２の多層構造バッファ領域８の第３及び第４の層８１、８２を超格子バッファを構成するように形成することが望ましい。また、図３では全部の第４の層８２が同一の材料で形成されているが、本発明の効果を得ることができる範囲内で、複数の第４の層８２を互いに異なる材料で形成することができる。また、図３では全部の第４の層８２が同一の厚みに形成されているが、本発明の効果を得ることができる範囲内で、複数の第４の層８２を互いに異なる厚みに形成することができる。また、第４の層８２に必要に応じてｎ型又はｐ型の導電型決定不純物をドープすることができる。

図１の実施形態に従う主半導体領域４は、ＨＥＭＴを形成するために不純物非ドープのＧａＮから成る電子走行層４１と、不純物非ドープのＡｌ_０．２Ｇａ_０．８Ｎから成る電子供給層４２とを有している。なお、電子供給層４２にｎ型不純物をドープすることもできる。また、電子供給層４２のＡｌの割合を任意に変えることができる。バッファ領域３の上に配置された電子走行層４１はチャネル領域を含み、例えば、１８００ｎｍ（１．８μｍ）の厚みを有する。

電子走行層４１の上に配置された電子供給層４２は電子走行層４１とのヘテロ接合に基づくピエゾ分極によって電子走行層４１と電子供給層４２との界面近傍に周知の２次元電子ガス層を形成させるものであって、例えば３０ｎｍの厚みを有する。

Ａｌを含む電子供給層４２はＡｌを含まない電子走行層４１に比べて極めて薄い。従って、主半導体領域４における平均的に見たＡｌの割合は電子走行層４１におけるＡｌの割合とほぼ同一になり、第１の多層構造バッファ領域５よりも小さい。主半導体領域４における平均的に見た格子定数は、電子走行層４１における格子定数とほぼ同一になり、多層構造バッファ領域５よりも大きく且つ基板２よりも小さい。

主半導体領域４は、ＧａＮから成る電子走行層４１とＡｌＧａＮから成る電子供給層４２とに限定されるものでなく、種々の化合物半導体、好ましくは窒化物半導体で形成することができる。しかし、主半導体領域４における平均的に見たＡｌの割合は、第１及び第２の多層構造バッファ領域５、８よりも小さいことが望ましい。また、主半導体領域４における平均的に見た格子定数は、第１及び第２の多層構造バッファ領域５、８よりも大きいことが望ましい。図２の主半導体領域４のＧａＮから成る電子走行層４１はＡｌＧａＮから成る電子供給層４２よりも大幅に厚いので、主半導体領域４の平均的に見たＡｌの割合、及び平均的に見た格子定数は上記の要求を満たしている。

図４は、図１〜図３に示した半導体ウエーハ１を使用して製作したＨＥＭＴを示す。説明を簡略化するために図４において図１と実質的に同一の部分に同一の符号を付し、その説明を省略する。第１の電極としてのソース電極９１及び第２の電極としてのドレイン電極９２は電子供給層４２にオーミック（低抵抗）接触し、制御電極としてのゲート電極９３は電子供給層４２にショットキー接触している。なお、ソース電極９１及びドレイン電極９２と電子供給層４２との間にｎ型不純物濃度の高いコンタクト層を設けることができる。ＨＥＭＴの動作の安定化を図るために基板２の下面に補助電極９４が設けられ、これが導体９５によってソース電極９１に接続されている。

次に、図１の半導体ウエーハ１の製造方法の一例を説明する。
まず、ミラー指数で示す結晶の面方位において（１１１）面とされた主面を有し、シリコン基板２を用意する。

次に、基板２を周知のMOCVD（Ｍetal Organic Chemical Depositioｎ）即ち有機金属気相成長装置の反応室に投入し、基板２の表面の酸化膜を取り除いた後、反応室にＴＭＡ（トリメチルアルミニウム）、及びアンモニアを流して、シリコン基板２の上にＡｌＮ（窒化アルミニウム）から成るバッファ層１０をエピタキシャル成長させる。その後、ＴＭＡの供給を止め、アンモニアの供給は継続し、これと共にＴＭＧ（トリメチルガリウム）を流してＧａＮから成るバッファ層９をエピタキシャル成長させる。

次に、反応室にアンモニアとＴＭＡ（トリメチルアルミニウム）及びアンモニアとＴＭＧ（トリメチルガリウム）を交互に流してＡｌＮから成る第３の層８１とＧａＮから成る第４の層８２との交互積層体から成る第２の多層構造バッファ領域８を形成する。

次に、第２の多層構造バッファ領域８の上にＧａＮからなる単層構造バッファ領域７をエピタキシャル成長させる。その後ＡｌＮ（窒化アルミニウム）から成る第１の層６１をエピタキシャル成長させる。その後、ＴＭＡの供給を止め、アンモニアの供給は継続し、これと共にＴＭＧ（トリメチルガリウム）を流してＧａＮから成る第２の層６２をエピタキシャル成長させる。第１及び第２の層６１，６２の形成工程を所望回数繰返して図３に示すサブ多層構造バッファ領域６を得る。

次に、反応室にアンモニアとＴＭＧ（トリメチルガリウム）を流してＧａＮから成る単層構造バッファ領域７をエピタキシャル成長させる。

次に、単層構造バッファ領域７の上にサブ多層構造バッファ領域６及び単層構造バッファ領域７を所望回数繰り返して形成して第１の多層構造バッファ領域５を得る。

この実施例では、第２の多層構造バッファ領域８の第３の層８１と第１の多層構造バッファ領域５のサブ多層構造バッファ領域第６に含まれる第１の層６１が共に５ｎｍのＡｌＮから成る。しかし、第２の多層構造バッファ領域８の第４の層８２がサブ多層構造バッファ領域第６に含まれる第２の層６２よりも薄く形成されている。これにより、この第２の多層構造バッファ領域８の平均的又は巨視的に見たアルミニウムの含有率はサブ多層構造バッファ領域６よりも小さい。

しかる後、周知のエピタキシャル成長法で主半導体領域４を第２の多層構造バッファ領域８の上に形成し、半導体ウエーハを完成させる。

上記実施形態での第３の層８１をＡｌｘＧａ１−ｘＮで形成する場合は、Ｘは好ましくはＸ＞０．７，さらに好ましくはｘ＞０．８５、さらに好ましくはｘ＞０．９５であり、膜厚は、０．５〜１００ｎｍ、さらに好ましくは１〜２０ｎｍ、さらに好ましくは、１〜１０ｎｍである。また、第４の層８２はＡｌｘＧａ１−ｘＮであって、ｘ＜０．３、さらに好ましくはｘ＜０．１５、さらに好ましくはｘ＜０．０５であり、膜厚は、０．５〜１００ｎｍ、さらに好ましくは１〜２０ｎｍ、さらに好ましくは１〜１０ｎｍである。

また、成膜条件は、平坦性が良好な成膜条件が好ましく、ＴＭＡ、ＴＭＧを用いたＭＯＣＶＤ成膜では、成膜温度は、１０００℃以上が好ましく、さらに好ましくは１０５０℃以上 、さらに好ましくは１１００℃以上である。さらに、成膜時の圧力は加圧もしくは常圧、減圧に設定することが可能で、好ましくは減圧、さらに好ましくは５０ｋＰａ以下、さらに好ましくは、２０ｋＰａ以下である。

実際に、例えば、サブ多層構造バッファ領域６の第１の層は、膜厚５ｎｍのＡｌＮで形成する。また、第２の層は、膜厚３ｎｍのＧａＮで形成する。そして、第１の層と第２の層をそれぞれ１０層形成する。さらに、単層構造バッファ領域７は、膜厚２００ｎｍのＧａＮで形成する。そして、第２の多層構造バッファ領域８の第３の層８１は、膜厚５ｎｍのＡｌＮで形成する。また、第４の層８２は、膜厚２ｎｍのＧａＮで形成する。そして、第３の層と第４の層をそれぞれ１０層形成する。また、このときバッファ層９は、膜厚５０ｎｍのＧａＮで形成する。さらに、バッファ層１０は、膜厚１５０ｎｍのＡｌＮで形成する。また、上記の構造では、Ｓｉ基板上に成長したＡｌＮ上にＧａＮ５０ｎｍを介して第２の多層構造バッファ領域８を形成しているが、５０ｎｍの膜厚のＧａＮで形成されたバッファ層９が無くても良い。

上記のようにして製造したシリコン基板上の窒化物半導体エピタキシャルにおいて、原子間力顕微鏡（ＡＦＭ）でエピタキシャル表面の平坦性を評価した結果、第２の多層構造バッファ領域８が無い場合、平均荒さ（Ｒａ）は、３ｎｍ、第２の多層構造バッファ領域８が有る場合、平均荒さ（Ｒａ）は２ｎｍとなった。

以上のように、本発明によれば、クラックがなく表面の平坦性が良好な半導体ウエーハ及び半導体装置及びその製造方法を提供することができる。

次に、図５を参照して本発明の第２の実施形態に係る半導体ウエーハ１ｂを説明する。但し、図５において図１〜図４と実質的に同一の部分には同一の参照符号を付してその説明を省略する。

第２の多層構造バッファ領域８は、本発明に従って主半導体領域４の平坦性を向上させるためのものであり、図５に示すように第３及び第４のサブレイヤーと呼ぶこともできる第３及び第４の層８１（８１０，．．．８１３）、８２の交互積層体から成る。第２の多層構造バッファ領域８に含まれる複数の第３の層（８１０，．．．８１３）は、基板２から第１の多層構造バッファ領域５に向かって徐々に薄くなるように互いに異なる厚み（Ｔ８１０，．．．Ｔ８１３）を有している。この第２の多層構造バッファ領域８は、平均的又は巨視的に見たアルミニウムの含有率がサブ多層構造バッファ領域６よりも大きく、且つ平均的又は巨視的に見た格子定数がサブ多層構造バッファ領域６と主半導体領域４よりも小さくなるように形成されている。

上記のようにして製造したシリコン基板上の窒化物半導体エピタキシャルにおいて、原子間力顕微鏡（ＡＦＭ）でエピタキシャル表面の平坦性を評価した結果、第２の実施形態のようにしてさらに第２の多層構造バッファ領域８を基板に近い側で格子定数が小さいように、基板に遠い側で格子定数が大きいようにすると、平均荒さ（Ｒａ）は、１．５ｎｍとなった。

次に、図６を参照して本発明の第３の実施形態に係る半導体ウエーハ１ｃを説明する。但し、図６において図１〜図４と実質的に同一の部分には同一の参照符号を付してその説明を省略する。

第２の多層構造バッファ領域８は、本発明に従って主半導体領域４の平坦性を向上させるためのものであり、図６に示すように第３及び第４のサブレイヤーと呼ぶこともできる第３及び第４の層８１、８２（８２０，．．．８２３）の交互積層体から成る。第２の多層構造バッファ領域８に含まれる複数の第４の層（８２０，．．．８２３）は、基板２から第１の多層構造バッファ領域５に向かって徐々に増加するように互いに異なる厚み（Ｔ８２０，．．．Ｔ８２３）を有している。この第２の多層構造バッファ領域８は、平均的又は巨視的に見たアルミニウムの含有率がサブ多層構造バッファ領域６よりも大きく、且つ平均的又は巨視的に見た格子定数がサブ多層構造バッファ領域６と主半導体領域４よりも小さくなるように形成されている。

上記のようにして製造したシリコン基板上の窒化物半導体エピタキシャルにおいて、原子間力顕微鏡（ＡＦＭ）でエピタキシャル表面の平坦性を評価した結果、第３の実施形態のようにしてさらに第２の多層構造バッファ領域８を基板に近い側で格子定数が小さいように、基板に遠い側で格子定数が大きいようにすると、平均荒さ（Ｒａ）は、１．５ｎｍとなった。

以上のように、本発明によれば、クラックがなく表面の平坦性が良好な半導体ウエーハ及び半導体装置及びその製造方法を提供することができる。

本発明は上述の第１及び第２の実施形態に限定されるものでなく、例えば次変形が可能なものである。
（１）主半導体領域４をＨＥＭＴ以外のＭＥＳＦＥＴ，ＳＢＤ，ＬＥＤ等の別の半導体素子を構成するように形成することができる。
（２）シリコン基板２とバッファ領域３との間に例えばＡｌＮ等の別のバッファ層を設けることができる。
（３）主半導体領域４の中に例えばＡｌＮ層等の別の層を付加することができる。
（４）主半導体領域４、及びバッファ領域３を窒化物半導体以外の化合物半導体、例えば３−５族化合物半導体で構成することができる。

以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）等については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。また、実施例同士を組み合わせても良い。

本発明に係る半導体ウエーハ及び半導体装置及びその製造方法は、ＨＥＭＴやＭＥＳＦＥＴ，ＳＢＤ，ＬＥＤ等を作製するための半導体ウエーハ及び半導体装置及びその製造方法に利用される。

１ 半導体ウエーハ
１ｂ、１ｃ 半導体ウエーハ
２ 基板
３ バッファ領域
４ 主半導体領域
５ 第１の多層構造バッファ領域
６ サブ多層構造バッファ領域
７ 単層構造バッファ領域
８ 第２の多層構造バッファ領域
９ バッファ層
１０ バッファ層
４１ 電子走行層
４２ 電子供給層
６１ 第１の層
６２ 第２の層
８１ 第３の層
８２ 第４の層
９１ ソース電極
９２ ドレイン電極
９３ ゲート電極
９４ 補助電極
８１０〜８１３ 第３の層
８２０〜８２３ 第４の層

Claims (6)

1. 基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウエーハであって、
   前記バッファ領域は、第１の多層構造バッファ領域と、前記基板と前記第１の多層構造バッファ領域との間に配置された第２の多層構造バッファ領域とから成り、
   前記第１の多層構造バッファ領域はサブ多層構造バッファ領域と単層構造バッファ領域との交互積層体から成り、
   前記サブ多層構造バッファ領域は交互に配置された複数の第１及び第２の層を含み、
   前記第１の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
   前記第２の層は前記第１の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
   前記単層構造バッファ領域は前記第１の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第１の層及び前記第２の層よりも厚く形成され、
   前記第２の多層構造バッファ領域は交互に配置された複数の第３及び第４の層を含み、
   前記第３の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
   前記第４の層は前記第３の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
   前記第１の多層構造バッファ領域は前記主半導体領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有し、
   前記第２の多層構造バッファ領域は、前記主半導体領域と前記サブ多層構造バッファ領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有していることを特徴とする半導体ウエーハ。
2. 前記第２の多層構造バッファ領域は、少なくとも第３の層及び第４の層をそれぞれ３層以上含んでいることを特徴とする請求項１記載の半導体ウエーハ。
3. 前記第２の多層構造バッファ領域に含まれる複数の第３の層は、前記基板から前記第１の多層構造バッファ領域に向かって徐々に減少するように互いに異なる厚みを有していることを特徴とする請求項１又は２記載の半導体ウエーハ。
4. 前記第２の多層構造バッファ領域に含まれる複数の第４の層は、前記基板から前記第１の多層構造バッファ領域に向かって徐々に増大するように互いに異なる厚みを有していることを特徴とする請求項１〜３のいずれか１項に記載の半導体ウエーハ。
5. 基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域と、前記主半導体領域上に配置された少なくとも第１及び第２の主電極と、前記主半導体領域上に配置され且つ前記第１及び第２の主電極間の電流の流れを制御する機能を有している制御電極と、前記基板の他方の主面に形成され且つ前記第１又は第２の主電極に電気的にされている補助電極とを備えた半導体素子であって、
   前記バッファ領域は、第１の多層構造バッファ領域と、前記基板と前記第１の多層構造バッファ領域の間に配置された第２の多層構造バッファ領域とから成り、
   前記第１の多層構造バッファ領域はサブ多層構造バッファ領域と単層構造バッファ領域との交互積層体から成り、
   前記サブ多層構造バッファ領域は交互に配置された複数の第１及び第２の層を含み、
   前記第１の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
   前記第２の層は前記第１の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
   前記単層構造バッファ領域は前記第１の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第１の層及び前記第２の層よりも厚く形成され、
   前記第２の多層構造バッファ領域は交互に配置された複数の第３及び第４の層を含み、
   前記第３の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
   前記第４の層は前記第３の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
   前記第１の多層構造バッファ領域は前記主半導体領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有し、
   前記第２の多層構造バッファ領域は、前記主半導体領域と前記サブ多層構造バッファ領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有していることを特徴とする半導体素子。
6. 基板の一方の主面上に化合物半導体から成るバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウエーハを製造する方法において、
   前記基板の上に、前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成る第３の層と前記第３の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る第４の層との積層体を含み、且つ平均的に見た格子定数が、第１の多層構造バッファ領域の平均的に見た格子定数よりも小さい第２の多層構造バッファ領域を形成する第１の工程と、
   前記基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る第１の層と前記第１の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る第２の層との交互積層体から成るサブ多層構造バッファ領域を前記基板の一方の主面上に形成する第２の工程と、
   前記サブ多層構造バッファ領域の上に、前記第１の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る単層構造バッファ領域を前記第２の層よりも厚く形成する第３の工程と、
   前記第２及び第３の工程と同一の方法で前記サブ多層構造バッファ領域と実質的に同一の構成を有する別のサブ多層構造バッファ領域及び前記単層構造バッファ領域と実質的に同一の構成を有する別の単層構造バッファ領域を繰り返して形成して第１の多層構造バッファ領域を得る第４の工程と、
   前記バッファ領域の上に化合物半導体から成り且つ平均的に見た格子定数が、前記第１及び第２の多層構造バッファ領域の平均的に見た格子定数よりも大きい主半導体領域を形成する第５の工程と、
   を有していることを特徴とする半導体ウエーハの製造方法。

Images