JP6120685B2 - 電力用半導体装置の製造方法 - Google Patents

電力用半導体装置の製造方法 Download PDF

Info

Publication number
JP6120685B2
JP6120685B2 JP2013121438A JP2013121438A JP6120685B2 JP 6120685 B2 JP6120685 B2 JP 6120685B2 JP 2013121438 A JP2013121438 A JP 2013121438A JP 2013121438 A JP2013121438 A JP 2013121438A JP 6120685 B2 JP6120685 B2 JP 6120685B2
Authority
JP
Japan
Prior art keywords
power semiconductor
pressure
semiconductor element
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013121438A
Other languages
English (en)
Other versions
JP2014239170A (ja
Inventor
翔 熊田
翔 熊田
林 建一
建一 林
裕章 巽
裕章 巽
宏貴 園田
宏貴 園田
祐介 石山
祐介 石山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013121438A priority Critical patent/JP6120685B2/ja
Publication of JP2014239170A publication Critical patent/JP2014239170A/ja
Application granted granted Critical
Publication of JP6120685B2 publication Critical patent/JP6120685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)

Description

本発明は、電力用半導体装置の製造方に関する。
半導体装置の中でも電力用半導体装置は、産業用機器から家電・情報端末まで幅広い機器の主電力(パワー)の制御に用いられ、とくに輸送機器等においては高い信頼性が求められている。近年、とくに大電流を流すことができ、高温動作も可能なワイドバンドギャップ半導体材料である炭化珪素(SiC)がシリコン(Si)に代わる半導体材料として開発が進められている。
上記のような高温動作での接合信頼性を高めるため、近年、焼結金属体を形成する接合材を用いて電力用半導体素子を回路基板等の配線部材に接合する方法が提案されている。この接合材には、ナノオーダーから数マイクロオーダー程度の非常に微小なフィラー(金属粒子)が含まれている。一般的に、金属粒子は粒子径が所定のサイズ以下に小さくなると、バルク金属に比べて非常に活性な表面状態を有するようになり、互いが焼結して粒成長し表面エネルギーを減らす方向へと容易に反応が進行することになる。したがって、バルクの融点の高い金属の粒子を用いた接合材を用いることで、バルク状態の融点よりもはるかに低温での接合が可能であるとともに、接合達成後の接合層はバルクの融点まで再溶融することはない。
一方、接合材中の金属粒子は、焼結を抑制するために表面が有機保護膜で覆われており、加熱によって保護膜を分解・脱ガスさせることで、金属粒子同士が接触して焼結が進行し、接合が可能となる。そのため、焼結性金属粒子を含有する接合材を用いて接合する際には、加熱と加圧が重要となり、とくに接合面全域にわたって十分な圧力を加えることが重要となる。例えば、加圧力が不足する領域では、金属粒子同士の接触不良により焼結が進行せず、その領域での金属部材の密度が疎となり、信頼性が低下する。
一方、本願と目的は違うが、半導体チップ(本願の電力用半導体素子に対応)と半導体チップ搭載装置(加圧接合機)との間にシートを介在させる構成(例えば、特許文献1参照。)が開示されている。そこで、この構成の応用として、電力用半導体素子と加圧接合機との間に可撓性のシート(圧力均一化シート)を介在させ、電力用半導体素子等の回路部材や接合材の厚みばらつきを吸収し、接合面内での加圧力を均一化することが考えられる。
特開2008−193023号公報(段落0052〜0054、図5、図6)
しかしながら、単に圧力均一化シートを介在させるだけでは、加圧中に圧力均一化シートが垂れ下がって接合部分の周囲を覆ってしまい、分解・脱ガスした有機保護膜の成分がその空間内に滞留することが懸念される。この場合、空間近傍の回路部材等を汚染して、回路部材等の信頼性が低下する恐れがあった。とくに、多数の電力用半導体素子を同時に接合する場合、接合材自体の量も増えるため、有機保護膜の成分量も増大し、回路部材等の汚染が、より顕著化する可能性があった。
本発明は、上記のような課題を解決するためになされたもので、耐熱性に優れるとともに、信頼性の高い電力用半導体素子を得ることを目的とする。
本発明の電力用半導体装置の製造方法は、焼結性金属粒子を含有する接合材と加圧装置を用いて、配線部材と電力用半導体素子との接合を行う電力用半導体装置の製造方法であって、鉛直方向において、前記電力用半導体素子が前記配線部材の上方に位置するように、前記接合材を介して前記電力用半導体素子を前記配線部材に重ね、前記加圧装置の一対の加圧板の間の所定位置に設置する設置工程と、前記一対の加圧板により加熱、加圧して、前記接合材の焼結性金属粒子を焼結させて前記電力用半導体素子を前記配線部材に接合する接合工程と、を含み、前記一対の加圧板のうち、上側の加圧板と前記電力用半導体素子の主面との間には、樹脂シートを介在させており、前記上側の加圧板は、その加圧面が前記主面を内包するように配置され、かつ、前記接合工程中に変形した前記樹脂シートの端部を前記加圧面よりも上方にかわすための空間が形成されていることを特徴とする。
本発明の電力用半導体装置の製造方法によれば、均一に加圧できるとともに金属焼結体を形成する接合材に含まれる有機保護膜の分解・脱ガス成分による回路部材等の汚染を防止できるので、耐熱性に優れるとともに、信頼性の高い電力用半導体素子を得ることができる。
本発明の実施の形態1にかかる電力用半導体装置の製造方法を説明するための製造工程中の各段階における回路部材および加圧板部分の断面図である。 本発明の実施の形態1にかかる電力用半導体装置の製造方法に用いる加圧装置の断面図、および加圧装置に設置される加圧板と電力用半導体素子との寸法関係を示すための加圧板部分の平面図である。 本発明の実施の形態1にかかる電力用半導体装置の製造方法に用いる加圧装置に設置される加圧板を説明するための平面図である。 従来の電力用半導体装置の製造方法における、ある段階での回路部材と加圧板部分の断面図である。 本発明の実施の形態1の変形例にかかる電力用半導体装置の製造方法における一行程中の回路部材および加圧板部分の断面図、および一部の加圧板の平面図である。 本発明の実施の形態2にかかる電力用半導体装置の製造方法の説明の前提として、実施の形態1で説明した加圧板を複数の電力用半導体素子の接合に用いた場合の回路部材および加圧板部分の断面図である。 本発明の実施の形態2にかかる電力用半導体装置の製造方法を説明するための、複数の電力用半導体素子を接合する際の回路部材および加圧板部分の断面図である。 本発明の実施の形態3にかかる電力用半導体装置の製造方法の説明の前提として、実施の形態1で説明した加圧板を用いた場合の電力用半導体素子と加圧板と圧力均一化シートの位置関係を示す、回路部材と加圧板部分の断面図と、圧力均一化シートの平面図である。 本発明の実施の形態3にかかる電力用半導体装置の製造方法に用いる加圧板部分の平面図である。 本発明の実施の形態3にかかる電力用半導体装置の製造方法を説明するための、電力用半導体素子と加圧板と圧力均一化シートの位置関係を示す、回路部材と加圧板部分の断面図と、圧力均一化シートの平面図である。 本発明の実施の形態3の変形例にかかる電力用半導体装置の製造方法に用いる加圧板部分の平面図である。
実施の形態1.
図1〜図4は、本発明の実施の形態1にかかる電力用半導体装置の製造方法およびその製造方法で製造した電力用半導体装置について説明するためのものであって、図1(a)〜(d)は、製造工程中の各段階における電力用半導体素子を含む回路部材、および圧力均一化シートと加圧板部分の断面図、図2と図3は電力用半導体装置の製造方法に用いる加圧装置の構成を説明するためのもので、図2(a)は加圧装置の断面図、図2(b)は加圧装置に設置される加圧板のうち、上型と電力用半導体素子との寸法関係を示すための上型部分の(下方からの)平面図、図3は下型の構成を示す平面図である。そして、図4は従来の電力用半導体装置の製造方法における、図1(d)に対応する段階での電力用半導体素子を含む回路部材、および圧力均一化シートと加圧板部分の断面図である。
本発明の各実施の形態にかかる製造方法で製造した電力用半導体装置1は、図1(d)に示すように、配線部材4と、配線部材4の所定部分に、焼結金属体の接合層3を介して裏面電極が接合された電力用半導体素子2とを備えるものである。
電力用半導体素子2は、厚み0.1〜0.4mm程度で主面2fが矩形状をなしている。例えば、スイッチング素子としてIGBT(Insulated Gate Bipolar Transistor)を用いた場合、裏面にはコレクタ電極が形成され、主面2fには主電力電極であるエミッタ電極と、制御電極であるゲート電極が形成されている。配線部材4としては、電気導電性と熱伝導性に優れた銅(Cu)や銅合金または、アルミニウム(Al)等の金属の矩形状ブロックを例に説明を行うが、実際には様々な形態のものが適用できる。例えば、リードフレームと称される板材、あるいは、絶縁性を有するセラミックの基材に金属配線パターンを形成したセラミック絶縁基板などである。さらに、電力用半導体素子2としては、MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)、SBD(Schottky Barrier diode)、FWD(Free Wheeling Diode)などを用いることができる。
上述したように、電力用半導体素子2の主面2fにも電極があり、電力用半導体装置1としては、主面2f側にも図示しない配線部材等が接合される。また、配線部材4の下面側には冷却部材が設けられることもある。さらに、電力用半導体素子2を含む回路面が例えば封止樹脂によって封止されることもある。しかし、本発明の特徴的な部分は、電力用半導体素子2と配線部材4との接合方法にあり、素子を含む回路構成やパッケージ構成等は一般的なものでよい。そこで、接合に関する構成以外の部分については、説明を省略し、接合(製造方法)に特化して説明する。
はじめに、本発明の実施の形態1にかかる電力用半導体装置の製造方法に用いる加圧装置の構成について図2と図3を用いて説明する。
加圧装置10は、図1に示すように、上支持盤11と下支持盤13とが支柱14により間隔を固定され、上支持盤11と下支持盤13との間には、支柱14によって上下方向に摺動可能なスライド盤12が設けられている。そして、スライド盤12と下支持盤13とは、例えば、シリンダ15cとピストン15pからなる油圧プレス、あるいはサーボプレス等のような加圧力発生部15を介して連結されている。そして、加圧力発生部15の動作(例えば、油圧)を制御することで、スライド盤12が上下し、所望の力で上支持盤11とスライド盤12との間でプレス加工を行うことができるようになっている。
そして、上支持盤11およびスライド盤12には、製造(接合)対象である電力用半導体装置1に応じて形成された上下で一対の加圧板(下側の加圧板22、上側の加圧板21)が、それぞれxy面内の設定された位置に取り付けられる。上側の加圧板21は、断熱材31を介して上支持盤11に設置され、ヒーター21hを内蔵することで所望の温度に加熱できる。同様に、下側の加圧板22は、断熱材32を介してスライド盤12に設置され、ヒーター22hを内蔵することで所望の温度に加熱できる。
そして、上側の加圧板21の加圧面21fの寸法(縦Wdy×横Wdx:縦横を区別しない場合は「Wd」と表記)は、図2(b)に示すように、電力用半導体素子2の寸法(縦Wcy×横Wcx:縦横を区別しない場合は「Wc」と表記)に応じて調整されている。加圧面21fは、電力用半導体素子2を配線部材4に接合する際に、電力用半導体素子2を加圧する面(加圧面)であり、電力用半導体素子2に接した際に、縦方向、横方向それぞれの両端が所定の寸法(縦方向Dsy、横方向Dsx:縦横を区別しない場合は「Ds」と表記)電力用半導体素子2の端面からはみ出るように調整している。
また、下側の加圧板22の加圧面22fの所定位置には、図3に示すように、電力用半導体素子2の接合対象である配線部材4を位置決めするために加圧面22fから突出したガイド22gが設けられている。ガイド22gはL字形状をなし、そのコーナー部に矩形状の配線部材4の角を突き当てることで、配線部材4の下側の加圧板22に対する位置決めができる。なお、加圧面22fに直接接触する対象は、配線部材4が形成された基板等が対象になることもあるが、説明を簡略化するため、配線部材4を対象として記載している。また、ここでは位置決めするための機構として、ガイド22gを例示し、またその形状をL字とし説明を行ったが、これに限定されるものではなく、位置決め機能を有する機構であればよい。
次に、上述した加圧装置10を用いた電力用半導体素子2の配線部材4への接合方法について図1を用いて説明する。
まず、はじめに、図1(a)に示すように、配線部材4の回路面側(図中上側)の所定範囲に、所定厚みのペースト状の接合材3Pを塗布する。そして、その上に、電力用半導体素子2の裏面(図中下側の面)を対向させて配置し、接合準備品1Aを形成する。
次に、図1(b)に示すように、接合準備品1Aの電力用半導体素子2の主面2f(配線部材に対向する裏面の反対側の面)上に、主面2f全体を含むように圧力均一化シート50を配置する。この圧力均一化シート50を配置することで、後の加圧工程において、例えば、素子の傾き等により生じる加圧力の偏り(方当たり)を抑制する。
次に、図1(c)に示されるように、圧力均一化シート50を載置した接合準備品1Aを下側の加圧板22上に、配線部材4の角をガイド22gのコーナー部に突き当てるように配置する。これにより、上支持盤11から下向きに透視した場合に、電力用半導体素子2が上側の加圧板21の加圧面21fの領域内で、電力用半導体素子2の端部と加圧面21fの端部(上側の加圧板21の側部21s)との間に所定幅Dsを有するように位置決めされる。このとき、事前にヒーター21h、22hに通電することで、上側の加圧板21と下側の加圧板22は、接合材3P内で金属粒子どうしの焼結が起こらない所定の温度(たとえば130℃)に加熱した状態で保持されている。
その状態で、下側の加圧板22を上昇させ、図1(d)に示されるように、圧力均一化シート50を載せた接合準備品1Aを上側の加圧板21と下側の加圧板22とではさみ、加圧する。このとき、圧力均一化シート50が、接合準備品1A内の部材の厚みばらつきを吸収してくれるので、電力用半導体素子2の主面2f全体を均一に加圧することができる。そのため、例えば、接合材3Pの塗布むら等によって、厚さがばらつき、電力用半導体素子2の主面2fと加圧面21fとの間に傾きが生じていたとしても、圧力均一化シート50が変形することにより、電力用半導体素子2の主面2f全体を均一に加圧することができる。
加圧板間の加圧力が所定範囲に達すると、上側の加圧板21と下側の加圧板22を焼結に必要な温度(例えば、200℃〜350℃程度)まで加熱する。そして、圧力均一化シート50、電力用半導体素子2、接合材3P、および配線部材4の温度がそれぞれ所定温度に達してから、所定の時間、加圧力と温度を保持すれば、金属焼結体からなる接合層3が形成され、電力用半導体素子2と配線部材4の接合が完了する。
接合工程においての圧力均一化シート50の役割は、上記のように電力用半導体素子2にかかる加圧力を均一化する他に、電力用半導体素子2が破損するのを防ぐクッション材としての役割がある。圧力均一化シート50を構成する材料は接合材3Pの焼結温度(200℃〜350℃程度)に加熱しても破断せず、その温度において、SiまたはSiCからなる電力用半導体素子2を破損しない程度の柔軟さを保持する材料であれば良い。例えば、ポリイミド、フッ素樹脂、シリコン樹脂などが挙げられる。
ポリイミド、フッ素樹脂の場合は塑性変形さて電力用半導体素子2の破損を防ぎ、シリコン樹脂の場合は弾性変形させて電力用半導体素子2の破損を防ぐ。また、圧力均一化シート50のサイズについては、電力用半導体素子2の破損を防ぎ、主面2f全体を十分に加圧するためには、主面2fのサイズWc以下には小さくできない。また、圧力均一化シート50を配置する際の作業性の観点から、圧力均一化シート50は主面2fに対して、横、縦ともに1mm程度大きいことが望ましい。圧力均一化シート50の厚さについては、加圧前の状態では電力用半導体素子2よりも厚く、加圧後は加圧前の厚さの半分以下になるような厚さを想定している。
上記のような圧力均一化シート50を用いて接合を行う際、図4に示すように、上側の加圧板21Cの加圧面21Cfの範囲が限定されていない場合、圧力均一化シート50は加圧面21Cfに押し返されてしまうので、配線部材4の側に変形する。その結果、電力用半導体素子2の近傍の空間Spが圧力均一化シート50によって遮蔽されてしまう。その遮蔽された空間Sp内に金属焼結体を形成する接合材3Pから揮発した有機保護膜の成分が局所的に堆積してしまい、それが配線部材4あるいは電力用半導体素子2を汚染してしまうことが筆者らの実験によって確認されている。
しかし、本実施の形態1にかかる電力用半導体装置の製造方法では、接合時に電力用半導体素子2の主面2fに対向する上側の加圧板21の加圧面21fの寸法Wdを主面2fのサイズWcによって規定し、加圧面21fよりも外側には、圧力均一化シート50を上方にかわすため、一定以上のクリアランスCvを有する空間Sfを確保するようにした。これにより、加圧した際に図1(d)に示したように、圧力均一化シート50が加圧面21fよりもさらに電力用半導体素子2から離れる方向に反り返る。
その結果、図1(d)に示される電力用半導体素子2の近傍の空間Spが圧力均一化シート50によって遮蔽されるのを防ぎ、有機保護膜の揮発成分が電力用半導体素子2の近傍の空間に滞留することがなくなる。つまり、配線部材4あるいは電力用半導体素子2に有機保護膜の成分が局所的に堆積し、汚染されるのを防ぐことができる。
上側の加圧板21の加圧面21fのサイズが、主面2fのサイズに応じて定められている場合でも、電力用半導体素子2の端部と加圧面21fの端部との所定幅Dsが長すぎる場合には、圧力均一化シート50は加圧面21fに押し返されてしまうことになる。そのため、加圧面21fに制限がない場合と同様、電力用半導体素子2の近傍の空間Spが圧力均一化シート50によって遮蔽されてしまい、その遮蔽された空間Sp内に有機保護膜の成分が局所的に堆積し、配線部材が汚染される恐れがある。
そこで、本発明者は、加圧面21fのサイズ(空間Sfの開始地点である側部21sの位置)をパラメータとして、圧力均一化シート50を反り返らせるための条件について検討した。その結果、所定幅Dsが0〜0.5mmの範囲になるように加圧面21fのサイズを調整すれば、電力用半導体素子2の主面2f全面を加圧できるとともに、圧力均一化シート50を加圧面21fよりもさらに電力用半導体素子2から離れる方向に反り返らせることができることがわかった。なお、所定幅Dsの上限値の0.5mmという値は、電力用半導体素子2の主面2fのサイズWcの5%にあたる。
加えて、加圧面21fの外側の空間SfのクリアランスCvについても実験的に確認を行った。前述したとおり、圧力均一化シート50は主面2fに対して、横、縦ともに1mm程度大きいことが望ましい。クリアランスCvが少なすぎる場合には、反り返った圧力均一化シート50が上側の面(上側の加圧板21あるいは上支持盤11)に押し戻され、配線部材4に近づく方向に垂れ下がる。その結果、圧力均一化シート50の端部が配線部材4に接触し、電力用半導体素子2の近傍の空間Spが遮蔽されることになる。そして、有機保護膜の揮発成分が電力用半導体素子2の近傍の空間Spに滞留し、配線部材4に有機保護膜の成分が局所的に堆積し、汚染される恐れがある。
したがって、配線部材4の汚染を防止するためには、反り返った圧力均一化シート50が上側の面に接触しないことが重要である。このためには、空間SfのクリアランスCvが2mm以上、望ましくは5mm以上必要である。また、フッ素樹脂からなる圧力均一化シート50は接合時の加熱、加圧により5〜7mm程度、面内方向に伸びる。そのため、フッ素樹脂のような延びを示す圧力均一化シート50に対しては、クリアランスCvを10mm以上とることが望ましい。
なお、上記実施の形態1においては、電力用半導体素子2と配線部材4とを接合する工程で、金属焼結体を形成する接合材3Pを塗布した配線部材4に電力用半導体素子2を重ね、さらに圧力均一化シート50をかぶせた状態の接合準備品1Aを加圧装置10の下側の加圧板22上に配置する例について説明した。しかしながら、この方法では、接合準備品1Aを下側の加圧板22上に配置する際に、圧力均一化シート50が電力用半導体素子2に対して位置ずれすることが考えられる。その場合、加圧面21fと電力用半導体素子2間に圧力均一化シート50が介在する部分と介在しない部分が混在することになる。その結果、電力用半導体素子2を加圧する際に、圧力が不均等に加わり、良好な接合が得られないばかりか、場合によっては、電力用半導体素子2を破損する可能性もあった。
そこで、実施の形態1の変形例として、圧力均一化シート50を接合準備品1Aに対してではなく、加圧装置10に対して位置決め配置できるようにした。図5(a)は本実施の形態1の変形例にかかる電力用半導体装置の製造方法における図1(c)に対応する行程における回路部材および加圧板部分の断面図、図5(b)は下方側から見た上側の加圧板の平面図である。
本変形例では、上側の加圧板21に、圧力均一化シート50を吸着するために、図5に示すように、例えば、加圧面21f上で開口するように真空吸着用の連通孔21tを配置した吸着機構を設けるようにした。そして、図1(b)で説明した工程では、圧力均一化シート50を接合準備品1Aにかぶせず、接合準備品1Aとは別に、電力用半導体素子2の直上に対応する位置で吸着する。これにより、図5(a)に示すように、接合準備品1Aは、加圧されるまで圧力均一化シート50に触れることがなくなり、下側の加圧板22に位置決めする際に圧力均一化シート50との間で位置ずれすることを防止できる。このようにすることで、電力用半導体素子2の主面2fの全面を確実に圧力均一化シート50で覆うことができ、電力用半導体素子2が破損するのを防ぐことができる。
以上のように、本発明の実施の形態1にかかる電力用半導体装置1の製造方法によれば、焼結性金属粒子を含有する接合材3Pと加圧装置10を用いて、配線部材4と電力用半導体素子2との接合を行う電力用半導体装置1の製造方法であって、鉛直方向(z)において、電力用半導体素子2が配線部材4の上方に位置するように、接合材3Pを介して電力用半導体素子2を配線部材4に重ね、加圧装置10の一対の加圧板(21、22)の間の所定位置に設置する設置工程と、一対の加圧板(21、22)により加熱、加圧して、接合材3Pの焼結性金属粒子を焼結させて電力用半導体素子2を配線部材4に接合する工程と、を含み、一対の加圧板のうち、上側の加圧板21と電力用半導体素子2の主面2fとの間には、電力用半導体素子2よりも柔軟な樹脂シート(圧力均一化シート50)を介在させており、上側の加圧板21は、主面2fに平行な方向(xy)において、加圧面21fが主面2fを内包するように配置されているとともに、接合行程中に変形した樹脂シート(圧力均一化シート50)の端部を加圧面21fよりも上方にかわすため、主面2fの4辺から外側に所定幅(Ds)離れた部分に空間Sfが形成されているように構成した。そのため、加圧した際に圧力均一化シート50が加圧面21fよりもさらに電力用半導体素子2から離れる方向に反り返るので、電力用半導体素子2の近傍の空間Spが圧力均一化シート50によって遮蔽されるのを防ぎ、有機保護膜の揮発成分が電力用半導体素子2の近傍の空間に滞留することがなくなる。つまり、配線部材4あるいは電力用半導体素子2に有機保護膜の成分が局所的に堆積し、汚染されるのを防ぐことができる。その結果、均一に加圧できるとともに金属焼結材に含まれる有機保護膜の分解・脱ガス成分による回路部材等の汚染を防止できるので、耐熱性に優れるとともに、信頼性の高い電力用半導体素子を得ることができる。
とくに、所定幅Dsは、0〜5mm、あるいは電力用半導体素子2の主面2fの横または縦の寸法(WcxまたはWcy)の0〜5%の範囲に設定されるように構成したので、加圧した際に圧力均一化シート50を確実に加圧面21fよりもさらに電力用半導体素子2から離れる方向に反り返らせることができる。
実施の形態2.
本実施の形態2にかかる電力用半導体装置の製造方法では、上記実施の形態1にかかる電力用半導体装置の製造方法を複数の電力用半導体素子を同時に接合する場合の形態について記載するものである。基本的な考え方は実施の形態1と同様であり、例えば、後述する加圧板の構成において、電力用半導体素子が隣接する部分に対応する部分以外の構成については、実施の形態1と同様である。
図6と図7は、本発明の実施の形態2にかかる電力用半導体装置の製造方法の説明として、それぞれ図1(d)に対応する行程における回路部材および加圧板部分の断面図を示したもので、図6は実施の形態1で説明した加圧板をそのまま複数の電力用半導体素子の接合に用いた場合、図7は本発明の実施の形態2にかかる電力用半導体装置の製造方法に対応する加圧板を用いた場合の回路部材および加圧板部分の断面図である。
例えば、複数の電力用半導体素子2を一括して配線部材4に接合することで、生産性を向上させることができる。このとき、例えば、図6に示すように、上側の加圧板21Wの外形となる側部21sの位置は、実施の形態1にならって、複数(図では2つ)の電力用半導体素子2の配置に応じて規定する。しかし、電力用半導体素子2どうしの隙間に対応する部分は、平坦に形成した場合について検討する。この場合、複数の電力用半導体素子2の隙間部分の空間Spiでは、圧力均一化シート50が加圧面21fに押し返されて配線部材4方向に垂れ下がる。そのため、外側の空間Spxは実施の形態1と同様に解放されるが、内側の空間Spiは圧力均一化シート50によって外部と遮蔽されることになる。そのため、内側の空間Spi側の配線部材4や電力用半導体素子2に有機保護膜の成分が局所的に堆積し、汚染される恐れがある。
そこで、本実施の形態2にかかる電力用半導体装置の製造方法では、図6に示すように、複数の電力用半導体素子2の間に形成される隙間のそれぞれに対応して、加圧面21fから窪む窪み部21dを設けるようにした。これにより、各隙間の直上に対応する部分でも、電力用半導体素子2のエッジから所定幅(実施の形態1における所定幅Dsに対応)外側の部分は、圧力均一化シート50を加圧面21fよりも上方にかわすために所定のクリアランスCvを有する空間Sfになる。
そのため、素子間の各隙間の直上に対応する圧力均一化シート50を加圧面21fよりもさらに電力用半導体素子2から離れる方向に反り返らせることができる。これにより、内側の空間Spiが圧力均一化シート50によって遮蔽されるのを防ぎ、有機保護膜の揮発成分が空間Spi内に滞留するのを防ぎ、配線部材4あるいは電力用半導体素子2に有機保護膜の成分が局所的に堆積し、汚染されるのを防ぐことができる。なお、図6、7では1つの配線部材4に複数の電力用半導体素子2を接合する場合について示したが、配線部材4は1つに限られるものではなく、複数あっても良い。
以上のように、本実施の形態2にかかる電力用半導体装置の製造方法によれば、上側の加圧板21には、複数の電力用半導体素子2を接合させる際、電力用半導体素子2どうしの間部分にも、樹脂シート(圧力均一化シート50)を加圧面21fよりも上方にかわすための空間Sfが形成されているので、内側の空間Spiも圧力均一化シート50によって遮蔽されるのを防ぎ、有機保護膜の揮発成分が空間Spi内に滞留するのを防ぎ、配線部材4あるいは電力用半導体素子2に有機保護膜の成分が局所的に堆積し、汚染されるのを防ぐことができる。
実施の形態3.
電力用半導体素子2の配線部材4への接合は、加圧装置10のコスト低減やサイズ低減の観点から、より低圧力で行うことが望ましい。また、低い圧力での接合が可能となれば、同一の荷重であっても、一括して接合できる電力用半導体素子2の数が増加し、生産性を向上させることができる。上記のような理由から、接合圧力の低圧力化は多くのメリットがある。しかしながら、接合時の圧力を低下させると、接合面内での圧力にばらつきがある場合、局所的に接合に必要な圧力を下回る領域が発生し、接合不良を生じる恐れがある。このように接合圧力を低下させた場合には、加圧力が大きい場合には問題にならなかった接合面内での圧力のばらつきが問題となる。
例えば、実施の形態1の図2で説明したように、上側の加圧板21の加圧面21fを、電力用半導体素子2の主面2fのエッジを所定幅Dsで縁取るような単純な矩形状に形成した場合の主面2fにおける圧力分布について検証した。その結果、コーナー部Ccにかかる圧力が他の領域にかかる圧力に比べて低くなることを実験によって確認した。例えば、同じ構成の接合準備品1Aに対して、接合時の圧力をパラメータにして接合状態を調査した結果、接合圧力を低下させていくと、まず初めに、電力用半導体素子2のコーナー部Cc直下で接合不良が発生することが確認できた。したがって、実施の形態1の製造方法で使用した加圧板構成をそのまま用いると、接合圧力を低く設定したときに、接合不良が発生する可能性がある。
そこで、電力用半導体素子2のコーナー部Ccにかかる加圧力が電力用半導体素子2の他の領域にかかる加圧力に比べて低くなる理由について図8を用いて説明する。図8は、本発明の実施の形態3にかかる電力用半導体装置の製造方法の説明の前提として、実施の形態1で説明した加圧板構成を用いた場合の電力用半導体素子と加圧板と圧力均一化シートの位置関係を示す図で、図8(a)は回路部材と加圧板部分の断面図、図8(b)は圧力均一化シートの平面図である。
主面2fを縁取るように上側の加圧板21の加圧面21fの外形を矩形に形成したことで、圧力均一化シート50のコーナー領域Peは、図8(b)の矢印Lsに示すように、x方向にもy方向にも伸びることができる。そのため、伸び量が他の領域に比べて大きく、コーナー領域Peにおける圧力均一化シート50の厚さが局所的に薄くなる。なお、図8では、簡単のために圧力均一化シート50の反り返りを無視して図示してあり、図中の矢印Lsは圧力均一化シート50の伸び量を模式的に表している。
圧力均一化シート50の上側の加圧板21の加圧面21fの4隅部分に接する領域Pdにおいても、コーナー領域Peの影響に加えて、加圧面21fの角に圧力均一化シート50が食い込むことにより、厚さが局所的に薄くなる。この領域Pd影響を受けて、領域Pd近傍の電力用半導体素子2のコーナー部Ccに接する領域Pcにおいても、圧力均一化シート50の厚さが局所的に薄くなる。このため、電力用半導体素子2のコーナー部Ccにかかる加圧力が低下し、実験で確認した低圧力で接合した際に電力用半導体素子2のコーナー部直下における接合不良の発生が説明できる。
そこで、本実施の形態3においては、図9に示すように、接合に用いる上側の加圧板21の加圧面21fを、主面2fの4つのコーナー部Ccから所定寸法(半径Lb)の張出部21bを有するようにした。図9は、本発明の実施の形態3にかかる電力用半導体装置の製造方法に用いる加圧板のうち、上側の加圧板を下方から見たときの平面図である。また、図10は、本実施の形態3にかかる電力用半導体装置の製造方法における電力用半導体素子と加圧板と圧力均一化シートの寸法関係を示すための図で、図10(a)は回路部材と加圧板部分の断面図、図10(b)は圧力均一化シートの平面図である。また、図11は、本発明の実施の形態3の変形例にかかる電力用半導体装置の製造方法に用いる加圧板部分の平面図である。
本実施の形態3にかかる電力用半導体装置の製造方法では、接合に用いる加圧板(上側の加圧板21)の加圧面21fに主面2fの4つのコーナー部Ccから所定距離Lr張り出すように延在する張出部21bを設けるようにした。この場合、図10に示すように、圧力均一化シート50の加圧面21fの4隅部分(張出部21bの隅)に接触する領域Pdでは、依然、局所的に厚みが薄くなる。しかしながら、図10(b)と図8(b)を比較すると、張出部21bを設けることによって、領域Pcと領域Pdとの間隔Dcが長くなる。そのため、本実施の形態3にかかる製造方法では、領域Pcにおいて圧力均一化シート50の厚さが局所的に薄くなることはない。したがって、電力用半導体素子2のコーナー部Ccにかかる加圧力が低下するのを防ぐことができる。
さらに、加圧面21fのうち、張出部21bの範囲外である、主面2fの4辺のそれぞれの中間部分から所定幅Ds外側の部分には、圧力均一化シート50をかわすためのクリアランスCvを有する空間Sfが形成されている。そのため、加圧した際には、圧力均一化シート50の4辺のそれぞれの中間部分は、加圧面21fよりも電力用半導体素子2から離れる方向に反り返らせることができる。これにより、電力用半導体素子2近傍の空間Spの通気性は確保され、有機保護膜の揮発成分が滞留することはない。図10に示すような、加圧面21fに張出部21bを形成した上側の加圧板21を用いて実際に接合を行ったところ、配線部材4あるいは電力用半導体素子2を汚染することなく、主面2f全面に十分に加圧力を加えて、配線部材4に接合できることを確認した。
なお、張出部21bのサイズ(例えば半径Lr)が大きすぎると、電力用半導体素子2のエッジ部近傍で、圧力均一化シート50が張出部21bに押し返されてしまい、配線部材4の側に変形することがある。その結果、電力用半導体素子2のエッジ部近傍の空間が圧力均一化シート50によって遮蔽されてしまう。その遮蔽された空間内に有機保護膜の成分が局所的に堆積してしまい、それが配線部材4あるいは電力用半導体素子2を汚染してしまうことが実験によって確認されている。
そこで、張出部21bのサイズ(主面2fのコーナー部Ccを中心とする半径Lr)をパラメータとして、実験を行った。その結果、張出部21bの半径Lrが1mm〜4mmであれば、配線部材4を汚染することなく、電力用半導体素子2の主面2f全面に十分に加圧力を加えることができることが確認できた。なお、張出部21bのサイズ(半径Lr)の上限値4mmという値は電力用半導体素子2の主面2fの横または縦の寸法(Wc)の40%にあたり、下限値1mmという値は10%にあたる。つまり、張出部21bの効果を発揮するためには、コーナー部Ccからの張出量が1mm以上あるいは主面2fの寸法Wcの10%以上必要である。そして、圧力均一化シート50を加圧面21fよりもさらに電力用半導体素子2から離れる方向に反り返らせるための条件は、上述した上限値から以下のようになる。つまり、電力用半導体素子2の主面2fを構成する4辺のそれぞれの中間部分として、各辺の寸法(Wc)の20%(100%−40%×2)以上の領域において、エッジから所定幅Ds外側の部分にクリアランスCvを有する空間Sfを設けるよう、上側の加圧板21の加圧面21fを形成する必要がある。
実施の形態3の変形例.
なお、張出部21bの形状は、図9、図10で説明したような略円形状に限定されるものではなく、例えば、図11に示すように略矩形状でも良い。ただし、図11のように加圧面21fの4隅部分が角状になっていると、圧力均一化シート50に角が食い込み、その部分が局所的に薄くなりやすい。そのため、張出部21bには、角を有しない形状の方が好ましい。したがって、張出部21bは、図11に示した略矩形状のような形状よりも、図9、図10に示した略円形状のような角の無い形状が望ましい。加えて、張出部21bのエッジ部にRなどの連続的な傾斜をつけることで、圧力均一化シート50への食い込みをさらに低減することができ、より効果的に圧力均一化シート50が局所的に薄くなるのを防止することができる。
以上のように、本実施の形態3にかかる電力用半導体装置の製造方法によれば、上側の加圧板21の加圧面21fには、主面2fに平行な方向(xy)において、所定幅Dsより大きな所定距離Lr分、電力用半導体素子2の主面2fの4隅(コーナー部Cc)に対応する位置から外側に張り出す張出部21bが形成されているので、接合圧力を低く設定した場合でも、コーナー部Ccでの加圧力低下を抑制し、信頼性の高い接合を得ることができる。
とくに、所定距離Lrは、1〜4mm、あるいは電力用半導体素子2の主面2fの横または縦の寸法(WcxまたはWcy)の40%以下の範囲に設定されるので、空間Sfによって圧力均一化シート50を加圧面21fよりも上方にかわすことと、コーナー部Ccでの加圧力低下を抑制することを両立できる。
また、上記実施の形態1ないし3にかかる電力用半導体装置の製造方法によれば、焼結性金属粒子を含有する接合材3Pと加圧装置10を用いて、配線部材4と電力用半導体素子2との接合を行う電力用半導体装置1の製造方法であって、鉛直方向(z)において、電力用半導体素子2が配線部材4の上方に位置するように、接合材3Pを介して電力用半導体素子2を配線部材4に重ね、加圧装置10の一対の加圧板(21、22)の間の所定位置に設置する設置工程と、一対の加圧板(21、22)により加熱、加圧して、接合材3Pの焼結性金属粒子を焼結させて電力用半導体素子2を配線部材4に接合する工程と、を含み、一対の加圧板のうち、上側の加圧板21と電力用半導体素子2の主面2fとの間には、電力用半導体素子2よりも柔軟な樹脂シート(圧力均一化シート50)を介在させており、上側の加圧板21は、主面2fに平行な方向(xy)において、加圧面21fが主面2fを内包するように配置され、かつ、接合行程中に変形した樹脂シート(圧力均一化シート50)の端部を加圧面21fよりも上方にかわすための空間Sfが形成されているように構成した。そのため、加圧した際に圧力均一化シート50が加圧面21fよりもさらに電力用半導体素子2から離れる方向に反り返るので、電力用半導体素子2の近傍の空間Spが圧力均一化シート50によって遮蔽されるのを防ぎ、有機保護膜の揮発成分が電力用半導体素子2の近傍の空間に滞留することがなくなる。つまり、配線部材4あるいは電力用半導体素子2に有機保護膜の成分が局所的に堆積し、汚染されるのを防ぐことができる。その結果、均一に加圧できるとともに金属焼結材に含まれる有機保護膜の分解・脱ガス成分による回路部材等の汚染を防止できるので、耐熱性に優れるとともに、信頼性の高い電力用半導体素子を得ることができる。
なお、上記各実施の形態においては、電力用半導体素子2には、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化ケイ素(SiC)や窒化ガリウム(GaN)系材料、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用い、高耐圧および高温動作が可能な半導体素子を用いた場合に、特に顕著な効果が現れる。特に炭化ケイ素を用いた電力用半導体素子に好適に用いることができる。
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。
その際、背景技術で説明したように、高温で信頼性の高い焼結性銀族材を用いた接合が有力であり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。
1:電力用半導体装置、1A:接合準備品、2:電力用半導体素子、2f:主面、3:接合層、3P:金属接合材、4:配線部材、10:加圧装置、21:上側の加圧板、21b:張出部、21f:加圧面、22:下側の加圧板、50:圧力均一化シート(樹脂シート)、Cc:電力用半導体素子の主面の4隅、Ds:主面のエッジと加圧面のエッジ間の距離、Wc:電力用半導体素子の寸法、Wd:加圧面の寸法。

Claims (9)

  1. 焼結性金属粒子を含有する接合材と加圧装置を用いて、配線部材と電力用半導体素子との接合を行う電力用半導体装置の製造方法であって、
    鉛直方向において、前記電力用半導体素子が前記配線部材の上方に位置するように、前記接合材を介して前記電力用半導体素子を前記配線部材に重ね、前記加圧装置の一対の加圧板の間の所定位置に設置する設置工程と、
    前記一対の加圧板により加熱、加圧して、前記接合材の焼結性金属粒子を焼結させて前記電力用半導体素子を前記配線部材に接合する接合工程と、を含み、
    前記一対の加圧板のうち、上側の加圧板と前記電力用半導体素子の主面との間には、樹脂シートを介在させており、
    前記上側の加圧板は、その加圧面が前記主面を内包するように配置され、かつ、前記接合工程中に変形した前記樹脂シートの端部を前記加圧面よりも上方にかわすための空間が形成されていることを特徴とする電力用半導体装置の製造方法。
  2. 前記樹脂シートは、前記主面よりも大きく、前記端部が前記上側の加圧板に接触しない大きさであることを特徴とする請求項1に記載の電力用半導体装置の製造方法。
  3. 前記樹脂シートの端部が前記上側の加圧板に接触しないように、前記空間は前記上側の加圧板の加圧面の位置から上方に所定距離裕度を確保して形成されていることを特徴とする請求項1に記載の電力用半導体装置の製造方法。
  4. 前記電力用半導体素子の主面は矩形をなし、
    前記空間は、前記主面の4辺のそれぞれの中間部分から外側に所定幅離れた部分に形成されていることを特徴とする請求項1から3のいずれか1項に記載の電力用半導体装置の製造方法。
  5. 前記所定幅は、0〜5mm、あるいは前記電力用半導体素子の主面の縦または横の寸法の0〜5%の範囲に設定されることを特徴とする請求項に記載の電力用半導体装置の製造方法。
  6. 前記上側の加圧板の加圧面には、前記所定幅より大きな所定距離分、前記電力用半導体素子の主面の4隅に対応する位置から外側に張り出す張出部が形成されていることを特徴とする請求項またはに記載の電力用半導体装置の製造方法。
  7. 前記所定距離は、1〜4mm、あるいは前記電力用半導体素子の主面の縦または横の寸法の40%以下の範囲に設定されることを特徴とする請求項に記載の電力用半導体装置の製造方法。
  8. 前記電力用半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項1から7のいずれか1項に記載の電力用半導体装置の製造方法
  9. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンド、のうちのいずれかであることを特徴とする請求項に記載の電力用半導体装置の製造方法
JP2013121438A 2013-06-10 2013-06-10 電力用半導体装置の製造方法 Active JP6120685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013121438A JP6120685B2 (ja) 2013-06-10 2013-06-10 電力用半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013121438A JP6120685B2 (ja) 2013-06-10 2013-06-10 電力用半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014239170A JP2014239170A (ja) 2014-12-18
JP6120685B2 true JP6120685B2 (ja) 2017-04-26

Family

ID=52136094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013121438A Active JP6120685B2 (ja) 2013-06-10 2013-06-10 電力用半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6120685B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6206021B2 (ja) * 2013-09-12 2017-10-04 三菱電機株式会社 電力用半導体装置の製造方法および電力用半導体装置
JP6752722B2 (ja) * 2015-02-03 2020-09-09 東レエンジニアリング株式会社 実装装置および実装方法
JP6680699B2 (ja) * 2015-02-03 2020-04-15 東レエンジニアリング株式会社 実装装置および実装方法
DE112017002421B4 (de) * 2016-05-12 2023-08-10 Mitsubishi Electric Corporation Halbleitereinheit und verfahren zum herstellen einer halbleitereinheit
JP6580259B2 (ja) 2016-05-26 2019-09-25 三菱電機株式会社 電力用半導体装置
NL2021137B1 (en) * 2018-06-15 2019-12-20 Boschman Tech Bv Sintering Process Product Carrier
KR20210068080A (ko) * 2018-10-04 2021-06-08 닛토덴코 가부시키가이샤 내열 이형 시트 및 열 압착 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059904A (ja) * 2004-08-18 2006-03-02 Toshiba Corp 半導体装置およびその製造方法
JP2007067175A (ja) * 2005-08-31 2007-03-15 Renesas Technology Corp 半導体装置の製造方法
JP5084829B2 (ja) * 2007-06-28 2012-11-28 パナソニック株式会社 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール

Also Published As

Publication number Publication date
JP2014239170A (ja) 2014-12-18

Similar Documents

Publication Publication Date Title
JP6120685B2 (ja) 電力用半導体装置の製造方法
JP6206021B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
JP5414644B2 (ja) 半導体装置
US20150179551A1 (en) Semiconductor device
JP6336138B2 (ja) 半導体装置
JP6129107B2 (ja) 電力用半導体装置、および電力用半導体装置の製造方法
JP6890520B2 (ja) 電力用半導体装置
CN106847781B (zh) 功率模块封装及其制造方法
JP6279162B2 (ja) 半導体装置およびその製造方法
JP2014135411A (ja) 半導体装置および半導体装置の製造方法
CN111696877A (zh) 用于接合至少两个接合构件的装置和方法
US10741413B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5210935B2 (ja) 半導体装置
JP2013131592A (ja) リード端子およびこれを用いた半導体装置
JP2017117869A (ja) 半導体装置及びその製造方法
JP2015138843A (ja) 半導体装置及びその製造方法
JP5895549B2 (ja) 半導体装置及びその製造方法
JP2018006492A (ja) 半導体装置及び半導体装置の製造方法
JP6316221B2 (ja) 半導体装置
JP2012209469A (ja) 電力用半導体装置
JP2019021680A (ja) 半導体装置の製造方法
JP5680011B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP5724415B2 (ja) 半導体モジュール
KR102394542B1 (ko) 반도체 패키지 및 그 제조 방법
JP2021039993A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170328

R151 Written notification of patent or utility model registration

Ref document number: 6120685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250