JP2017117869A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2017117869A JP2017117869A JP2015249559A JP2015249559A JP2017117869A JP 2017117869 A JP2017117869 A JP 2017117869A JP 2015249559 A JP2015249559 A JP 2015249559A JP 2015249559 A JP2015249559 A JP 2015249559A JP 2017117869 A JP2017117869 A JP 2017117869A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- pressure
- circuit member
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
【課題】高生産性で、かつ複数の半導体素子を均一加圧可能な、半導体装置及びその製造方法を提供する。
【解決手段】複数の半導体素子2と、半導体素子が接合される複数の突起部40tを有する一つの回路部材4と、半導体素子を回路部材の表面に接合する複数の焼結金属体3Aとを有し、突起部は、回路部材における半導体素子が載置される領域43の少なくとも角部に位置する半導体素子に対応して位置することを特徴とする。
【選択図】図1
【解決手段】複数の半導体素子2と、半導体素子が接合される複数の突起部40tを有する一つの回路部材4と、半導体素子を回路部材の表面に接合する複数の焼結金属体3Aとを有し、突起部は、回路部材における半導体素子が載置される領域43の少なくとも角部に位置する半導体素子に対応して位置することを特徴とする。
【選択図】図1
Description
本発明は、半導体装置、特には電力用半導体装置、及びその製造方法に関する。
半導体装置の中でも電力用半導体装置は、産業用機器から、家電、情報端末まで幅広い機器の主電力(パワー)の制御に用いられ、特に輸送機器等においては高い信頼性が求められている。一方で、従来のシリコン(Si)を用いた半導体素子に代えて、炭化珪素(SiC)等のワイドバンドギャップ半導体を用いた半導体素子を備えた半導体装置の開発が進められており、電力用半導体装置の高パワー密度化と高温動作化が進んでいる。
一方、高温動作を実現するためには、半導体素子自体の耐熱性を向上させるだけでなく、半導体装置の各接合部分の接合信頼性を高める必要がある。そこで、高温動作を実現するための接合方法として、焼結金属体を形成する接合材を用いて、半導体素子を回路基板あるいはヒートシンク等の回路部材に接合する、いわゆる焼結接合を用いた電力用半導体装置の製造方法が提案されている(例えば、特許文献1参照。)。
焼結接合は、粒径がナノメートルオーダーから数マイクロメートルオーダーの焼結性金属粒子が含まる接合材を、加圧した状態で加熱することで行われる。一般的に、金属粒子は、粒子径が所定のサイズよりも小さくなると、バルク金属に比べて非常に活性な表面状態を有するようになり、表面エネルギーを減らす方向へと容易に反応が進行する。その結果、バルク金属の融点よりも低温で凝固するため低温での接合が可能となり、一方、接合後にはバルク金属の融点まで再溶融することはない。したがって、焼結接合を用いることで、バルク金属の融点よりも低い温度での接合が可能となるため、接合温度の上昇に伴う半導体装置の損傷あるいは製造コストの増加を抑制できるとともに、接合温度よりも高い耐熱性を有する電力用半導体装置が得られる。
また、接合材中の焼結性金属粒子は、接合前の状態において金属粒子同士が反応するのを抑制するために、その表面が有機保護膜で覆われている。そして、接合時の加熱により有機保護膜を分解させ、加圧により金属粒子同士の接触を促すことで焼結を進行させ、接合を可能にする。そのため、焼結接合では、接合面全域に十分な圧力を加えることが重要となり、加圧力が不足した領域では金属粒子同士の接触不良により、焼結が進行せず、接合強度が低下するという問題が生じる。よって複数の半導体素子と回路部材とを接合する場合において回路部材の厚みあるいは接合材の厚みにばらつきが存在するときには、加圧が不十分な半導体素子が発生してしまう。
ここで、複数の半導体素子を均一に加圧する方法としては、例えば特許文献2に示されるように、各半導体素子上に金属体、つまり発泡金属あるいは所定の空隙を有する焼結金属の塊、を搭載し、金属体を変形させながら加圧する方法が挙げられる。
ここで、複数の半導体素子を均一に加圧する方法としては、例えば特許文献2に示されるように、各半導体素子上に金属体、つまり発泡金属あるいは所定の空隙を有する焼結金属の塊、を搭載し、金属体を変形させながら加圧する方法が挙げられる。
しかしながら、特許文献2の方法では、半導体素子ごとに金属体を配置する必要があり、半導体素子数が多い場合には、生産性が低下する可能性がある。また、複数の半導体素子を均一に加圧可能であるような方法として、特開2008−193023号公報に示されるような、樹脂製シート材を用いる方法が挙げられる。この場合には、特許文献2の金属体よりも樹脂製シートが柔軟であると考えられるため、複数の半導体素子を一続きの樹脂製シートを介して押圧することで、複数の半導体素子を均一に加圧可能と推察される。よって、半導体素子ごとに樹脂製シートを配置する必要はなく、生産性が向上すると考えられる。
しかしながら、この方法は、接合時の高温高圧によって樹脂製シートが大きく変形し、これに起因して、半導体素子に作用する加圧力にむらが生じる可能性がある。
本発明は、このような問題点を解決するためになされたもので、高生産性を維持しながら複数の半導体素子を均一加圧可能な半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における半導体装置は、複数の半導体素子と、上記半導体素子が接合される複数の突起部を有する一つの回路部材と、上記半導体素子を上記回路部材の表面に接合する複数の焼結金属体とを備え、上記突起部は、上記回路部材における半導体素子が載置される領域の少なくとも角部に位置する上記半導体素子に対応して位置することを特徴とする。
即ち、本発明の一態様における半導体装置は、複数の半導体素子と、上記半導体素子が接合される複数の突起部を有する一つの回路部材と、上記半導体素子を上記回路部材の表面に接合する複数の焼結金属体とを備え、上記突起部は、上記回路部材における半導体素子が載置される領域の少なくとも角部に位置する上記半導体素子に対応して位置することを特徴とする。
また、本発明の他の態様における半導体装置の製造方法は、上記一態様に記載の半導体装置の製造方法で、焼結金属粒子を含む接合材及び加熱加圧装置を使用して一つの回路部材と複数の半導体素子との接合を行う製造方法であって、上記加熱加圧装置は、対向して位置する第1及び第2の一対の加圧板を有し、上記半導体装置の厚み方向において、第1加圧板と第2加圧板との間に、上記回路部材、上記接合材、上記半導体素子、及び加圧シートを、これらの順に重ねて配置し、上記第1及び第2の加圧板を加熱し、かつ相対的に接近させて加圧して、上記焼結金属粒子を焼結させて上記半導体素子と上記回路部材とを接合することを備え、上記加圧シートは、全ての上記半導体素子を覆う大きさを有する一枚のシートであり、上記第1及び第2の加圧板のうち上記加圧シートに接する加圧板は、全ての上記半導体素子を覆う大きさを有することを特徴とする。
本発明の一態様における半導体装置によれば、回路部材において半導体素子が載置される領域の角部に対応して回路部材は突起部を有することから、回路部材の厚みあるいは焼結金属粒子を含む接合材の厚みにばらつきがある場合であっても、焼結金属粒子にて回路部材と半導体素子とを接合する際の加圧むらを低減することができる。したがって、複数の半導体素子に対して一度で均質的に接合が行え、高生産性を維持しながら複数の半導体素子を均一加圧可能な半導体装置を提供可能である。また、焼結金属結合を行うことから、耐熱性に優れると共に、信頼性の高い半導体素子を低コストで得ることができる。
本発明の他の態様における半導体装置の製造方法によれば、加圧シートの平面内での伸びが大きい箇所に位置する半導体素子に対応して回路部材に突起部を設けている。よって、半導体素子と回路部材との接合するときの加圧シートの伸びに起因して加圧力が低下する位置における半導体素子に対して、特に強く押圧することができる。よって、複数の半導体素子を均一に加圧することが可能である。また、一続きの一枚の加圧シートで複数の半導体素子を押圧するため、半導体素子ごとに加圧シートを搭載する必要がなく、高い生産性を維持することもできる。
本発明の実施形態である半導体装置及びその製造方法について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。
尚、以下の記述では半導体装置として電力用半導体装置を例に採る。よって電力用半導体装置に備わる半導体素子として電力用半導体素子を例に採る。しかしながら、本願発明は、電力用半導体装置に限定する意図ではなく、電力用以外の通常電力を扱う一般的な半導体装置についても適用可能である。
実施の形態1.
本発明の実施の形態1における電力用半導体装置の構成について説明する。
図1は、本実施の形態1の電力用半導体装置100を示す断面図であり、図2はその平面図である。ここで図1は、図2に示すA−A断面に相当する。尚、図1では、本実施の形態の特徴部分である半導体素子と回路部材との接合部分に関する構成のみを図示し、他の構成については図示を省略している。また、各図は概略構成を示すもので、例えば部材の厚み等は、理解を容易にするため及び図示の便宜上、実際の大きさとは異なる。
本発明の実施の形態1における電力用半導体装置の構成について説明する。
図1は、本実施の形態1の電力用半導体装置100を示す断面図であり、図2はその平面図である。ここで図1は、図2に示すA−A断面に相当する。尚、図1では、本実施の形態の特徴部分である半導体素子と回路部材との接合部分に関する構成のみを図示し、他の構成については図示を省略している。また、各図は概略構成を示すもので、例えば部材の厚み等は、理解を容易にするため及び図示の便宜上、実際の大きさとは異なる。
本実施形態の電力用半導体装置100は、基本的構成部分として、複数の半導体素子2と、焼結金属体3Aと、回路部材4とを有する。
半導体素子2は、本実施形態では、いわゆる電力用の半導体素子であり、その厚みが例えば0.1〜0.4mm程度であり、その主面(表面)2fが矩形状をなす素子である。より具体的には、半導体素子2は、例えば、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)、SBD(Schottky Barrier diode)、PNダイオードなどが相当する。例えば、半導体素子2としてIGBTを用いた場合、主面2fにはエミッタ電極と、制御信号が入力されるゲート電極とが形成されており、その厚み方向において主面2fに対向する裏面には、コレクタ電極が形成されている。尚、図1において、半導体素子2の各電極は、図示を省略している。
また、半導体素子2は、Siの半導体材料から作製されるものに限らず、ワイドバンドギャップ半導体材料、例えば炭化ケイ素、窒化ガリウム系材料、及びダイヤモンドで作製された半導体素子でもよい。
半導体素子2は、本実施形態では、いわゆる電力用の半導体素子であり、その厚みが例えば0.1〜0.4mm程度であり、その主面(表面)2fが矩形状をなす素子である。より具体的には、半導体素子2は、例えば、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)、SBD(Schottky Barrier diode)、PNダイオードなどが相当する。例えば、半導体素子2としてIGBTを用いた場合、主面2fにはエミッタ電極と、制御信号が入力されるゲート電極とが形成されており、その厚み方向において主面2fに対向する裏面には、コレクタ電極が形成されている。尚、図1において、半導体素子2の各電極は、図示を省略している。
また、半導体素子2は、Siの半導体材料から作製されるものに限らず、ワイドバンドギャップ半導体材料、例えば炭化ケイ素、窒化ガリウム系材料、及びダイヤモンドで作製された半導体素子でもよい。
焼結金属体3Aは、焼結性金属粒子が焼結して凝固した金属層であり、回路部材4と半導体素子2とを接合する接合層である。ここで焼結性金属粒子とは、粒径がナノオーダーから数マイクロオーダーの金属粒子であって、いわゆる焼結接合に用いられる接合材を構成する金属粒子である。また、焼結性金属粒子の種類、即ち、焼結金属体3Aを構成する金属の種類としては、焼結接合が可能な金属であって、融点が半導体素子2の最大動作温度以上である金属(例えば、AgあるいはCu等)とすることが好ましい。より詳細には、半導体素子2が、ワイドバンドギャップ半導体材料から作製されたSiC半導体素子の場合、焼結金属体3Aは、融点が200℃以上、より好ましくは300℃以上の金属とすることが好ましい。
回路部材4は、半導体素子2が載置され半導体素子2とともに主回路の一部を構成する板状部材であり、例えばヒートスプレッダあるいは回路パターンが形成された絶縁基板である。より詳細には、電気導電性及び熱伝導性に優れた銅(Cu)あるいは銅合金、アルミニウム(Al)等の金属ブロック状のヒートスプレッダあるいはリードフレームと称される板材、又は絶縁性を有するセラミックの基材に金属配線パターンが形成されたセラミック絶縁基板などが挙げられる。本実施の形態では、回路部材4は、セラミック41に銅の回路パターン40を形成した絶縁基板として図示する。
また、回路部材4の回路パターン40には、図1に示すように、突起部40tが形成されている。図3Aは、回路部材4における突起部40tの配置状態を示した平面図である。尚、図3Aに示す「40tf」は、突起部40tの主面を表す。
回路部材4の回路パターン40には、図2に示すように、一例として3行3列(3×3)に半導体素子2が配置されるが、突起部40tは、本実施形態では図3Aに示すように、領域43における角部に形成される。ここで領域43は、複数の半導体素子2が配置される領域であって、その外周端は、回路パターン40の周囲よりも僅かに狭い位置に対応する。また図3Aに示す「40tf」は、突起部40tの表面を示す。この表面40tfには、焼結して焼結金属体3Aとなる、後述の接合材3Bが例えば塗布することで設けられる。
回路部材4の回路パターン40には、図2に示すように、一例として3行3列(3×3)に半導体素子2が配置されるが、突起部40tは、本実施形態では図3Aに示すように、領域43における角部に形成される。ここで領域43は、複数の半導体素子2が配置される領域であって、その外周端は、回路パターン40の周囲よりも僅かに狭い位置に対応する。また図3Aに示す「40tf」は、突起部40tの表面を示す。この表面40tfには、焼結して焼結金属体3Aとなる、後述の接合材3Bが例えば塗布することで設けられる。
尚、突起部40tを領域43における角部に形成する理由については後述する。
また、図3Aでは、回路パターン40に突起部40tを、領域43における角部に形成した場合を示しているが、突起部40tの形成は、これに限るものでない。例えば、図3Bに示すように、回路部材4の外周縁部42に沿って突起部40tを形成していても良い。その理由については後述する。
また、図3Aでは、回路パターン40に突起部40tを、領域43における角部に形成した場合を示しているが、突起部40tの形成は、これに限るものでない。例えば、図3Bに示すように、回路部材4の外周縁部42に沿って突起部40tを形成していても良い。その理由については後述する。
また、突起部40tの材質は、回路パターン40の材料と同種でも構わないし、異種の材料でも良い。但し、異種の材料である場合、突起部40tと回路パターン40とは金属接合されている必要がある。そして、突起部40tの材質は、後述する接合工程における加熱温度及び加圧力によって変形しない材料であれば良い。さらに、半導体素子2の動作で発生する熱を回路パターン40に効率的に伝導するために、熱伝導率の高い物質であることが好ましく、かつ電力用半導体装置100を低消費電力で動作させるために、電気伝導率の高い物質であることが好ましい。よって、例えば、銅(Cu)あるいは銅合金、アルミニウム(Al)等が好ましい。
半導体素子2、焼結金属体3A、及び突起部40tのサイズの大小関係は、半導体素子2を均一に加圧して半導体素子2の裏面全体を突起部40tに接合するために、以下の関係を有することが望ましい。但し、突起部40t、焼結金属体3A、及び半導体素子2の長手及び短手方向を互いに一致させて接合することを前提とする。
突起部40tの長手長さ ≧ 焼結金属体3Aの長手長さ ≧ 半導体素子2の長手長さ
かつ
突起部40tの短手長さ ≧ 焼結金属体3Aの短手長さ ≧ 半導体素子2の短手長さ
かつ
突起部40tの短手長さ ≧ 焼結金属体3Aの短手長さ ≧ 半導体素子2の短手長さ
上の関係を満たすことで、図1及び図2に示すように、回路部材4に対向する半導体素子2の裏面の全面を突起部40tに接合することができる。その結果、半導体素子2の動作で発生する熱を回路パターン40に効率的に逃がすことができる。また、後述する接合工程において、半導体素子2に作用する応力を低減することが可能となる。
上述したように、図1では電力用半導体装置100における半導体素子2と回路部材4との接合部分のみを図示しているが、実際には、半導体素子2の主面2f側においても図示しない配線部材等が接合される。また、回路部材4の下面側には冷却部材が設けられることもある。さらに、半導体素子2を含む回路面が例えば封止樹脂によって封止されることもある。但し、本実施形態の電力用半導体装置100は、半導体素子2の主面2f側の構成、回路部材4の下面側の構成、及び封止方法等によって限定されるものではない。よって、これらの構成については説明を省略する。
次に、実施の形態1における電力用半導体装置100の製造方法について説明する。
図4は、実施の形態1にかかる電力用半導体装置100の製造方法の各工程を示す側面図である。図5は、電力用半導体装置100の製造方法に用いる加熱加圧装置200を示す平面図である。以下、電力用半導体装置100の説明と同様に、半導体素子2と回路部材4との接合部分に着目して説明を行う。
図4は、実施の形態1にかかる電力用半導体装置100の製造方法の各工程を示す側面図である。図5は、電力用半導体装置100の製造方法に用いる加熱加圧装置200を示す平面図である。以下、電力用半導体装置100の説明と同様に、半導体素子2と回路部材4との接合部分に着目して説明を行う。
まず、図4の(a)に示すように、回路部材4に突起部40tを形成する。その形成方法としては、例えば、回路パターン40をエッチングして、その一部を切削する方法が挙げられる。その形成位置は、上述したように、回路部材4において半導体素子2が載置される領域43における少なくとも角部である。
次に、形成した突起部40tの表面40tf(図3A)に、ペースト状の接合材3Bを塗布する。ここで、接合材3Bは、有機保護膜で被覆された焼結金属粒子を含む接合材であり、後述するように加熱加圧されることで焼結金属体3Aになる元の材料である。
そして、塗布された接合材3B上に、半導体素子2の裏面を接合材3Bに対向させて半導体素子2を配置し、接合準備品1を形成する。
そして、塗布された接合材3B上に、半導体素子2の裏面を接合材3Bに対向させて半導体素子2を配置し、接合準備品1を形成する。
次に、図4(b)に示すように、接合準備品1の半導体素子2の主面2f上に、複数の半導体素子2の主面2fの全体を覆うように一枚の加圧シート50を配置する。加圧シート50は、後の加圧工程において、半導体素子2の傾き等により生じる加圧力の偏り(方当たり)を抑制する機能を果たす。尚、主面2fは、回路部材4に対向する半導体素子2の裏面に対して半導体素子2の厚み方向(Z方向)において反対側の面が相当する。
次に、加熱加圧装置200を用いて、加圧シート50が載置された接合準備品1を加圧する加圧動作を行う。
加熱加圧装置200は、図4の(c)及び(d)に示すように、第1加圧板の一例に相当する上側加圧板21、及び第2加圧板の一例に相当する下側加圧板22を有する。ここで上側加圧板21及び下側加圧板22は、接合準備品1の厚み方向(図4の(a)に示すZ方向)において互いに対向して、かつ接合準備品1を挟むように配置される。上側加圧板21は、加圧シート50に接する加圧板であり、下側加圧板22は回路部材4の回路パターン40に接する加圧板である。尚、下側加圧板22に直接接触する対象は、本実施の形態では説明を簡略化するため、回路部材4の回路パターン40を対象として記載するが、回路部材4が形成されたセラミック41、あるいは冷却装置等としてもよい。
加熱加圧装置200は、図4の(c)及び(d)に示すように、第1加圧板の一例に相当する上側加圧板21、及び第2加圧板の一例に相当する下側加圧板22を有する。ここで上側加圧板21及び下側加圧板22は、接合準備品1の厚み方向(図4の(a)に示すZ方向)において互いに対向して、かつ接合準備品1を挟むように配置される。上側加圧板21は、加圧シート50に接する加圧板であり、下側加圧板22は回路部材4の回路パターン40に接する加圧板である。尚、下側加圧板22に直接接触する対象は、本実施の形態では説明を簡略化するため、回路部材4の回路パターン40を対象として記載するが、回路部材4が形成されたセラミック41、あるいは冷却装置等としてもよい。
また、上側加圧板21及び下側加圧板22には、それぞれヒーター21h及びヒーター22hがそれぞれ設けられている。さらに下側加圧板22の表面22fには、図5に示すように、接合準備品1の位置決めを行うガイド22gが設けられている。本実施形態では、ガイド22gは、L字型の突起形状をなしている。尚、ガイド22gの形状は、本実施形態におけるL字型に限定するものではなく、例えば、コ字型あるいはハ字型等の、接合準備品1の側面における少なくとも隣接する2辺に接し支持する形状であればよく、さらには位置決め機能を有する機構であれば下側加圧板22に形成された突起状の構造以外のものでも構わない。
まず、図4の(c)に示すように、加圧シート50が載置された接合準備品1を、加熱加圧装置200の下側加圧板22の表面22fに載置し、かつ接合準備品1における回路部材4の角がガイド22gのコーナー部に接するように配置する。より詳細には、ガイド22gのコーナー部に矩形状の回路部材4の角を突き当てるように配置する。これにより、接合準備品1が、つまり半導体素子2が下側加圧板22に対して位置決めされる。
尚、接合準備品1の加圧を行う前に、予めヒーター21h、22hに通電することで、上側加圧板21及び下側加圧板22を予備加熱しておくことが好ましい。予備加熱は、接合材3B内に含まれる焼結性金属粒子同士の焼結が起こらない温度に加熱した状態であり、このような温度を保持する。これにより、後述する半導体素子2と回路部材4との接合工程において接合材3Bを加熱する際に、必要な加熱温度を得るまでの時間を短縮することができる。
尚、接合準備品1の加圧を行う前に、予めヒーター21h、22hに通電することで、上側加圧板21及び下側加圧板22を予備加熱しておくことが好ましい。予備加熱は、接合材3B内に含まれる焼結性金属粒子同士の焼結が起こらない温度に加熱した状態であり、このような温度を保持する。これにより、後述する半導体素子2と回路部材4との接合工程において接合材3Bを加熱する際に、必要な加熱温度を得るまでの時間を短縮することができる。
予備加熱後、上側加圧板21及び下側加圧板22を相対的に接近するように少なくとも一方を上記Z方向に移動させ、図4の(d)に示すように、一枚の加圧シート50を載せた接合準備品1を上側加圧板21と下側加圧板22とで挟み、接合準備品1を加圧する。
この加圧状態において、加圧シート50は、接合準備品1を構成する各部材の厚みのばらつきを吸収することから、半導体素子2の主面2f全体を均一に加圧することが可能となる。例えば、接合材3Bの塗布むら等によって接合準備品1の各部材の厚みがばらつき、半導体素子2の主面2fと上側加圧板21との間に傾きが生じていた場合であっても、加圧シート50が厚さ方向(Z方向)に変形することで、半導体素子2の主面2f全体を均一に加圧することができる。
また、全ての半導体素子2に対して一枚の加圧シート50を設けることから、半導体素子ごとに加圧シートを搭載する必要がなく、高生産性で、半導体素子2の均一加圧が行える。
この加圧状態において、加圧シート50は、接合準備品1を構成する各部材の厚みのばらつきを吸収することから、半導体素子2の主面2f全体を均一に加圧することが可能となる。例えば、接合材3Bの塗布むら等によって接合準備品1の各部材の厚みがばらつき、半導体素子2の主面2fと上側加圧板21との間に傾きが生じていた場合であっても、加圧シート50が厚さ方向(Z方向)に変形することで、半導体素子2の主面2f全体を均一に加圧することができる。
また、全ての半導体素子2に対して一枚の加圧シート50を設けることから、半導体素子ごとに加圧シートを搭載する必要がなく、高生産性で、半導体素子2の均一加圧が行える。
加圧力が、回路部材4の回路パターン40と半導体素子2とを接合するのに必要な圧力範囲に達した後、上側加圧板21及び下側加圧板22を焼結接合に必要な温度まで、さらに加熱する。
そして、加圧シート50、半導体素子2、接合材3B、及び回路部材4の温度がそれぞれ必要な温度に達した後、必要な時間、加圧力及び加熱温度を保持する。これにより、接合材3Bに含まれる有機保護膜が分解され、焼結性金属粒子による接合が開始され、半導体素子2と回路部材4の回路パターン40とが接合する。接合が完了すると、接合材3Bは、有機保護膜が揮発し焼結性金属粒子が凝固した焼結金属体3Aとなる。
そして、加圧シート50、半導体素子2、接合材3B、及び回路部材4の温度がそれぞれ必要な温度に達した後、必要な時間、加圧力及び加熱温度を保持する。これにより、接合材3Bに含まれる有機保護膜が分解され、焼結性金属粒子による接合が開始され、半導体素子2と回路部材4の回路パターン40とが接合する。接合が完了すると、接合材3Bは、有機保護膜が揮発し焼結性金属粒子が凝固した焼結金属体3Aとなる。
この接合動作において、加圧シート50の役割は、上述のように半導体素子2に作用する加圧力の均一化以外にも、半導体素子2が破損するのを防ぐクッション材としての役割がある。そのため、加圧シート50を構成する材料は、接合材3Bの焼結温度における耐熱性と、当該温度において半導体素子2を破損しない程度の柔軟さ(弾性率)とを有する材料であれば良い。具体的には、接合時の温度において、弾性率が1MPa以下の材料であることが好ましい。
尚、このような加圧シート50の役割から加圧シート50は、樹脂製シートの緩衝材と呼ぶこともできる。
尚、このような加圧シート50の役割から加圧シート50は、樹脂製シートの緩衝材と呼ぶこともできる。
また、加圧シート50のサイズは、回路部材4に搭載された全ての半導体素子2の主面2f全体を十分に加圧するために、以下の関係であることが好ましい。但し、加圧シート50の長手方向と半導体素子2の搭載領域の長手方向、加圧シート50の短手方向と半導体素子2の搭載領域の短手方向とをそれぞれ一致させるように、加圧シート50を搭載することを前提とする。
加圧シート50の長手長さ ≧ 半導体素子2の搭載領域の長手長さ(図2に示す長さ2nl)、かつ
加圧シート50の短手長さ ≧ 半導体素子2の搭載領域の短手長さ(図2に示す長さ2ml)
加圧シート50の短手長さ ≧ 半導体素子2の搭載領域の短手長さ(図2に示す長さ2ml)
上述の関係を満たすことで、回路部材4に搭載された全ての半導体素子2の主面2fを、加圧シート50を介して確実に押圧することができる。したがって、前述した加圧シート50を用いる効果が確実に発揮される。
さらに、加圧シート50を配置する際の作業性の観点から、加圧シート50は、半導体素子2の搭載領域の大きさに対して長手、短手ともに1mm程度大きいサイズであることが望ましい。
また、加圧シート50の厚さは、加圧力のばらつきを低減するために、加圧前の状態では半導体素子2よりも厚く、加圧後では加圧前の厚さの半分以下になるような厚さを有することが好ましい。
さらに、加圧シート50を配置する際の作業性の観点から、加圧シート50は、半導体素子2の搭載領域の大きさに対して長手、短手ともに1mm程度大きいサイズであることが望ましい。
また、加圧シート50の厚さは、加圧力のばらつきを低減するために、加圧前の状態では半導体素子2よりも厚く、加圧後では加圧前の厚さの半分以下になるような厚さを有することが好ましい。
次に、回路部材4に突起部40tを設けたことにより、半導体素子2をより均一に加圧できるという効果について、突起部40tの形成場所に関する内容も含めて、以下に説明を行う。
半導体素子2の回路部材4への接合は、加熱加圧装置200のコスト低減あるいはサイズ低減の観点から、より低圧力で行うことが望ましい。また、低圧力での接合が可能となれば、同一荷重であっても、一括して接合できる半導体素子2の数が増加し、生産性を向上させることが可能になる。
しかしながら、接合時の圧力を低下させると、接合面内での圧力にばらつきがある場合には、局所的に、接合に必要な圧力を下回る領域が発生する。つまり、接合時の加圧力を低下させた場合には、加圧力が大きい場合には問題にならなかった接合面内における圧力ばらつきが問題となってくる。
そこで、まず回路部材4に突起部40tを設けずに接合を行う場合において、半導体素子2の主面2fに作用する圧力分布について検証を行った。以下にその説明を行う。
半導体素子2の回路部材4への接合は、加熱加圧装置200のコスト低減あるいはサイズ低減の観点から、より低圧力で行うことが望ましい。また、低圧力での接合が可能となれば、同一荷重であっても、一括して接合できる半導体素子2の数が増加し、生産性を向上させることが可能になる。
しかしながら、接合時の圧力を低下させると、接合面内での圧力にばらつきがある場合には、局所的に、接合に必要な圧力を下回る領域が発生する。つまり、接合時の加圧力を低下させた場合には、加圧力が大きい場合には問題にならなかった接合面内における圧力ばらつきが問題となってくる。
そこで、まず回路部材4に突起部40tを設けずに接合を行う場合において、半導体素子2の主面2fに作用する圧力分布について検証を行った。以下にその説明を行う。
図6の(a)は、半導体素子2の主面2fにかかる圧力分布に関する実験に関して、その接合方法を説明するための、加熱加圧装置200を含めた断面図であり、図2に示すB−B断面に対応する位置での断面を図示している。尚、このB−B断面は、回路部材4において突起部40tが形成されていない部分における断面に相当する。また図6の(b)は、当該実験の結果を示す模式図であり、半導体素子2の主面2fにおける加圧力の分布を示した平面図である。尚、図6の(b)において、実線は加熱加圧装置200の上側加圧板21の位置を示し、一点鎖線は加圧シート50の位置を示し、破線は半導体素子2の主面2fの位置を示している。さらに、図6の(b)に示す矢印N(白、黒とも)は、加圧シート50の伸び方向を模式的に表している。
接合工程では、加圧シート50は、半導体素子2の主面2fと上側加圧板21との間で押圧され、各々の半導体素子2の主面2fにおいて、それぞれの中心C(図6に示す黒丸部分)から放射状にX−Y方向(加圧シート50の厚み方向(Z方向)に直交する平面方向)に伸長する。加圧シート50の伸長方向が相対する部位(矢印Nのうち白色のもの)では、加圧シート50が互いに逆方向に伸びようとし、結果として加圧シート50の伸び量は小さくなる。一方、加圧シート50が相対しない部位(矢印Nのうち黒色のもの)では、加圧シート50は大きく伸長することになる。
また、半導体素子2の主面2fに作用する加圧力は、図7に示す黒色部が白色部に比べて低くなることが実験によって確認された。これは、加圧シート50がX−Y平面内で伸びることで、加圧シート50の伸び量分だけ、半導体素子2をZ方向に押圧するための加圧力がX−Y平面内での加圧シート50の変形に消費されたためであると考えられる。ここで図7に示す黒色部は、図6に示す、加圧シート50の伸びが大きい箇所と一致しており、加圧シート50の伸びに起因して、黒色部の加圧力が白色部に比べて低下したと考えられる。
以上の理由から、接合準備品1に対して、接合時の圧力を変化させて接合状態を確認すると、接合圧力を低下させていった場合、まず初めに、図7に示す黒色部で加圧力が小さくなる。
さらに、図7に示すように、黒色部の面積は、角部に配置される半導体素子2cにおける面積が角部以外に配置される半導体素子2に比べて大きい。
さらに、図7に示すように、黒色部の面積は、角部に配置される半導体素子2cにおける面積が角部以外に配置される半導体素子2に比べて大きい。
そこで、図3Aに示すように、領域43の角部に配置される半導体素子2cの直下における回路部材4に突起部40tを設けることで、角部の半導体素子2cを特に強く押圧
することが可能となる。よって、加圧力のばらつきによる未接合領域が生じる可能性を最低限に抑制することが可能となる。その結果、接合時の加圧力を低減させた場合であっても、半導体素子2と回路部材4との未接合が生じる可能性を最低限に抑制することが可能となる。
することが可能となる。よって、加圧力のばらつきによる未接合領域が生じる可能性を最低限に抑制することが可能となる。その結果、接合時の加圧力を低減させた場合であっても、半導体素子2と回路部材4との未接合が生じる可能性を最低限に抑制することが可能となる。
さらに、図7において、角部に配置される半導体素子2c以外の黒色部に対応する各半導体素子2の直下における回路パターン40に、図3Bに示すように、それぞれ突起部40tを設けることで、半導体素子2をさらに均一に押圧できる。その結果、図7に示す全黒色部での加圧力の低下が抑制できるため、全ての半導体素子2に対する加圧力のばらつきを低減することができる。よって、接合工程における加圧力を低減した場合においても、半導体素子2と回路部材4との間で未接合領域が生じる恐れを抑制することが可能となる。また、回路部材4における半導体素子2の配置位置によらず、全ての半導体素子2に対して回路部材4と強固に接合することができる。
また、例えば、図8の(a)、(b)に示すように、複数の半導体素子2が接合される領域43には、3×3の半導体素子配置が4セット存在し、複数(この例では4つ)の回路部材4に載置されたそれぞれの半導体素子2に対して、一続きの、つまり一枚の、加圧シート50を用いて一括接合する場合にあっては、上述した理由から、領域43の外周縁部42(図8の(a)に示す太黒線内で太黒線に沿った部分)に対応して配置される半導体素子において加圧力が低下する傾向にある。そこで、突起部40tの形成位置は、4つのそれぞれの回路部材4に対して、図8の(b)に示すように配置する必要がある。
このように、回路部材4上での突起部40tの形成位置は、図3Aの構成に限るものではなく、接合方法(回路部材4の配置、加圧シート50のサイズ等)によって様々に変化させる必要があり、変化させた構成でそれぞれ効果を発揮し得る。
このように、回路部材4上での突起部40tの形成位置は、図3Aの構成に限るものではなく、接合方法(回路部材4の配置、加圧シート50のサイズ等)によって様々に変化させる必要があり、変化させた構成でそれぞれ効果を発揮し得る。
さらに別の例として、例えば図9に示すように、他の半導体素子2によって囲まれる半導体素子2が存在せず、全ての半導体素子2が接合領域の外周縁部42に配置される場合について説明する。
このような場合、接合領域の、詳しくは上述した領域43の角部に配置される半導体素子、つまり図9に示す半導体素子2c、の直下に対応して、回路パターン40に突起部40tを形成する。これにより、加圧力のばらつきによる未接合部の発生を最低限に抑制することができる。以下には、この理由について説明する。尚、図9に示す「2cf」は、角部に配置される半導体素子2cにおける主面を表している。
このような場合、接合領域の、詳しくは上述した領域43の角部に配置される半導体素子、つまり図9に示す半導体素子2c、の直下に対応して、回路パターン40に突起部40tを形成する。これにより、加圧力のばらつきによる未接合部の発生を最低限に抑制することができる。以下には、この理由について説明する。尚、図9に示す「2cf」は、角部に配置される半導体素子2cにおける主面を表している。
まず、図9に示した2行4列の半導体素子2の配置において、回路部材4の回路パターン40に突起部40tを設けずに接合を行う場合に、半導体素子2の主面2fに作用する圧力分布について検証した。図10は、この実験における、半導体素子2の主面2fでの加圧力の分布に関する実験結果を示す模式図である。尚、図10において、実線は加熱加圧装置200における上側加圧板21の位置を示し、一点鎖線は加圧シート50の位置を示し、破線は半導体素子2の主面2fの位置を示している。また、図10において、図中の矢印N(白、黒とも)は、加圧シート50の伸び方向を模式的に表している。
接合時において、加圧シート50は、半導体素子2の主面2fと上側加圧板21との間で押圧され、加圧シート50は、各々の半導体素子2における主面2fの中心C(図10に示す黒丸)から放射状にX−Y方向に伸長する。加圧シート50の伸長方向が相対する部位(矢印Nのうち白色のもの)では、加圧シート50が互いに逆方向に伸びようとし、結果として加圧シート50の伸び量は小さくなる。一方、加圧シート50の伸長方向が相対しない部位(矢印Nのうち黒色のもの)では、加圧シート50は大きく伸長することになる。また、半導体素子2の主面2fに作用する加圧力は、図11に示す黒色部が白色部に比べて低くなることが実験によって確認された。これは、加圧シート50がX−Y平面内で伸びることで加圧シート50の伸び量分だけ、半導体素子2をZ方向に押圧するための加圧力がX−Y平面内での加圧シート50の変形に消費されたためであると考えられる。図11に示す黒色部は、図10に示す加圧シート50の伸びが大きい箇所と一致しており、加圧シート50の伸びに起因して、黒色部の加圧力が白色部に比べて低下したと考えられる。
以上の理由から、接合準備品1に対して、接合時の圧力を変化させて接合状態を確認すると、接合圧力を低下させていった場合、まず初めに、図11に示す黒色部で加圧力が小さくなる。さらに、図11に示すように、黒色部の面積は、角部に配置される半導体素子2cにおける面積が角部以外に配置される半導体素子2に比べて大きい。
そこで、図9に示すように、領域43の角部に配置される半導体素子2cの直下における回路部材4に突起部40tを設けることで、角部の半導体素子2cを特に強く押圧することが可能となり、加圧力のばらつきによる未接合領域が生じる可能性を最低限に抑制することが可能となる。よって、接合時の加圧力を低減させた場合であっても、半導体素子2と回路部材4との未接合が生じる可能性を最低限に抑制することが可能となる。
そこで、図9に示すように、領域43の角部に配置される半導体素子2cの直下における回路部材4に突起部40tを設けることで、角部の半導体素子2cを特に強く押圧することが可能となり、加圧力のばらつきによる未接合領域が生じる可能性を最低限に抑制することが可能となる。よって、接合時の加圧力を低減させた場合であっても、半導体素子2と回路部材4との未接合が生じる可能性を最低限に抑制することが可能となる。
以上説明した、図3A、図8及び図9に示す各例から判るように、接合時の加圧力を低減させた場合であっても、半導体素子2と回路部材4との未接合が生じる可能性を最低限に抑制するためには、回路パターン40における、複数の半導体素子2が載置される領域43において、少なくとも角部に配置される半導体素子2の直下における回路パターン40に突起部40tを設けることが有効である。
他の半導体素子2によって囲まれる半導体素子2が存在せず、全ての半導体素子2が接合領域の外周縁部42に配置される、例えば図9に示すような半導体素子2の配列の場合において、黒色部に対応する各半導体素子2の直下の全てに対して、回路パターン40に突起部40tを設けると、回路部材4の底面からの高さ2ft(図1)が全ての半導体素子2で同一となる。よって、角部の半導体素子2cを特に強く押圧することが困難になる可能性も考えられる。したがって、図9に示すように、他の半導体素子2によって囲まれる半導体素子2が存在せず、全ての半導体素子2が接合領域の外周縁部42に配置される場合には、領域43の角部に配置される半導体素子2cの直下における回路部材4にのみ突起部40tを設けることで効果を発揮することができる。
また、図12は回路部材4の断面図であるが、突起部40tの高さ40thが過度に大きい場合には、突起部40tを形成していない箇所に配置された半導体素子2が十分に押圧されず、当該箇所で未接合が発生する恐れがある。加圧シート50の厚さは、目安として、加圧後における厚みが加圧前の厚みの半分以下になるような厚さを想定していることから、突起部40tの高さ40thの上限は、加圧シート50の厚さの半分である。但し、図4に示す接合準備品1を構成する各部材の厚みのばらつきが大きいほど、突起部40tの高さ40thの、許容可能な上限値は小さくなる。半導体素子2の厚さと、突起部40tの高さ40thとの関係は、複数の半導体素子2のそれぞれの厚さが統一されていれば、特に制約はない。
半導体素子2の厚さが統一されていることに対する利点を述べる。
半導体素子2の厚さが統一されていることで、複数の半導体素子2を均一に加圧するためには、突起部40tの高さ40thだけを調整すれば良い。つまり、半導体素子2の厚さが統一されていない場合には、半導体素子2の厚さに応じて、その半導体素子2が配置される突起部40tの高さ40thを調整する必要が生じる。
また、半導体素子2の厚さが統一することで、複数の半導体素子2を容易に均一に押圧することができる。したがって、回路部材4内における半導体素子2の位置によらず、半導体素子2と回路部材4とを強固に接合することができる。
半導体素子2の厚さが統一されていることで、複数の半導体素子2を均一に加圧するためには、突起部40tの高さ40thだけを調整すれば良い。つまり、半導体素子2の厚さが統一されていない場合には、半導体素子2の厚さに応じて、その半導体素子2が配置される突起部40tの高さ40thを調整する必要が生じる。
また、半導体素子2の厚さが統一することで、複数の半導体素子2を容易に均一に押圧することができる。したがって、回路部材4内における半導体素子2の位置によらず、半導体素子2と回路部材4とを強固に接合することができる。
また、突起部40tの高さ40thが過度に小さい場合には、前述した均圧化の効果が得られない。そこで、目標とする焼結金属体3Aの密度に応じて、突起部40tの高さ40thは調整する必要があり、20〜100μmの範囲で調整することが多い。
さらに、突起部40tの高さ40thは、一種類である必要はなく、半導体素子2に作用する加圧力の分布あるいは目標とする接合強度に応じて複数種類あっても良い。このとき、上述したように、半導体素子2の厚さが統一されていなければ、突起部40tの高さ40thに加えて半導体素子2の厚さも調整する必要が生じる。そのため、調整するパラメータがより多くなり、調整が煩雑となる。具体的には、目標とする焼結金属体3Aの密度に応じて、突起部40tの高さ40tと半導体素子2の厚さとを調整し、結果として、半導体素子2の主面2fの、回路部材4の底面からの高さ2ft(図1)を調整する必要がある。
本実施の形態では、上述のとおり接合時の加圧力を低減することが可能となるため、回路部材4にかかる応力集中を抑制することができる。さらには、加熱加圧装置200の小型化等により製造コストを低減することができる。
さらに、突起部40tを設けることによる別の効果について説明する。
接合に際しては、接合材3Bに含まれる有機保護膜が分解、揮発して、周囲に飛散する。このとき、加圧シート50と回路パターン40との間の距離が小さい場合には、有機保護膜の成分が回路パターン40に付着し易くなり、回路パターン40が汚染される可能性が高くなる。
図13の(a)は突起部40tを設けた場合、図13の(b)は設けない場合における、接合時の様子を示した側面図である。加圧シート50と回路パターン40との間の距離h540は、突起部40tを設けた場合の方が大きくなっており、揮発した有機保護膜の成分が回路パターン40に付着しにくくなっている。
接合に際しては、接合材3Bに含まれる有機保護膜が分解、揮発して、周囲に飛散する。このとき、加圧シート50と回路パターン40との間の距離が小さい場合には、有機保護膜の成分が回路パターン40に付着し易くなり、回路パターン40が汚染される可能性が高くなる。
図13の(a)は突起部40tを設けた場合、図13の(b)は設けない場合における、接合時の様子を示した側面図である。加圧シート50と回路パターン40との間の距離h540は、突起部40tを設けた場合の方が大きくなっており、揮発した有機保護膜の成分が回路パターン40に付着しにくくなっている。
以上のように、突起部40tを回路部材4に形成することで、半導体素子2と回路部材4との接合において、半導体素子2に作用する加圧力のばらつきを低減することができると共に、接合材3Bに含まれる有機保護膜の成分による回路パターン40が汚染される可能性をも低減することができる。
1 接合準備品、2 半導体素子、3A 焼結金属体、3B 接合材、4 回路部材、
21,22 加圧板、40t 突起部、43 領域、50 加圧シート、
100 電力用半導体装置、200 加熱加圧装置。
21,22 加圧板、40t 突起部、43 領域、50 加圧シート、
100 電力用半導体装置、200 加熱加圧装置。
Claims (7)
- 複数の半導体素子と、
上記半導体素子が接合される複数の突起部を有する一つの回路部材と、
上記半導体素子を上記回路部材の表面に接合する複数の焼結金属体と、
を備え、
上記突起部は、上記回路部材における半導体素子が載置される領域の少なくとも角部に位置する上記半導体素子に対応して位置する、
ことを特徴とする半導体装置。 - 上記複数の半導体素子は、均一な厚さを有する、請求項1に記載の半導体装置。
- 上記半導体素子は、ワイドバンドギャップ半導体材料の素子である、請求項1又は2に記載の半導体装置。
- 上記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、及びダ
イヤモンドのいずれかである、請求項3に記載の半導体装置。 - 請求項1から4のいずれか1項に記載の半導体装置の製造方法で、焼結金属粒子を含む接合材及び加熱加圧装置を使用して一つの回路部材と複数の半導体素子との接合を行う製造方法であって、
上記加熱加圧装置は、対向して位置する第1及び第2の一対の加圧板を有し、
上記半導体装置の厚み方向において、第1加圧板と第2加圧板との間に、上記回路部材、上記接合材、上記半導体素子、及び加圧シートを、これらの順に重ねて配置し、
上記第1及び第2の加圧板を加熱し、かつ相対的に接近させて加圧して、上記焼結金属粒子を焼結させて上記半導体素子と上記回路部材とを接合する、
ことを備え、
上記加圧シートは、全ての上記半導体素子を覆う大きさを有する一枚のシートであり、
上記第1及び第2の加圧板のうち上記加圧シートに接する加圧板は、全ての上記半導体素子を覆う大きさを有する、
ことを特徴とする半導体装置の製造方法。 - 上記回路部材において上記半導体素子が接合される複数の突起部は、上記半導体素子と上記回路部材とを接合するときに上記加圧シートの平面内での伸びが大きい箇所に位置する半導体素子に対応して設ける、請求項5に記載の半導体装置の製造方法。
- 上記加圧シートは、接合時における弾性率が1MPa以下の材料である、請求項5又は6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015249559A JP2017117869A (ja) | 2015-12-22 | 2015-12-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015249559A JP2017117869A (ja) | 2015-12-22 | 2015-12-22 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017117869A true JP2017117869A (ja) | 2017-06-29 |
Family
ID=59231939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015249559A Pending JP2017117869A (ja) | 2015-12-22 | 2015-12-22 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017117869A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113690151A (zh) * | 2020-05-19 | 2021-11-23 | 三菱电机株式会社 | 半导体装置的制造方法及电力控制电路的制造方法 |
CN116768646A (zh) * | 2022-03-17 | 2023-09-19 | 日本碍子株式会社 | Si-SiC类复合结构体的制造方法 |
US11923270B2 (en) | 2020-09-24 | 2024-03-05 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2015
- 2015-12-22 JP JP2015249559A patent/JP2017117869A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113690151A (zh) * | 2020-05-19 | 2021-11-23 | 三菱电机株式会社 | 半导体装置的制造方法及电力控制电路的制造方法 |
US20210366788A1 (en) * | 2020-05-19 | 2021-11-25 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device and method for manufacturing power control circuit |
CN113690151B (zh) * | 2020-05-19 | 2024-03-29 | 三菱电机株式会社 | 半导体装置的制造方法及电力控制电路的制造方法 |
US11923270B2 (en) | 2020-09-24 | 2024-03-05 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN116768646A (zh) * | 2022-03-17 | 2023-09-19 | 日本碍子株式会社 | Si-SiC类复合结构体的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6206021B2 (ja) | 電力用半導体装置の製造方法および電力用半導体装置 | |
JP6120685B2 (ja) | 電力用半導体装置の製造方法 | |
US9257363B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6129107B2 (ja) | 電力用半導体装置、および電力用半導体装置の製造方法 | |
JP6890520B2 (ja) | 電力用半導体装置 | |
JP6415381B2 (ja) | 半導体装置の製造方法 | |
JP2015095540A (ja) | 半導体装置およびその製造方法 | |
JP2010010561A (ja) | パワーモジュール用基板及びその製造方法 | |
JP2017117869A (ja) | 半導体装置及びその製造方法 | |
JP6366723B2 (ja) | 半導体装置およびその製造方法 | |
CN111276447A (zh) | 双侧冷却功率模块及其制造方法 | |
JP2013131592A (ja) | リード端子およびこれを用いた半導体装置 | |
JP2017135183A (ja) | 半導体装置 | |
US20190013261A1 (en) | Semiconductor module | |
JP5895549B2 (ja) | 半導体装置及びその製造方法 | |
US10957560B2 (en) | Pressure sintering procedure in which power semiconductor components with a substrate are connected to each other via a sintered connection | |
JP2018006492A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5840102B2 (ja) | 電力用半導体装置 | |
JP2013012693A (ja) | 半導体モジュール実装方法 | |
JP4380442B2 (ja) | 半導体装置の製造方法 | |
CN108369912B (zh) | 半导体装置及其制造方法 | |
US11437296B2 (en) | Semiconductor package, semiconductor apparatus, and method for manufacturing semiconductor package | |
JP6091225B2 (ja) | 電力用半導体装置の製造方法および電力用半導体装置 | |
US20240055422A1 (en) | Method for manufacturing semiconductor module | |
JP7322467B2 (ja) | 半導体装置 |