JP6199584B2 - 半導体集積回路及び表示パネルドライバ - Google Patents
半導体集積回路及び表示パネルドライバ Download PDFInfo
- Publication number
- JP6199584B2 JP6199584B2 JP2013052218A JP2013052218A JP6199584B2 JP 6199584 B2 JP6199584 B2 JP 6199584B2 JP 2013052218 A JP2013052218 A JP 2013052218A JP 2013052218 A JP2013052218 A JP 2013052218A JP 6199584 B2 JP6199584 B2 JP 6199584B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- wiring
- output
- pad
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1a、1b:長辺
1c、1c:短辺
2 :出力アンプ
3 :出力パッド
4、5 :スイッチ
6、7 :配線
8、9 :連絡配線
11 :入力パッド
12 :コントロール回路
13、14:アナログ回路
15 :スイッチ領域
16 :ESD保護素子領域
17、18:ESD保護素子
21 :配線領域
22、22A:回路領域
23 :入力パッド領域
30 :スイッチ領域
101 :半導体集積回路
102 :出力アンプ
103 :出力パッド
104〜109:スイッチ
A1〜A4:出力信号
N100 :ノード
N11 :ノード
N12 :ノード
N13 :ノード
N21 :ノード
N22 :ノード
N23 :ノード
N31 :ノード
N32 :ノード
VDD :電源端子
Claims (6)
- 第1出力信号を出力する第1出力回路と、
第2出力信号を出力する第2出力回路と、
第3出力信号を出力する第3出力回路と、
第1パッドと、
第2パッドと、
第3パッドと、
前記第1出力回路の出力に接続された第1配線と、
前記第1パッドに接続された第2配線と、
前記第1配線と前記第2配線とを電気的に接続し、又は、切り離すための第1スイッチと、
前記第2出力回路の出力に接続された第3配線と、
前記第2パッドに接続された第4配線と、
前記第3配線と前記第4配線とを電気的に接続し、又は、切り離すための第2スイッチと、
前記第2配線に接続された第1連絡配線と、
前記第3配線に接続された第2連絡配線と、
前記第1連絡配線と前記第2連絡配線とを電気的に接続し、又は、切り離すための第3スイッチと、
前記第3出力回路の出力に接続された第5配線と、
前記第3パッドに接続された第6配線と、
前記第5配線と前記第6配線とを電気的に接続し、又は、切り離すための第4スイッチと、
前記第2配線に電気的に接続された第3連絡配線と、
前記第5配線に接続された第4連絡配線と、
前記第3連絡配線と前記第4連絡配線とを電気的に接続し、又は、切り離すための第5スイッチ
とを具備し、
前記第1出力信号に対してデバイステストが行われる場合、前記第1スイッチがオンされると共に前記第2スイッチ、前記第3スイッチ、前記第4スイッチ及び前記第5スイッチがオフされ、
前記第2出力信号に対してデバイステストが行われる場合、前記第3スイッチがオンされると共に前記第1スイッチ、前記第2スイッチ、前記第4スイッチ及び第5スイッチがオフされ、
前記第3出力信号に対してデバイステストが行われる場合、前記第5スイッチがオンされると共に前記第1スイッチ、前記第2スイッチ、前記第3スイッチ及び第4スイッチがオフされる
半導体集積回路。 - 請求項1に記載の半導体集積回路であって、
前記第3配線と前記第2連絡配線とは、前記第3配線上の第1ノードで接続され、
前記第1ノードから前記第2パッドまで信号が伝搬される経路の長さが、前記第2出力回路の出力から前記第1ノードまで信号が伝搬される経路の長さよりも短く、
前記第5配線と前記第4連絡配線とは、前記第5配線上の第2ノードで接続され、
前記第2ノードから前記第3パッドまで信号が伝搬される経路の長さが、前記第3出力回路の出力から前記第2ノードまで信号が伝搬される経路の長さよりも短い
半導体集積回路。 - 請求項1又は2に記載の半導体集積回路であって、
更に、
前記第1パッドに隣接して配置された第1スイッチ領域と、
前記第2パッドに隣接して配置された第2スイッチ領域と、
前記第3パッドに隣接して配置された第3スイッチ領域
を具備し、
前記第1スイッチは、前記第1スイッチ領域に設けられ、
前記第2スイッチは、前記第2スイッチ領域に設けられ、
前記第3スイッチは、前記第1スイッチ領域又は前記第2スイッチ領域のいずれかに設けられ、
前記第4スイッチは、前記第3スイッチ領域に設けられ、
前記第5スイッチは、前記第1スイッチ領域、前記第2スイッチ領域又は前記第3スイッチ領域のいずれかに設けられる
半導体集積回路。 - 請求項3に記載の半導体集積回路であって、
更に、
前記第2配線に接続される第1ESD保護素子が配置された第1ESD保護素子領域と、
前記第4配線に接続される第2ESD保護素子が配置された第2ESD保護素子領域と、
前記第6配線に接続される第3ESD保護素子が配置された第3ESD保護素子領域
とを具備し、
前記第1スイッチ領域は、前記第1パッドに第1方向に隣接して配置され、
前記第1スイッチ領域と前記第1パッドとは、前記第1ESD保護素子領域に前記第1方向に垂直な第2方向に隣接して配置され、
前記第2スイッチ領域は、前記第2パッドに前記第1方向に隣接して配置され、
前記第2スイッチ領域と前記第2パッドとは、前記第2ESD保護素子領域に前記第2方向に隣接して配置され、
前記第3スイッチ領域は、前記第3パッドに前記第1方向に隣接して配置され、
前記第3スイッチ領域と前記第3パッドとは、前記第3ESD保護素子領域に前記第2方向に隣接して配置された
半導体集積回路。 - 請求項3又は4に記載の半導体集積回路であって、
前記第3スイッチ及び前記第5スイッチは、前記第1スイッチ領域、前記第2スイッチ領域及び前記第3スイッチ領域の異なる2つに設けられる
半導体集積回路。 - 第1出力信号を出力する第1出力回路と、
第2出力信号を出力する第2出力回路と、
第3出力信号を出力する第3出力回路と、
表示パネルの第1ラインに接続される第1パッドと、
前記表示パネルの第2ラインに接続される第2パッドと、
前記表示パネルの第3ラインに接続される第3パッドと、
前記第1出力回路の出力に接続された第1配線と、
前記第1パッドに接続された第2配線と、
前記第1配線と前記第2配線とを電気的に接続し、又は、切り離すための第1スイッチと、
前記第2出力回路の出力に接続された第3配線と、
前記第2パッドに接続された第4配線と、
前記第3配線と前記第4配線とを電気的に接続し、又は、切り離すための第2スイッチと、
前記第2配線に接続された第1連絡配線と、
前記第3配線に接続された第2連絡配線と、
前記第1連絡配線と前記第2連絡配線とを電気的に接続し、又は、切り離すための第3スイッチと、
前記第3出力回路の出力に接続された第5配線と、
前記第3パッドに接続された第6配線と、
前記第5配線と前記第6配線とを電気的に接続し、又は、切り離すための第4スイッチと、
前記第2配線に電気的に接続された第3連絡配線と、
前記第5配線に接続された第4連絡配線と、
前記第3連絡配線と前記第4連絡配線とを電気的に接続し、又は、切り離すための第5スイッチ
とを具備し、
前記第1出力信号に対してデバイステストが行われる場合、前記第1スイッチがオンされると共に前記第2スイッチ、前記第3スイッチ、前記第4スイッチ及び前記第5スイッチがオフされ、
前記第2出力信号に対してデバイステストが行われる場合、前記第3スイッチがオンされると共に前記第1スイッチ、前記第2スイッチ、前記第4スイッチ及び第5スイッチがオフされ、
前記第3出力信号に対してデバイステストが行われる場合、前記第5スイッチがオンされると共に前記第1スイッチ、前記第2スイッチ、前記第3スイッチ及び第4スイッチがオフされる
表示パネルドライバ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013052218A JP6199584B2 (ja) | 2013-03-14 | 2013-03-14 | 半導体集積回路及び表示パネルドライバ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013052218A JP6199584B2 (ja) | 2013-03-14 | 2013-03-14 | 半導体集積回路及び表示パネルドライバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014178197A JP2014178197A (ja) | 2014-09-25 |
JP6199584B2 true JP6199584B2 (ja) | 2017-09-20 |
Family
ID=51698303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013052218A Expired - Fee Related JP6199584B2 (ja) | 2013-03-14 | 2013-03-14 | 半導体集積回路及び表示パネルドライバ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6199584B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190140216A (ko) * | 2018-06-11 | 2019-12-19 | 에스케이하이닉스 주식회사 | Esd 보호 회로를 포함하는 반도체 집적 회로 장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345387A (ja) * | 2000-01-11 | 2001-12-14 | Texas Instr Inc <Ti> | 集積回路のための入出力アーキテクチャ |
NL1027799C2 (nl) * | 2003-12-17 | 2008-01-08 | Samsung Electronics Co Ltd | Werkwijzen en systemen voor het aansturen van een weergavepaneel met gedeeld buffer. |
KR100734290B1 (ko) * | 2005-11-28 | 2007-07-02 | 삼성전자주식회사 | 출력 채널이 공유되는 테스트 패드를 구비하는 필름형반도체 패키지 및 필름형 반도체 패키지의 테스트 방법,테스트 채널이 공유되는 패턴을 구비하는 테스트 장치 및반도체 장치 그리고 반도체 장치에서의 테스트 방법 |
JP2011060117A (ja) * | 2009-09-11 | 2011-03-24 | Renesas Electronics Corp | 半導体集積回路設計支援装置および半導体集積回路の設計方法 |
KR20120056017A (ko) * | 2010-11-24 | 2012-06-01 | 삼성전자주식회사 | 다채널 반도체 장치 및 이를 구비한 디스플레이 장치 |
JP2012220238A (ja) * | 2011-04-05 | 2012-11-12 | Sharp Corp | 半導体装置及びその検査方法 |
JP2012233966A (ja) * | 2011-04-28 | 2012-11-29 | Renesas Electronics Corp | 表示装置の駆動回路及びそのテスト制御方法 |
-
2013
- 2013-03-14 JP JP2013052218A patent/JP6199584B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014178197A (ja) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100487530B1 (ko) | 테스트 소자 그룹이 구비된 반도체 소자 | |
US7965095B2 (en) | Separate testing of continuity between an internal terminal in each chip and an external terminal in a stacked semiconductor device | |
TWI435093B (zh) | 顯示面板的檢測電路 | |
US5859442A (en) | Circuit and method for configuring a redundant bond pad for probing a semiconductor | |
JP2008021848A (ja) | ウェハおよび半導体装置のテスト方法 | |
US20120326744A1 (en) | Active-matrix substrate, active-matrix testing method, display panel, and display panel manufacturing method | |
JP6484310B2 (ja) | テスト用回路板及びその操作方法 | |
JP3506377B2 (ja) | 半導体装置およびその製造方法 | |
WO2006011292A1 (ja) | 半導体装置 | |
US20120033335A1 (en) | ESD Protection Scheme for Integrated Circuit Having Multi-Power Domains | |
JP6199584B2 (ja) | 半導体集積回路及び表示パネルドライバ | |
JP2010010419A (ja) | 半導体装置 | |
JP4516294B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010067657A (ja) | 半導体集積回路装置とテスト端子配置方法 | |
JP2013145210A (ja) | 基板積層式プローブカード | |
TWI387024B (zh) | 半導體裝置以及修改積體電路的方法 | |
JP2006339409A (ja) | 特性検査用スイッチング素子、及び特性検査方法 | |
JP2008198707A (ja) | 半導体集積回路 | |
CN107801291B (zh) | 静电放电保护装置及静电放电的保护方法 | |
JP2012163466A (ja) | 半導体装置 | |
US10847433B2 (en) | Apparatuses and methods for coupling contact pads to a circuit in a semiconductor device | |
JP4665740B2 (ja) | リセット検出装置 | |
JP4056805B2 (ja) | 半導体装置、およびその試験方法 | |
KR20080064250A (ko) | 초정밀 검사가 가능한 적층형 테스트 보드 | |
JP2010062266A (ja) | 半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6199584 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |