JP6185107B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6185107B2 JP6185107B2 JP2016057037A JP2016057037A JP6185107B2 JP 6185107 B2 JP6185107 B2 JP 6185107B2 JP 2016057037 A JP2016057037 A JP 2016057037A JP 2016057037 A JP2016057037 A JP 2016057037A JP 6185107 B2 JP6185107 B2 JP 6185107B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin package
- pad
- semiconductor chip
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/171—Frame
- H01L2924/176—Material
- H01L2924/177—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/17738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/17747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Description
図7は、ノンリードパッケージを採用した半導体装置の平面図であり、樹脂パッケージに封止されている各部材を透過して実線で示す。
リードフレーム102は、アイランド105と、アイランド105から分離した4つのリード106とを備えている。アイランド105は、平面視において、その中心が樹脂パッケージ104の中心と重なり、各辺が樹脂パッケージ104の各辺とが平行をなす正方形状に形成されている。4つのリード106は、それぞれアイランド105の各角部に対してアイランド105の対角線に沿う方向に対向するように配置されている。各リード106は、平面視において、その各辺が樹脂パッケージ104の辺と平行をなす正方形状に形成されている。アイランド105および各リード106の下面は、半導体装置101が実装される基板との電気接続のための端子として、樹脂パッケージ104の裏面において露出している。
そこで、図8に示すように、平面視において、アイランド105の対角線が樹脂パッケージ104の対角線と直交するように、アイランド105を図7に示す状態から45°回転した状態に形成し、アイランド105の4辺とそれぞれ対向する部分に、2辺が樹脂パッケージ104の2辺と平行をなす略三角形状のリード106を配置する構成が考えられる。
図1,2は、本発明の一実施形態に係る半導体装置の平面図である。図1では、樹脂パッケージに封止されている各部材が透過して実線で示されている。また、図1では、リードフレームにおける樹脂パッケージの底面から露出する部分が透過して破線で示されている。図2では、リードフレームにおける樹脂パッケージの底面から露出する部分のみが透過して実線で示されている。図3は、図1に示す矢印A方向から見たときの半導体装置の側面図である。図4は、図1に示す矢印B方向から見たときの半導体装置の側面図である。図5は、図1に示す半導体装置の切断線V−Vにおける断面図である。図6は、図1に示す半導体装置の切断線VI−VIにおける断面図である。
リードフレーム2は、金属薄板(たとえば、銅薄板)を打ち抜くことにより形成され、リード一体型アイランド5と、リード一体型アイランド5の周囲に配置される3つのリード6とを備えている。
アイランド部分7は、平面視で樹脂パッケージ4の中央部に配置されている。アイランド部分7の各角部から当該角部が対向する樹脂パッケージ4の側面に向けて、平面視四角形状の吊り部9が延びている。各吊り部9の端面は、樹脂パッケージ4の側面において、その側面と面一をなして露出している。
リード一体型アイランド5において、アイランド部分7の中央部およびリード部分8の角部は、それら以外の残余の部分よりも厚く形成されている。そして、その厚く形成されたアイランド部分7の中央部の下面は、樹脂パッケージ4の各辺に対して45°傾斜する4辺を有する四角形状をなし、樹脂パッケージ4の裏面において、裏面接続端子19として露出している。厚く形成されたリード部分8の角部の下面は、平面視で、アイランド部分7の中央部の下面の1辺とほぼ平行に延びる辺20と、辺20の両端部からそれぞれ第1側面10および第2側面11と平行に延びる辺21,22と、辺21の端部から第2側面11と平行に延びる辺23と、第1側面10上を延びる辺24とを有する形状から、辺20において開放される半円形状を切り欠いた形状を有している。半円形状を切り欠いた部分は、リード部分8の角部の下面から窪む凹部26として形成されている。凹部26には、樹脂パッケージ4が入り込んでいる。そして、リード部分8の角部の下面は、樹脂パッケージ4の裏面において、パッド接続端子27として露出している。
樹脂パッケージ4の第1側面10と第4側面18とがなす角部に配置されているリード6(以下、3つのリード6を総称する場合を除いて「第1リード6」という。)は、平面視で、アイランド部分7の中央部の下面の1辺とほぼ平行に延びる辺28と、辺28の両端部からそれぞれ第1側面10および第4側面18と平行に延びる辺29,30と、辺29の端部から第4側面18と平行に延びる辺31と、第1側面10上を延びる辺32と、辺30の途中部から辺28とほぼ平行な方向に延びる辺33と、辺33の端部から第4側面18と平行に延びる辺34とを有する形状をなしている。
半導体チップ3は、機能素子が形成されている側の表面(デバイス形成面)を上方に向けた状態で、その裏面がペースト状の導電性接合剤を介してリード一体型アイランド5の上面に接合(ダイボンディング)されている。半導体チップ3は、扁平な直方体形状(この実施形態では、平面視正方形状の6面体)に形成され、平面視で、その直交する2辺が第1の切欠部13の直線部分12および第2の切欠部15の直線部分14に沿うような状態で、リード一体型アイランド5の上面において、パッド接続端子27側に片寄った位置に配置されている。半導体チップ3は、第2リード6および第3リード6とそれぞれ最も近接する2つの角部64A,64Bがリード一体型アイランド5からはみ出している。
第2パッド66と第1リード6の部分38の上面との間には、金細線からなるワイヤ70が架設されている。これにより、第2パッド66は、第1リード6と電気的に接続され、その下面がなすパッド接続端子41と電気的に接続されている。
第4パッド68と第3リード6の部分60の上面との間には、金細線からなるワイヤ72が架設されている。これにより、第4パッド68は、第3リード6と電気的に接続され、その下面がなすパッド接続端子63と電気的に接続されている。
以上のように、樹脂パッケージ4の裏面において、裏面接続端子19およびパッド接続端子27,41,52,63が露出している。そのため、半導体装置1は、配線基板への表面実装が可能である。
また、リード一体型アイランド5の上面において、半導体チップ3の接合位置とワイヤ69の接続位置との間に、溝73が形成されているので、半導体チップ3の裏面とリード一体型アイランド5の上面との間から導電性接合剤がはみ出しても、その接合剤のはみ出しを溝73で食い止めることができる。よって、導電性接合剤がリード一体型アイランド5の上面におけるワイヤ69の接続位置に達するのを防止することができ、導電性接合剤とワイヤ69との接触による短絡を防止することができる。
また、半導体チップ3は、平面視四角形状に形成され、その側面が樹脂パッケージ4の側面と平行をなすように配置されている。これにより、リード一体型アイランド5上での半導体チップ3のパッド65〜68の位置を認識するための2つのアライメントマーク(図示せず)を、半導体チップ3の表面における対角線上に形成することができる。そのため、2つのアライメントマークの間の間隔を大きくとることができ、半導体チップ3のパッド65〜68の位置を高精度で認識することができる。その結果、リード一体型アイランド5上での半導体チップのパッド65〜68の位置を高精度で位置決めすることができる。
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
また、凹部40,51,62の形状は、平面視半円形状に限らず、たとえば、平面視N角形状(N≧3)であってもよい。
また、本発明の各実施形態において表した構成要素は、本発明の範囲で組み合わせることができる。
たとえば、一の局面にかかる半導体装置は、樹脂パッケージと、前記樹脂パッケージに封止され、第1および第2のパッドを表面に有する半導体チップと、前記樹脂パッケージに封止され、一方面に前記半導体チップの裏面が接合され、その一方面とは反対側の他方面が、第1のパッド接続端子として、前記樹脂パッケージの底面の中央部から部分的に露出するリード一体型アイランドと、前記リード一体型アイランドと分離して形成されており、前記樹脂パッケージに封止され、一方面が、前記第2のパッドと電気的に接続され、その一方面と反対側の他方面が、前記第2のパッドと外部とを電気接続できる第2のパッド接続端子として、前記樹脂パッケージの底面から露出するリードとを含み、前記半導体チップの重心が、前記樹脂パッケージの重心からずれている。
リード一体型アイランドの一方面上において、半導体チップが第1のパッド接続端子側に片寄った位置に配置されることにより、半導体チップの表面の第1のパッドとリード一体型アイランドの一方面上におけるワイヤの接合位置との間に、ワイヤを良好に架設可能な間隔(ワイヤループを正常に描くことが可能な間隔)が確保される。そのため、その接合位置と第1のパッドとの間にワイヤを良好に架設することができる。第1のパッドとリード一体型アイランドの一方面とがワイヤで接続されることにより、第1のパッドと第1のパッド接続端子との電気接続を達成することができる。
通常、半導体チップをリード一体型アイランドに対して固定するために、半導体チップの裏面とリード一体型アイランドの一方面との間には、ペースト状の導電性接合剤が介在される。導電性接合剤がペースト状であるので、半導体チップの裏面をリード一体型アイランドの一方面に接合したときに、半導体チップの裏面とリード一体型アイランドの一方面との間から導電性接合剤がはみ出すおそれがある。
これにより、半導体チップの裏面とリード一体型アイランドの一方面との間から導電性接合剤がはみ出しても、その接合剤のはみ出しを溝で食い止めることができる。よって、導電性接合剤がリード一体型アイランドの一方面上のワイヤの接続位置に達するのを防止することができ、導電性接合剤とワイヤとの接触による短絡を防止することができる。
これにより、半導体チップがリード一体型アイランドの一方面上で第1のパッド接続端子側に片寄った位置に配置されていても、第1および第2のパッドとリードとの間の間隔が大きくなりすぎるのを防止することができる。したがって、それらの間に架設されるワイヤが長くなりすぎるのを防止することができる。その結果、ワイヤを良好に架設することができ、また、ワイヤにかかるコスト(材料費)の増大を抑制することができる。
半導体チップのサイズが第1のパッド接続端子側に大きくされても、半導体チップとリードとの間隔は不変であるので、リード一体型アイランドからリードを遠ざける必要がない。そのため、樹脂パッケージの平面積を増大させることなく、半導体チップのサイズを大型化することができ、また、第2のパッドとリードとの間にワイヤを良好に架設することができる。
また、半導体チップは、平面視でリード一体型アイランドからはみ出しているはみ出し部分を有していてもよい。この場合、はみ出し部分と最も近接したリードの一方面には、はみ出し部分と対向する部分が一段下がる段差が形成されていることが好ましい。
また、樹脂パッケージが平面視四角形状に形成される場合、半導体チップは、平面視四角形状に形成され、その側面が樹脂パッケージの側面と平行をなすように配置されていることが好ましい。
リード一体型アイランドに形成された直線部分を基準として、リード一体型アイランドの一方面上において、半導体チップを直線部分と直交する方向に容易に位置決めすることができる。
互いに直交する方向に延びる2つの直線部分を基準として、リード一体型アイランドの一方面上において、半導体チップを各直線部分と直交する2方向に容易に位置決めすることができる。
また、前記半導体装置では、リードに、他方面側から窪み、その側面において開放される凹部が形成され、凹部に、樹脂パッケージが入り込んでいることが好ましい。
また、前記樹脂パッケージの外形は、平面視正方形状の6面体であってよく、その場合、前記リード一体型アイランドは、平面視で前記樹脂パッケージの各辺のいずれかの辺に対して45°傾斜する辺を有するアイランド部分を含んでいることが好ましい。
また、前記リード一体型アイランドは、前記アイランド部分の1辺に結合されたリード部分を含み、前記アイランド部分の中央部および前記リード部分の角部は、それら以外の残余の部分よりも厚く形成されていることが好ましい。
また、前記段差は、前記リードの前記一方面より0.03〜0.05mm低く形成されていてもよい。
他の局面にかかる半導体装置は、樹脂パッケージと、前記樹脂パッケージに封止され、パッドを表面に有する半導体チップと、前記樹脂パッケージに封止され、一方面に前記半導体チップの裏面が接合され、その一方面と反対側の他方面が、接続端子として、前記樹脂パッケージの底面から部分的に露出するリード一体型アイランドと、前記リード一体型アイランドと分離して形成されており、前記樹脂パッケージに封止され、一方面が、前記パッドと電気的に接続され、その一方面と反対側の他方面が、パッド接続端子として、前記樹脂パッケージの底面から露出するリードとを含み、前記半導体チップの重心が、前記樹脂パッケージの重心からずれていてもよい。
リード一体型アイランドの一方面上において、半導体チップが接続端子側に片寄った位置に配置されているので、リードがリード一体型アイランドに近づけて配置されても、半導体チップの表面のパッドとリードとの間に、ワイヤを良好に架設可能な間隔(ワイヤループを正常に描くことが可能な間隔)が確保される。そのため、パッドとリードとの間にワイヤを良好に架設することができながら、リードがリード一体型アイランドに近づけて配置されることにより、樹脂パッケージの平面積(実装面積)の低減を図ることができる。
Claims (9)
- 樹脂パッケージと、
前記樹脂パッケージに封止され、第1および第2のパッドを表面に有する半導体チップと、
前記樹脂パッケージに封止され、突出端子を有するアイランドであって、一方面に前記半導体チップの裏面が接合され、その他方面が、第1端子として、前記樹脂パッケージの底面から部分的に露出するアイランドと、
前記アイランドと分離して形成されており、前記樹脂パッケージに封止され、一方面が、前記第2のパッドと電気的に接続され、その他方面が、前記第2のパッドと外部とを電気接続できる第2端子として、前記樹脂パッケージの底面から露出するリードと、
前記半導体チップの下方に形成され、前記アイランドの突出端子に広がる導電性接合剤とを含み、
前記半導体チップの重心が、前記樹脂パッケージの重心からずれており、
前記第1端子は、前記第2端子と略同じ大きさで形成されている、半導体装置。 - 前記第2のパッドと前記リードとを電気的に接続する接続部材をさらに含む、請求項1に記載の半導体装置。
- 前記アイランドの前記一方面において、溝が形成されている、請求項1または2に記載の半導体装置。
- 前記第1および第2のパッドは、前記半導体チップの表面において、前記第1端子側と反対側に片寄った位置に配置されている、請求項1〜3のいずれか一項に記載の半導体装置。
- 前記半導体チップは、平面視でその一部が前記第1端子と重なるように配置されている、請求項1〜4のいずれか一項に記載の半導体装置。
- 前記樹脂パッケージは、平面視四角形状に形成され、
前記リードは、3つ設けられ、
前記第1端子は、前記樹脂パッケージの底面の1つの角部に配置され、
前記第2端子は、前記樹脂パッケージの底面の残りの各角部に1つずつ配置されている、請求項1〜5のいずれか一項に記載の半導体装置。 - 表面および当該表面に垂直な側面を有する樹脂パッケージと、
前記樹脂パッケージに封止され、第1および第2のパッドを表面に有する半導体チップと、
前記樹脂パッケージに封止され、一方面に前記半導体チップの裏面が接合され、その他方面が、第1パッド接続端子として、前記樹脂パッケージの底面から部分的に露出するリード一体型アイランドと、
前記リード一体型アイランドと分離して形成されており、前記樹脂パッケージに封止され、一方面が、前記第2のパッドと電気的に接続され、その他方面が、前記第2のパッドと外部とを電気接続できる第2パッド接続端子として、前記樹脂パッケージの底面から露出するリードとを含み、
前記リードは、前記樹脂パッケージの側面の内側に形成されており、
前記リード一体型アイランドは、前記樹脂パッケージの側面に向かって延びる突出部であって、前記樹脂パッケージ内で前記リードに対向する側部と、前記樹脂パッケージの側面において露出する端面とを有する突出部を有しており、
前記半導体チップの重心が、前記樹脂パッケージの重心からずれている、半導体装置。 - 前記リード一体型アイランドは、前記リードに対向する位置に凹部を有している、請求項7に記載の半導体装置。
- 前記第1のパッドは、前記リード一体型アイランドに接続されている、請求項7または8に記載の半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118833 | 2009-05-15 | ||
JP2009118833 | 2009-05-15 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014134743A Division JP5908031B2 (ja) | 2009-05-15 | 2014-06-30 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017142894A Division JP6607887B2 (ja) | 2009-05-15 | 2017-07-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016106439A JP2016106439A (ja) | 2016-06-16 |
JP6185107B2 true JP6185107B2 (ja) | 2017-08-23 |
Family
ID=43085079
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011513371A Active JP5572622B2 (ja) | 2009-05-15 | 2010-05-13 | 半導体装置 |
JP2014134743A Active JP5908031B2 (ja) | 2009-05-15 | 2014-06-30 | 半導体装置 |
JP2016057037A Active JP6185107B2 (ja) | 2009-05-15 | 2016-03-22 | 半導体装置 |
JP2017142894A Active JP6607887B2 (ja) | 2009-05-15 | 2017-07-24 | 半導体装置 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011513371A Active JP5572622B2 (ja) | 2009-05-15 | 2010-05-13 | 半導体装置 |
JP2014134743A Active JP5908031B2 (ja) | 2009-05-15 | 2014-06-30 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017142894A Active JP6607887B2 (ja) | 2009-05-15 | 2017-07-24 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (9) | US8680659B2 (ja) |
JP (4) | JP5572622B2 (ja) |
KR (1) | KR101657330B1 (ja) |
CN (1) | CN102428558B (ja) |
TW (1) | TWI525772B (ja) |
WO (1) | WO2010131706A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102428558B (zh) | 2009-05-15 | 2014-06-25 | 罗姆股份有限公司 | 半导体装置 |
US9035435B2 (en) | 2012-11-14 | 2015-05-19 | Power Integrations, Inc. | Magnetically coupled galvanically isolated communication using lead frame |
JP6352009B2 (ja) | 2013-04-16 | 2018-07-04 | ローム株式会社 | 半導体装置 |
JP6634117B2 (ja) * | 2013-04-16 | 2020-01-22 | ローム株式会社 | 半導体装置 |
JP6825660B2 (ja) * | 2013-07-31 | 2021-02-03 | 日亜化学工業株式会社 | リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法 |
US9269690B2 (en) | 2013-12-06 | 2016-02-23 | Nxp B.V. | Packaged semiconductor device with interior polygonal pads |
JP6535509B2 (ja) * | 2014-05-12 | 2019-06-26 | ローム株式会社 | 半導体装置 |
JP6483498B2 (ja) | 2014-07-07 | 2019-03-13 | ローム株式会社 | 電子装置およびその実装構造 |
KR101868760B1 (ko) * | 2014-10-03 | 2018-06-18 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈 |
JP6986385B2 (ja) * | 2016-08-22 | 2021-12-22 | ローム株式会社 | 半導体装置、半導体装置の実装構造 |
JP6928463B2 (ja) * | 2016-12-09 | 2021-09-01 | ローム株式会社 | ホール素子モジュール |
JP7208725B2 (ja) * | 2017-09-04 | 2023-01-19 | ローム株式会社 | 半導体装置 |
JP7265502B2 (ja) * | 2020-03-19 | 2023-04-26 | 株式会社東芝 | 半導体装置 |
JP7450576B2 (ja) * | 2021-03-22 | 2024-03-15 | 株式会社東芝 | 半導体装置 |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS479444U (ja) | 1971-02-23 | 1972-10-04 | ||
JPS6252328A (ja) | 1985-08-29 | 1987-03-07 | Matsushita Electric Ind Co Ltd | 複合加熱調理器 |
JPH0479444U (ja) * | 1990-11-21 | 1992-07-10 | ||
JPH05102205A (ja) | 1991-10-04 | 1993-04-23 | Seiko Epson Corp | リードフレーム |
JPH05291450A (ja) * | 1992-04-14 | 1993-11-05 | Rohm Co Ltd | 半導体装置 |
JP3154579B2 (ja) | 1993-02-23 | 2001-04-09 | 三菱電機株式会社 | 半導体素子搭載用のリードフレーム |
JP2600447Y2 (ja) | 1993-07-22 | 1999-10-12 | 株式会社イナックス | 生ごみ脱水機 |
JPH0736463U (ja) * | 1993-12-17 | 1995-07-04 | 昭和電工株式会社 | ホール素子 |
KR0152558B1 (ko) * | 1995-10-12 | 1998-10-01 | 김광호 | 부식 방지용 리드 프레임 및 그 제조방법 |
JP3209696B2 (ja) * | 1996-03-07 | 2001-09-17 | 松下電器産業株式会社 | 電子部品の製造方法 |
JP3334864B2 (ja) * | 1998-11-19 | 2002-10-15 | 松下電器産業株式会社 | 電子装置 |
JP4390317B2 (ja) * | 1999-07-02 | 2009-12-24 | 株式会社ルネサステクノロジ | 樹脂封止型半導体パッケージ |
JP3686287B2 (ja) * | 1999-07-14 | 2005-08-24 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP2001313363A (ja) | 2000-05-01 | 2001-11-09 | Rohm Co Ltd | 樹脂封止型半導体装置 |
JP2001326314A (ja) | 2000-05-15 | 2001-11-22 | Rohm Co Ltd | 半導体装置 |
JP2002050929A (ja) * | 2000-08-02 | 2002-02-15 | Nippon Dempa Kogyo Co Ltd | 表面実装用の水晶発振器 |
JP4417541B2 (ja) * | 2000-10-23 | 2010-02-17 | ローム株式会社 | 半導体装置およびその製造方法 |
CN1321455C (zh) | 2001-04-13 | 2007-06-13 | 雅马哈株式会社 | 半导体器件和封装及其制造方法 |
ITMI20011965A1 (it) | 2001-09-21 | 2003-03-21 | St Microelectronics Srl | Conduttori di un contenitore del tipo no-lead di un dispositivo semiconduttore |
US7425756B2 (en) | 2002-04-30 | 2008-09-16 | Renesas Technology Corp. | Semiconductor device and electronic device |
JP2005057067A (ja) | 2003-08-05 | 2005-03-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR100536404B1 (ko) | 2003-09-25 | 2005-12-12 | 주식회사 스카이텔레텍 | 이동통신단말기에서 에스에이알값에 따른 안테나의 각도를조절하는 방법과 에스에이알값을 사용자에게 표시하는 방법 |
JP3913228B2 (ja) | 2004-04-12 | 2007-05-09 | 松下電器産業株式会社 | 樹脂封止型半導体装置及びその製造方法 |
US20060185452A1 (en) | 2005-02-22 | 2006-08-24 | Yamaha Corporation | Lead frame, sensor including lead frame, resin composition to be used for resin mold in the sensor, and sensor including the resin mold |
JP4345685B2 (ja) | 2005-02-22 | 2009-10-14 | ヤマハ株式会社 | 物理量センサ、これに使用するリードフレーム、及び、リードフレームの製造方法 |
JP2006287073A (ja) * | 2005-04-04 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006294998A (ja) | 2005-04-13 | 2006-10-26 | Rohm Co Ltd | 半導体装置及びリードフレーム |
JP4255934B2 (ja) | 2005-08-26 | 2009-04-22 | シャープ株式会社 | 半導体素子、および、この半導体素子を用いた電子機器 |
US7262491B2 (en) * | 2005-09-06 | 2007-08-28 | Advanced Interconnect Technologies Limited | Die pad for semiconductor packages and methods of making and using same |
JP4980600B2 (ja) | 2005-09-27 | 2012-07-18 | 旭化成エレクトロニクス株式会社 | 磁気センサ |
JP4514224B2 (ja) | 2005-09-28 | 2010-07-28 | 東京エレクトロン株式会社 | リンス処理方法、現像処理方法及び現像装置 |
JP4086202B2 (ja) * | 2005-10-25 | 2008-05-14 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置の製造方法 |
JP4652281B2 (ja) * | 2006-05-29 | 2011-03-16 | パナソニック株式会社 | 樹脂封止型半導体装置 |
JP4288277B2 (ja) * | 2006-10-19 | 2009-07-01 | アオイ電子株式会社 | 半導体装置 |
US7608482B1 (en) * | 2006-12-21 | 2009-10-27 | National Semiconductor Corporation | Integrated circuit package with molded insulation |
US7687893B2 (en) * | 2006-12-27 | 2010-03-30 | Amkor Technology, Inc. | Semiconductor package having leadframe with exposed anchor pads |
JP2008270302A (ja) | 2007-04-16 | 2008-11-06 | Sanyo Electric Co Ltd | 半導体装置 |
CN102428558B (zh) * | 2009-05-15 | 2014-06-25 | 罗姆股份有限公司 | 半导体装置 |
JP6252328B2 (ja) | 2014-04-11 | 2017-12-27 | Jsr株式会社 | 化合物および硬化物 |
-
2010
- 2010-05-13 CN CN201080021177.XA patent/CN102428558B/zh active Active
- 2010-05-13 US US13/320,528 patent/US8680659B2/en active Active
- 2010-05-13 KR KR1020117029983A patent/KR101657330B1/ko active IP Right Grant
- 2010-05-13 WO PCT/JP2010/058101 patent/WO2010131706A1/ja active Application Filing
- 2010-05-13 JP JP2011513371A patent/JP5572622B2/ja active Active
- 2010-05-14 TW TW099115565A patent/TWI525772B/zh active
-
2014
- 2014-01-21 US US14/160,315 patent/US9035441B2/en active Active
- 2014-06-30 JP JP2014134743A patent/JP5908031B2/ja active Active
-
2015
- 2015-04-22 US US14/693,071 patent/US9343394B2/en active Active
- 2015-04-22 US US14/692,902 patent/US9379047B2/en active Active
-
2016
- 2016-03-22 JP JP2016057037A patent/JP6185107B2/ja active Active
- 2016-06-24 US US15/192,824 patent/US9613890B2/en active Active
-
2017
- 2017-02-24 US US15/442,350 patent/US9847282B2/en active Active
- 2017-06-27 US US15/633,911 patent/US9899299B2/en active Active
- 2017-07-24 JP JP2017142894A patent/JP6607887B2/ja active Active
-
2018
- 2018-01-12 US US15/870,847 patent/US10431527B2/en active Active
-
2019
- 2019-08-27 US US16/551,885 patent/US10978379B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10431527B2 (en) | 2019-10-01 |
US20120091571A1 (en) | 2012-04-19 |
US10978379B2 (en) | 2021-04-13 |
US20150228565A1 (en) | 2015-08-13 |
US20150228564A1 (en) | 2015-08-13 |
TW201133750A (en) | 2011-10-01 |
US8680659B2 (en) | 2014-03-25 |
US9343394B2 (en) | 2016-05-17 |
US20170294368A1 (en) | 2017-10-12 |
US9035441B2 (en) | 2015-05-19 |
JP5908031B2 (ja) | 2016-04-26 |
US9899299B2 (en) | 2018-02-20 |
JP2014207470A (ja) | 2014-10-30 |
US20190385937A1 (en) | 2019-12-19 |
US20140138810A1 (en) | 2014-05-22 |
US20160307827A1 (en) | 2016-10-20 |
JPWO2010131706A1 (ja) | 2012-11-01 |
US20180138108A1 (en) | 2018-05-17 |
JP6607887B2 (ja) | 2019-11-20 |
JP2016106439A (ja) | 2016-06-16 |
JP5572622B2 (ja) | 2014-08-13 |
WO2010131706A1 (ja) | 2010-11-18 |
US20170162480A1 (en) | 2017-06-08 |
KR101657330B1 (ko) | 2016-09-13 |
US9613890B2 (en) | 2017-04-04 |
US9847282B2 (en) | 2017-12-19 |
US9379047B2 (en) | 2016-06-28 |
TWI525772B (zh) | 2016-03-11 |
JP2017188705A (ja) | 2017-10-12 |
CN102428558A (zh) | 2012-04-25 |
KR20120018800A (ko) | 2012-03-05 |
CN102428558B (zh) | 2014-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6607887B2 (ja) | 半導体装置 | |
US20160093796A1 (en) | Semiconductor device and method for manufacturing the same | |
US8742552B2 (en) | Semiconductor device | |
KR20140100904A (ko) | 반도체 장치 | |
US11239145B2 (en) | Electronic component module | |
US9526172B2 (en) | Wiring substrate | |
JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
JPH1197580A (ja) | 半導体装置および集積半導体装置 | |
JP5283946B2 (ja) | 半導体装置およびそれに用いる複合リードフレーム | |
JP2023179984A (ja) | リードフレームおよび電子部品 | |
JP4674477B2 (ja) | 半導体モジュール | |
JP2004289179A (ja) | 熱電モジュール搭載パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6185107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |