JP4674477B2 - 半導体モジュール - Google Patents

Description

本発明は半導体装置及び半導体モジュールに係り、特に高速対応メモリ及び高速対応メモリモジュールとして用いて好適な半導体装置及び半導体モジュールに関するものである。

従来の半導体モジュールとしては、メモリの容量を大きくするために、基板に複数の半導体チップを積層しているものがあった（例えば、特許文献１参照）。図１１は、特開２００２−９２２７号公報に記載された従来の実施形態を示すものである。

図１１の実施形態は、インタポーザ基板（中間実装基板）５１０の少なくとも片面に半導体チップ２１１を実装したものを、スペーサ基板５１２を介して互いに積層した構成となっている。しかしながら、図１１の実施形態では、中間実装基板が存在するために、半導体モジュールの高密度化を妨げるという問題を有している。

実装密度を高めるためには、半導体装置を搭載する実装基板を少なくして、実装基板に搭載する半導体チップ２１１の数を増やすことが必要である。実装基板を少なくして、実装基板に搭載する半導体チップ２１１の数を増やす方法として、実装基板に対して、半導体装置を、立設もしくは斜めに実装するものがあった（例えば、特許文献２参照）。図１２は、特開平１０−３３５３７４号公報に記載された従来の実施形態を示すものである。

図１２において、半導体チップ２１１の回路形成面の接続部に外部接続端子１０４を設けてあった。この外部接続端子には折曲部１０５が設けてあり、この折曲部を垂立するように半田付けすることによって、立設もしくは斜めに実装することが可能となっている。
特開２００２−９２２７号公報 特開平１０−３３５３７４号公報

しかしながら、前記従来の構成では、半導体モジュールの高さは、半導体チップの高さと実装基板の厚みと外部接続端子の高さの合計によって決定される。したがって、外部接続端子が存在することによって、半導体チップと実装基板との間に接続のための空間が必要になり、半導体モジュールの低背化を妨げるという課題を有していた。

本発明は、前記従来の課題を解決するもので、半導体装置の実装密度を大きくしつつ低背化を図った高容量かつ小型な半導体モジュールを提供することを目的とする。

上記目的を解決するために、回路形成面を有する半導体チップと前記半導体チップ上に設けられた複数の突起電極とからなる半導体装置を、複数の電極部を備えた基板上に前記回路形成面が対向するように傾けて、前記複数の突起電極と前記複数の電極部を電気的に接続した半導体モジュールであって、前記半導体装置を複数個並設し、隣り合う前記半導体装置を、前記複数の突起電極の配設方向に前記複数の突起電極の間隔の４分の１から４分の３までの間でずらして配設したことを特徴とする半導体モジュールを用いる。

以上のように、本発明の半導体モジュールにおいて、半導体装置を実装基板に半導体チップの回路形成面上で接続部が存在する一辺に直交する方向と実装基板のなす角が傾きθを有するように、基板上の電極部と電気的に接続させている。これにより実装状態における半導体モジュールの低背化及び高密度化を実現することができる。

以下本発明を図示の実施の形態によって説明する。

（実施の形態１）
図１（ａ）、（ｂ）は、本発明の実施の形態１における複数の半導体装置２０９が実装基板２１０に実装された半導体モジュールを示す断面図及び斜視図であり、図２（ａ）、（ｂ）は、半導体装置２０９の断面図及び斜視図であり、図３（ａ）、（ｂ）及び図４（ａ）、（ｂ）は、図１における複数実装された半導体装置２０９のうち、一個の半導体装置２０９を実装基板２１０に実装した状態を示す断面図及び斜視図であり、図６は、本実施の形態１の他の実施例を示す斜視図である。

図２（ａ）に示す半導体装置２０９は、大略すると半導体チップ２１１、突起電極２１２、保護部材２１３により構成されている。半導体チップ２１１は高速メモリとして機能するものであり、かつそのメモリ容量は例えば１チップで１２８Ｍｂ以上を実現できる高容量のメモリチップである。この半導体チップ２１１の片側はメモリ回路が形成された回路形成面となっており、また回路形成面の一辺（同図における下辺）には、複数の接続部２１５が並設された構成とされている。この接続部２１５は電極パッドであり、その上部には各々突起電極２１２が形成されている。

突起電極２１２は、半導体チップ２１１の回路形成面上で半導体チップ２１１の接続部２１５が存在する一辺に直交する方向と実装基板２１０のなす角が傾きθを有するように、基板上の電極部２１４と電気的に接続されている。これにより実装状態における半導体モジュールの低背化及び高密度化を図ることができる。さらに外部接続端子を介さず、突起電極２１２と電極部２１４を電気的に接続しているので、電送系路による損失が少なくなる。また図１１に示す積層型の半導体モジュールと比べて各電極部２１４の離間距離が短くなる。したがって処理速度の高速化も実現できる。なお、本発明は低背化、高密度化及び処理速度の高速化を実現するのに前記傾きθが鋭角において効果を有する。すなわち、傾きθが鋭角以外だと、突起電極２１２と電極部２１４を直接、電気的に接続が困難となるからである。さらに、半導体モジュールを包含する外部パッケージの制約と実装密度の関係から前記傾きθを２度〜１０度に設定することが望ましい。なお突起電極２１２は、ワイヤーボンデイング、メッキ法などで作製できる。

保護部材２１３は、上記構成とされた半導体チップ２１１の回路形成面に配設されている。この保護部材２１３は、例えばポリイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂等の絶縁性を有した液状コーティング材を、例えばスピンコート、ポッティング、スクリーン印刷、或いはトランスファーモールド等を用いて形成を適用することが可能である。なお、液状コーティング材でなく、絶縁性シート、テープを用いることもできる。液状コーティングまたは、シート、テープは、全面に必要ではなく、部分的にあってもよい。中央にのみ形成すると、材料費が安くできる。一方、半導体チップ２１１のコーナー部分に設けると、コーナーの欠けなども防ぐことができる。

本実施例における保護部材２１３は、前記した接続部２１５が形成されている部位には配設されてはおらず、よって接続部２１５の形成位置は半導体チップ２１１が露出した露出部２１６とされている。しかるに、保護部材２１３は、少なくとも回路形成面の回路が形成された部位は確実に被覆し保護する構成とされている。これにより、半導体チップ２１１において最もデリケートな部分である回路形成領域は保護部材２１３により保護されているため、半導体装置２０９の信頼性を向上させることができる。

続いて、上記構成とされた半導体装置２０９の実装形態について説明する。図３（ａ）は、半導体装置２０９を実装基板２１０の実装位置に、半導体チップ２１１の回路形成面上で半導体チップ２１１の接続部２１５が存在する一辺に直交する方向と、実装基板２１０のなす角が傾きθを有するように実装し、半導体チップ２１１の接続部２１５、突起電極２１２、実装基板２１０の接続部２１５を覆うように封止樹脂２１７によって封止した実装形態を示している。この接続方法としては、例えば、異方性導電性膜、導電性接着剤を用いた圧設工法や、熱圧着工法を適用することができる。

実装基板２１０は、半導体装置２０９に配設されている各々の突起電極２１２と電気的に接続する電極部２１４が配設されている。さらに各々の電極部２１４から配線が実装基板２１０になされている。本実装形態では、任意の基板を選択することが可能である。具体的には、実装基板２１０として、プリント配線基板、フレキシブル回路基板、セラミック回路基板、Ｔａｂテープ等の種々の基板を用いることが可能であり、また基板構造としては単層配線基板を用いることも、また多層配線基板を用いることも可能である。

封止樹脂２１７は、例えばエポキシ系樹脂等の絶縁性を有した液状封止材を適用することができる。また封止樹脂２１７を供給する方法としては、例えば注入を用いることが可能である。半導体チップ２１１の接続部２１５、突起電極２１２、実装基板２１０の露出部２１６を覆うように封止樹脂２１７によって封止することによって、半導体チップ２１１の回路形成面の全てが被覆された状態となり、半導体装置２０９の信頼性をさらに向上させることが可能となる。また、半導体チップ２１１と実装基板２１０の接続部２１５を機械的に接続することとなり、封止樹脂２１７がない場合と比べ、突起電極２１２にかかる応力が分散され、機械的強度を増すことができる。

続いて、半導体装置２０９の別の実施形態について説明する。図４（ａ）は、半導体装置２０９と実装基板２１０との間に、半導体装置２０９または実装基板２１０に加わる力によって、半導体装置２０９を支える半導体支持部材３２１を配設したことを特徴とする実装形態を示している。この半導体支持部材３２１は、例えば熱可塑性を有し接着剤として機能する樹脂を用いる構成としてもよく、また絶縁性材料により半導体支持部材３２１を形成し、これを接着剤で半導体装置２０９及び実装基板２１０に接着する構成としてよい。

かかる構成によれば、図３（ａ）に示す実施形態に比べ、半導体装置２０９の実装時や、半導体モジュールの実環境での使用時に突起電極２１２に加わる応力がさらに分散され、機械的強度を向上させることが可能となる。なお半導体支持部材３２１の形状は、応力の関係から図５のような形状にするとより一層機械的強度を高めることが可能となる。図５では、半導体支持部材３２１の形状が弓矢状、または、凹状の外形をもつ構造となっているので、応力の緩和に効果がある。図４（ａ）と図５とを比較すると、半導体装置２０９に圧力がかかると、図４（ａ）の場合、直接、バンプ２１２に力がかかり、接続安定性を損ねる。一方、図５の場合、力が緩和させ、接続安定性がよい。

図１（ａ）に示す実施形態は、図２（ａ）に示す半導体装置２０９を少なくとも２個、実装基板２１０に並設して上記に示した方法で実装し、構成したものである。まず、図４（ａ）に示す実装形態のように、半導体支持部材３２１を配設し、半導体装置２０９を実装する。続いて図３（ａ）に示す実装形態のように半導体装置２０９を実装する。この図３（ａ）に示す実装形態を所定の回数繰り返すことによって、本実装形態を実現する。このように、複数の半導体装置２０９を傾けて併設し実装する構成とすることにより、各々の基板上の各電極部２１４の離間距離が短くなるため処理速度が高速になり、かつ全体形状を小さく維持することが可能となる。したがって、高容量で高速の半導体モジュールを実現することができる。

また、各々の半導体装置２０９の実装前、既に実装基板２１０に実装されている半導体チップ２１１の非回路形成面、またはこれから実装する半導体装置２０９の保護部材表面に接着剤を塗布する、または、各々の半導体装置２０９が実装された後、接着剤を注入し、各々の半導体装置２０９を固定する構成とすることによって、機械的強度を増すことができる。さらに保護部材２１３の材料に接着性を有する材料を用いることによって、接着剤を用いて接着する構成に比べて、半導体装置２０９の実装密度を向上させるとともに、部品点数の削減及び組立作業の簡略化を図ることができる。さらに、封止樹脂２１７は、全ての半導体装置２０９を実装した後に、一括して注入することにより、組立作業の簡略化及び半導体モジュールを製造する時間を短縮することができる。

なお、本実施の形態において、半導体チップ２１１の接続部２１５に突起電極２１２を形成し、圧接工法や熱圧着工法によって実装基板２１０に実装する構成としたが、ハンダ材料を半導体チップ２１１の接続部２１５、または、実装基板２１０の電極部２１４に、例えば印刷、または塗布によってハンダを供給し、熱プロセスを加え、ハンダ付けを行うことによって実装することも可能である。

なお、本実施の形態において、半導体装置２０９の突起電極２１２の配設されている一辺に直交する一端面（半導体チップ端面２０８）が同一平面上になるように配設した構成としたが、図６に示す実施形態のように、半導体チップ端面２０８が同一平面上にない構成とすることも可能である。図６では、半導体装置２０９が、実装基板２１０の幅の約半分の大きさで、並列に配列されている。実装基板２１０に対して、小さい半導体装置２０９を配置するので、実装基板２１０上を空きスペースなく、半導体装置２０９を配置できる。なお、大きさは半分でなくとも小さくてもよい。実装基板２１０の幅の整数分の１であれば効率的に配置できる。

（実施の形態２）
図７は、本発明の実施の形態２における複数の半導体装置２０９が実装基板２１０に実装された半導体モジュールを示す断面図である。図７において、図１〜図４と同じ構成要素については同じ符号を使い、説明を省略する。

図７の実施形態は、実装基板２１０の各々の面に少なくとも２個の半導体装置２０９を実装基板２１０の両面に配設した構成を示している。まず、図１（ａ）に示す実装形態によって実装基板２１０の一方の面に、少なくとも２枚の半導体装置２０９を実装する。続いて、実装基板２１０の他方の面に、少なくとも２枚の半導体装置２０９を同様に実装することによって、本実装形態を実現する。

かかる構成によれば、図１１の実装形態による半導体装置２０９を積層した構成よりも、実装基板１枚分の低背化が図れるとともに、積層した半導体装置間の実装回路を電気的に接続するための部品及び工程が不要となる。

なお、図７に示す実装形態において、実装基盤２１０の上の半導体装置２０９と実装基板２１０の下の半導体装置２０９が平行となるように示しているが、半導体装置２０９と実装基板２１０の傾きθが、上下で異なる構成を選択してもよい。これにより基板の両面の実装密度を調整することが可能となり、外部パッケージ４１１の制約が基板の両面で異なる場合にも対応することができる。

また図８（ａ）（ｂ）に示す外部端子４１０がついた実施形態の場合、図８（ｂ）のように半導体装置２０９を外部端子４１０と反対方向に傾けるとさらによい。すなわち外部パッケージ４１１の制約から外部端子４１０と同じ方向に傾けるよりも、電極部２１４と外部端子４１０との離間距離ａ−ａ´が短くなるため、より一層の処理速度の高速化が望まれる。

（実施の形態３）
図９は、本発明の実施の形態３における複数の半導体装置２０９が実装基盤２１０に実装された半導体モジュールを示す斜視図である。図９において、図１〜図４と同じ構成要素については同じ符号を用い、説明を省略する。

図９の実施形態は、隣り合う半導体装置２０９の実装位置を突起電極２１２の配設方向に、突起電極２１２の間隔の４分の１から４分の３までの間で、ずらして配設した構成を示している。

かかる構成によれば、半導体チップ２１１に配設されている突起電極２１２の半導体チップ平面に水平な断面形状は円状の形状であるため、隣り合う半導体装置２０９の実装位置を突起電極２１２の配設方向に、突起電極２１２の間隔の４分の１から４分の３までの間で、ずらして配設することにより、図１（ａ）に示す実装形態に比べ各電極部２１４の離間距離が縮まる。したがって、突起電極２１２の大きさに制約されずに、より一層の高密度化及び処理速度の高速化を実現することができる。突起電極２１２の大きさを小さくすると、接続の安定性に欠ける。また、突起電極２１２を小さく形成する困難差もある。

なお、規格化されたメモリモジュール、メモリカードにおいては、その大きさが規格化されており、上記記載の構造は、特に有効である。メモリカードでは、メモリＩＣ以外に、コンデンサー、抵抗、制御ＩＣ、外部接続電極が必要であり、これらの部材を上記の構造の空き空間に設置すればよい。たとえば、図１０に示す構造にすれば、高密度に実装できる。実装基板２１０の面に対して、斜めに実装された半導体装置２０９とその半導体装置２０９と実装基板２１０の間に、制御ＩＣ６０３、または、コンデンサー６０１や抵抗６０２を設置し、外部端子４１０を実装基板２１０の裏面に設けるととてもコンパクトな構造になる。外部パッケージ４１１に、半導体装置２０９を斜めに実装する場合、その間をなす角度θは、約２度以上１０度以下になる。好ましくは、３度以上７度以下がよい。コンパクトに半導体装置２０９が、外部パッケージ４１１内に設置できる。

メモリカードはこのタイプ限定されるわけでなく、外部パッケージ４１１が樹脂で完全にモールドされているものなどいろいろなタイプのものに適用できる。また、半導体チップ２１１の上面で、外部パッケージ４１１との間の空間を利用して、制御ＩＣ６０３、コンデンサー６０１、抵抗６０２などを設置してもよい。また、この空間をデザインのため、カット、削除してもよい。または、逆に、この部分の厚みを厚くして、外部端子４１０と、対応すべき他の機器の端子との接触が安定するようにしてもよい。

本発明にかかる半導体モジュールにおいて、半導体装置を実装基板に半導体チップの回路形成面上で接続部が存在する一辺に直交する方向と実装基板のなす角が傾きθを有するように、基板上の電極部と電気的に接続させている。これにより実装状態における半導体モジュールの低背化及び高密度化を実現することができ、半導体装置を実装する空間が限られたメモリーカード等の高容量化の用途にも適用できる。

本発明の実施の形態１における複数の半導体装置２０９が実装された構成を示す（ａ）断面図（ｂ）斜視図 半導体装置２０９を示す（ａ）断面図（ｂ）斜視図 図１における複数実装された半導体装置２０９のうち、一個の半導体装置２０９を実装基板２１０に実装した状態を示す（ａ）断面図（ｂ）斜視図 図１における複数実装された半導体装置２０９のうち、一個の半導体装置２０９を実装基板２１０に実装した状態を示す（ａ）断面図（ｂ）斜視図 図４における別の実施の形態の半導体モジュールの断面図 本発明の実施の形態１の他の実施例を示す斜視図 本発明の実施の形態２における複数の半導体装置２０９を実装基板２１０の両面に実装した構成を示す断面図 本発明の実施の形態２の他の実施例で、半導体装置２０９が外部端子４１０と（ａ）対向しないように傾いた断面図（ｂ）対向するように傾いた断面図 本発明の実施の形態３における複数の半導体装置２０９が実装基盤２１０に実装された半導体モジュールを示す斜視図 本願発明のメモリモジュールの断面図 従来の半導体モジュールの縦断面図 従来の他の半導体モジュールの縦断面図

符号の説明

２０９ 半導体装置
２１０ 実装基板
２１１ 半導体チップ
２１２ 突起電極
２１３ 保護部材
２１４ 電極部
２１５ 半導体チップ２１１の接続部
２１６ 実装基板２１０の露出部
２１７ 封止樹脂
３２１ 半導体支持部材
４１０ 外部端子
４１１ 外部パッケージ
５１０ インタポーザ基板
５１２ スペーサ基板
５１３ ベース基板

Claims (1)

1. 回路形成面を有する半導体チップと前記半導体チップ上に設けられた複数の突起電極とからなる半導体装置を、複数の電極部を備えた基板上に前記回路形成面が対向するように傾けて、前記複数の突起電極と前記複数の電極部を電気的に接続した半導体モジュールであって、
   前記半導体装置を複数個並設し、隣り合う前記半導体装置を、前記複数の突起電極の配設方向に前記複数の突起電極の間隔の４分の１から４分の３までの間でずらして配設したことを特徴とする半導体モジュール。

Images