JP6174756B2 - Soi基板の製造方法 - Google Patents
Soi基板の製造方法 Download PDFInfo
- Publication number
- JP6174756B2 JP6174756B2 JP2016108526A JP2016108526A JP6174756B2 JP 6174756 B2 JP6174756 B2 JP 6174756B2 JP 2016108526 A JP2016108526 A JP 2016108526A JP 2016108526 A JP2016108526 A JP 2016108526A JP 6174756 B2 JP6174756 B2 JP 6174756B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- deuterium
- dielectric layer
- layer
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 108
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910052805 deuterium Inorganic materials 0.000 claims description 72
- -1 deuterium ions Chemical class 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 39
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 24
- 238000000137 annealing Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000007654 immersion Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910017435 S2 In Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明でSOI基板上にゲート酸化層またはインターフェースなどのデバイスを形成する場合、重水素イオンは拡散し、インターフェース上にダングリングボンドで結合してより安定な構造を得ることが可能となる。しかも、重水素イオンにより、デバイスに存在する欠陥が除去されて、水素アニーリングなしでホットキャリアトンネル電界効果を回避することが可能となる。したがって、本発明の方法は、製造プロセスを単純化し、デバイス性能および信頼性を高める。
本発明でSOI基板上にゲート酸化層またはインターフェースなどのデバイスを形成する場合、重水素イオンは拡散し、インターフェース上にダングリングボンドで結合してより安定な構造を得ることが可能となる。さらに、重水素イオンにより、デバイスに存在する欠陥が除去されて、水素アニーリングなしでホットキャリアトンネル電界効果を回避することが可能となる。したがって、本発明の方法は、製造プロセスを単純化し、デバイス性能および信頼性を高める。
図2を参照する。第1の基板100が用意されており、この図で、第1の基板100は単結晶シリコン基板であり、第1の誘電体層110が第1の基板100上に形成される。本実施形態では、第1の誘電体層110は、化学蒸着(CVD)プロセスにより形成可能である。
第1の誘電体層110は二酸化ケイ素(SiO2)、窒化ケイ素(Si3N4)または窒化アルミニウム(AlN)を含むことが可能で、第1の誘電体層110の厚さは0.1nm〜200nm、例えば、10nm、50nm、100nmまたは150nmであってよい。
図3では、重水素イオンD+の第1の基板100への注入が実施される。重水素イオンD+は水素の同位体であるが、水素より質量が大きいことは理解されよう。本実施形態では、重水素イオンD+の第1の基板100中への注入後に、重水素不純物層120が所定の深さで第1の基板100中に形成され、この場合、所定の深さHは50nm〜200nmであってよい。さらに、重水素イオンD+を第1の基板100に注入する場合の重水素イオンD+の注入出力は1KeV〜500KeV、例えば、10KeV、50KeV、100KeV、200KeV、350KeVまたは450KeVであってよく、重水素イオンD+の不純物濃度は1.0x1014/cm3〜1.0x1018/cm3、例えば、1.2x1014/cm3、2.02x1015/cm3,または3.5x1017/cm3であってよい。
加えて、重水素イオンD+を第1の基板100に注入するステップは、重水素プラズマ浸漬イオンを第1の基板100に注入するステップを含み、この場合、重水素プラズマ浸漬イオンの注入出力は500eV〜5KeVで、重水素プラズマ浸漬イオンの不純物濃度は1.0x1014/cm3〜1.0x1018/cm3である。微量の重水素イオンD+が、重水素不純物層120および第1の誘電体層110の両方に存在することに留意されたい。
図4を参照する。第2の基板200が用意されており、この図では、第2の基板200は単結晶シリコン基板で、第2の誘電体層210が第2の基板200上に形成されている。本実施形態では、第2の誘電体層210は、化学蒸着(CVD)プロセスにより形成可能である。第2の誘電体層210はSiO2、Si3N4またはAlNを含むことが可能で、第2の誘電体層210の厚さは0.05nm〜10nmであってよい。
第1の誘電体層110は、300〜400セ氏温度(℃)で第2の誘電体層210に結合可能で、その結果、第1の誘電体層110が第2の誘電体層210にさらに堅固に接合可能である。本実施形態では、第1の誘電体層110および第2の誘電体層210は、SOI基板の絶縁層と見なされ、それらは同一材料から作製されても、または異なった材料から作製されてもよい。
図5では、結合プロセス後に、第1の誘電体層110および第2の誘電体層210の構築物に対するアニーリングプロセスが実施される。重水素不純物層120中の重水素イオンD+がアニーリングを受けた後に、重水素不純物層120中にマイクロバブルが形成される。それにより、重水素不純物層120中に多孔性で結合の緩い構造が形成され、これは、その後に第1の基板100を切断するのに都合がよい。本実施形態では、重水素不純物層120は600〜800℃でアニーリングされる。さらに、重水素イオンは水素イオンより大きいために、重水素イオンD+はアニーリングプロセス後でも第1の基板第1の基板100中に存在している。
図6では、カッティングナイフにより重水素不純物層120からの第1の基板100の切断が実施され、第2の基板200から第1の基板100が取り除かれてSOI基板300が得られる。第2の基板200はSOI基板300のシリコン基板と見なされ、第1の誘電体層110および第2の誘電体層210はSOI基板300の絶縁層320と見なされることは理解されよう。
重水素不純物層120と第1の誘電体層110との間の第1の基板100の一部は、SOI基板300の上部シリコン層310と見なされる。本実施形態では、第1の基板100の切断後、SOI基板300の製造方法は、上部シリコン層310に対し化学機械研磨(CMP)プロセスを実施して、切取りプロセスから生じた上部シリコン層310の不均一な表面を除去することをさらに含む。加えて、切断後の第1の基板100’は、その後のSOI基板の製造に再利用可能である。
上部シリコン層310は第1の基板100の一部であり、上部シリコン層310は重水素イオンを有する。したがって、本発明でSOI基板上にゲート酸化層またはインターフェースなどのデバイスを形成する場合、重水素イオンは拡散し、インターフェース上にダングリングボンドで結合してより安定な構造を得ることが可能となる。しかも、重水素イオンにより、デバイスに存在する欠陥が除去されて、水素アニーリングなしでホットキャリアトンネル電界効果を回避することが可能となる。したがって、本発明の方法は、製造プロセスを単純化し、デバイス性能および信頼性を高める。
本発明でSOI基板上にゲート酸化層またはインターフェースなどのデバイスを形成する場合、重水素イオンは拡散し、インターフェース上にダングリングボンドで結合してより安定な構造を得ることが可能となる。しかも、重水素イオンにより、デバイスに存在する欠陥が除去されて、水素アニーリングなしでホットキャリアトンネル電界効果を回避することが可能となる。したがって、本発明の方法は、製造プロセスを単純化し、デバイス性能および信頼性を高める。
具体的には、「背景技術」に記載された技術に関する記述により、技術が、本開示におけるいずれかの発明(単一または複数)に対する先行技術であることを承認するものと解釈されるべきではない。更に、本開示においては、単数形での「発明」に対するいずれの言及も、本開示における新規性が1つのみである、ということを主張するために使用されるべきではない。
複数の発明は、本開示に由来するマルチクレームの制限にしたがって記述することができる。したがって、このような請求項は、発明(単一または複数)およびそれらの等価物を定め、それにより保護される。全ての場合において、これらの請求項の範囲は、本開示に照らして、固有の利点が考慮されるべきであり、本明細書の見出しによって制約されてはならない。
Claims (6)
- シリコン・オン・インシュレーター(SOI)基板の製造方法であって、
第1の基板を用意して前記第1の基板上に第1の誘電体層を形成するステップと、
重水素イオンを前記第1の基板中に注入して前記第1の基板中に所定の深さで重水素不純物層を形成するステップと、
第2の基板を用意して前記第2の基板上に第2の誘電体層を形成し、前記第1の誘電体層と結合するステップと、
アニーリングプロセスを実施して前記重水素不純物層中にマイクロバブルを形成するステップと、
前記重水素不純物層から前記第1の基板を切断して前記SOI基板を得るステップと、を含み、
前記重水素イオンを前記第1の基板中に注入する場合、前記重水素イオンの注入出力が1KeV〜500KeVであり、前記重水素イオンの前記不純物濃度が1.0x10 14 /cm 3 〜1.0x10 18 /cm 3 であり、
前記アニーリングプロセスが、600〜800セ氏温度(℃)で行われる、
方法。 - 前記第2の基板が前記SOI基板のシリコン基板と見なされ、前記第1の誘電体層および前記第2の誘電体層が前記SOI基板の絶縁層と見なされ、前記重水素不純物層と前記第1の誘電体層との間の前記第1の基板の一部が前記SOI基板の上部シリコン層と見なされ、前記上部シリコン層が前記重水素イオンを有する、請求項1に記載の方法。
- 前記上部シリコン層上に化学機械研磨(CMP)を行うステップをさらに含む、請求項2に記載の方法。
- 前記第1の誘電体層および前記第2の誘電体層が、二酸化ケイ素(SiO2)、窒化ケイ素(Si3N4)または窒化アルミニウム(AlN)を含み、前記第1の誘電体層の厚さが0.1nm〜200nmであり、前記第2の誘電体層の厚さが0.05nm〜10nmであり、前記所定の深さが50nm〜200nmである、請求項1に記載の方法。
- 前記重水素イオンを前記第1の基板に注入するステップが、重水素プラズマ浸漬イオンを前記第1の基板に注入するステップを含み、この場合、前記重水素プラズマ浸漬イオンの前記注入出力が500eV〜5KeVであり、前記重水素プラズマ浸漬イオンの前記不純物濃度が1.0x1014/cm3〜1.0x1018/cm3である、請求項1に記載の方法。
- 前記第1の誘電体層が、300〜400セ氏温度(℃)で前記第2の誘電体層に結合される、請求項1に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510683914.7A CN106601663B (zh) | 2015-10-20 | 2015-10-20 | Soi衬底及其制备方法 |
CN201510683914.7 | 2015-10-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017079323A JP2017079323A (ja) | 2017-04-27 |
JP6174756B2 true JP6174756B2 (ja) | 2017-08-02 |
Family
ID=58456640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016108526A Active JP6174756B2 (ja) | 2015-10-20 | 2016-05-31 | Soi基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20170110362A1 (ja) |
JP (1) | JP6174756B2 (ja) |
KR (1) | KR101903239B1 (ja) |
CN (1) | CN106601663B (ja) |
DE (1) | DE102016118509A1 (ja) |
TW (1) | TWI587446B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107154378B (zh) * | 2016-03-03 | 2020-11-20 | 上海新昇半导体科技有限公司 | 绝缘层上顶层硅衬底及其制造方法 |
CN107845635A (zh) * | 2017-10-31 | 2018-03-27 | 长江存储科技有限责任公司 | 一种存储结构及其形成方法 |
CN111435637A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微***与信息技术研究所 | 图形化结构的soi衬底的制备方法 |
CN115881618A (zh) * | 2021-09-28 | 2023-03-31 | 苏州华太电子技术股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
JPH11330438A (ja) * | 1998-05-08 | 1999-11-30 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
US5909627A (en) * | 1998-05-18 | 1999-06-01 | Philips Electronics North America Corporation | Process for production of thin layers of semiconductor material |
US6544862B1 (en) * | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
FR2811807B1 (fr) * | 2000-07-12 | 2003-07-04 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
JP2002076336A (ja) * | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびsoi基板 |
DE10224160A1 (de) * | 2002-05-31 | 2003-12-18 | Advanced Micro Devices Inc | Eine Diffusionsbarrierenschicht in Halbleitersubstraten zur Reduzierung der Kupferkontamination von der Rückseite her |
US20060270192A1 (en) * | 2005-05-24 | 2006-11-30 | International Business Machines Corporation | Semiconductor substrate and device with deuterated buried layer |
EP1993127B1 (en) * | 2007-05-18 | 2013-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
US7781306B2 (en) * | 2007-06-20 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same |
JP5463017B2 (ja) * | 2007-09-21 | 2014-04-09 | 株式会社半導体エネルギー研究所 | 基板の作製方法 |
US7989305B2 (en) * | 2007-10-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate using cluster ion |
-
2015
- 2015-10-20 CN CN201510683914.7A patent/CN106601663B/zh active Active
-
2016
- 2016-03-14 TW TW105107812A patent/TWI587446B/zh active
- 2016-05-26 US US15/166,015 patent/US20170110362A1/en not_active Abandoned
- 2016-05-31 JP JP2016108526A patent/JP6174756B2/ja active Active
- 2016-09-27 KR KR1020160123796A patent/KR101903239B1/ko active IP Right Grant
- 2016-09-29 DE DE102016118509.4A patent/DE102016118509A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
TW201715644A (zh) | 2017-05-01 |
CN106601663A (zh) | 2017-04-26 |
TWI587446B (zh) | 2017-06-11 |
US20170110362A1 (en) | 2017-04-20 |
CN106601663B (zh) | 2019-05-31 |
DE102016118509A1 (de) | 2017-04-20 |
KR20170046070A (ko) | 2017-04-28 |
KR101903239B1 (ko) | 2018-10-01 |
JP2017079323A (ja) | 2017-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101379409B1 (ko) | 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조 | |
KR101057140B1 (ko) | 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들 | |
JPWO2003049189A1 (ja) | 貼り合わせウェーハおよび貼り合わせウェーハの製造方法 | |
JP6174756B2 (ja) | Soi基板の製造方法 | |
WO2009116227A1 (ja) | Soiウェーハ及び半導体デバイスならびにsoiウェーハの製造方法 | |
JP5194508B2 (ja) | Soiウエーハの製造方法 | |
JP5673170B2 (ja) | 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 | |
CN103794542B (zh) | 半导体衬底的形成方法 | |
US9525067B2 (en) | Method for forming integrated circuits on a strained semiconductor substrate | |
JP2011029594A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP2010103296A (ja) | 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法 | |
JP5339785B2 (ja) | 貼り合わせウェーハの製造方法 | |
CN107154378B (zh) | 绝缘层上顶层硅衬底及其制造方法 | |
JP2009016637A (ja) | 半導体基板の製造方法 | |
JP6273322B2 (ja) | Soi基板の製造方法 | |
JP2014138097A (ja) | GeOIウェーハの製造方法 | |
CN103594411A (zh) | 绝缘体上锗硅的形成方法 | |
Ma et al. | Germanium surface hydrophilicity and low-temperature Ge layer transfer by Ge–SiO2 bonding | |
US20170256441A1 (en) | Soi substrate and manufacturing method thereof | |
RU2497231C1 (ru) | Способ изготовления структуры кремний-на-изоляторе | |
CN106683980B (zh) | 带有载流子俘获中心的衬底的制备方法 | |
KR20110123963A (ko) | 기판 제조 방법 | |
KR100970551B1 (ko) | 에스오아이 웨이퍼의 제조방법 | |
KR20080055409A (ko) | 시드층의 건식 식각을 이용한 ssoi 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6174756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |