JP6163860B2 - 位相比較回路とクロックデータリカバリ回路 - Google Patents
位相比較回路とクロックデータリカバリ回路 Download PDFInfo
- Publication number
- JP6163860B2 JP6163860B2 JP2013103136A JP2013103136A JP6163860B2 JP 6163860 B2 JP6163860 B2 JP 6163860B2 JP 2013103136 A JP2013103136 A JP 2013103136A JP 2013103136 A JP2013103136 A JP 2013103136A JP 6163860 B2 JP6163860 B2 JP 6163860B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- reset
- phase
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011084 recovery Methods 0.000 title claims description 27
- 230000000630 rising effect Effects 0.000 claims description 18
- 238000005070 sampling Methods 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 20
- 238000004891 communication Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 244000144992 flock Species 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
位相比較回路としては、ホッジの位相比較器がある。ホッジの位相比較器では例えば4Gbpsの信号を受信する場合には4GHzのクロックが必要となる。この場合データレートが速くなればなるほど速いクロックが必要となるため、高速化に対しては実装が難しくなってくる。これに対し、例えば特許文献1に開示されているように、データレートを4Gbpsとした場合にクロックは2GHzで取り込むことが可能なハーフレートの位相比較回路がすでに知られている。
受信データと、所定のクロック信号及びリセット信号とを入力して、位相を同期させるためのアップ用信号とダウン用信号を生成する複数の位相比較器と、
所定の位相比較器から出力されるアップ用信号と他の所定の位相比較器から出力されるアップ用信号との論理和をそれぞれアップ信号として生成する複数のOR回路とを備えた位相比較回路において、
前記各位相比較器は受信データの遷移エッジと前記リセット信号の立ち下がりエッジの時間差を前記アップ信号のパルス幅として生成し、前記アップ信号のパルス幅が生成される場合に前記クロック信号の立ち上がりエッジと他の前記リセット信号の立ち下がりエッジの時間差を前記ダウン信号のパルス幅として生成することを特徴とする。
図1に示す位相比較回路10は、高速シリアル通信のクロックデータリカバリ回路に使用される回路である。
ところで実際に回路を実装した場合にはフリップフロップFF1〜FF8の出力遅延はゼロではないので、デバイスに応じた出力遅延が現れる。図5は図4においてフリップフロップFF1〜FF8の出力遅延をtd(所定の遅延時間)とした場合のタイミングチャートを示す。図4と比較して各リセット信号(rst_a0,rst_a1,rst_b0,rst_b1,rst_c0, rst_c1, rst_d0, rst_d1)が各クロック信号(ck0,ck1,ck2,ck3)からtd遅れていることがわかる。
図8は、位相比較器PD_Cの構成を示す回路図である。この位相比較器PD_Cは、図6に示す位相比較器PD_Aと同じであり、リセットとしてリセット信号rst_c0とリセット信号rst_c1が入力されていることが異なる。
図9の場合と同様に、クロックデータリカバリ回路においては、受信データとクロック信号の位相同期の過程において、アップ信号up2とダウン信号dn2のパルス幅が等しくなるように制御される。また、位相同期した状態ではΔph+td=0.5UI+tdとなり、Δph=0.5UIとなるため、ちょうどクロック信号ck2とクロック信号ck0の立ち上がりエッジの中間に受信データdataのエッジが来るように制御されることになる。これは、つまりクロックデータデカバリ回路においては、受信データをクロック信号で検出する際に、受信データのエッジからクロック信号のエッジへのマージンが最大となるため、データ復元エラーが最も起きにくくなり、通信の信頼性を高めることが可能となる。
このクロックデータリカバリ回路30は、位相比較回路10とチャージポンプ31とループフィルタ32と電圧制御発振器(VCO)33とデータサンプリング部34とから構成されている。位相比較回路10とチャージポンプ31とループフィルタ32と電圧制御発振器33とで負帰還回路が構成されており、受信データdataとクロック信号(ck0,ck1,ck2,ck3)の位相が同期するように位相比較回路10とデータサンプリング部34とが制御される。
[第2実施例]
図18に第2実施例のクロックデータリカバリ回路130を示す。このクロックデータリカバリ回路130は、図13に示すクロックデータリカバリ回路30の位相比較回路10とチャージポンプ31とループフィルタ32と電圧制御発振器(VCO)33とデータサンプリング部34とに、分周器131と位相周波数比較器132とアップ・ダウン選択器133とを追加して、周波数引き込み能力の向上を図ったものである。
分周器131は、図19に示すように、フリップフロップ131F1とインバータ131I1とによって、クロック信号ck0を2分周して分周クロック信号ck_divを生成する。また、フリップフロップ131F2とインバータ131I2とで受信データdataを2分周して分周受信データdata_divを生成する。
11 リセット生成部
12〜15 オア回路
PD_A 位相比較器
PD_B 位相比較器
PD_C 位相比較器
PD_D 位相比較器
up_a アップ用信号
up_b アップ用信号
up_c アップ用信号
dn_a ダウン用信号
up_d アップ用信号
dn_b ダウン用信号
dn_c ダウン用信号
dn_d ダウン用信号
Claims (4)
- 周波数が同じでそれぞれ位相が所定角度ずつずれたクロックである複数のクロック信号が入力され、各クロック信号に従って、位相が所定角度ずつずれた複数のリセット信号を生成するリセット生成部と、
受信データと、所定のクロック信号及びリセット信号とを入力して、位相を同期させるためのアップ用信号とダウン用信号を生成する複数の位相比較器と、
所定の位相比較器から出力されるアップ用信号と他の所定の位相比較器から出力されるアップ用信号との論理和をそれぞれアップ信号として生成する複数のOR回路とを備えた位相比較回路において、
前記各位相比較器は受信データの遷移エッジと前記リセット信号の立ち下がりエッジの時間差を前記アップ信号のパルス幅として生成し、前記アップ信号のパルス幅が生成される場合に前記クロック信号の立ち上がりエッジと他の前記リセット信号の立ち下がりエッジの時間差を前記ダウン信号のパルス幅として生成することを特徴とする位相比較回路。 - 周波数が同じでそれぞれ位相が90度ずつずれたクロックであるクロック信号0、クロック信号1、クロック信号2、クロック信号3が入力され、前記クロック信号0、クロック信号1、クロック信号2、クロック信号3に従って、リセット信号A0、リセット信号A1、リセット信号B0、リセット信号B1、リセット信号C0、リセット信号C1、リセット信号D0、リセット信号D1を生成するリセット生成部と、
受信データと前記クロック信号0とクロック信号2と前記リセット信号A0とリセット信号A1が入力され、位相を同期させるためのアップ用信号Auとダウン用信号Adを生成する位相比較器Aと、
前記受信データと前記クロック信号0とクロック信号2と前記リセット信号B0とリセット信号B1が入力されアップ用信号Buとダウン用信号Bdを生成する位相比較器Bと、
前記受信データと前記クロック信号0とクロック信号2と前記リセット信号C0とリセット信号C1が入力されアップ用信号Cuとダウン用信号Cdを生成する位相比較器Cと、
前記受信データと前記クロック信号0とクロック信号2と前記リセット信号D0とリセット信号D1が入力されアップ用信号Duとダウン用信号Ddを生成する位相比較器Dと、
前記アップ用信号Auとアップ用信号Cuが入力されその論理和をアップ信号UP1として生成するOR回路K1と、
前記アップ用信号Buとアップ用信号Duが入力されその論理和をアップ信号UP2として生成するOR回路K2と、
前記ダウン用信号Adと前記ダウン用信号Cdが入力されその論理和をダウン信号DN1として生成するOR回路K3と、
前記ダウン用信号Bdと前記ダウン用信号Ddが入力されその論理和をダウン信号DN2として生成するOR回路K4とを備えた位相比較回路において、
前記位相比較器Aは、前記受信データの遷移エッジと前記リセット信号A0の立ち下がりエッジの時間差を前記アップ用信号Auのパルス幅として生成し、前記アップ用信号Auのパルス幅が生成される場合に前記クロック信号2の立ち上がりエッジと前記リセット信号A1の立ち下がりエッジの時間差を前記ダウン用信号Adのパルス幅として生成し、
前記位相比較器Bは、前記受信データの遷移エッジと前記リセット信号B0の立ち下がりエッジの時間差を前記アップ用信号Buのパルス幅として生成し、前記アップ用信号Buのパルス幅が生成される場合に前記クロック信号0の立ち上がりエッジと前記リセット信号B1の立ち下がりエッジの時間差を前記ダウン用信号Bdのパルス幅として生成し、
前記位相比較器Cは、前記受信データの遷移エッジと前記リセット信号C0の立ち下がりエッジの時間差を前記アップ用信号Cuのパルス幅として生成し、前記アップ用信号Cuのパルス幅が生成される場合に前記クロック信号2の立ち上がりエッジと前記リセット信号C1の立ち下がりエッジの時間差を前記ダウン用信号Cdのパルス幅として生成し、
前記位相比較器Dは、前記受信データの遷移エッジと前記リセット信号D0の立ち下がりエッジの時間差を前記アップ用信号Duのパルス幅として生成し、前記アップ用信号Duのパルス幅が生成される場合に前記クロック信号0の立ち上がりエッジと前記リセット信号D1の立ち下がりエッジの時間差を前記ダウン用信号Ddのパルス幅として生成することを特徴とする位相比較回路。 - 請求項2に記載の位相比較回路と、
この位相比較回路から出力される前記アップ信号1,2とダウン信号1,2とが入力され、これら入力される信号のパルス幅に応じた出力信号cpoutを生成するチャージポンプと、
前記出力信号cpoutを入力して該出力信号cpoutの電圧に応じた制御信号vcontを生成するループフィルタと、
前記制御信号vcontを入力して該制御信号vcontに応じた周波数の前記クロック信号0,1,2,3を生成する電圧制御発振器と、
この電圧制御発振器から出力される前記クロック信号0,2と前記受信データとを入力して復元データと復元クロック信号を生成するデータサンプリング部とを備えていることを特徴とするクロックデータリカバリ回路。 - 請求項3に記載のクロックデータリカバリ回路であって、
前記クロック信号0と前記受信データが入力され該クロック信号0を分周した分周クロック信号と該受信データを分周した分周データとを生成する分周器と、
前記分周クロック信号と前記分周データとが入力されて該信号の立ち上りエッジの差をアップ差信号と、その立下りエッジの差をダウン差信号として生成する位相周波数比較器と、
この位相周波数比較器から出力されるアップ差信号とダウン差信号と、前記位相比較回路から出力される前記アップ信号1,2とダウン信号1,2とを入力して、受信データとクロック信号の周波数とが同期したことを示す周波数ロック信号に基づいて、アップ差信号及びアップ信号1,2またはダウン差信号及びダウン信号1,2を選択して出力するアップ・ダウン選択器とを備え、
このアップ・ダウン選択器から出力されるアップ差信号及びアップ信号1,2またはダウン差信号及びダウン信号1,2が前記チャージポンプへ入力することを特徴とするクロックデータリカバリ回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013103136A JP6163860B2 (ja) | 2013-05-15 | 2013-05-15 | 位相比較回路とクロックデータリカバリ回路 |
EP14168161.9A EP2804323B1 (en) | 2013-05-15 | 2014-05-13 | Phase-detector circuit and clock-data recovery circuit |
US14/277,141 US9548745B2 (en) | 2013-05-15 | 2014-05-14 | Phase-detector circuit and clock-data recovery circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013103136A JP6163860B2 (ja) | 2013-05-15 | 2013-05-15 | 位相比較回路とクロックデータリカバリ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014225741A JP2014225741A (ja) | 2014-12-04 |
JP6163860B2 true JP6163860B2 (ja) | 2017-07-19 |
Family
ID=50927897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013103136A Expired - Fee Related JP6163860B2 (ja) | 2013-05-15 | 2013-05-15 | 位相比較回路とクロックデータリカバリ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9548745B2 (ja) |
EP (1) | EP2804323B1 (ja) |
JP (1) | JP6163860B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015170987A (ja) * | 2014-03-07 | 2015-09-28 | ソニー株式会社 | 電子回路、電子回路の制御方法、および、電子装置 |
US9628091B1 (en) * | 2016-07-06 | 2017-04-18 | Via Alliance Semiconductor Co., Ltd. | Phase detector for clock data recovery circuit |
TWI714507B (zh) * | 2020-05-20 | 2020-12-21 | 智原科技股份有限公司 | 時脈資料回復電路 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4754225A (en) * | 1987-07-06 | 1988-06-28 | Magnetic Peripherals Inc. | Phase comparator insensitive to clock asymmetry |
JPH0435522A (ja) * | 1990-05-31 | 1992-02-06 | Toshiba Corp | 位相比較器 |
JP3106725B2 (ja) | 1992-08-31 | 2000-11-06 | 富士ゼロックス株式会社 | 画像形成装置の記録紙処理装置 |
JP3239543B2 (ja) * | 1993-07-16 | 2001-12-17 | ソニー株式会社 | 位相比較回路 |
EP0758171A3 (en) * | 1995-08-09 | 1997-11-26 | Symbios Logic Inc. | Data sampling and recovery |
US5633899A (en) * | 1996-02-02 | 1997-05-27 | Lsi Logic Corporation | Phase locked loop for high speed data capture of a serial data stream |
US6026134A (en) * | 1997-06-19 | 2000-02-15 | Cypress Semiconductor Corp. | Phase locked loop (PLL) with linear parallel sampling phase detector |
JP3196725B2 (ja) * | 1998-06-09 | 2001-08-06 | 日本電気株式会社 | 位相比較回路 |
US7496121B2 (en) | 2003-03-20 | 2009-02-24 | Ricoh Company, Ltd. | Laser modulating and driving device and image reproducing apparatus using the same |
JP4623546B2 (ja) | 2003-05-30 | 2011-02-02 | 株式会社リコー | 電圧制御発振器、pll回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 |
JP4364010B2 (ja) | 2004-02-23 | 2009-11-11 | 株式会社リコー | 画素クロック生成装置、光走査装置及び画像形成装置 |
US7528625B2 (en) | 2004-08-24 | 2009-05-05 | Ricoh Company, Ltd. | Image forming apparatus |
TWI321898B (en) * | 2005-07-01 | 2010-03-11 | Via Tech Inc | Phase detecting circuit having adjustable gain curve and method thereof |
US7330058B2 (en) * | 2005-07-01 | 2008-02-12 | Via Technologies, Inc. | Clock and data recovery circuit and method thereof |
US7863946B2 (en) | 2005-12-01 | 2011-01-04 | Ricoh Company, Ltd. | Electric signal outputting apparatus with a switching part, an impedance matching part, and an auxiliary switching part |
TWI385927B (zh) * | 2007-09-14 | 2013-02-11 | Realtek Semiconductor Corp | 時間交錯式時脈資料回復電路及方法 |
JP2009157014A (ja) | 2007-12-26 | 2009-07-16 | Ricoh Co Ltd | 光走査装置及び画像形成装置 |
JP2009196226A (ja) | 2008-02-22 | 2009-09-03 | Ricoh Co Ltd | パルス変調信号生成装置、光源装置、光走査装置及び画像形成装置 |
JP2011120106A (ja) * | 2009-12-04 | 2011-06-16 | Rohm Co Ltd | クロックデータリカバリ回路 |
-
2013
- 2013-05-15 JP JP2013103136A patent/JP6163860B2/ja not_active Expired - Fee Related
-
2014
- 2014-05-13 EP EP14168161.9A patent/EP2804323B1/en not_active Not-in-force
- 2014-05-14 US US14/277,141 patent/US9548745B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2804323B1 (en) | 2015-09-16 |
US20140340121A1 (en) | 2014-11-20 |
JP2014225741A (ja) | 2014-12-04 |
US9548745B2 (en) | 2017-01-17 |
EP2804323A1 (en) | 2014-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8315349B2 (en) | Bang-bang phase detector with sub-rate clock | |
US7924071B2 (en) | Synchronization detection circuit, pulse width modulation circuit using the same, and synchronization detection method | |
US8798223B2 (en) | Clock and data recovery unit without an external reference clock | |
US11711199B2 (en) | Efficient frequency detectors for clock and data recovery circuits | |
JP2010283455A (ja) | クロック再生装置および電子機器 | |
TWI555338B (zh) | 相位偵測器及相關的相位偵測方法 | |
CN112165327B (zh) | 一种锁定检测电路和显示设备 | |
JP5286845B2 (ja) | データリカバリ回路 | |
JP6163860B2 (ja) | 位相比較回路とクロックデータリカバリ回路 | |
KR950008461B1 (ko) | Nrz 데이터 비트 동기 장치 | |
JP3327249B2 (ja) | Pll回路 | |
JP2014222872A (ja) | クロック・データ・リカバリ回路で受信データ信号をトラッキングするためのシステム及び方法 | |
JP7393079B2 (ja) | 半導体装置 | |
US7109806B2 (en) | Device and method for detecting phase difference and PLL using the same | |
TW202029652A (zh) | 檢測時脈信號的頻率和相位的積體電路以及包括所述積體電路的時脈及資料恢復電路 | |
US6650146B2 (en) | Digital frequency comparator | |
JP2014225874A (ja) | クロック・データ・リカバリ回路で受信データ信号を取得するためのシステム及び方法 | |
CN113497620B (zh) | 时钟数据恢复电路和多路复用器电路 | |
TWI844565B (zh) | 頻率偵測電路及其方法 | |
JP2015100017A (ja) | 位相比較回路およびクロックデータリカバリ回路 | |
TW202426749A (zh) | 鎖相偵測器 | |
CN113497620A (zh) | 时钟数据恢复电路和多路复用器电路 | |
KR100189773B1 (ko) | 디지털 위상 동기 회로 | |
JP4531667B2 (ja) | クロック再生回路 | |
JP2010226303A (ja) | 位相比較装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170605 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6163860 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |