JP6162381B2 - 複合基板 - Google Patents

複合基板 Download PDF

Info

Publication number
JP6162381B2
JP6162381B2 JP2012197641A JP2012197641A JP6162381B2 JP 6162381 B2 JP6162381 B2 JP 6162381B2 JP 2012197641 A JP2012197641 A JP 2012197641A JP 2012197641 A JP2012197641 A JP 2012197641A JP 6162381 B2 JP6162381 B2 JP 6162381B2
Authority
JP
Japan
Prior art keywords
support substrate
semiconductor layer
substrate
intermediate layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012197641A
Other languages
English (en)
Other versions
JP2013211509A (ja
Inventor
勝信 北田
勝信 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012197641A priority Critical patent/JP6162381B2/ja
Priority to PCT/JP2013/055405 priority patent/WO2013129572A1/ja
Priority to EP13754726.1A priority patent/EP2822026B1/en
Priority to US14/382,220 priority patent/US9496279B2/en
Publication of JP2013211509A publication Critical patent/JP2013211509A/ja
Application granted granted Critical
Publication of JP6162381B2 publication Critical patent/JP6162381B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体層を有する複合基板に関する。
近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、SOS(Silicon On Sapphire)構造がある。こ
のSOS構造を形成する方法として、例えば特許文献1に記載された技術がある。また、異種材料からなる基板を接合する方法として、例えば特許文献2に記載された技術がある。
特開2003−31781号公報 特開2004−343369号公報
しかし、特許文献1に記載された技術では、サファイア中に含有される微量の金属が半導体素子の機能層となるシリコン側に拡散し、半導体素子の動作に悪影響を及ぼす恐れがあった。また、特許文献2に記載された技術では、接合面を活性化させるためにイオンビームや中性ビームを照射した際に、接合装置のチャンバー内に浮遊する金属が接合界面に混入する恐れがある。このため、SOS構造を形成する際に特許文献2に記載された技術を適用したとしても、金属が半導体素子の機能層となるシリコン側に拡散し、半導体素子の動作に悪影響を及ぼす恐れがあった。
本発明は、上述の事情のもとで考え出されたものであって、半導体層への金属の混入を抑制した複合基板を提供することを目的とする。
本発明の複合基板の実施形態では、絶縁性を有する単結晶からなる支持基板と、該支持基板の上面に重ね合わされた単結晶からなる半導体層と、前記支持基板と前記半導体層との間に位置した、前記支持基板を構成する元素を主成分とし、該支持基板に比べて結晶性の低い中間層とを備える複合基板絶縁性の酸化物からなるものである。
本発明によれば、金属拡散を抑制した半導体層を有する複合基板を提供することができる。
(a)は本発明の1つの実施形態に係る複合基板の概略構成を示す平面図であり、(b)は複合基板を斜視した部分断面図である。 (a)〜(c)は図1に示す複合基板の製造方法の製造工程の一例を示す断面図である。 (a)〜(c)は図2の後の製造工程を示す断面図である。 (a)、(b)は製造工程の変形例を示す断面図である。 (a)、(b)は図3の後の製造工程を示す断面図である。
本発明の複合基板の実施形態の一例について、図面を参照しつつ、説明する。
図1(a)は本発明の実施形態の一つに係る複合基板1の例を示す模式的な平面図であり、(b)は複合基板1を斜視した部分断面図である。
複合基板1は、支持基板10と半導体層20と中間層30とを含んで構成される。
支持基板10は、その上部に位置する半導体層20を支持するものであり、強度、平坦度を有する単結晶であれば、自由に選択することができる。支持基板10を構成する材料としては、酸化アルミニウム単結晶(サファイア)、炭化ケイ素基板などを用いることができる。本実施形態では、支持基板10として絶縁性材料であるサファイアを採用する。
この支持基板10の厚みとしては、例えば、400〜800〔μm〕の範囲が挙げられる。また、支持基板10の算術平均粗さRaは1nm以下とすることが好ましい。
半導体層20は、上面(一主面)20bを支持基板10の一主面10a上に重ね合わせている。そして、半導体層20の材料としては、単結晶の半導体材料であればよく、例えば、SiやGeなどを用いることができる。本実施形態では、半導体層20としてSi単結晶を用いている。
半導体層20の厚みとしては、例えば30nm〜200nmの範囲が挙げられる。また、半導体層20のドーパント濃度としては、例えば、相対的に低濃度のpおよびnのドーパント濃度、ならびにノンドープのいずれか1つとなるように形成される。pのドーパント濃度としては、1×1016〔atoms/cm〕以下の範囲が挙げられる。nのドーパント濃度としては、5×1015〔atoms/cm〕以下の範囲が挙げられる。ここで「ノンドープのシリコン」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。そして、半導体層20中の酸素濃度は、特に限定されないが、詳しくは後述するが、1×1018〔atoms/cm〕未満であることが好ましい。
中間層30は、支持基板10と半導体層20との間に位置する。そして、この中間層30は、支持基板10を構成する元素を主成分とする。この例ではアルミナを主成分とする。そして、中間層30は、支持基板10の結晶性に比べ低くなっている。
中間層30は、多結晶またはアモルファスとする。そして中間層30の厚みは、特に限定されないが、その最大値は後述する支持基板10と半導体層20との接合により混入する恐れのある金属の量を固溶させることができるように設定される。ただし、アルミナの融点は約1800度であり、中間層30と支持基板10との界面に例え後述の金属が存在したとしても、中間層30を構成する元素と金属が反応したり拡散を助長させたりすることはない。このため、上記最大値の厚みが必ずしも必要ではない。例えば、50nm程度でよい。より好ましくは10nm以下とする。
中間層30の一方主面は支持基板10に直接接合され、他方主面は半導体層20に直接接合されている。中間層30と支持基板10との境界は、結晶構造の違いにより判断できる。すなわち、単結晶となっている領域までが支持基板10であり、結晶構造が乱れる領域からが中間層30となる。
複合基板1をこのような構成とすることにより、半導体層20に不純物が拡散したり、析出したりすることを抑制することができる。その理由について以下に詳述する。
複合基板1は、支持基板10と半導体層20とを接合するときに接合界面に金属などの不純物が混入したり、支持基板10側に微量添加されている金属などの不純物が半導体層20側に拡散・析出したりする恐れがある。このような金属の存在は、半導体層20に半導体素子として機能する素子機能部を構成するときに、誤動作を発生させる恐れがある。そこで、例え金属などの不純物が存在する場合であっても、半導体層20に拡散・析出させないことが重要である。
複合基板1では、中間層30を設けている。この中間層30は支持基板10を構成する元素と同じ材料系で構成されている。すなわちアルミナ層となっている。アルミナの融点は高く、金属が存在したとしても金属と結合して金属の拡散を助長させることがない。このため、支持基板10と中間層30との界面に金属が存在したとしても、支持基板10と中間層30との間に金属を保持することができ、その結果、半導体層20への金属の拡散を抑制することができる。
また、中間層30の結晶性は、単結晶の半導体層20、支持基板10に比べ低くなっている。このため、仮に金属が存在する場合であっても、半導体層20側に拡散されず、粒界等を介して中間層30中に拡散・固溶される。
ここで、中間層30の結晶性評価は、例えば、収束イオンビーム(FIB)加工により断面加工した後に透過型電子顕微鏡(TEM)を用いて、観察したり、電子線回折を行なったりして確認すればよい。また、ラザーフォード後方散乱(RBS)により測定してもよい。
さらに、半導体層20の酸素濃度は1×1018〔atoms/cm〕未満としている。このような構成により、半導体層20中に金属が拡散・固溶・析出することを抑制している。特に、金属がFeである場合には、OSF欠陥の発生を抑制することができる。
また中間層30の単位体積あたりの酸素量は支持基板10に比べて少なくなっていることにより、金属と酸素との結合を抑制し、金属の拡散に伴う移動を抑制することができる。
以上のように、複合基板1によれば、半導体層20に金属等の不純物が拡散することを抑制した、高品質の半導体層20を有するものを提供することができる。
(複合基板の変形例:中間層)
上述の中間層30に代えて、金属元素を更に含有する中間層30Aとしてもよい。
金属元素としては、Fe,Cr,Ni,Cu,Zn等を例示することができる。ただし、支持基板10及び半導体層20を構成する主成分の元素は除くものとする。含有量としては、例えば、1×1015〔atoms/cm〕未満とすればよい。
中間層30Aは、金属元素の濃度が、厚み方向において支持基板10側から半導体層20側に向かうにつれて減少している。このような構成とすることにより、半導体層20側への金属元素の拡散を確実に防止させることができる。
(複合基板の変形例:中間層)
上述の中間層30に代えて、厚み方向において結晶構造が変化する中間層30Bとしてもよい。
中間層30Bは、アルミナを含む多結晶からなり、厚み方向において支持基板10に向かうに連れてγアルミナの割合が高くなっているとともに半導体層20側に向かうに連れてαアルミナの割合が高くなっている。
このように2種類の結晶構造が中間層30Bの厚みの途中で混在することにより、厚みの途中が最も結晶構造が乱れた状態とすることができる。これにより、仮に金属が存在したときに、中間層30Bの厚みの途中を中心として金属を保持することができる。
また、半導体層20側において高温性のαアルミナの割合を高くしていることにより、半導体層20側でより効果的に金属の拡散を抑制することができる。
さらに、支持基板10としてr面のサファイアを用いるときには、支持基板10の一主面に露出する結晶構造が立方晶に近くなるため、支持基板10側においてγアルミナの比率が高い中間層30Bとの整合性が良好となり好ましい。
(複合基板の製造方法)
次に、図1に示す複合基板1の製造方法について図面を用いて説明する。
まず、図2(a)に示したように、シリコン(Si)で形成された第1基板20Xを準備する。この第1基板20Xは単結晶シリコン基板20Xaの上面(図のD2方向)にSiをエピタキシャル成長させたSi膜20Xbを形成して成る。このSi膜20Xbの一部が後の半導体層20となる。このエピタキシャル成長の方法としては、第1基板20Xaを加熱しながら、当該単結晶シリコン基板20Xaの表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法(熱CVD法)などの種々の方法を採用できる。このSi膜20Xbは、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。また、真空中においてエピタキシャル成長させるため、その膜中の酸素含有量をCz法で形成したシリコン基板に比べて極めて低く抑えることができる。具体的には、酸素濃度を1018〔atoms/cm〕未満とすることができる。この酸素濃度は、CZ法で形成したシリコン基板に比べて1/10以下の値となっている。より具体的には、酸素濃度を3×1017〔atoms/cm〕未満とすることができることを確認している。
ここで、Si膜20Xbのドーパント濃度は、特に限定はされないが、例えば、相対的に低濃度のpおよびnのドーパント濃度、ならびにノンドープのいずれか1つとなるように形成される。pのドーパント濃度としては、1×1016〔atoms/cm〕以下の範囲が挙げられる。nのドーパント濃度としては、5×1015〔atoms/cm〕以下の範囲が挙げられる。Si膜20Xbのドーパント濃度は単結晶シリコン基板20Xaから離れるにつれて減少し、単結晶シリコン基板20Xaと接する側と反対側の表面においては、完全空乏層となるようなドーパント濃度となっている。
また、Si膜20Xbの厚みは、特に限定されないが、例えば2μm程度とすればよい。
次に、図2(b)に示すように、Si膜20XbのD2方向の上面に、アルミナからなる中間層30を形成する。中間層30は、例えば、原子層堆積(Atomic Layer Deposition :ALD)法やCVD法、スパッタ法等により形成すればよい。特に、ALD法、スパッタ法等、成膜時に基板を高温で加熱する必要のない方法により成膜する。具体的な成膜温度の上限値としては、Si膜20Xbにおけるドーパント濃度分布を変化させないような温度が好ましく、500℃以下とする。ALD法やスパッタ法により成膜する場合には
、基板温度は200℃〜400℃程度であるため、Si膜20Xb中のドーパント濃度分布を変化させることがない。理由については後述するが、特にALD法により成膜することが好ましい。
次に、図2(c)に示すように、酸化アルミニウム単結晶(サファイア)からなる絶縁性の支持基板10を準備する。
次に、支持基板10と、第1基板20XのD2方向の主面(単結晶Si基板20Xaと反対側に位置する主面)とを貼り合わせる。すなわち、支持基板10と中間層30の主面とを貼り合わせる。貼り合わせの方法としては、図3(a)に示したように、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面の活性化する方法としては、例えば真空中でイオンビームや中性子ビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。
そして、図3(b)に示すように、この活性化した状態で両者を貼り合わせる。この接合を常温下で行ってもよい。なお、この接合は、樹脂系などの接着剤を使用しない方法によるものである。
この接合方法によって接合する場合、中間層30および支持基板10は、接合する面の面粗さが小さいことが好ましい。この面荒さは、例えば算術平均粗さRaで表される。この算術平均粗さRaの範囲としては、10nm未満が挙げられる。算術平均粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。
ここまでの工程を経ることによって、支持基板10と単結晶シリコン基板20Xaとの間に、中間層30、Si膜20Xbを有する中間製造物ができる。
次に、中間製造物を矢印D1方向側(単結晶シリコン基板20Xa側)から加工して、図3(c)に示したように単結晶シリコン基板20Xaを除去してSi膜20Xbを露出させる。この単結晶シリコン基板20Xaを除去する加工方法としては、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。このとき、単結晶シリコン基板20Xaとともに、厚み方向においてSi膜20Xbの一部が除去されてもよい。
そして、Si膜20XbのD1方向の上面を精密研磨して、厚みの均一性を向上させることができる。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体(ガス)、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄(SF)、四フッ化炭素(CF)などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガス・クラスタ・イオンビーム(Gas Cluster Ion Beam;GCIB)を用いた方法が含まれている。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで基板を走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。
このような工程を経てSi膜20Xbの残った部分を半導体層20とする。このような全工程を経ることにより、支持基板10上に中間層30、半導体層20が順に積層された複合基板1を得ることができる。
上述の工程では、基板等を洗浄する工程を明記していないが、必要に応じて基板の洗浄をしてもよい。基板の洗浄方法としては、超音波を用いた洗浄、有機溶媒を用いた洗浄、化学薬品を用いた洗浄、およびOアッシングを用いた洗浄などの種々の方法が挙げられる。これらの洗浄方法は、組み合わせて採用してもよい。
このような工程とすることにより、金属が混入する恐れのある領域を、支持基板10と中間層30との界面に限定することができる。すなわち、支持基板10と中間層30との接合時に、接合面を活性化した状態で接合界面に混入する恐れのある金属に限定することができる。このため、中間層30の存在により、半導体層20への金属の拡散を抑制することができる。
また、このような工程を経ることにより、エピタキシャル成長で形成した半導体層20の支持基板10側の面はノンドープの空乏層となっており、かつ、酸素濃度も低いものとなっている。つまり、半導体層20の支持基板10側の面は、歪が極めて小さくなっている。このような構成とすることにより、支持基板10との接合側の面において意図せぬ歪による応力等が付加されることがないので好ましい。
(製造方法の変形例1)
また、上述の製造方法において、以下のような工程により複合基板1を製造してもよい。なお、変更する工程のみについて説明し、変更のない工程については説明および図示を省略する。
図2(b)に係る工程に代えて、図4(a)に示すように、Si膜20XbのD2方向の上面にαアルミナから第1中間層30xを形成する。次に、図2(c)の工程においてにおいて、支持基板10としてr面のサファイアを用意する。
そして、図3(a)に係る工程に代えて、図4(b)に示すように、支持基板10の上面の一部を活性化させた第2中間層30yとする。このような、第2中間層30yはr面単結晶サファイア表面に倣ったγ−アルミナとなっている。
そして、第1中間層30xと第2中間層30yを接合することにより、両者が合わさり結晶性が崩れた中間層30Bが形成される。
なお、上述の例では第2中間層30yを支持基板10の一部を変質させて形成したが、支持基板10上に新たにγアルミナからなる第2中間層30yを成膜してもよい。
(製造方法の変形例2)
以下、図2(b)に示す工程において、中間層30をALD法により形成した一例を示す。
具体的には、アルミニウムを原料としたトリメチルアルミニウム(TMA)と、HOガスまたは酸素ガスから発生させたラジカル酸素とを交互に基板表面に流し、各ガスの間には、Ar等の不活性ガスでパージすることで中間層30を形成する。この成膜は約0.1nm/一原子層形成サイクルで形成し、1サイクルにかかる時間は数秒程度である。中間層30の厚みは約20nm以下とすればよいが、タクトタイムの関係から、100nm以下で形成するとよい。
ここで、ALD法において中間層30の成膜温度は、通常のALD窓と言われる温度範囲内で決定される。ここでALD窓(ALD window)とは、均一な膜厚を得ることのできる、ALD法で用いられる前駆体(この例であればTMAとHO)に特有の温度範囲を示す
。TMAとHOを用いる場合には、この温度範囲として200℃〜400℃を例示することができる。
また、中間層30は、半導体層20から発生する熱を効率よく放熱するために、また、不要の寄生容量を形成しないためにも薄いことが好ましい。この厚みは、後の工程で接合界面に混入する金属原子の絶対量に応じて決定するが、例えば5nm以下とする。
(複合基板の変形例)
中間層30Aにおいて、支持基板10側の面の近傍領域において、金属元素を構成する金属原子の単位表面積辺りの密度(以下、単に金属元素の密度,金属原子の密度と記すことがある。)を1012atoms/cm以下とすることが好ましい。このような存在密度とすることにより、重金属元素は、支持基板10の一主面,半導体層20の一主面を覆わず、支持基板10の一主面,半導体層20の一主面を構成する元素の原子配列が露出するものとなる。
ここで、金属元素の密度は、単位表面積当たりの原子数をさす。実際には、ICP−MS(Inductively Coupled Plasma Mass Spectrometry;誘導結合プラズマ質量分析装置)により、支持基板10上の中間層30A,半導体層20の一部を一定体積エッチング液に溶解させ、金属元素の量を測定し、その全量が支持基板10との接合界面から厚み5nm以内に存在するものと仮定し、面方向における密度を求める。このような仮定は、本実施形態により得た複合基板の複数について厚み方向における金属元素の分布状態を観察・測定した結果、最も金属量が多い場合でも、支持基板10と半導体層20との間の5nm以内の領域に存在し、それよりも半導体層20側には殆ど拡散していないことを確認したことによる。
すなわち、中間層30Aにおける近傍領域とは、支持基板10側から厚み方向において5nmの領域とする。言い換えると、中間層30Aにおいて、金属元素が厚み方向に濃度分布を有するが、濃度が最も高い領域を近傍領域とする。
そして、金属原子の存在密度を1012atoms/cm以下とすることにより、初めて、接合を維持しつつ、界面に金属元素の析出部が発生することを抑制することができる。このメカニズムについて詳述する。金属原子の存在密度を低く制御するためには、活性化する工程においてFABガンを用いたり、接合する際の雰囲気を高真空にしたり、真空中の構成物を絶縁物で被覆したりすることで調整することができる。
支持基板10と半導体層20との間に金属元素が凝集している場合には、半導体層20に半導体素子を作りこむときに、半導体素子の動作に悪影響を生じる恐れがあった。このような金属元素の凝集は、界面における金属元素が層状または島状に設けられる場合には(例えば、界面における金属元素の原子密度が約3.0×1016atoms/cm以上)、当然に想定される問題であるが、約3.0×1016atoms/cm未満であっても1012atoms/cmを超える場合には、接合時には接合面内に分散していてその存在を確認できなくても、半導体素子を作りこむための熱処理を加えていく過程で金属元素が凝集してしまう。しかしながら、1012atoms/cm以下とすることにより、複合基板1に熱処理を加えても金属元素が凝集することを防止できる。
これは、メカニズムは明らかではないが、金属元素の支持基板10を構成する元素に対する固溶度が関係するものと考えられる。すなわち、金属原子の密度を1010atoms/cm以上1012atoms/cm以下とすることで、互いに接触し凝集体を形成するような密度ではなく、かつ常温では移動度も低いため、接合時において凝集体を形成することはない。それに加え、熱処理を加え移動度が高まったとしても、このような存
在密度とした場合には金属元素は固溶度の10倍程度しか存在しないこととなり、この状態においても凝集体を形成することはないものと考えられる。
さらに、金属原子のうち大多数は支持基板10を構成する元素に固溶されており、残る金属原子も中間層30Aにおける拡散を促進するような量が存在しない。
また、半導体層20がSiからなり、界金属元素がFeを含む場合には、その密度が1012atoms/cmよりも多くなると、この値を境としてOSF欠陥が急激に増加する。OSF欠陥の一因として格子欠陥があり、この欠陥を足掛かりとしてFeとOとの化合物が表面に移動・析出してOSF欠陥となる可能性がある。このOSF欠陥が生じるFeの存在量の閾値と、本実施形態における金属元素の密度の上限値とが一致している。
OSF欠陥と金属の凝集とは直接的な関係はないが、金属原子が半導体層内を移動・凝集・析出するという現象に着目すると両者の間には共通項がある。そこで、OSF欠陥の発生要因である、欠陥の存在及び金属(Fe)と酸素との結合という要素について検討すると、本実施形態の複合基板1は、中間層30Aと支持基板10とを、互いの接合面を活性化し、ダングリングボンドを形成して直接接合していることから、接合界面にはダングリングボンドが欠陥として残存している可能性がある。また、接合後に半導体素子を形成するために熱処理を行なうことに起因して、接合界面に金属元素と支持基板10を構成する元素とが金属間化合物を形成する可能性がある。この2つの仮定、すなわち、界面における欠陥と金属間化合物を形成した界面介在物30とが界面に同時に存在することは、OSF欠陥の発生要因を二つとも具備していることとなる。このことから、本実施形態の複合基板1は、欠陥を足掛かりにFeが移動・析出することにより発生するOSF欠陥の場合と同様に、金属原子が界面の欠陥を足掛かりとして移動・析出する可能性を示唆している。以上より、金属元素の密度を、OSF欠陥が生じる閾値以下とすることにより、金属原子の拡散・凝集を抑制できるものと推察される。
なお、金属元素の密度の下限値は、特に限定されないが、支持基板10と半導体層20とを常温接合するために必要な量とする。具体的には接合時に金属元素の密度が1010atoms/cm以上のときには特許第4162094号公報に倣って金属量の多い状態で接合した場合と同等の接合強度を確保できていることを確認している。
以上より、本変形例によれば、金属拡散を抑制した半導体層20を有し、かつ十分な支持基板10と半導体層20との接合強度を有する複合基板1を提供することができる。
このような金属原子量とすることにより、界面における金属原子の凝集を防ぎつつ、中間層30Aにより確実に金属元素を構成する金属原子や不純物の半導体層20への拡散を抑制することができる。
(変形例)
中間層30Aのうち、支持基板10側に存在する金属元素を構成する金属原子は、支持基板10を構成する元素とともに金属化合物を形成していることが好ましい。金属原子を金属オキサイドなどの金属間化合物として存在させるためには、接合工程の後に、500℃以上の熱処理を0.5時間以上行なうことにより、支持基板10を構成する元素と結合することにより生成される。金属原子は、中間層30Aと支持基板10との両接合面を活性化したときに供給されるため、接合界面に存在し、支持基板10の接合面に存在する原子と熱処理により結合が形成される。
ここで、複合基板1は、接合界面に存在する金属量が1012atoms/cm以下としていることより、金属原子の拡散・凝集を抑制できる。このため、金属間化合物とし
ての金属元素は、中間層30と支持基板10との接合界面に留まる。そして、金属元素が金属間化合物を形成するときに、その周囲には中間層30を構成する元素が金属元素との結合に供給されたことによる空孔、支持基板10を構成する元素が金属元素との結合に供給されたことによる空孔が生じる。この空孔が欠陥となり、新たな不純物が界面に存在するときに、その不純物をゲッタリングし、半導体層20への拡散を抑制することができる。
(複合基板の別の形態)
上述の例では中間層30の結晶性は半導体層20および支持基板10に比べ低いものとしたが、MBE法で形成したアルミナ単結晶膜としてもよい。
(電子部品)
なお、上述の実施形態及びその変形例の複合基板1に、複数の素子部を形成し、少なくとも1つの素子部を含むように複合基板1を分割して電子部品を形成してもよい。
具体的には、図5(a)に示すように、得られた複合基板1の半導体層20の上面側から素子部23を形成する。この素子部23としては、種々の半導体素子構造が挙げられる。
次に、図5(b)に示すように、素子部23が形成された複合基板1を分けて、電子部品2を製造する。この複合基板1を電子部品2に分けるのに際して、少なくとも1つの素子部23が1つの電子部品2に含まれるようにする。言い換えると、1つの電子部品2に複数の素子部23が含まれていてもよい。
以上のようにして、素子部23を有する電子部品2を製造することができる。
10・・・支持基板
20・・・半導体層
30・・・中間層

Claims (5)

  1. サファイアからなる支持基板と、
    該支持基板の上面に重ね合わされたシリコンの単結晶からなる半導体層と、
    前記支持基板と前記半導体層との間に位置した、アルミナを主成分とし、該支持基板および前記半導体層に比べて結晶性が低いとともに単位体積当たりの酸素量が、1×10 18 atoms/cm 未満であり、かつ前記支持基板に比べて少ない中間層とを備える複合基板。
  2. サファイアからなる支持基板と、
    該支持基板の上面に重ね合わされたシリコンの単結晶からなる半導体層と、
    前記支持基板と前記半導体層との間に位置した中間層とを備え、
    前記中間層は、アルミナを含む多結晶からなり、厚み方向において前記支持基板側に向かうに連れてγアルミナの割合が高くなっているとともに前記半導体層側に向かうに連れてαアルミナの割合が高くなっている、複合基板。
  3. 前記中間層は、前記支持基板および前記半導体層を構成する元素以外の金属元素を含み、該金属元素の濃度が、厚み方向において前記支持基板側から前記半導体層側に向かうにつれて減少している、請求項1または2記載の複合基板。
  4. 前記中間層において、前記金属元素は、前記支持基板側の面の近傍領域における存在密度が1×1012/cm以下である、請求項3に記載の複合基板
  5. 前記中間層は、厚みが10nm以下である、請求項1乃至4のいずれかに記載の複合基板。
JP2012197641A 2012-02-29 2012-09-07 複合基板 Expired - Fee Related JP6162381B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012197641A JP6162381B2 (ja) 2012-02-29 2012-09-07 複合基板
PCT/JP2013/055405 WO2013129572A1 (ja) 2012-02-29 2013-02-28 複合基板
EP13754726.1A EP2822026B1 (en) 2012-02-29 2013-02-28 Composite substrate
US14/382,220 US9496279B2 (en) 2012-02-29 2013-02-28 Composite substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012042888 2012-02-29
JP2012042888 2012-02-29
JP2012197641A JP6162381B2 (ja) 2012-02-29 2012-09-07 複合基板

Publications (2)

Publication Number Publication Date
JP2013211509A JP2013211509A (ja) 2013-10-10
JP6162381B2 true JP6162381B2 (ja) 2017-07-12

Family

ID=49529072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012197641A Expired - Fee Related JP6162381B2 (ja) 2012-02-29 2012-09-07 複合基板

Country Status (1)

Country Link
JP (1) JP6162381B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2010278338A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 界面近傍における欠陥密度が低いsos基板
JP5618656B2 (ja) * 2010-07-09 2014-11-05 株式会社半導体エネルギー研究所 半導体基板の作製方法

Also Published As

Publication number Publication date
JP2013211509A (ja) 2013-10-10

Similar Documents

Publication Publication Date Title
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
EP3018696B1 (en) Manufacturing method for semiconductor substrate
JP5730393B2 (ja) 複合基板およびその製造方法
JP5018066B2 (ja) 歪Si基板の製造方法
EP2251897B1 (en) A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
WO2013129572A1 (ja) 複合基板
JP2012059849A (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
WO2009096530A1 (ja) ZnO系基板及びZnO系基板の処理方法並びにZnO系半導体素子
JP5926401B2 (ja) 複合基板およびその製造方法
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2006237235A (ja) 半導体ウェーハの製造方法
JP5484578B2 (ja) 複合基板および製造方法
JP6068626B2 (ja) 複合基板およびその製造方法
JP6162381B2 (ja) 複合基板
JP6110095B2 (ja) 複合基板
JP2013232465A (ja) 複合基板
JP6114063B2 (ja) 複合基板
JP2013232499A (ja) 複合基板
JP2015176986A (ja) 複合基板の製造方法
JP2013135175A (ja) 複合基板およびその製造方法
JP6185474B2 (ja) 複合基板およびその製造方法
JP2014067869A (ja) ヘテロエピタキシャル単結晶の製造方法、ヘテロ接合太陽電池の製造方法、ヘテロエピタキシャル単結晶、ヘテロ接合太陽電池
JP2013207212A (ja) 複合基板の製造方法および複合基板
JP2015032588A (ja) 複合基板およびその製造方法
JP2014007365A (ja) 複合基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170615

R150 Certificate of patent or registration of utility model

Ref document number: 6162381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees