JP2013135175A - 複合基板およびその製造方法 - Google Patents

Abstract

【課題】 格子欠陥の少ないシリコン基板を有する複合基板およびその製造方法を提供する。
【解決手段】 絶縁性の基板３０と、一方主面が該基板３０の上面に接合されているシリコンからなる半導体層２１とを有しており、前記半導体層２１のドーパント濃度は、他方主面から前記基板側に近づくにつれて低くなっている。
【選択図】 図３

Description

本発明は、半導体層を有する複合基板に関する。

近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、ＳＯＳ（Silicon On Sapphire）構造がある。こ
のＳＯＳ構造を形成する方法として、例えば特許文献１に記載された技術がある。

特開平１０−１２５４７号公報

しかし、特許文献１に記載された技術では、シリコンとサファイアとの格子構造の違いによって、シリコンに格子欠陥が生じてしまっていた。

本発明は、上述の事情のもとで考え出されたものであって、格子欠陥の少ないシリコン層を有する複合基板を提供することを目的とする。

本発明の複合基板の製造方法の実施形態は、０．０４Ω・ｃｍ以上の抵抗値を有するシリコンで形成された第１基板を準備する準備工程と、前記第１基板の一方主面にドーパントを供給して、前記第１基板に前記一方主面から他方主面方向に続く、ドーパントを有する第１領域を厚み方向に形成する第１領域形成工程と、前記第１基板の前記一方主面に、シリコンをエピタキシャル成長させて半導体層を形成する半導体層形成工程と、前記半導体層に絶縁材料からなる第２基板を貼り合わせる貼り合わせ工程と、次いで、前記第１基板の前記他方主面側からエッチャントを用いて前記半導体層の厚みの途中まで選択エッチングするエッチング工程とを備えており、前記エッチャントに、前記第１領域のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するものを用い、前記半導体層形成工程において、前記半導体層を、前記第１基板に接し、ドーパント濃度が前記閾値まで低下する第２領域を厚み方向に有するように形成するものである。

本発明の複合基板の実施形態では、絶縁性の基板と、一方主面が該基板の上面に接合されているシリコンからなる半導体層とを有しており、前記半導体層のドーパント濃度は、他方主面から前記基板側に近づくにつれて低くなっている。

本発明によれば、格子欠陥の少ないシリコン層を有する複合基板を提供することができる。

（ａ）〜（ｃ）は本発明の１つの実施形態に係る複合基板の製造方法の製造工程を示す断面図である。 （ａ）〜（ｄ）は図１の後の製造工程を示す断面図である。 （ａ）は本発明の１つの実施形態に係る複合基板の概略構成を示す平面図であり、（ｂ）は複合基板を斜視した部分断面図である。

本発明の複合基板の製造方法の実施形態の一例について、図面を参照しつつ、説明する。

（準備工程）
まず、図１（ａ）に示したように、シリコン（Ｓｉ）で形成された第１基板１０を準備する。この第１基板１０のシリコンとしては、０．０４Ω・ｃｍ以上の抵抗値を有するものが用いられる。このような抵抗値を実現するためには、例えば不純物としてＢを１×１０^１９〔ａｔｏｍｓ／ｃｍ^３〕未満の濃度で含むものとすればよい。この例ではＢを１０^１８〔ａｔｏｍｓ／ｃｍ^３〕オーダー（例えば５×１０^１８〔ａｔｏｍｓ／ｃｍ^３〕とする）の濃度で含むものとした。

（第１領域形成工程）
次に、図１（ｂ）に示したように、第１基板１０の主面１０ａに、ドーパントを供給して、第１基板１０に、一方主面１０ａから他方主面１０ｂ方向に続く第１領域１１を厚み方向に形成する。第１領域１１はその抵抗値が０．０４Ω・ｃｍ未満となるようなドーパント濃度を有する。この第１領域１１の形成方法としては、ドーパントを含む気相中における熱拡散や、イオン注入による、ドーパントとなる原子のイオンは打ち込みで形成してもよい。また、ドーパントとなる原子を含むフィルムを一方主面１０ａ上に配置したり、ドーパントとなる原子を含む溶液を塗布したりした後に加熱することで熱拡散により形成してもよい。

このような抵抗値を実現するためには、例えば不純物としてＢを１０^１８〔ａｔｏｍｓ／ｃｍ^３〕オーダーを超える濃度で含むものとすればよい。より好ましくは１×１０^１９〔ａｔｏｍｓ／ｃｍ^３〕を超え、１×１０^２１〔ａｔｏｍｓ／ｃｍ^３〕以下の範囲が挙げられる。

ここで、第１領域１１の上面は第１基板１０の一方主面１０ａと同一となるように、一方主面１０ａの全面にわたり第１領域１１を形成している。

第１領域１１は、第１領域１１内において、厚み方向にドーパント濃度分布を有していてもよい。そして、このような第１領域１１の厚みは特に限定されないが、後述する第２基板３０の平坦度以上の厚みを有していることが好ましい。

（半導体層形成工程）
次に、図１（ｃ）に示すように、第１基板１０の一方主面１０ａ上に、シリコンをエピタキシャル成長させて第１半導体層２０を形成する。このエピタキシャル成長の方法としては、第１基板１０を加熱しながら、当該第１基板１０の表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法（熱ＣＶＤ法）や分子線エピタキシャル成長（ＭＢＥ法）などの種々の方法を採用できる。この半導体層２０は、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。

ここで、半導体層２０は、第１基板１０側から上面側に向かって、ドーパント濃度が徐々に薄くなるように形成される。この半導体層２０の上面部は、相対的に低濃度のｐ⁻およびｎ⁻のドーパント濃度、ならびにノンドープのいずれか１つとなるように形成される。ｐ⁻のドーパント濃度としては、１×１０^１６〔ａｔｏｍｓ／ｃｍ^３〕未満の範囲が挙げられる。ｎ⁻のドーパント濃度としては、５×１０^１５〔ａｔｏｍｓ／ｃｍ^３〕未満の
範囲が挙げられる。ここで「ノンドープのシリコン」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。本実施形態の半導体層２０は、ｐ型のシリコンを採用し、上面部のドーパント濃度がｐ⁻となるように形成する。なお、「ｐ」および「ｎ」の右上に記載している「−」の記載は、シリコンの抵抗値を基準とするものである。この半導体層２０のドーパント濃度は、エピタキシャル成長させる際の不純物の供給量を調整することで制御できる。この不純物の供給をゼロにすることで、ノンドープのシリコンを形成することができる。また、エピタキシャル成長させる際に生じるドーパントの拡散減少によって、ドーパント濃度の徐々に変化させてもよい。

このように半導体層２０を構成することにより、半導体層２０は、その厚み方向においてドーパント濃度の分布をもつこととなる。言い換えると、半導体層２０は、少なくとも、厚み方向において第１領域１１に接する第２領域２０ｘを有するように形成されている。この第２領域２０ｘは、第１領域１１から離れるにつれてドーパント濃度が後述の閾値まで低下するように形成されている。言い換えると、半導体層２０は、第１領域１１側から続く後述の閾値以上のドーパント濃度を有する高濃度領域（２０ｘ）とこの高濃度領域（２０ｘ）に続く閾値以下のドーパント濃度を有する低濃度領域を、厚み方向に有するものとなる。本実施形態では、第２領域２０ｘから離れるにつれ、ドーパント濃度は閾値からも低下し続けるものとなる。

このような半導体層２０の厚みは特に限定されないが、０．８μｍ以上とすることが好ましい。半導体層２０を、第１領域１１からドーパントを拡散させながら形成する場合であっても、第２領域２０ｘを形成させるのに十分な厚みとなるためである。

（貼り合わせ工程）
次に、図２（ａ）に示すように、絶縁性の第２基板３０を準備する。この第２基板３０の形成材料としては、酸化アルミニウム単結晶（サファイア）、炭化シリコンなどを用いることができる。本実施形態では、第２基板３０としてサファイアを採用する。

次に、図２（ｂ）に示したように、第２基板３０と、半導体層２０のＤ１方向の主面（第１基板１０と反対側に位置する主面）とを貼り合わせる。貼り合わせの方法としては、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面の活性化する方法としては、例えば真空中で中性原子ビームやイオンビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。この接合を常温下で行ってもよい。

なお、この接合は、樹脂系などの接着剤を使用しない方法が用いられ、原子間力などを利用した固相接合（Solid State Bonding）によって、半導体層２０と第２基板３０とが
直接的に接合される。このような接合方法とすることにより、接着剤が接合面に存在することによる、寄生容量の増加や放熱性の低下等を抑制することができる。なお、この直接的な接合に際しては、半導体層２０と第２基板３０との間に混成層が形成される場合もある。この固相接合によって接合する場合、半導体層２０および第２基板３０は、接合する面の面粗さが小さいことが好ましい。この面荒さは、例えば算術平均粗さＲａで表される。この算術平均粗さＲａの範囲としては、１０ｎｍ未満が挙げられる。算術平均粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。

ここまでの工程を経ることによって、第１基板１０と第２基板３０との間に、半導体層２０を有する中間製造物ができる。

（エッチング工程）
次に、中間製造物を矢印Ｄ２方向側（第１基板１０側）から加工して、図２（ｃ）、（ｄ）に示したように第１基板１０の他方主面１０ｂ側から（Ｄ２方向から）エッチャント（エッチング液）を用いて半導体層２０の厚みの途中まで選択エッチングする。このエッチングでは、ドーパント濃度の違いによってエッチングの速度が大きく変化する、選択性のエッチング液を採用することで可能となる。この選択性のエッチング液としては、例えばフッ酸、硝酸、および酢酸の混合液、ならびにフッ酸、硝酸、および水の混合液などが挙げられる。本実施形態では、フッ酸、硝酸、および酢酸の混合液をエッチング液として採用する。これらの溶液の混合比によりエッチングレートやドーパント濃度に対するエッチングレートの変化の様子（すなわち閾値によるエッチング速度の低下割合、変化の急峻度）が変化するため、所望の条件に合わせればよいが、例えば、順に１：３：８の割合で混合させればよい。なお、上述のようなエッチャント調整の観点から、第１基板１０、第１領域１１、半導体層２０はｐ型またはｎ型の一方に統一するように、ドーパントを選択することが好ましい。そしてこのエッチャントは、第１領域１１のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するように調整されている。ここで、「エッチングレートが一定値以上低下する」とは、エッチングレートとドーパント濃度との関係を示すグラフを作成したときに、変曲点となるような場合や、閾値においてエッチングレートが１／１０以上低下するような場合を指す。この例では、このエッチング液は、ｐ型シリコンを採用している本実施形態において、閾値となるドーパント濃度が７×１０^１７〜２×１０^１８［ａｔｏｍｓ／ｃｍ^３］を境にしてエッチング速度が著しく低下するように調整されている。具体的には、閾値を境にしてエッチングレートが１／１０００以上低下するように設定されている。なお、選択性のエッチングをする他の法としては、５％程度のフッ化水素溶液内での電界エッチング法、ＫＯＨ溶液でのパルス電極陽極酸化法などが挙げられる。

このようなエッチング液を用いることにより、第１基板１０の第１領域１１，半導体層２０の第２領域２０ｘを除去することができる。特にこの実施形態では、閾値以上のドーパント濃度を有する第１基板１０を準備しているため、第１基板１０の他方主面１０ｂ〜第２領域２０ｘをエッチャントを用いて除去することが可能である。

この半導体層２０は、第２領域２０ｘがエッチングされることとなる。ここでは、エッチングによって厚みが薄くなった半導体層の部分を、機能層２１とする。この機能層２１の厚みとしては、例えば数百ナノメートルから２ミクロン程度の範囲が挙げられる。

ここまでの工程を経ることによって、図３に示したような、絶縁性の基板３０の矢印Ｄ２方向側の上面に、半導体層２１が積層された複合基板４０を製造することができる。言い換えると、この複合基板４０は、基板３０の矢印Ｄ２方向側の上面に半導体層２１の一方主面が接合されている。この半導体層２１のドーパント濃度は、他方主面側に比べて接合側（一方主面側，基板３０側）が低くなっている。また、ドーパント濃度を電気抵抗の大きさとして考えた場合、この半導体層２１の電気抵抗は、表面側（他方主面側）から接合側（一方主面側，基板３０側）に近づくにつれて小さくなっている。図３において、絶縁性の基板３０は、上述の製造方法を経た第２基板３０を指し、半導体層２１は、上述の製造方法を経て、半導体層２０が薄層化された機能層２１を指すものである。

上述の製造方法では、第２基板３０に接合する前に、当該第２基板３０に接合する側の面に機能層２１となる半導体層２０のドーパント濃度の勾配を形成している。このように接合前に勾配を形成することによって、接合後に勾配を形成する場合に比べて、第２基板３０の上面に形成する機能層２１の厚みのバラツキを低減することができる。接合後に勾配を形成すると、第１基板１０の下面（１０ｂ）から加工することになるので、当該第１基板１０の厚みのバラツキによる影響を受けたり、第２基板３０の反りによる影響を受けたりするからである。第１基板１０の厚みのバラツキ量、および第２基板３０の反り量の
少なくとも一方よりも厚みの薄い機能層を形成する場合は、特に有効になる。なお、サファイアウエハは、一般的に±１０〔μｍ〕の厚みバラツキがあると言われている。この厚みバラツキは、ＳＯＳ基板の機能層となるシリコンに求められている厚みである、数十ナノメートルから数百ナノメートルのサブミクロンの値に比べてとても大きい。

上述の工程では、半導体層２０のうち、第２基板３０側においてもっともドーパント濃度が低く電気抵抗が高いものとなっている。このような構成により、複合基板４０の機能層２１に半導体素子機能部を形成したときに寄生容量やノイズの少ない優れた特性を実現することができる。

また、上述の工程を経ることにより、機能層２１の面内における厚みばらつきを低減させることができる。本効果について詳述する。

高品質な機能層２１を実現させるためには、単結晶のＳｉ基板を用いる必要がある。一方、生産性よく、かつ精度よく、所望の厚みの機能層を得るためには、ドーパント濃度の違いを利用して薄層化させることが有効である。すなわち、厚み方向に、閾値以上のドーパント濃度を有する領域と閾値以下のドーパント濃度を有する領域とを有するようにドーパント濃度に違いを出す必要がある。このような所望のドーパント濃度の違いを所望の厚み位置に形成するために、単結晶のＳｉ基板（１０）のみでなく半導体層２０を組み合わせることが効果的である。ここで、Ｓｉ基板を生産性よく厚みを薄くする、または除去するために、Ｓｉ基板自体に高いドーパント濃度（抵抗値０．０４未満）を有するものを用いると、Ｓｉ単結晶基板には、基板の製造時に生じる、面内における同心円状のドーパント濃度分布を有するものとなる。このような基板上にエピタキシャル成長させた半導体層は、基板のドーパント濃度分布を反映させ、面内において同心円状の濃度分布を有するものとなる。以上より、高いドーパント濃度を有するＳｉ基板をドーパント濃度の違いを利用したエッチングに用いる場合には、面内においてエッチングレートに差異が生じ、その結果、面内において均一な厚みの機能層２１を実現することは困難である。

これに対して、本実施形態によれば、同心円状のドーパント濃度分布が発生しない範囲のドーパント濃度の基板を第１基板１０として用いていることから、その上に形成するエピタキシャル層（半導体層２０）は、面内においてドーパント濃度のばらつきを抑制することができ、その結果、機能層２１の面内における厚みのバラつきも抑制することができる。

また、第１領域１１を形成することにより、第１基板１０のドーパント濃度が閾値以下であっても、少なくとも第１領域１１、第２領域２０ｘはドーパント濃度の違いを利用した選択エッチングにより生産性よく薄層化することができる。

また、半導体層２０の厚みから第２領域２０ｘの厚みを除く厚みが、所望の機能層の厚みとなるように、第２領域２０ｘの厚みを調整することにより、第１基板１０側から生産性よく薄層化することができる。

すなわち、高品質で厚みのばらつきの少ない機能層を実現するためには、０．０４Ω・ｃｍ以上の抵抗値を有するＳｉ単結晶基板を用い、かつ、このＳｉ単結晶基板に閾値を越える高いドーパント濃度を有する第１領域１１を形成し、その上に第２領域２０ｘを有する半導体層２０を設けることで、初めて実現することができる。

そして、このような、半導体層２０側において閾値を越えるドーパント濃度を有する領域（第１領域１１）を、Ｓｉ基板上にエピタキシャル成長により形成するのではなく、熱拡散や、イオン注入等でＳｉ基板の中に形成することがさらに生産性と品質を高めている
。なぜならば、半導体層２０と第２基板３０とを貼り合わせたときに、半導体層２０と第１基板１０は、第２基板３０の平坦度（ＴＴＶ）の影響を受けて、第２基板３０主面のうねりに沿うような形状となる。このため、Ｓｉ基板（１０）の他方主面１０ｂ側からエッチングするときに、閾値以上のドーパント濃度を有する厚みは、少なくとも第２基板の平坦度以上であると、第２基板３０の影響によらず、所望の厚み位置でエッチングを停止することができる。このような第２基板３０の平坦度以上の厚みを有する半導体層２０をエピタキシャル成長させるには、時間もかかる上に、成長時間に応じてドーパントの拡散長も長くなり所望の品質を得ることが難しくなる恐れがあるためである。

（変形例：第１基板１０）
上述の例では、第１基板１０のドーパント濃度を閾値以上である場合を例に説明したが、上述の通り、第１基板１０は面内において同心円状のドーパント濃度分布が生じないような、抵抗値が０．０４Ω・ｃｍ以上であれば問題なく、どのドーパント濃度は閾値以下であってもよい。特に、後述の変形例のように、第１領域１１を露出させる工程を追加する場合には、その抵抗値は１Ω・ｃｍ以上であることが好ましい。このような抵抗値は、不純物としてＢを１０^１６［ａｔｏｍｓ／ｃｍ^３］以下とすることで実現できる。このような抵抗値の基板を用いることにより、確実に面内における同心円状のドーパント濃度分布の発生を抑制することができるので、これに伴い、機能層２１の厚み分布の発生を抑制することができる。

（変形例：半導体層２０）
上述の例では、半導体層２０は、第１領域１１から離れるにつれて連続的にドーパント濃度が低下し続ける場合を例に説明したが、第２領域２０ｘを有していればよく、この例に限定されない。例えば、半導体層２０のうち、第１領域２０ｘ挟んで第１領域１１と反対側に位置する領域のドーパント濃度は、閾値以上となってもよいし、閾値と同程度の値としてもよいし、厚み方向において段階的に変化するものであってもよい。

（変形例：半導体層２０）
半導体層２０を、第１領域１１からドーパントを拡散させながら成長させる場合に、ドーパントの拡散濃度が飽和するまでエピタキシャル成長をしなくてもよい。この場合、形成したエピタキシャル層は、ドーパント濃度が第１領域１１側から徐々に変化する遷移領域のみで構成されることとなる。例えば、エッチング液のエッチングの速度が大きく変化する境界的なドーパント濃度(閾値)を少し下回る程度に、エピタキシャル層のドーパント濃度を留めておくことによって、当該エピタキシャル層の厚みをエッチングによって、より薄くできる。

（変形例：第２領域２０ｘ）
上述の例では、第２領域２０ｘは、第１領域１１から離れるに連れてドーパント濃度が閾値まで低下する場合について説明したが、厚み方向において、第２領域２０ｘは、ドーパント濃度が、閾値以上の領域から閾値まで低下するような分布をもっていればよい。すなわち、第１領域１１から離れるに連れてドーパント濃度が上昇してから閾値まで低下するような分布を有するものとしてもよいし、第１領域１１側から一定区間においてはドーパント濃度が一定でありその後閾値まで低下するような分布を有するものとしてもよいし、厚み方向において段階的に変化するようなものであってもよい。

（変形例：第１領域１１）
上述の例では、第１領域１１は、閾値以上のドーパント濃度を有する点についてのみ言及したが、一方主面１０ａにおいてドーパント濃度を１０^１９ａｔｍ／ｃｍ^３以上とすることが好ましい。一方主面１０ａがこのような高濃度であることから、ドーパントを拡散させながら形成する場合であっても、十分に閾値以上のドーパント濃度を有する第２領域
２０ｘを形成することができる。

（追加工程：第１領域露出工程）
上述の例では、中間製造物を図２のＤ２方向からエッチャントで処理しているが、貼り合わせ工程とエッチング工程との間に、第１基板１０を他方主面１０ｂ側から加工して第１領域１１を露出させる工程を更に設けてもよい。

加工方法としては、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。ここで、この第１領域１１を露出させる工程で、厚み方向において第１領域１１の一部が除去されてもよい。具体的には、中間製造物において、第２基板の接合面から、半導体層２０の厚み以上であって半導体層２０と第１領域１１との厚みの合計以下の厚みを残すように加工することで、確実に第１領域１１を面全体において露出させることができる。

（変形例：追加工程）
複合基板４０の製造後に、当該複合基板４０を精密研磨してもよい。この精密研磨によって、機能層２１の厚みの均一性を向上させることができる。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体（ガス）、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄（ＳＦ_６）、四フッ化炭素（ＣＦ_４）などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガス・クラスタ・イオンビーム（Gas Cluster Ion Beam；ＧＣＩＢ）を用いた方法が含まれている。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで基板素材を走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。

上述の工程では、基板等を洗浄する工程を明記していないが、必要に応じて基板の洗浄をしてもよい。基板の洗浄方法としては、超音波を用いた洗浄、有機溶媒を用いた洗浄、化学薬品を用いた洗浄、およびＯ_２アッシングを用いた洗浄などの種々の方法が挙げられる。これらの洗浄方法は、組み合わせて採用してもよい。

１０・・・第１基板
１１・・・第１領域
２０・・・半導体層
２０ｘ・・・第２領域
３０・・・第２基板
４０・・・複合基板

Claims (8)

1. ０．０４Ω・ｃｍ以上の抵抗値を有するシリコンで形成された第１基板を準備する準備工程と、
   前記第１基板の一方主面にドーパントを供給して、前記第１基板に前記一方主面から他方主面方向に続く、ドーパントを有する第１領域を厚み方向に形成する第１領域形成工程と、
   前記第１基板の前記一方主面に、シリコンをエピタキシャル成長させて半導体層を形成する半導体層形成工程と、
   前記半導体層に絶縁材料からなる第２基板を貼り合わせる貼り合わせ工程と、
   次いで、前記第１基板の前記他方主面側からエッチャントを用いて前記半導体層の厚みの途中まで選択エッチングするエッチング工程とを備えており、
   前記エッチャントに、前記第１領域のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するものを用い、
   前記半導体層形成工程において、前記半導体層を、前記第１基板に接し、ドーパント濃度が前記閾値まで低下する第２領域を厚み方向に有するように形成する、複合基板の製造方法。
2. 前記第１領域形成工程において、前記第１領域を、前記一方主面におけるドーパント濃度を１０^１９ａｔｍ／ｃｍ^３以上とするように形成する、請求項１記載の複合基板の製造方法。
3. 前記半導体層形成工程において、前記半導体層を、前記第１基板に接する側から離れるにつれてドーパント濃度が低下するように形成する、請求項１記載の複合基板の製造方法。
4. 前記第１領域形成工程において、前記第１領域を前記第２基板の平坦度以上の厚みを有するように形成する、請求項１記載の複合基板の製造方法。
5. 前記半導体層形成工程において、前記半導体層のエピタキシャル成長を、前記第１領域のドーパントを拡散させながら成長させ、拡散によるドーパント濃度が飽和する前に終わらせる、請求項１記載の複合基板の製造方法。
6. 前記貼り合わせ工程と前記エッチング工程との間に、前記第１基板を前記他方主面側から加工して前記第１領域を露出させる工程をさらに含む、請求項１記載の複合基板の製造方法。
7. 前記準備工程において、前記閾値よりも高いドーパント濃度を有する前記第１基板を準備する、請求項１記載の複合基板の製造方法。
8. 絶縁性の基板と、該基板の上面に一方主面が接合されている、シリコンからなる半導体層とを有しており、
   該半導体層のドーパント濃度は、他方主面から前記基板側に近づくにつれて低くなっている、複合基板。
   

Images