WO2013129572A1 - 複合基板 - Google Patents
複合基板 Download PDFInfo
- Publication number
- WO2013129572A1 WO2013129572A1 PCT/JP2013/055405 JP2013055405W WO2013129572A1 WO 2013129572 A1 WO2013129572 A1 WO 2013129572A1 JP 2013055405 W JP2013055405 W JP 2013055405W WO 2013129572 A1 WO2013129572 A1 WO 2013129572A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor layer
- intermediate layer
- support substrate
- metal
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 365
- 239000002131 composite material Substances 0.000 title claims abstract description 113
- 239000004065 semiconductor Substances 0.000 claims abstract description 256
- 229910052751 metal Inorganic materials 0.000 claims abstract description 171
- 239000002184 metal Substances 0.000 claims abstract description 167
- 239000013078 crystal Substances 0.000 claims abstract description 49
- 229910052760 oxygen Inorganic materials 0.000 claims description 53
- 239000001301 oxygen Substances 0.000 claims description 50
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 49
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 17
- 230000007423 decrease Effects 0.000 claims description 14
- 229910052594 sapphire Inorganic materials 0.000 claims description 14
- 239000010980 sapphire Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000002829 reductive effect Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 abstract description 37
- 239000010410 layer Substances 0.000 description 470
- 238000000034 method Methods 0.000 description 82
- 239000010408 film Substances 0.000 description 60
- 230000007547 defect Effects 0.000 description 34
- 238000004519 manufacturing process Methods 0.000 description 28
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 21
- 238000000231 atomic layer deposition Methods 0.000 description 19
- 239000002019 doping agent Substances 0.000 description 18
- 238000005304 joining Methods 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 17
- 239000012535 impurity Substances 0.000 description 17
- 230000004048 modification Effects 0.000 description 16
- 238000012986 modification Methods 0.000 description 16
- 238000010884 ion-beam technique Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 230000003213 activating effect Effects 0.000 description 13
- 238000005530 etching Methods 0.000 description 13
- 238000009826 distribution Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 238000001556 precipitation Methods 0.000 description 7
- 239000013067 intermediate product Substances 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910000765 intermetallic Inorganic materials 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 230000002776 aggregation Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000006297 dehydration reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 239000006104 solid solution Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910018516 Al—O Inorganic materials 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 2
- 229910006411 Si—Si Inorganic materials 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000001095 inductively coupled plasma mass spectrometry Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001376 precipitating effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910017135 Fe—O Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910018619 Si-Fe Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910008289 Si—Fe Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- -1 alkoxysilane Chemical compound 0.000 description 1
- 150000001343 alkyl silanes Chemical class 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000006664 bond formation reaction Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005430 electron energy loss spectroscopy Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000002075 main ingredient Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000009864 tensile test Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
Definitions
- the present invention relates to a composite substrate having a semiconductor layer.
- the composite substrate according to the embodiment of the present invention includes a support substrate, a semiconductor layer, and an intermediate layer.
- the support substrate is a single crystal made of an insulating oxide.
- the semiconductor layer is made of a single crystal having one principal surface superimposed on the support substrate.
- the intermediate layer is located between the support substrate and the semiconductor layer.
- the intermediate layer is mainly composed of the element constituting the support substrate or the element constituting the semiconductor layer, and the ratio of subcomponents excluding the main ingredient is less than 1% by mass.
- the intermediate layer is made of polycrystalline or amorphous.
- (A) is a top view which shows schematic structure of the composite substrate which concerns on one Embodiment of this invention
- (b) is the fragmentary sectional view which looked at the composite substrate.
- (A)-(c) is sectional drawing which shows an example of the manufacturing process of the manufacturing method of 1 A of composite substrates.
- (A), (b) is sectional drawing which shows the manufacturing process after FIG.
- (A)-(c) is sectional drawing which shows an example of the manufacturing process of the manufacturing method of 1 C of composite substrates.
- (A)-(c) is sectional drawing which shows the manufacturing process after FIG. (A)
- (b) is sectional drawing which shows the modification of the manufacturing method of 1 C of composite substrates, respectively.
- (A)-(c) is sectional drawing which shows an example of the manufacturing process of the manufacturing method of the composite substrate 1F.
- (A)-(c) is sectional drawing which shows the manufacturing process after FIG.
- (A)-(c) is sectional drawing which shows an example of the manufacturing process of the manufacturing method of the composite substrate 1I.
- (A)-(c) is sectional drawing which shows the manufacturing process after FIG. It is a fragmentary sectional view of 1L of composite substrates concerning other embodiments of the present invention.
- (A), (b) is sectional drawing which shows the manufacturing process after FIG. It is a diagram which shows the correlation with the depth direction of 1 A of composite substrates, and element abundance. It is the figure which measured the chemical bonding state in each depth position shown in FIG. (A), (b) is the figure which showed the correlation with the depth direction of a composite substrate which has the intermediate
- the composite substrate 1 according to the present invention includes a support substrate 10, a semiconductor layer 20, and an intermediate layer 30, as shown in FIG.
- the intermediate layer 30 is located between the support substrate 10 and the semiconductor layer 20.
- the intermediate layer 30 is mainly composed of elements constituting the support substrate 10 or the semiconductor layer 20. And the abundance of subcomponents excluding the main component is 1% by mass or less. That is, the intermediate layer 30 has a very high purity and is different from a so-called glass material.
- the positional relationship among the support substrate 10, the intermediate layer 30, and the semiconductor layer 20 is common to first to fourth embodiments described later.
- the composite substrate 1A of the present invention includes a support substrate 10A, a semiconductor layer 20, and an intermediate layer 30A.
- the support substrate 10A supports the semiconductor layer 20 located on the support substrate 10A as long as it has a desired flatness with respect to a desired strength and surface and contains oxygen.
- a material constituting the support substrate 10A an aluminum oxide single crystal (sapphire), quartz, a resin substrate, or the like can be used.
- the crystallinity and the like of the support substrate 10A are not limited and can be freely selected.
- single crystal sapphire is adopted as the support substrate 10A.
- the thickness of the support substrate 10A is, for example, in the range of 400 to 800 [ ⁇ m].
- the semiconductor layer 20 has one main surface 20b superimposed on one main surface 10a of the support substrate 10A.
- the semiconductor layer 20 may be made of a single crystal semiconductor material such as Si, Ge, GaAs, ZnTe, GaN, or organic semiconductor single crystal. In the present embodiment, Si single crystal is used as the semiconductor layer 20.
- the thickness of the semiconductor layer 20 examples include a range of 30 to 200 [nm].
- the dopant concentration of the semiconductor layer 20 is, for example, one of a relatively low concentration of p ⁇ and n ⁇ and non-doped.
- the p ⁇ dopant concentration include a range of 1 ⁇ 10 16 [atoms / cm 3 ] or less.
- the n ⁇ dopant concentration include a range of 5 ⁇ 10 15 [atoms / cm 3 ] or less.
- non-doped silicon here is silicon that is not doped with the intention of impurities, and is not limited to intrinsic silicon that does not contain impurities.
- the oxygen concentration in the semiconductor layer 20 is below the oxygen concentration of the interface by the side of the semiconductor layer 20 of the intermediate
- the intermediate layer 30 ⁇ / b> A is located between the support substrate 10 and the semiconductor layer 20.
- One main surface of the intermediate layer 30 ⁇ / b> A is directly bonded to the support substrate 10 ⁇ / b> A, and the other main surface is directly bonded to the semiconductor layer 20.
- the intermediate layer 30A is in a state where the crystal structures of the support substrate 10A and the semiconductor layer 20 are disturbed.
- the main component element that constitutes the support substrate 10A that is, alumina
- the element that constitutes the semiconductor layer 20, that is, Si exist independently of each other. That is, the element constituting the support substrate 10A and the element constituting the semiconductor layer 20 are not chemically bonded.
- the intermediate layer 30A contains oxygen as a main component since the intermediate layer 30A contains the main component of the support substrate 10A.
- the boundary between the intermediate layer 30A and the support substrate 10A can be determined by the difference in crystal structure. That is, the support substrate 10A is a region up to a single crystal, and the intermediate layer 30A is from a region where the crystal structure is disturbed.
- the boundary between the intermediate layer 30A and the semiconductor layer 20 can be similarly determined.
- the intermediate layer 30 ⁇ / b> A has lower crystallinity than the support substrate 10 ⁇ / b> A and the semiconductor layer 20.
- the crystal structure constituting the support substrate 10A and the crystal structure constituting the semiconductor layer 20 are mixed, so to speak, a pseudo-polycrystal composed of two types of crystal structures. ing.
- Such a difference in crystallinity can be confirmed by, for example, observing or performing electron beam diffraction using a transmission electron microscope (TEM) after cross-section processing by focused ion beam (FIB) processing. Good.
- FIB focused ion beam
- the support substrate 10A and the semiconductor layer 20 are bonded to each other even when the elements constituting the support substrate 10A and the elements constituting the semiconductor layer 20 are not chemically bonded. be able to. Note that neither the element constituting the support substrate 10A nor the element constituting the semiconductor layer 20 is bonded to an element other than the element constituting the support substrate 10A or the element constituting the semiconductor layer 20. This is also different from the method of joining the two through a general joining layer.
- the intermediate layer 30A has an oxygen concentration distribution in which the oxygen concentration decreases as it approaches the semiconductor layer 20 in the thickness direction.
- the state of the oxygen concentration distribution in the intermediate layer 30A is not particularly limited, but may be inclined so as to be equal to the oxygen concentration of the semiconductor layer 20 at the interface with the semiconductor layer 20.
- the thickness of the intermediate layer 30A is preferably 50 nm or less.
- the thickness of the intermediate layer 30A is more preferably 5 to 10 [nm]. This is because such a thickness does not adversely affect the parasitic capacitance and the heat conduction even in a layer other than a single crystal containing oxygen.
- the support substrate 10A and the semiconductor layer 20 are bonded, impurities such as metal are mixed in the bonding interface, or impurities such as metal added in a small amount to the support substrate 10A diffuse to the semiconductor layer 20 side. ⁇ There is a risk of precipitation. The presence of such a metal may cause a malfunction when an element function unit that functions as a semiconductor element is formed in the semiconductor layer 20. Therefore, it is important that the semiconductor layer 20 is not diffused or deposited even if impurities such as metal are present.
- the composite substrate 1A is provided with an intermediate layer 30A.
- a metal has a lower binding energy for binding to oxygen than that for the elements constituting the semiconductor layer 20.
- Si and Fe constituting the semiconductor layer 20 are taken as an example, the eutectic temperature of Si—Fe is 660 [° C.], and these bonds require heating, whereas Fe—O Bonding proceeds even at room temperature.
- the metal is not diffused to the semiconductor layer 20 side, but is combined with oxygen in the intermediate layer 30A and held inside the intermediate layer 30A.
- the oxygen concentration of the intermediate layer 30A also decreases as it approaches the semiconductor layer 20 side, no metal remains at the interface between the semiconductor layer 20 and the intermediate layer 30A, and the intermediate layer 30A has a thickness direction.
- a metal can be held on the support substrate 10A side.
- the semiconductor layer 20 is a single crystal, and from this point also, the metal can be taken into the intermediate layer 30A that is easy to diffuse and dissolve.
- the oxygen concentration of the semiconductor layer 20 is less than 1 ⁇ 10 18 [atoms / cm 3 ]. With such a configuration, the diffusion, solid solution, and precipitation of metal in the semiconductor layer 20 is suppressed. In particular, when the metal is Fe, generation of OSF defects can be suppressed.
- the intermediate layer 30 ⁇ / b> A has an oxygen concentration that decreases as it approaches the semiconductor layer 20 from the side in contact with the support substrate 10 ⁇ / b> A, and has a similar oxygen concentration to the semiconductor layer 20 on the surface in contact with the semiconductor layer 20. Is preferred. Also from such a configuration, oxygen is not supplied from the intermediate layer 30A side to the semiconductor layer 20 side, and OSF defects can be reliably suppressed.
- the composite substrate 1 it is possible to provide a substrate having a high-quality semiconductor layer 20 in which impurities such as metals are prevented from diffusing into the semiconductor layer 20.
- an intermediate layer 30B further containing metal atoms present alone may be used.
- the metal atom examples include Fe, Cr, Ni, Cu, and Zn.
- the main component elements constituting the support substrate 10A and the semiconductor layer 20 are excluded.
- the content may be, for example, less than 1 ⁇ 10 15 [atoms / cm 2 ]. It is important to contain such a metal element alone. That is, it is important that the metal element is held in a region where the crystals of the elements constituting the support substrate 10A and the semiconductor layer 20 are disordered without being bonded to the elements constituting the support substrate 10A and the semiconductor layer 20. is there.
- the metal element is not directly involved in the bonding, it does not exist in the form of a layer at the interface on the semiconductor layer 20 side, and as a result, diffusion to the semiconductor layer 20 can be suppressed. .
- the bond strength is not affected, and peeling of the semiconductor layer 20 can be suppressed, and the reliability is high. can do.
- the metal element by allowing the metal element to be present alone and in the intermediate layer 30B, new reactions and diffusion phenomena can be kept in the intermediate layer 30B even when heat treatment or the like for forming a semiconductor element is performed. Can do.
- the metal element can be moved to the support substrate 10A by a subsequent heat treatment or the like. Further, in the intermediate layer 30B, there may be a concentration distribution of the metal element in the thickness direction, and it is preferable that the concentration decreases as the distance from the support substrate 10A increases.
- the characteristics of the semiconductor layer 20 are not deteriorated even after the subsequent heat treatment, and the reliability can be improved.
- the metal element since the metal element is not bonded to the support substrate 10A and the semiconductor layer 20, even if distortion occurs due to a thermal history applied to the composite substrate 1A, the metal element moves so as to relax it. Can do.
- a first substrate 20X made of silicon (Si) is prepared.
- the first substrate 20X is formed by forming a Si film 20Xb obtained by epitaxially growing Si on the upper surface (in the direction D2 in the figure) of the single crystal silicon substrate 20Xa.
- a part of the Si film 20Xb becomes a later semiconductor layer 20.
- a gaseous silicon compound is passed through the surface of the single crystal silicon substrate 20Xa to thermally decompose and grow (thermal CVD).
- thermal CVD thermally decompose and grow
- this Si film 20Xb is epitaxially grown on the silicon substrate, lattice defects can be reduced as compared with the case where it is epitaxially grown on the sapphire substrate.
- the oxygen content in the film can be kept extremely low compared to a silicon substrate formed by the CZ method. Specifically, the oxygen concentration can be less than 10 18 [atoms / cm 3 ]. This oxygen concentration is 1/10 or less compared to a silicon substrate formed by the CZ method. In practice, it has been confirmed that the oxygen concentration can be less than 3 ⁇ 10 17 [atoms / cm 3 ].
- the dopant concentration of the Si film 20Xb is not particularly limited.
- the Si film 20Xb is formed to have any one of a relatively low concentration of p ⁇ and n ⁇ and non-doped.
- the p ⁇ dopant concentration include a range of 1 ⁇ 10 16 [atoms / cm 3 ] or less.
- the n ⁇ dopant concentration include a range of 5 ⁇ 10 15 [atoms / cm 3 ] or less.
- the dopant concentration of the Si film 20Xb decreases as the distance from the single crystal silicon substrate 20Xa decreases, and the dopant concentration is such that the surface opposite to the side in contact with the single crystal silicon substrate 20Xa becomes a fully depleted layer.
- the thickness of the Si film 20Xb is not particularly limited, but may be about 2 [ ⁇ m], for example.
- an insulating support substrate 10A made of an aluminum oxide single crystal (sapphire) is prepared.
- the bonding method includes a method of activating and bonding the surfaces of the surfaces to be bonded, and a method of bonding using electrostatic force.
- the method for activating the surface include a method for activating by irradiating an ion beam or a neutron beam in a vacuum to etch the surface, a method for activating by etching the surface with a chemical solution, and the like.
- the intermediate layer 30A is formed in a state where a part of the crystal at the interface between the support substrate 10A and the Si film 20Xb is disturbed. Can do.
- the degree and weight of activation of the surface by the output of the ion beam or neutron beam By adjusting the degree and weight of activation of the surface by the output of the ion beam or neutron beam, the thickness of the intermediate layer 30A, the ratio of the elements constituting the support substrate 10A, and the ratio of the elements constituting the Si film 20Xb are adjusted. Can be controlled.
- the metal is prevented from floating in the bonding apparatus so that the metal is not interposed as a bonding layer on the bonding surface.
- the metal generation source is covered with a cover member made of ceramics, the inside of the bonding apparatus is cleaned, or the degree of vacuum is ensured. You may perform this joining under normal temperature. This joining is based on a method that does not use an adhesive such as a resin.
- the Si film 20Xb and the support substrate 10A have a small surface roughness to be bonded.
- This surface roughness is expressed by, for example, arithmetic average roughness Ra or root mean square Rq.
- Examples of the range of the arithmetic average roughness Ra include less than 10 [nm].
- the range of root mean square Rq is less than 5 [nm].
- an intermediate product having the intermediate layer 30A and the Si film 20Xb between the support substrate 10A and the single crystal silicon substrate 20Xa can be obtained.
- the intermediate product is processed from the arrow D1 direction side (single crystal silicon substrate 20Xa side), and the single crystal silicon substrate 20Xa is removed as shown in FIG. 3B to expose the Si film 20Xb.
- a processing method for removing the single crystal silicon substrate 20Xa for example, various methods such as abrasive polishing, chemical etching, and ion beam etching can be adopted, and a plurality of methods may be combined.
- a part of the Si film 20Xb may be removed in the thickness direction.
- the single crystal silicon substrate 20Xa one having a high dopant concentration is used, and an etchant in which the etching rate at the dopant concentration of the single crystal silicon substrate 20Xa and the etching rate at the dopant concentration of the Si film 20Xb are greatly different is used. It is preferable to remove the single crystal silicon substrate 20Xa. In this case, the productivity is increased, and even if the waviness of the support substrate 10 is large, the Si film 20Xb can remain uniformly in the main surface 10a of the support substrate 10. Because.
- the upper surface of the Si film 20Xb in the D1 direction can be precisely polished to improve the thickness uniformity.
- the etching means used for this precise etching include dry etching. This dry etching includes a chemical reaction and a physical collision. Examples of utilizing chemical reactions include reactive gases (gas), ions and ion beams, and those utilizing radicals. Examples of the etching gas used for the reactive ions include sulfur hexafluoride (SF 6 ) and carbon tetrafluoride (CF 4 ). Moreover, what uses an ion beam is mentioned as a thing by physical collision. One using this ion beam includes a method using a gas cluster ion beam (GCIB). By scanning the substrate with a movable stage while etching a narrow region using these etching means, precise etching can be performed satisfactorily even for a large-area material substrate.
- GCIB gas cluster ion beam
- the portion of the Si film 20Xb remaining after such a process is used as the semiconductor layer 20.
- the composite substrate 1A in which the intermediate layer 30A and the semiconductor layer 20 are sequentially laminated on the support substrate 10A can be obtained.
- the surface of the semiconductor layer 20 formed by epitaxial growth on the support substrate 10A side is a non-doped depletion layer and has a low oxygen concentration. That is, the distortion of the surface of the semiconductor layer 20 on the support substrate 10A side is extremely small. Such a configuration is preferable because stress or the like due to unintentional strain is not added to the surface on the joint side with the support substrate 10A.
- the composite substrate 1A formed through the above-described steps is a SiOx layer having a constant thickness, like a conventional SOI substrate, between the support substrate 10A and the semiconductor layer 20, particularly on the semiconductor layer 20 side.
- the semiconductor layer 20 can suppress the generation of unintentional stress necessary for forming the SiOx layer, the generation of interstitial Si, and the like, thereby improving the quality of the semiconductor layer 20. it can.
- the step of cleaning the substrate or the like is not specified, but the substrate may be cleaned as necessary.
- the substrate cleaning method include various methods such as cleaning using ultrasonic waves, cleaning using an organic solvent, cleaning using chemicals, and cleaning using O 2 ashing. These cleaning methods may be employed in combination.
- the composite substrate 1C is different from the composite substrates 1A and 1B in the support substrate 10C and the intermediate layer 30C.
- the arrangement relationship of the support substrate 10C, the intermediate layer 30C, and the semiconductor layer 20 is the same as that of the support substrate 10, the intermediate layer 30, and the semiconductor layer 20 of the composite substrate 1 shown in FIG.
- only different points will be described, and redundant description will be omitted.
- the support substrate 10C supports the semiconductor layer 20 located on the upper part thereof, and can be freely selected as long as it is a single crystal having strength and flatness.
- a material constituting the support substrate 10C an aluminum oxide single crystal (sapphire), a silicon carbide substrate, or the like can be used.
- sapphire that is an insulating material is employed as the support substrate 10C.
- the thickness of the support substrate 10C is, for example, in the range of 400 to 800 [ ⁇ m].
- the arithmetic average roughness Ra of the support substrate 10C is preferably 1 [nm] or less.
- the intermediate layer 30 ⁇ / b> C is located between the support substrate 10 ⁇ / b> C and the semiconductor layer 20.
- middle layer 30C has as a main component the element which comprises 10C of support substrates.
- alumina is the main component.
- the intermediate layer 30C is lower than the crystallinity of the support substrate 10C.
- the intermediate layer 30C is polycrystalline or amorphous.
- the thickness of the intermediate layer 30C is not particularly limited, but the maximum value is set so that the amount of metal that may be mixed by bonding of the support substrate 10C and the semiconductor layer 20 described later can be dissolved. .
- the melting point of alumina is about 1800 [° C.], and even if the metal described later exists at the interface between the intermediate layer 30C and the support substrate 10C, the element constituting the intermediate layer 30C reacts with the metal or diffuses. There is no promotion. For this reason, the maximum thickness is not necessarily required. For example, it may be about 50 [nm]. More preferably, it is 10 [nm] or less.
- One main surface of the intermediate layer 30C is directly bonded to the support substrate 10C, and the other main surface is directly bonded to the semiconductor layer 20.
- the boundary between the intermediate layer 30C and the support substrate 10C can be determined by the difference in crystal structure. That is, the region up to the single crystal is the support substrate 10C, and the region from which the crystal structure is disturbed is the intermediate layer 30C.
- an intermediate layer 30C is provided in the composite substrate 1C.
- This intermediate layer 30C is made of the same material system as the elements constituting the support substrate 10C. That is, it is an alumina layer.
- the melting point of alumina is high, and even if a metal is present, it does not bind to the metal and promote the diffusion of the metal. For this reason, even if a metal exists at the interface between the support substrate 10C and the intermediate layer 30C, the metal can be held between the support substrate 10C and the intermediate layer 30C, and as a result, the metal to the semiconductor layer 20 can be retained. Diffusion can be suppressed.
- the crystallinity of the intermediate layer 30C is lower than that of the single crystal semiconductor layer 20 and the support substrate 10C. For this reason, even if a metal exists, it is not diffused to the semiconductor layer 20 side, but is diffused and solid-solved in the intermediate layer 30C via the grain boundary or the like.
- the evaluation of the crystallinity of the intermediate layer 30C is performed by, for example, observing or performing electron beam diffraction using a transmission electron microscope (TEM) after cross-section processing by focused ion beam (FIB) processing. Check it. Moreover, you may measure by Rutherford backscattering (RBS).
- TEM transmission electron microscope
- FIB focused ion beam
- RBS Rutherford backscattering
- the amount of oxygen per unit volume of the intermediate layer 30C is smaller than that of the support substrate 10C, the bonding between the metal and oxygen can be suppressed, and the movement accompanying the diffusion of the metal can be suppressed.
- the composite substrate 1 ⁇ / b> C it is possible to provide the composite substrate 1 ⁇ / b> C having the high-quality semiconductor layer 20 in which impurities such as metals are prevented from diffusing into the semiconductor layer 20.
- intermediate layer D Modification of composite substrate 1C: intermediate layer D
- an intermediate layer 30D whose crystal structure changes in the thickness direction may be used.
- the intermediate layer 30D is made of a polycrystal containing alumina. In the thickness direction, the proportion of ⁇ -alumina increases toward the support substrate 10C, and the proportion of ⁇ -alumina increases toward the semiconductor layer 20 side. ing.
- the crystal structure can be most disturbed in the middle of the thickness.
- a metal can be hold
- the crystal structure exposed on one main surface of the support substrate 10C is close to a cubic crystal, and therefore the intermediate layer 30D having a high ratio of ⁇ -alumina on the support substrate 10C side. Good consistency is preferable.
- intermediate layer E Modification of composite substrate: intermediate layer E
- an intermediate layer 30E further containing a metal element may be used.
- metal elements examples include Fe, Cr, Ni, Cu, and Zn.
- the main component elements constituting the support substrate 10 and the semiconductor layer 20 are excluded.
- the content may be, for example, less than 1 ⁇ 10 15 [atoms / cm 3 ].
- the concentration of the metal element decreases in the thickness direction from the support substrate 10C side toward the semiconductor layer 20 side. With such a configuration, diffusion of the metal element toward the semiconductor layer 20 can be reliably prevented.
- a first substrate 20X is prepared in the same manner as in FIG. 4A.
- an intermediate layer 30C made of alumina is formed on the upper surface in the D2 direction of the Si film 20Xb.
- the intermediate layer 30C may be formed by, for example, atomic layer deposition (Atomic Layer Deposition: ALD) method, CVD method, sputtering method, or the like.
- the film is formed by a method that does not require heating the substrate at a high temperature during film formation, such as ALD or sputtering.
- a specific upper limit value of the film formation temperature is preferably a temperature that does not change the dopant concentration distribution in the Si film 20Xb, and is set to 500 [° C.] or less.
- the film is formed by the ALD method or the sputtering method, since the substrate temperature is about 200 to 400 [° C.], the dopant concentration distribution in the Si film 20Xb is not changed. Although the reason will be described later, it is particularly preferable to form a film by the ALD method.
- a support substrate 10C is prepared in the same manner as in FIG. 4C.
- the support substrate 10C and the main surface in the D2 direction of the first substrate 20X are bonded together. That is, the support substrate 10C and the main surface of the intermediate layer 30C are bonded together.
- a bonding method as shown in FIG. 5A, there are a method of activating and bonding the surfaces of the surfaces to be bonded, and a method of bonding using electrostatic force. Examples of the method for activating the surface include a method for activating by irradiating an ion beam or a neutron beam in a vacuum to etch the surface, a method for activating by etching the surface with a chemical solution, and the like.
- both are bonded together in this activated state. You may perform this joining under normal temperature. This joining is based on a method that does not use an adhesive such as a resin.
- the intermediate layer 30C and the supporting substrate 10C have a small surface roughness to be joined.
- This surface roughness is represented by arithmetic mean roughness Ra, for example.
- Examples of the range of the arithmetic average roughness Ra include less than 10 [nm].
- an intermediate product having the intermediate layer 30C and the Si film 20Xb between the support substrate 10C and the single crystal silicon substrate 20Xa can be obtained.
- the semiconductor substrate 20 is obtained by thinning the first substrate 20X in the same manner as in FIG. 3B. Through all these steps, a composite substrate 1C in which the intermediate layer 30C and the semiconductor layer 20 are sequentially laminated on the support substrate 10C can be obtained.
- the composite substrate 1C may be manufactured by the following steps.
- the process to change is demonstrated and description and illustration are abbreviate
- the first intermediate layer 30x is formed from ⁇ -alumina on the upper surface in the D2 direction of the Si film 20Xb.
- R-plane sapphire is prepared as the support substrate 10C.
- a second intermediate layer 30y having a part of the upper surface of the support substrate 10C activated is formed.
- the second intermediate layer 30y is made of ⁇ -alumina following the R-plane single crystal sapphire surface.
- the intermediate layer 30D in which both are combined and the crystallinity is broken is formed.
- the second intermediate layer 30y is formed by modifying a part of the support substrate 10.
- a second intermediate layer 30y made of ⁇ -alumina may be newly formed on the support substrate 10C. .
- trimethylaluminum (TMA) using aluminum as a raw material and radical oxygen generated from H 2 O gas or oxygen gas are alternately flowed on the substrate surface.
- the intermediate layer 30C is formed by purging with an active gas. This film formation is formed with a cycle of about 0.1 [nm] / 1 atomic layer, and the time taken for one cycle is about several seconds.
- the thickness of the intermediate layer 30C may be about 20 [nm] or less, but is preferably 100 [nm] or less in terms of tact time.
- the film formation temperature of the intermediate layer 30C is determined within a temperature range called a normal ALD window.
- the ALD window indicates a temperature range peculiar to a precursor (TMA and H 2 O in this example) used in the ALD method capable of obtaining a uniform film thickness.
- TMA and H 2 O examples of this temperature range include 200 to 400 [° C.].
- the intermediate layer 30C is preferably thin in order to efficiently dissipate heat generated from the semiconductor layer 20 and not to form unnecessary parasitic capacitance. This thickness is determined according to the absolute amount of metal atoms mixed in the bonding interface in a later step, but is 30 [nm] or less, more preferably 5 [nm] or less.
- the intermediate layer 30 ⁇ / b> C formed in this way has a lot of dangling bonds that are H-terminated inside, and is a softer film than a film manufactured by another thin film forming method. For this reason, in the process shown in FIG. 5A, a joining technique that activates the surface of the joining surface and realizes the joining without heating and pressing can be used.
- the intermediate layer 30C formed as described above is less likely to be mixed with impurities than other thin film forming methods. Also from this, it is possible to suppress the deterioration of the characteristics of the semiconductor layer 20 due to the presence of unintended impurities.
- the composite substrate 1F differs from the composite substrate 1C in that it includes an intermediate layer 30F.
- the arrangement relationship of the support substrate 10, the intermediate layer 30F, and the semiconductor layer 20 is the same as that of the support substrate 10, the intermediate layer 30, and the semiconductor layer 20 of the composite substrate 1 shown in FIG.
- only different points will be described, and redundant description will be omitted.
- the intermediate layer 30F is located between the support substrate 10 and the semiconductor layer 20.
- One main surface of the intermediate layer 30 ⁇ / b> F is directly bonded to the support substrate 10, and the other main surface is directly bonded to the semiconductor layer 20.
- the intermediate layer 30F is mainly composed of an oxide containing an element constituting the semiconductor layer 20. In this example, silicon oxide (SiO 2 ) is the main component.
- the intermediate layer 30F is lower than the crystallinity of the semiconductor layer 20.
- the intermediate layer 30F may have a lower oxygen concentration per unit volume than the oxygen concentration per unit volume of the support substrate 10. In that case, the coupling
- the intermediate layer 30F is polycrystalline or amorphous.
- the thickness of the intermediate layer 30F is not particularly limited, but the maximum value is set so that the amount of metal that may be mixed by bonding between the support substrate 10 and the semiconductor layer 20 described later can be dissolved. .
- the melting point of silicon oxide is about 1700 [° C.], and even if the metal described later exists at the interface between the intermediate layer 30F and the support substrate 10, the element constituting the intermediate layer 30F reacts with the metal or diffuses. Is not encouraged. For this reason, the maximum thickness is not necessarily required.
- the thickness of the intermediate layer 30F is 200 nm or more, there is a possibility that the heat dissipation characteristics are deteriorated due to the presence of the intermediate layer 30F. For this reason, the thickness of the intermediate layer 30F is, for example, about 50 [nm], and more preferably about 30 [nm]. It may be 5 [nm] or less.
- the composite substrate 1F having such a configuration can suppress impurities from diffusing or precipitating in the semiconductor layer 20. The reason will be described in detail below.
- an intermediate layer 30F is provided in the composite substrate 1F.
- This intermediate layer 30F is made of the same material system as the elements constituting the semiconductor layer 20. That is, it is a silicon oxide layer. Silicon oxide has a high melting point, and even if a metal is present, it does not bind to the metal and promote diffusion of the metal. For this reason, even if a metal exists at the interface between the support substrate 10 and the intermediate layer 30F, the metal can be held between the support substrate 10 and the intermediate layer 30F, and as a result, the metal to the semiconductor layer 20 can be retained. Diffusion can be suppressed.
- the crystallinity of the intermediate layer 30F is lower than that of the single crystal semiconductor layer 20 and the support substrate 10. For this reason, even if a metal exists, it is not diffused to the semiconductor layer 20 side, but is diffused and solid-solved in the intermediate layer 30F via a grain boundary or the like.
- the evaluation of the crystallinity of the intermediate layer 30F is performed by, for example, observing or performing electron beam diffraction using a transmission electron microscope (TEM) after cross-section processing by focused ion beam (FIB) processing. Check it. Moreover, you may measure by Rutherford backscattering (RBS).
- TEM transmission electron microscope
- FIB focused ion beam
- RBS Rutherford backscattering
- the composite substrate 1F it is possible to provide a substrate having a high-quality semiconductor layer 20 in which impurities such as metals are prevented from diffusing into the semiconductor layer 20.
- an intermediate layer 30G having an oxygen concentration distribution in the thickness direction may be used.
- the intermediate layer 30G has an oxygen concentration that decreases in the thickness direction from the support substrate 10 to the semiconductor layer 20 side.
- the intermediate layer 30G can hold the metal inside the intermediate layer 30G and can suppress diffusion into the semiconductor layer 20.
- intermediate layer 30H Modification of composite substrate 1F: intermediate layer 30H
- an intermediate layer 30H further containing a metal element may be used.
- metal elements examples include Fe, Cr, Ni, Cu, and Zn.
- the main component elements constituting the support substrate 10 and the semiconductor layer 20 are excluded.
- the content may be, for example, less than 1 ⁇ 10 15 [atoms / cm 2 ].
- the concentration of the metal element decreases in the thickness direction from the support substrate 10 side toward the semiconductor layer 20 side. With such a configuration, diffusion of the metal element toward the semiconductor layer 20 can be reliably prevented.
- a first substrate 20X is prepared as in FIG. 7A.
- an intermediate layer 30F made of silicon oxide is formed on the upper surface of the Si film 20Xb in the D2 direction.
- the intermediate layer 30F for example, an atomic layer deposition (ALD) method, a sputtering method, or the like that does not require heating the substrate at a high temperature during film formation is used.
- a specific upper limit value of the film formation temperature is preferably a temperature that does not change the dopant concentration distribution in the Si film 20Xb, and is set to 500 [° C.] or less.
- the substrate temperature is about 200 to 400 [° C.]
- the dopant concentration distribution in the Si film 20Xb is not changed.
- B is used as the dopant, it is difficult to diffuse as compared with the case where other elements are used as the dopant. Therefore, the change in the dopant concentration distribution due to film formation can be suppressed more reliably.
- the film is formed by the ALD method. Specifically, tetraethyl oscillosilicate containing silicon as a raw material, silicon tetrachloride, silicon hexachloride, TEOS, alkylsilane, alkoxysilane, aminosilane, fluorinated alkoxysilane, halogen silane and other metal raw material gases, and oxygen as a raw material
- An intermediate layer 30F is formed by alternately flowing an oxygen supply gas such as water vapor or ozone gas to the substrate surface and purging with an inert gas such as Ar between the gases.
- the crystallinity of the intermediate layer 30F is not particularly limited, and may be a polycrystal or amorphous having lower crystallinity than the Si film 20Xb to be the semiconductor layer 20 later.
- Such a thickness of the intermediate layer 30F is not particularly limited, and a range of 100 [nm] or less can be exemplified, but may be 50 [nm], for example. More preferably, it is 5 [nm] or less.
- a support substrate 10 is prepared in the same manner as in FIG. 7C.
- the support substrate 10 and the main surface in the D2 direction of the first substrate 20X (main surface located on the side opposite to the single crystal silicon substrate 20Xa) are bonded together. That is, the support substrate 10 and the main surface of the intermediate layer 30F are bonded together.
- the bonding method may be the same as the example shown in FIGS. 5A and 5B, as shown in FIGS. 8A and 8B.
- the intermediate layer 30F does not require a film thickness exceeding 200 [nm] necessary for absorbing water generated by the dehydration reaction, and can be thinned. For this reason, it can suppress having a bad influence on the heat dissipation of the heat which generate
- an intermediate product having the intermediate layer 30F and the Si film 20Xb between the support substrate 10 and the single crystal silicon substrate 20Xa can be obtained.
- the semiconductor substrate 20 is obtained by thinning the first substrate 20X in the same manner as in FIG. 3B. Through all these steps, a composite substrate 1F in which the intermediate layer 30F and the semiconductor layer 20 are sequentially laminated on the support substrate 10 can be obtained.
- the surface on the support substrate 10 side of the semiconductor layer 20 formed by epitaxial growth is a non-doped depletion layer and has a low oxygen concentration. That is, the strain on the surface of the semiconductor layer 20 on the support substrate 10 side is extremely small. Such a configuration is preferable because stress or the like due to unintentional strain is not added to the surface on the bonding side with the support substrate 10.
- the composite substrate 1F formed through the above-described steps is a part of the semiconductor layer 20 between the support substrate 10 and the semiconductor layer 20, particularly on the semiconductor layer 20 side, like a conventional SOI substrate.
- the semiconductor layer 20 can suppress the generation of unintentional stress necessary for forming the SiOx layer, the generation of interstitial Si, and the like, thereby improving the quality of the semiconductor layer 20. it can.
- the composite substrate 1I is different from the composite substrate 1C in that it includes an intermediate layer 30I.
- the arrangement relationship of the support substrate 10, the intermediate layer 30I, and the semiconductor layer 20 is the same as that of the support substrate 10, the intermediate layer 30, and the semiconductor layer 20 of the composite substrate 1 shown in FIG.
- only different points will be described, and redundant description will be omitted.
- the intermediate layer 30I is located between the support substrate 10 and the semiconductor layer 20.
- the intermediate layer 30 ⁇ / b> I contains an element constituting the semiconductor layer 20 as a main component.
- silicon (Si) is the main component.
- the intermediate layer 30I is lower than the crystallinity of the semiconductor layer 20.
- the intermediate layer 30 ⁇ / b> I contains an element constituting the semiconductor layer 20 as a main component, but has a higher dissolved oxygen concentration than the semiconductor layer 20.
- the intermediate layer 30I may be polycrystalline or amorphous, or may have lower crystallinity by having more lattice defects per unit volume than the semiconductor layer 20.
- the number of lattice defects per unit area may be converted and, for example, the result measured by the lattice defect density (EPD) method may be used.
- the intermediate layer 30I is measured by the EPD method.
- the lattice defect density is larger than that of the semiconductor layer 20 and is about 10 3 to 10 6 [/ cm 2 ].
- the thickness of the intermediate layer 30I is not particularly limited, but the maximum value is set so that the amount of metal that may be mixed by bonding of the support substrate 10 and the semiconductor layer 20 described later can be dissolved. .
- the melting point of the semiconductor material is generally higher than the melting point of the metal described later, and even if the metal described later exists at the interface between the intermediate layer 30I and the support substrate 10, the element and the metal constituting the intermediate layer 30I react with each other. And does not encourage diffusion.
- the maximum thickness is not necessarily required. For example, it may be about 50 nm. More preferably, it is 10 [nm] or less.
- One main surface of the intermediate layer 30 ⁇ / b> I is directly bonded to the support substrate 10, and the other main surface is directly bonded to the semiconductor layer 20.
- the boundary between the intermediate layer 30I and the semiconductor layer 20 can be determined by the difference in the number of lattice defects per unit volume or the difference in crystal structure. Specifically, the number of lattice defects per unit area of the semiconductor layer 20 is less than 1 ⁇ 10 3 [/ cm 2 ], and a region larger than that is defined as the intermediate layer 30I.
- the semiconductor layer 20 is a region up to a single crystal, and the intermediate layer 30I is from a region where the crystal structure is disturbed.
- the composite substrate 1I has such a configuration, it is possible to suppress the diffusion and precipitation of impurities in the semiconductor layer 20. The reason will be described in detail below.
- an intermediate layer 30I is provided in the composite substrate 1I.
- This intermediate layer 30 ⁇ / b> I is made of the same material system as the elements constituting the semiconductor layer 20. That is, it is a Si layer.
- the melting point of Si is high, and even if a metal is present, it does not bind to the metal and promote the diffusion of the metal. For this reason, even if a metal exists at the interface between the support substrate 10 and the intermediate layer 30I, the metal can be held between the support substrate 10 and the intermediate layer 30I. As a result, the metal to the semiconductor layer 20 can be retained. Diffusion can be suppressed.
- the crystallinity of the intermediate layer 30I is lower than that of the single crystal semiconductor layer 20. For this reason, even if a metal exists, it is not diffused to the semiconductor layer 20 side, but is diffused and dissolved in the intermediate layer 30I via a grain boundary or the like.
- the aforementioned EPD method may be used, the Rutherford backscattering (RBS) method, or a transmission electron microscope is used. It can be performed by using electron beam diffraction, X-ray diffraction topography, or the like.
- the oxygen concentration of the intermediate layer 30I is higher than that of the semiconductor layer 20 in this embodiment. Therefore, the intermediate layer 30I can function as a gettering layer that effectively holds metal.
- the oxygen concentration of the semiconductor layer 20 is less than 1 ⁇ 10 16 [atoms / cm 3 ]. With such a configuration, the diffusion, solid solution, and precipitation of metal in the semiconductor layer 20 is suppressed. In particular, when the metal is Fe, generation of OSF defects can be suppressed.
- the intermediate layer 30I can also serve as a stress relaxation layer. Specifically, when the composite substrate 1I is heated, the metal present at the interface between the support substrate 10 and the intermediate layer 30I moves so as to relieve the stress caused by the thermal history. Further, the moved metal is not moved to the semiconductor layer 20 by being captured by lattice defects, grain boundaries, dangling bonds, or the like in the intermediate layer 30I.
- the intermediate layer 30I plays the role of the metal diffusion prevention layer and the stress relaxation layer at the same time.
- the composite substrate 1I it is possible to provide a substrate having the high-quality and high-reliability semiconductor layer 20 in which impurities such as metal are prevented from diffusing into the semiconductor layer 20.
- intermediate layer 30J Modification of composite substrate 1I: intermediate layer 30J
- an intermediate layer 30J made of polysilicon instead of the above-described intermediate layer 30I, an intermediate layer 30J made of polysilicon may be used.
- the intermediate layer 30J made of polysilicon when the element function part functioning as a semiconductor element is formed in the semiconductor layer 20, heat generated in the element function part is prevented without interfering with its operation. It can be quickly transmitted to the 10 side.
- the intermediate layer 30J can hold the metal at innumerable grain boundaries of the polysilicon even when the metal is present at the interface between the intermediate layer 30J and the support substrate 10, so that the semiconductor layer 20 It is possible to effectively suppress the diffusion of metal into the metal.
- the intermediate layer 30J is made of polysilicon, when a residual stress is generated due to a subsequent thermal history, the stress is relieved by moving the metal to a grain boundary at a desired position according to the generated residual stress. This is preferable.
- intermediate layer 30K Modification of composite substrate 1I: intermediate layer 30K
- an intermediate layer 30K further containing a metal may be used.
- metal elements include Fe, Cr, Ni, Cu, and Zn.
- the content may be, for example, less than 1 ⁇ 10 15 [atoms / cm 3 ].
- these metal elements are present at the grain boundaries of the polysilicon.
- the concentration of the metal element decreases in the thickness direction from the support substrate 10 side toward the semiconductor layer 20 side. With such a configuration, diffusion of the metal element toward the semiconductor layer 20 can be reliably prevented.
- the first substrate 20X is prepared as in FIG. 2A.
- an intermediate layer 30I made of silicon is formed on the upper surface of the Si film 20Xb in the D2 direction.
- the intermediate layer 30I may be formed by, for example, atomic layer deposition (Atomic Layer Deposition: ALD) method, CVD method, sputtering method, or the like.
- a method of recrystallization by forming a polysilicon layer by low temperature growth and then performing a heat treatment may be used. It is also possible to obtain a desired intermediate layer by recrystallizing the amorphous film after subsequent room temperature bonding.
- a support substrate 10 is prepared as in FIG. 9C.
- the bonding method includes a method of activating and bonding the surfaces of the surfaces to be bonded, and a method of bonding using electrostatic force.
- the method for activating the surface include a method for activating by irradiating an ion beam or a neutron beam in a vacuum to etch the surface, a method for activating by etching the surface with a chemical solution, and the like.
- an intermediate product having the intermediate layer 30I and the Si film 20Xb between the support substrate 10 and the single crystal silicon substrate 20Xa can be obtained.
- the intermediate product is processed from the arrow D2 direction side (single crystal silicon substrate 20Xa side), and as shown in FIG. 10C, the first substrate 20X is formed in the same manner as in FIG.
- the semiconductor layer 20 is obtained by thinning. Through all these steps, the composite substrate 1I in which the intermediate layer 30I and the semiconductor layer 20 are sequentially laminated on the support substrate 10 can be obtained.
- the region where the metal may be mixed can be limited to the interface between the support substrate 10 and the intermediate layer 30I. That is, it can be limited to a metal that may be mixed into the bonding interface in a state where the bonding surface is activated when the support substrate 10 and the intermediate layer 30I are bonded. For this reason, metal diffusion into the semiconductor layer 20 can be suppressed by the presence of the intermediate layer 30I.
- the density per unit surface area in the vicinity of the surface on the support substrate 10 side of the metal atoms is 10 12 [atoms / cm 2 ] or less. With such a density, the metal atoms do not cover the bonding surface, and the atomic arrangement of the elements constituting the bonding surface is exposed. That is, according to the intermediate layer 30B, one main element of the support substrate 10 is exposed.
- the surface of the semiconductor layer 20 is not covered, and the atomic arrangement of elements constituting the main surface of the support substrate 10 and the main surface of the semiconductor layer 20 is exposed.
- the intermediate layers 30E, 30H, and 30K one main surface (bonding surface) of the support substrate 10 and the main surfaces (bonding surfaces) of the intermediate layers 30E, 30H, and 30K are exposed.
- the density of metal atoms refers to the number of atoms per unit surface area.
- a part of the intermediate layers 30B, 30E, 30H, 30K and the semiconductor layer 20 on the support substrate 10 are made into a constant volume etching solution by ICP-MS (Inductively-Coupled-Plasma-Mass-Spectrometry). Dissolve and measure the amount of metal atoms, and assume that the total amount is within 5 nm of the thickness from the interface, and determine the density in the plane direction.
- Such an assumption is that, as a result of observing and measuring the distribution state of metal atoms in the thickness direction for a plurality of composite substrates obtained according to the present embodiment, even when the amount of metal is the largest, among 30B, 30E, 30H, and 30K, This is because it has been confirmed that it exists in a region within 5 nm on the support substrate 10 side and hardly diffuses on the semiconductor layer 20 side.
- the vicinity region in the intermediate layers 30B, 30E, 30H, and 30K refers to a region having a thickness of about 5 nm from the surface in contact with the support substrate 10.
- metal atoms are aggregated between the support substrate 10 and the semiconductor layer 20, when a semiconductor element is formed in the semiconductor layer 20, the operation of the semiconductor element may be adversely affected.
- agglomeration of metal atoms occurs when metal atoms are provided in layers or islands at the interface (for example, the density of metal atoms at the interface is about 3.0 ⁇ 10 16 [atoms / cm 2 ] or more).
- the density of metal atoms at the interface is about 3.0 ⁇ 10 16 [atoms / cm 2 ] or more.
- it is a problem that is less than about 3.0 ⁇ 10 16 [atoms / cm 2 ], but if it exceeds 10 12 [atoms / cm 2 ], it is dispersed in the joint surface at the time of joining.
- metal atoms aggregate in the process of applying a heat treatment for forming a semiconductor element.
- it by setting it to 10 12 [atoms / cm 2 ] or less, it is possible to prevent the metal atoms from aggregating even if the composite substrate 1 is subjected to heat treatment.
- the solid solubility of the metal atoms with respect to the elements constituting the semiconductor layer 20 or the support substrate 10 is related. That is, by setting the abundance density of metal atoms to 10 10 [atoms / cm 2 ] or more and 10 12 [atoms / cm 2 ] or less, the density is not a density where they contact each other to form an aggregate, and mobility at room temperature. Therefore, aggregates are not formed at the time of joining. In addition, even if heat treatment is applied to increase the mobility, the metal atoms are present only about 10 times the solid solubility in such a density, and even in this state, aggregates are formed. It is thought that there is no.
- the majority of the metal atoms are dissolved in the semiconductor layer 20 or the elements constituting the support substrate 10, and the remaining metal atoms do not exist in an amount that promotes diffusion in the semiconductor layer 20.
- the OSF defects rapidly increase with this value as a boundary when the density exceeds 10 12 [atoms / cm 2 ].
- a lattice defect as a cause of the OSF defect, and using this defect as a foothold, a compound of Fe and O may move and precipitate on the surface to become an OSF defect.
- the threshold value of the amount of Fe that causes the OSF defect coincides with the upper limit value of the density of metal atoms in the present embodiment.
- the composite substrate 1 of the present embodiment is configured so that the semiconductor layer 20 and the support substrate 10 are mutually connected. Since the bonding surface is activated and a dangling bond is formed to perform direct bonding, the dangling bond may remain as a defect at the bonding interface.
- the metal atoms and the elements constituting the semiconductor layer 20 or the support substrate 10 may form an intermetallic compound at the bonding interface.
- the metal atoms may move and precipitate based on the defects at the interface as in the case of the OSF defects generated by the movement and precipitation of Fe based on the defects. It suggests. From the above, it is presumed that diffusion / aggregation of metal atoms can be suppressed by setting the density of metal atoms to be equal to or less than the threshold value at which OSF defects occur.
- the oxygen concentration in the intermediate layers 30B, 30E, 30H, and 30K decreases as it approaches the semiconductor layer 20 and decreases to less than 10 18 [atoms / cm 3 ], which is the oxygen concentration of the semiconductor layer 20.
- the oxygen concentration in the intermediate layers 30B, 30E, 30H, and 30K decreases as it approaches the semiconductor layer 20 and decreases to less than 10 18 [atoms / cm 3 ], which is the oxygen concentration of the semiconductor layer 20.
- the lower limit value of the density of metal atoms is not particularly limited, but is an amount necessary for bonding the support substrate 10 and the semiconductor layer 20 at room temperature. Specifically, when the density of metal atoms is 10 10 [atoms / cm 2 ] or more at the time of bonding, it is possible to secure the same bonding strength as that in the case of bonding with a large amount of metal according to Japanese Patent No. 4162094. Have confirmed.
- the composite substrate 1 having the semiconductor layer 20 in which metal diffusion is suppressed and having sufficient bonding strength between the support substrate 10 and the semiconductor layer 20.
- the metal element may form a metal silicide or a metal oxide.
- SiFeOx, AlFeOx, etc. can be illustrated.
- the metal atoms constituting the metal element In order for the metal atoms constituting the metal element to exist as an intermetallic compound such as metal silicide or metal oxide, a heat treatment at 500 ° C. or higher is performed for 0.5 [hour] after the bonding step and thinning of the semiconductor layer 20. By performing the above, it is generated by bonding with an element constituting the semiconductor layer 20 or an element constituting the support substrate 10.
- the amount of metal existing at the bonding interface between the intermediate layers 30B, 30E, 30H, and 30K and the support substrate 10 is 10 12.
- [atoms / cm 2 ] or less diffusion / aggregation of metal atoms can be suppressed. For this reason, even if the metal element exists as an intermetallic compound, it remains at the bonding interface between the intermediate layers 30B, 30E, 30H, and 30K and the support substrate 10.
- the metal element forms an intermetallic compound
- voids are generated.
- this hole becomes a defect and a new impurity is present at the interface, the impurity can be gettered and diffusion into the semiconductor layer 20 can be suppressed.
- an oxide film 40 may be formed on the upper surface of the semiconductor layer 20.
- the oxide film 40 may be formed on the main surface of the semiconductor layer 20 on the surface opposite to the surface in contact with the intermediate layers 30C to 30K.
- Such an oxide film 40 may be formed by thermally oxidizing the semiconductor layer 20. As described above, when a part of the semiconductor layer 20 is oxidized to become the oxide film 40, Si is pushed out from the oxide film 40 side to the portion remaining as the semiconductor layer 20 with the volume change, and the oxide film 40 of the semiconductor layer 20. In the region near the side surface, interstitial Si increases, and the density of Si atoms per unit volume increases.
- the intermediate layers 30C to 30K between the semiconductor layer 20 and the support substrate 10 are newly formed on the main surface of the semiconductor layer 20, the intermediate layers of the semiconductor layer 20 are formed. There is no increase of Si atoms in the vicinity region on the 30 side. Here, it is known that the presence of interstitial Si becomes a factor for promoting the generation of OSF defects.
- the portion in which the metal element causing the OSF defect is mixed is between the support substrate 10 and the semiconductor layer 20, centering between the support substrate 10 and the intermediate layers 30C to 30K.
- the generation of OSF defects can be suppressed by reducing the Si atom density per unit volume indicating the interstitial Si concentration in this vicinity as compared with the surface on the oxide film 40 side.
- the interstitial Si in other parts of the semiconductor layer 20 is less than the region near the surface of the semiconductor layer 20 on the oxide film 40 side, the semiconductor layer 20 is prevented from being subjected to tensile strain in the crystal structure, and the semiconductor The influence on the carrier mobility of the element can be suppressed.
- Such strain due to interstitial Si or the like can be estimated by forming a semiconductor element in the semiconductor layer 20 and measuring carrier mobility and the like.
- a region in the vicinity of the surface of the semiconductor layer 20 that is in contact with the oxide film 40 refers to a region having a thickness of about 5 nm that continues from the oxide film 40 side to the lower side, and is in contact with the intermediate layers 30C to 30K of the semiconductor layer 20.
- the vicinity region of the side surface indicates a region having a thickness of about 5 [nm] continuing from the intermediate layer 30 to the upper side.
- a plurality of element portions may be formed on the composite substrate 1 of the above-described embodiment and its modification, and the composite substrate 1 may be divided so as to include at least one element portion to form an electronic component.
- the element portion 23 is formed from the upper surface side of the semiconductor layer 20 of the obtained composite substrate 1.
- Examples of the element portion 23 include various semiconductor element structures.
- the composite substrate 1 on which the element portion 23 is formed is divided and the electronic component 2 is manufactured.
- the composite substrate 1 is divided into electronic components 2, at least one element portion 23 is included in one electronic component 2.
- one electronic component 2 may include a plurality of element units 23.
- the electronic component 2 having the element portion 23 can be manufactured.
- FIG. 13 is a diagram showing a change in the abundance of oxygen, aluminum, and silicon with respect to the depth direction.
- the vertical axis represents the measured intensity of each normalized element, and the horizontal axis represents the depth [nm] from the semiconductor layer 20 side.
- the oxygen strength, aluminum strength, and silicon strength are shown in order from the thicker side of the line.
- a tensile test of the composite substrate 1A was performed using a ROM made by QUADGROUP.
- the bonding strength of the composite substrate 1A was 14.7 MPa or more, and it was confirmed that the composite substrate 1A having the configuration through the intermediate layer 30B was bonded well. It is confirmed that the composite substrate 1A retains the bonding state even after various processes such as semiconductor element processing with subsequent polishing, heating and cutting, and has sufficient bonding strength. It was done.
- FIG. 15A is a diagram showing a result of performing line analysis on the composition from the semiconductor layer 20 side to the intermediate layer 30B and the support substrate 10A by EELS.
- FIG. 15B is a diagram in which the binding state of Fe is confirmed in detail by EELS at three depth positions among the depth positions illustrated in FIG. As a result, some metals mainly containing Fe existed at the bonding interface, but these metals were not bonded to any of Al, Si, and O, and diffusion into the semiconductor layer 20 was also confirmed. There wasn't.
- the composite substrate 1 may be manufactured by the following steps. In addition, only the process to change is demonstrated and description is abbreviate
- the example in which the intermediate layer 30 is formed so as to have lower crystallinity than the support substrate 10 and the semiconductor layer 20 has been described.
- an intermediate layer of a single crystal is formed on the Si film 20Xb by using the MBE method or the like.
- the layer 30Z may be formed.
- metal atoms can be reliably fixed and confined between the single crystal support substrate 10 and the intermediate layer 30Z.
- the crystallinity of a part of the intermediate layer 30Z may be broken. That is, you may have the area
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
金属の拡散を抑制した半導体層を有する複合基板を提供する。本発明の複合基板は、絶縁性の酸化物からなる単結晶の支持基板と、一主面が前記支持基板に重ね合わされた単結晶からなる半導体層と、前記支持基板と前記半導体層との間に位置した、前記支持基板を構成する元素または前記半導体層を構成する元素を主成分とし、主成分を除く副成分の割合が1質量%未満である、多結晶もしくはアモルファスからなる中間層と、を有するものである。
Description
本発明は、半導体層を有する複合基板に関する。
近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、SOS(Silicon On Sapphire)構造がある。このSOS構造を形成する方法として、例えば特開2003-31781号公報に開示された技術がある。また、異種材料からなる基板を接合する方法として、例えば特開2004-343369号公報に記載された技術がある。
しかし、特開2003-31781号公報に開示された技術では、サファイアが含有する微量の金属が半導体素子の機能層となるシリコン側に拡散し、半導体素子の動作に悪影響を及ぼすおそれがあった。また、特開2004-343369号公報に開示された技術では、接合面を活性化させるためにイオンビームはや中性子ビームを照射した際に、接合装置のチャンバー内に浮遊する金属が接合界面に金属が混入するおそれがある。このため、SOS構造を形成する際に特開2004-343369号公報に記載された技術を適用したとしても、半導体素子の機能層となるシリコン側に金属が拡散し、半導体素子の動作に悪影響を及ぼすおそれがあった。
このため、金属の混入を抑制した半導体層を有する複合基板が求められていた。
本発明の実施形態の複合基板は、支持基板と半導体層と中間層とを含む。支持基板は、絶縁性の酸化物からなる単結晶である。半導体層は一主面が前記支持基板に重ね合わされた単結晶からなる。中間層は、前記支持基板と前記半導体層との間に位置する。そして中間層は、前記支持基板を構成する元素または前記半導体層を構成する元素を主成分とし、主成分を除く副成分の割合が1質量%未満となっている。中間層は、多結晶もしくはアモルファスからなる。
本発明によれば、半導体層への金属拡散を抑制した複合基板を提供することができる。
本発明に係る複合基板1は、図1に示すように、支持基板10と半導体層20と中間層30とを有する。中間層30は支持基板10と半導体層20との間に位置する。ここで中間層30は、支持基板10または半導体層20を構成する元素を主成分とする。そして、主成分を除く副成分の存在量は1質量%以下とする。すなわち、中間層30は極めて高い純度を有し、いわゆるガラス材料とは異なるものである。
支持基板10と中間層30と半導体層20との位置関係は、後述の第1~第4の実施形態に共通するものである。
なお、以下の記載において、各構成要素の変形例については、構成要素の符号の後に大文字のアルファベットを付している。各変形例に共通した内容については、大文字のアルファベットを付すことなく説明するものとする。
(第1の実施形態)
本発明の複合基板の実施形態の一例について、図面を参照しつつ、説明する。本発明の複合基板1Aは、支持基板10Aと半導体層20と中間層30Aとを含んで構成される。
本発明の複合基板の実施形態の一例について、図面を参照しつつ、説明する。本発明の複合基板1Aは、支持基板10Aと半導体層20と中間層30Aとを含んで構成される。
支持基板10Aは、その上部に位置する半導体層20を支持するものであり、所望の強度および表面について所望の平坦度を有し、酸素を含有するものであればよい。支持基板10Aを構成する材料としては、酸化アルミニウム単結晶(サファイア)、石英、樹脂基板などを用いることができる。支持基板10Aの結晶性等は限定されず自由に選択することができるが、本実施形態では、支持基板10Aとして単結晶のサファイアを採用する。
この支持基板10Aの厚みとしては、例えば、400~800〔μm〕の範囲が挙げられる。
半導体層20は、一主面20bを支持基板10Aの一主面10a上に重ね合わせている。そして、半導体層20の材料としては、単結晶の半導体材料であればよく、例えば、SiやGe,GaAs,ZnTe,GaN,有機物半導体単結晶などを用いることができる。本実施形態では、半導体層20としてSi単結晶を用いている。
半導体層20の厚みとしては、例えば30~200[nm]の範囲が挙げられる。また、半導体層20のドーパント濃度としては、例えば、相対的に低濃度のp-およびn-のドーパント濃度、ならびにノンドープのいずれか1つとなるように形成される。p-のドーパント濃度としては、1×1016〔atoms/cm3〕以下の範囲が挙げられる。n-のドーパント濃度としては、5×1015〔atoms/cm3〕以下の範囲が挙げられる。ここで「ノンドープのシリコン」としているものは、単に不純物を意図してドープしないシリコンというものであって、不純物を含まない真性シリコンに限られるものではない。そして、半導体層20中の酸素濃度は、後述する中間層30の半導体層20側の界面の酸素濃度以下であることが好ましい。詳しくは後述するが、1×1018〔atoms/cm3〕未満であるとよい。
中間層30Aは、支持基板10と半導体層20との間に位置する。中間層30Aの一方主面は支持基板10Aに直接接合され、他方主面は半導体層20に直接接合されている。そして、この中間層30Aは、支持基板10Aと半導体層20との互いの結晶構造が乱れた状態となっている。言い換えると、支持基板10Aを構成する主成分の元素、すなわちアルミナと、半導体層20を構成する元素、すなわちSiとが互いに単独で存在している。すなわち、支持基板10Aを構成する元素と半導体層20を構成する元素とは化学的に結合していない。なお、中間層30Aは支持基板10Aを構成する主成分の元素を含むことから、内部に酸素を含有するものとなる。
中間層30Aと支持基板10Aとの境界は、結晶構造の違いによって判断できる。すなわち、単結晶となっている領域までが支持基板10Aであり、結晶構造が乱れる領域からが中間層30Aとなる。中間層30Aと半導体層20との境界も同様に判断できる。
すなわち、中間層30Aは、その結晶性が支持基板10A,半導体層20に比べて低くなっている。この例では、単結晶とは異なり、支持基板10Aを構成する結晶構造と半導体層20を構成する結晶構造とが入り混じった、いわば、2種類の結晶構造からなる擬似的な多結晶体となっている。このような結晶性の違いは、例えば、収束イオンビーム(FIB)加工によって断面加工した後に、透過型電子顕微鏡(TEM)を用いて、観察したり、電子線回折を行なったりして確認すればよい。また、ラザーフォード後方散乱(RBS)により測定してもよい。
このような構成とすることにより、支持基板10Aを構成する元素と半導体層20を構成する元素とは化学的に結合していない場合であっても、支持基板10Aと半導体層20とを接合することができる。なお、支持基板10Aを構成する元素および半導体層20を構成する元素は、いずれも支持基板10Aを構成する元素および半導体層20を構成する元素以外の元素とも結合していない。このことからも、一般的な接合層を介して両者を接合する手法とも異なるものとなる。
そして、この中間層30Aは、厚み方向において、半導体層20に近づくにつれて酸素濃度が減少するような酸素濃度分布を有している。中間層30Aにおける酸素濃度分布の状態は特に限定されないが、半導体層20との界面において、半導体層20の酸素濃度と同等となるように傾斜させればよい。また、中間層30Aの厚みは50〔nm〕以下が好ましい。中間層30Aの厚みは、より好ましくは、5~10〔nm〕とする。このような厚みとすることにより、たとえ酸素を含有する、単結晶以外の層であっても、寄生容量や熱伝導の面で悪影響を及ぼすことがないからである。
複合基板1Aをこのような構成とすることにより、半導体層20に不純物が拡散したり、析出したりすることを抑制することができる。その理由について以下に詳述する。
複合基板1Aは、支持基板10Aと半導体層20とを接合するときに接合界面に金属などの不純物が混入したり、支持基板10Aに微量添加されている金属などの不純物が半導体層20側に拡散・析出したりするおそれがある。このような金属の存在は、半導体層20に半導体素子として機能する素子機能部を構成するときに、誤動作を発生させるおそれがある。そこで、たとえ金属などの不純物が存在する場合であっても、半導体層20に拡散・析出させないことが重要である。
これに対して、複合基板1Aでは、中間層30Aを設けている。金属は半導体層20を構成する元素との結合エネルギーに比べて、酸素と結合する結合エネルギーの方が小さい。例えば、半導体層20を構成するSiとFeとを例にすると、Si-Feの共晶温度は660〔℃〕であり、これらの結合には加熱が必要であるのに対して、Fe-Oの結合は常温下でも進行する。このため、金属は、半導体層20側に拡散することなく、中間層30Aの酸素と結合し、中間層30Aの内部に保持されることとなる。さらに、この中間層30Aも酸素濃度が、半導体層20側に近づくに連れて減少することから、半導体層20と中間層30Aとの界面に金属が残存することなく、中間層30Aの厚み方向において支持基板10A側において金属を保持することができる。
また、中間層30Aの結晶構造は乱れているのに対して、半導体層20は単結晶であり、この点からも金属を、拡散・固溶しやすい中間層30Aに取り込むことができる。
さらに、半導体層20の酸素濃度は1×1018〔atoms/cm3〕未満としている。このような構成により、半導体層20中に金属が拡散・固溶・析出することを抑制している。特に、金属がFeである場合には、OSF欠陥の発生を抑制することができる。
そして、中間層30Aは、支持基板10Aに接する側から半導体層20に近づくにつれて酸素濃度が低下し、半導体層20と接する側の面では、半導体層20と同程度の酸素濃度となっていることが好ましい。このような構成からも、中間層30A側から半導体層20側へ酸素が供給されることもなく、確実にOSF欠陥を抑制することができる。
以上のように、複合基板1によれば、半導体層20に金属等の不純物が拡散することを抑制した、高品質の半導体層20を有するものを提供することができる。
(第1の実施形態の変形例)
上述の中間層30Aに代えて、単体で存在する金属原子をさらに含有する中間層30Bとしてもよい。
上述の中間層30Aに代えて、単体で存在する金属原子をさらに含有する中間層30Bとしてもよい。
金属原子は、Fe,Cr,Ni,Cu,Zn等を例示することができる。ただし、支持基板10A,半導体層20を構成する主成分の元素は除くものとする。含有量としては、例えば、1×1015〔atoms/cm2〕未満とすればよい。このような金属元素を単体で含有させることが重要である。すなわち、金属元素は支持基板10Aおよび半導体層20を構成する元素と結合することなく、単独で支持基板10Aおよび半導体層20を構成する元素の結晶が乱れた領域に保持されていることが重要である。
このような構成とすることにより、金属元素が結合に直接関与していないため、半導体層20側の界面に層状に存在することなく、その結果、半導体層20への拡散を抑制することができる。また、半導体素子を形成するための熱処理等により金属原子が新たな反応や拡散等を起こしたとしても、結合強度に影響が出ず、半導体層20の剥離を抑制でき、信頼性の高いものとすることができる。さらに、金属元素を単体で、かつ中間層30Bの内部に存在させることにより、半導体素子を形成するための熱処理等を行なっても新たな反応および拡散等の現象を中間層30Bの内部に留めることができる。つまり、中間層30Bの厚み方向における酸素濃度が支持基板10A側にかけて増大する構成となっているため、後の熱処理等により金属元素は支持基板10A側に移動させることができる。また、中間層30B中においては、厚み方向に金属元素の濃度分布があってもよく、支持基板10Aから離れるにつれて濃度が低くなることが好ましい。
このように、複合基板1Aによれば、後の熱処理に対しても半導体層20の特性が劣化しない、信頼性の優れたものとすることができる。
また、金属元素が支持基板10Aおよび半導体層20と結合していないことから、仮に複合基板1Aに加えられる熱履歴等によって歪が発生したとしても、金属元素がそれを緩和させるように移動することができる。
(第1の実施形態に係る複合基板1Aの製造方法)
次に、複合基板1Aの製造方法について図面を用いて説明する。
次に、複合基板1Aの製造方法について図面を用いて説明する。
まず、図2(a)に示したように、シリコン(Si)で形成された第1基板20Xを準備する。この第1基板20Xは単結晶シリコン基板20Xaの上面(図のD2方向)にSiをエピタキシャル成長させたSi膜20Xbを形成して成る。このSi膜20Xbの一部が後の半導体層20となる。このエピタキシャル成長の方法としては、単結晶シリコン基板20Xaを加熱しながら、当該単結晶シリコン基板20Xaの表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法(熱CVD法)などの種々の方法を採用できる。このSi膜20Xbは、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。また、真空中においてエピタキシャル成長させるため、その膜中の酸素含有量をCZ法で形成したシリコン基板に比べて極めて低く抑えることができる。具体的には、酸素濃度を1018〔atoms/cm3〕未満とすることができる。この酸素濃度は、CZ法で形成したシリコン基板に比べて1/10以下の値となっている。実際には、酸素濃度を3×1017〔atoms/cm3〕未満とすることができることを確認している。
ここで、Si膜20Xbのドーパント濃度は、特に限定はされないが、例えば、相対的に低濃度のp-およびn-のドーパント濃度、ならびにノンドープのいずれか1つとなるように形成される。p-のドーパント濃度としては、1×1016〔atoms/cm3〕以下の範囲が挙げられる。n-のドーパント濃度としては、5×1015〔atoms/cm3〕以下の範囲が挙げられる。Si膜20Xbのドーパント濃度は単結晶シリコン基板20Xaから離れるにつれて減少し、単結晶シリコン基板20Xaと接する側と反対側の表面においては、完全空乏層となるようなドーパント濃度となっている。
また、Si膜20Xbの厚みは、特に限定されないが、例えば2〔μm〕程度とすればよい。
次に、図2(b)に示すように、酸化アルミニウム単結晶(サファイア)からなる絶縁性の支持基板10Aを準備する。
次に、支持基板10Aと、第1基板20XのD1方向の主面(単結晶シリコン基板20Xaと反対側に位置する主面)とを貼り合わせる。すなわち、支持基板10AとSi膜20Xbの主面とを貼り合わせる。貼り合わせの方法としては、図2(c)に示したように、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面の活性化する方法としては、例えば真空中でイオンビームや中性子ビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。
そして、図3(a)に示すように、この活性化した状態で加圧することにより、支持基板10AとSi膜20Xbとの界面の一部の結晶を乱した状態で中間層30Aを形成することができる。イオンビームや中性子ビームの出力による表面の活性化の程度と加重とを調整することにより、中間層30Aの厚みや支持基板10Aを構成する元素の割合とSi膜20Xbを構成する元素の割合とを制御することができる。ここで、接合面に接合層として金属を介在させないよう、接合装置内に金属が浮遊しないようにする。例えば、金属発生源をセラミックスからなるカバー部材で覆ったり、接合装置内をクリーニングにしたり、真空度を確保したりする。この接合を常温下で行なってもよい。なお、この接合は、樹脂系などの接着剤を使用しない方法によるものである。
なお、接合時に加熱することなく、かつ、接合層を形成するだけの金属も存在しないことから、意図せぬ各元素間の結合形成を抑制できる。
この接合方法によって接合する場合、Si膜20Xbおよび支持基板10Aは、接合する面の面粗さが小さいことが好ましい。この面粗さは、例えば算術平均粗さRaや二乗平均平方根Rqで表される。この算術平均粗さRaの範囲としては、10〔nm〕未満が挙げられる。二乗平均平方根Rqの範囲としては5〔nm〕未満が挙げられる。算術平均粗Raさや二乗平均平方根Rqを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。
ここまでの工程を経ることによって、支持基板10Aと単結晶シリコン基板20Xaとの間に、中間層30A、Si膜20Xbを有する中間製造物ができる。
次に、中間製造物を矢印D1方向側(単結晶シリコン基板20Xa側)から加工して、図3(b)に示したように単結晶シリコン基板20Xaを除去してSi膜20Xbを露出させる。この単結晶シリコン基板20Xaを除去する加工方法としては、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。このとき、単結晶シリコン基板20Xaとともに、厚み方向においてSi膜20Xbの一部が除去されてもよい。
ここで、単結晶シリコン基板20Xaとして、ドーパント濃度の高いものを用い、単結晶シリコン基板20Xaのドーパント濃度におけるエッチングレートと、Si膜20Xbのドーパント濃度におけるエッチングレートとが大きく異なるようなエッチャントを用いて単結晶シリコン基板20Xaを除去することが好ましい。この場合には、生産性が高くなるとともに、たとえ、支持基板10のうねりが大きい場合であっても、Si膜20Xbを支持基板10の主面10aの面内において均一に厚みを残すことができるからである。
言い換えると、支持基板10のうねりに沿って均一な厚みに加工することができる。
そして、Si膜20XbのD1方向の上面を精密研磨して、厚みの均一性を向上させることができる。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体(ガス)、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄(SF6)、四フッ化炭素(CF4)などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガス・クラスタ・イオンビーム(Gas Cluster Ion Beam;GCIB)を用いた方法が含まれている。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで基板を走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。
このような工程を経てSi膜20Xbの残った部分を半導体層20とする。このような全工程を経ることにより、支持基板10A上に中間層30A、半導体層20が順に積層された複合基板1Aを得ることができる。
このような工程を経ることにより、エピタキシャル成長で形成した半導体層20の支持基板10A側の面はノンドープの空乏層となっており、かつ、酸素濃度も低いものとなっている。つまり、半導体層20の支持基板10A側の面は、歪が極めて小さくなっている。このような構成とすることにより、支持基板10Aとの接合側の面において意図せぬ歪による応力等が付加されることがないので好ましい。
さらに、上述のような工程を経て形成された複合基板1Aは、支持基板10Aと半導体層20との間のうち、特に半導体層20側には従来のSOI基板のような一定膜厚のSiOx層(酸化物層)が存在しない。すなわち、酸素を主成分とする層と半導体層20とが接することなく、支持基板10Aとの接合を実現することができる。このことからも、半導体層20には、SiOx層を形成するために必要な意図せぬ応力の発生や、格子間Si等の発生を抑制することができ、半導体層20の品質を高めることができる。
上述の工程では、基板等を洗浄する工程を明記していないが、必要に応じて基板の洗浄をしてもよい。基板の洗浄方法としては、超音波を用いた洗浄、有機溶媒を用いた洗浄、化学薬品を用いた洗浄、およびO2アッシングを用いた洗浄などの種々の方法が挙げられる。これらの洗浄方法は、組み合わせて採用してもよい。
(第2の実施形態)
次に、第2の実施形態に係る複合基板1Cについて説明する。複合基板1Cは、複合基板1A,1Bと比べて、支持基板10Cと中間層30Cとが異なる。なお、複合基板1Cにおいて、支持基板10C,中間層30C,半導体層20の配置関係は、図1に示す複合基板1の支持基板10,中間層30,半導体層20と同じである。以下、異なる点についてのみ説明し、重複する説明を省略する。
次に、第2の実施形態に係る複合基板1Cについて説明する。複合基板1Cは、複合基板1A,1Bと比べて、支持基板10Cと中間層30Cとが異なる。なお、複合基板1Cにおいて、支持基板10C,中間層30C,半導体層20の配置関係は、図1に示す複合基板1の支持基板10,中間層30,半導体層20と同じである。以下、異なる点についてのみ説明し、重複する説明を省略する。
支持基板10Cは、その上部に位置する半導体層20を支持するものであり、強度、平坦度を有する単結晶であれば、自由に選択することができる。支持基板10Cを構成する材料としては、酸化アルミニウム単結晶(サファイア)、炭化ケイ素基板などを用いることができる。本実施形態では、支持基板10Cとして絶縁性材料であるサファイアを採用する。
この支持基板10Cの厚みとしては、例えば、400~800〔μm〕の範囲が挙げられる。また、支持基板10Cの算術平均粗さRaは1〔nm〕以下とすることが好ましい。
中間層30Cは、支持基板10Cと半導体層20との間に位置する。そして、この中間層30Cは、支持基板10Cを構成する元素を主成分とする。この例ではアルミナを主成分とする。そして、中間層30Cは、支持基板10Cの結晶性に比べ低くなっている。
中間層30Cは、多結晶またはアモルファスとする。そして中間層30Cの厚みは、特に限定されないが、その最大値は後述する支持基板10Cと半導体層20との接合によって混入するおそれのある金属の量を固溶させることができるように設定される。ただし、アルミナの融点は約1800〔℃〕であり、中間層30Cと支持基板10Cとの界面にたとえ後述の金属が存在したとしても、中間層30Cを構成する元素と金属が反応したり拡散を助長させたりすることはない。このため、上記最大値の厚みが必ずしも必要ではない。例えば、50〔nm〕程度でよい。より好ましくは10〔nm〕以下とする。
中間層30Cの一方主面は支持基板10Cに直接接合され、他方主面は半導体層20に直接接合されている。中間層30Cと支持基板10Cとの境界は、結晶構造の違いにより判断できる。すなわち、単結晶となっている領域までが支持基板10Cであり、結晶構造が乱れる領域からが中間層30Cとなる。
複合基板1Cをこのような構成とすることにより、半導体層20に不純物が拡散したり析出したりすることを抑制することができる。その理由について以下に詳述する。
複合基板1Cでは、中間層30Cを設けている。この中間層30Cは支持基板10Cを構成する元素と同じ材料系で構成されている。すなわちアルミナ層となっている。アルミナの融点は高く、金属が存在したとしても金属と結合して金属の拡散を助長させることがない。このため、支持基板10Cと中間層30Cとの界面に金属が存在したとしても、支持基板10Cと中間層30Cとの間に金属を保持することができ、その結果、半導体層20への金属の拡散を抑制することができる。
また、中間層30Cの結晶性は、単結晶の半導体層20、支持基板10Cに比べて低くなっている。このため、仮に金属が存在する場合であっても、半導体層20側に拡散されず、粒界等を介して中間層30C中に拡散・固溶される。
ここで、中間層30Cの結晶性評価は、例えば、収束イオンビーム(FIB)加工によって断面加工した後に、透過型電子顕微鏡(TEM)を用いて、観察したり、電子線回折を行なったりして確認すればよい。また、ラザーフォード後方散乱(RBS)により測定してもよい。
また、中間層30Cの単位体積当たりの酸素量は支持基板10Cに比べて少なくなっていることにより、金属と酸素との結合を抑制し、金属の拡散に伴う移動を抑制することができる。
以上のように、複合基板1Cによれば、半導体層20に金属等の不純物が拡散することを抑制した、高品質の半導体層20を有するものを提供することができる。
(複合基板1Cの変形例:中間層D)
上述の中間層30Cに代えて、厚み方向において結晶構造が変化する中間層30Dとしてもよい。
上述の中間層30Cに代えて、厚み方向において結晶構造が変化する中間層30Dとしてもよい。
中間層30Dは、アルミナを含む多結晶からなり、厚み方向において支持基板10Cに向かうに連れてγアルミナの割合が高くなっているとともに半導体層20側に向かうに連れてαアルミナの割合が高くなっている。
このように2種類の結晶構造が中間層30Dの厚みの途中で混在することにより、厚みの途中が最も結晶構造が乱れた状態とすることができる。これにより、仮に金属が存在したときに、中間層30Dの厚みの途中を中心として金属を保持することができる。
また、半導体層20側において高温性のαアルミナの割合を高くしていることにより、半導体層20側でより効果的に金属の拡散を抑制することができる。
さらに、支持基板10CとしてR面のサファイアを用いるときには、支持基板10Cの一主面に露出する結晶構造が立方晶に近くなるため、支持基板10C側においてγアルミナの比率が高い中間層30Dとの整合性が良好となり好ましい。
(複合基板の変形例:中間層E)
上述の中間層30Cに代えて、金属元素をさらに含有する中間層30Eとしてもよい。
上述の中間層30Cに代えて、金属元素をさらに含有する中間層30Eとしてもよい。
金属元素としては、Fe,Cr,Ni,Cu,Zn等を例示することができる。ただし、支持基板10および半導体層20を構成する主成分の元素は除くものとする。含有量としては、例えば、1×1015〔atoms/cm3〕未満とすればよい。
中間層30Eは、金属元素の濃度が、厚み方向において支持基板10C側から半導体層20側に向かうにつれて減少している。このような構成とすることにより、半導体層20側への金属元素の拡散を確実に防止させることができる。
(複合基板1Cの製造方法)
複合基板1Cの製造方法について図4,図5を用いて説明する。
複合基板1Cの製造方法について図4,図5を用いて説明する。
まず、図4(a)に示すように、図2(a)と同様にして第1基板20Xを準備する。
次に、図4(b)に示すように、Si膜20XbのD2方向の上面に、アルミナからなる中間層30Cを形成する。中間層30Cは、例えば、原子層堆積(Atomic Layer Deposition :ALD)法やCVD法、スパッタリング法等によって形成すればよい。特に、ALD法、スパッタ法等、成膜時に基板を高温で加熱する必要のない方法により成膜する。具体的な成膜温度の上限値としては、Si膜20Xbにおけるドーパント濃度分布を変化させないような温度が好ましく、500〔℃〕以下とする。ALD法やスパッタリング法により成膜する場合には、基板温度は200~400〔℃〕程度であるため、Si膜20Xb中のドーパント濃度分布を変化させることがない。理由については後述するが、特にALD法により成膜することが好ましい。
次に、図4(c)に示すように、図2(b)と同様に支持基板10Cを準備する。
次に、支持基板10Cと、第1基板20XのD2方向の主面(単結晶シリコン基板20Xaと反対側に位置する主面)とを貼り合わせる。すなわち、支持基板10Cと中間層30Cの主面とを貼り合わせる。貼り合わせの方法としては、図5(a)に示したように、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面の活性化する方法としては、例えば真空中でイオンビームや中性子ビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。
そして、図5(b)に示すように、この活性化した状態で両者を貼り合わせる。この接合を常温下で行なってもよい。なお、この接合は、樹脂系などの接着剤を使用しない方法によるものである。
この接合方法によって接合する場合、中間層30Cおよび支持基板10Cは、接合する面の面粗さが小さいことが好ましい。この面粗さは、例えば算術平均粗さRaで表される。この算術平均粗さRaの範囲としては、10〔nm〕未満が挙げられる。算術平均粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。
ここまでの工程を経ることによって、支持基板10Cと単結晶シリコン基板20Xaとの間に、中間層30C、Si膜20Xbを有する中間製造物ができる。
次に、図5(c)に示すように、図3(b)と同様にして、第1基板20Xを薄層化して半導体層20を得る。このような全工程を経ることにより、支持基板10C上に中間層30C、半導体層20が順に積層された複合基板1Cを得ることができる。
(複合基板1Cの製造方法の変形例1)
また、上述の製造方法において、以下のような工程により複合基板1Cを製造してもよい。なお、変更する工程のみについて説明し、変更のない工程については説明および図示を省略する。
また、上述の製造方法において、以下のような工程により複合基板1Cを製造してもよい。なお、変更する工程のみについて説明し、変更のない工程については説明および図示を省略する。
図4(b)に係る工程に代えて、図6(a)に示すように、Si膜20XbのD2方向の上面にαアルミナから第1中間層30xを形成する。次に、図4(c)の工程においてにおいて、支持基板10CとしてR面のサファイアを用意する。
そして、図5(a)に係る工程に代えて、図6(b)に示すように、支持基板10Cの上面の一部を活性化させた第2中間層30yとする。このような、第2中間層30yはR面単結晶サファイア表面に倣ったγ-アルミナとなっている。
そして、第1中間層30xと第2中間層30yとを接合することにより、両者が合わさり結晶性が崩れた中間層30Dが形成される。
なお、上述の例では第2中間層30yを支持基板10の一部を変質させて形成したが、支持基板10上Cに新たにγアルミナからなる第2中間層30yを成膜してもよい。
(複合基板1Cの製造方法の変形例2)
以下、図4(b)に示す工程において、中間層30CをALD法によって形成した一例を示す。
以下、図4(b)に示す工程において、中間層30CをALD法によって形成した一例を示す。
具体的には、アルミニウムを原料としたトリメチルアルミニウム(TMA)と、H2Oガスまたは酸素ガスから発生させたラジカル酸素とを交互に基板表面に流し、各ガスの間には、Ar等の不活性ガスでパージすることで中間層30Cを形成する。この成膜は約0.1〔nm〕/1原子層形成サイクルで形成し、1サイクルにかかる時間は数秒程度である。中間層30Cの厚みは約20〔nm〕以下とすればよいが、タクトタイムの関係から、100〔nm〕以下で形成するとよい。
ここで、ALD法において中間層30Cの成膜温度は、通常のALD窓と言われる温度範囲内で決定される。ここでALD窓(ALD window)とは、均一な膜厚を得ることのできる、ALD法で用いられる前駆体(この例であればTMAとH2O)に特有の温度範囲を示す。TMAとH2Oを用いる場合には、この温度範囲として200~400〔℃〕を例示することができる。
また、中間層30Cは、半導体層20から発生する熱を効率よく放熱するために、また、不要の寄生容量を形成しないためにも薄いことが好ましい。この厚みは、後の工程で接合界面に混入する金属原子の絶対量に応じて決定するが、30〔nm〕以下、より好ましくは、5〔nm〕以下とする。
このようにして形成した中間層30Cは、内部にH終端させたダングリングボンドを多く有するものとなり、他の薄膜形成方法によって作製した膜に比べて柔らかい膜となる。このため、図5(a)に示す工程において、接合面の表面を活性化し、加熱,押圧することなく接合を実現させる接合技術を用いることができる。
さらに、上述のように形成した中間層30Cは、他の薄膜形成方法に比べて不純物の混入のおそれが少ない。このことからも、意図せぬ不純物の存在によって半導体層20の特性が劣化することを抑制することができる。
(第3の実施形態)
次に第3の実施形態に係る複合基板1Fについて説明する。複合基板1Fは、複合基板1Cと比べて、中間層30Fを備える点で異なる。なお、複合基板1Fにおいて、支持基板10,中間層30F,半導体層20の配置関係は、図1に示す複合基板1の支持基板10,中間層30,半導体層20と同じである。以下、異なる点についてのみ説明し、重複する説明を省略する。
次に第3の実施形態に係る複合基板1Fについて説明する。複合基板1Fは、複合基板1Cと比べて、中間層30Fを備える点で異なる。なお、複合基板1Fにおいて、支持基板10,中間層30F,半導体層20の配置関係は、図1に示す複合基板1の支持基板10,中間層30,半導体層20と同じである。以下、異なる点についてのみ説明し、重複する説明を省略する。
中間層30Fは、支持基板10と半導体層20との間に位置する。中間層30Fの一方主面は支持基板10に直接接合され、他方主面は半導体層20に直接接合されている。そして、この中間層30Fは、半導体層20を構成する元素を含む酸化物を主成分とする。この例では、酸化シリコン(SiO2)を主成分とする。そして、中間層30Fは、半導体層20の結晶性に比べて低くなっている。
中間層30Fは、支持基板10の単位体積当たりの酸素濃度に比べて、単位体積当たりの酸素濃度を少なくしてもよい。その場合には、金属と酸素との結合を抑制し、金属の拡散に伴う移動を抑制することができる。このような酸素濃度は、中間層30F全体において達成していてもよいし、その一部であってもよい。
中間層30Fは、多結晶またはアモルファスとする。そして中間層30Fの厚みは、特に限定されないが、その最大値は後述する支持基板10と半導体層20との接合によって混入するおそれのある金属の量を固溶させることができるように設定される。ただし、酸化シリコンの融点は約1700〔℃〕であり、中間層30Fと支持基板10との界面にたとえ後述の金属が存在したとしても、中間層30Fを構成する元素と金属が反応したり拡散を助長させたりすることはない。このため、上記最大値の厚みが必ずしも必要ではない。また、中間層30Fの厚みが200〔nm〕以上となると、中間層30Fの存在により放熱特性が悪化するおそれが生じる。このため、中間層30Fの厚みとしては、例えば、50〔nm〕程度とし、より好ましくは30〔nm〕程度でよい。5〔nm〕以下としてもよい。
複合基板1Fをこのような構成とすることにより、半導体層20に不純物が拡散したり、析出したりすることを抑制することができる。その理由について以下に詳述する。
複合基板1Fでは、中間層30Fを設けている。この中間層30Fは半導体層20を構成する元素と同じ材料系で構成されている。すなわち酸化シリコン層となっている。酸化シリコンの融点は高く、金属が存在したとしても金属と結合して金属の拡散を助長させることがない。このため、支持基板10と中間層30Fとの界面に金属が存在したとしても、支持基板10と中間層30Fとの間に金属を保持することができ、その結果、半導体層20への金属の拡散を抑制することができる。
また、中間層30Fの結晶性は、単結晶の半導体層20、支持基板10に比べて低くなっている。このため、仮に金属が存在する場合であっても、半導体層20側に拡散されず、粒界等を介して中間層30F中に拡散・固溶される。
ここで、中間層30Fの結晶性評価は、例えば、収束イオンビーム(FIB)加工によって断面加工した後に、透過型電子顕微鏡(TEM)を用いて、観察したり、電子線回折を行なったりして確認すればよい。また、ラザーフォード後方散乱(RBS)により測定してもよい。
以上のように、複合基板1Fによれば、半導体層20に金属等の不純物が拡散することを抑制した、高品質の半導体層20を有するものを提供することができる。
(複合基板1Fの変形例:中間層G)
上述の中間層30Fに代えて、厚み方向に酸素濃度分布を有する中間層30Gとしてもよい。
上述の中間層30Fに代えて、厚み方向に酸素濃度分布を有する中間層30Gとしてもよい。
中間層30Gは、中間層30Aと同様に、厚み方向において酸素濃度が支持基板10から半導体層20側にかけて減少するものとなっている。この場合には、中間層30Gは、中間層30Aと同様に、中間層30Gの内部において金属を保持することができ、半導体層20への拡散を抑制できるものとなる。
(複合基板1Fの変形例:中間層30H)
上述の中間層30Fに代えて、金属元素をさらに含有する中間層30Hとしてもよい。
上述の中間層30Fに代えて、金属元素をさらに含有する中間層30Hとしてもよい。
金属元素としては、Fe,Cr,Ni,Cu,Zn等を例示することができる。ここで、金属元素としては、支持基板10および半導体層20を構成する主成分の元素は除くものとする。含有量としては、例えば、1×1015〔atoms/cm2〕未満とすればよい。
中間層30Hは、金属元素の濃度が、厚み方向において支持基板10側から半導体層20側に向かうにつれて減少している。このような構成とすることにより、半導体層20側への金属元素の拡散を確実に防止させることができる。
(複合基板1Fの製造方法)
次に、複合基板1Fの製造方法について図面を用いて説明する。
次に、複合基板1Fの製造方法について図面を用いて説明する。
まず、図7(a)に示したように、図2(a)と同様に、第1基板20Xを準備する。
次に、図7(b)に示すように、Si膜20XbのD2方向の上面に、酸化シリコンからなる中間層30Fを形成する。中間層30Fは、例えば、原子層堆積(Atomic Layer Deposition :ALD)法、スパッタリング法等、成膜時に基板を高温で加熱する必要のないものを用いる。具体的な成膜温度の上限値としては、Si膜20Xbにおけるドーパント濃度分布を変化させないような温度が好ましく、500〔℃〕以下とする。ALD法やスパッタリング法により成膜する場合には、基板温度は200~400〔℃〕程度であるため、Si膜20Xb中のドーパント濃度分布を変化させることがない。特に、ドーパントとしてBを用いている場合には、他の元素をドーパントとして用いる場合に比べて拡散しにくいため、より確実に成膜によるドーパント濃度分布変化を抑制することができる。
この例ではALD法により成膜している。具体的には、シリコンを原料として含むテトラエチルオシロシリケートや四塩化珪素,六塩化珪素,TEOS,アルキルシラン、アルコキシシラン、アミノシラン、フッ化アルコキシシラン、ハロゲンシラン等の金属原料ガスと、酸素を原料として含む水蒸気やオゾンガス等の酸素供給ガスとを交互に基板表面に流し、各ガスの間には、Ar等の不活性ガスでパージすることで中間層30Fを形成する。
なお、中間層30Fの結晶性は特に限定されず、多結晶体やアモルファスとして、後の半導体層20となるSi膜20Xbよりも低い結晶性を有するものとしてもよい。
このような、中間層30Fの厚みとしては特に限定されず、100〔nm〕以下の範囲を例示できるが、例えば50〔nm〕とすればよい。より好ましくは5〔nm〕以下とする。
次に、図7(c)に示すように、図2(b)と同様に支持基板10を準備する。
次に、支持基板10と、第1基板20XのD2方向の主面(単結晶シリコン基板20Xaと反対側に位置する主面)とを貼り合わせる。すなわち、支持基板10と中間層30Fの主面とを貼り合わせる。貼り合わせの方法としては、図8(a),(b)に示したように、図5(a),(b)に示す例と同様にすればよい。
このように、接合表面を活性化させた後に互いを接触させて、特に常温下で結合させたときには、たとえ接合表面に金属が存在していた場合であっても、金属の拡散・固溶を促進することがない。また、表面を活性化させることにより接合させるため、いわゆるSOI基板のように脱水反応により支持基板10と中間層30Fとを接合するものではない。このため、脱水反応に起因する接合界面のボイドが発生しない。また、脱水反応により生じる水を吸収させる構成を必要としない。以上より、半導体層20への金属の拡散を防ぐとともに、半導体層20と支持基板10との接合の信頼性が高いものとすることができる。
また、中間層30Fは、脱水反応によって生じる水を吸収するために必要な、200〔nm〕を超えるような膜厚を必要とせず、薄くすることができる。このため、半導体層20で発生する熱の放熱に悪影響を与えることを抑制できる。
ここまでの工程を経ることによって、支持基板10と単結晶シリコン基板20Xaとの間に、中間層30F、Si膜20Xbを有する中間製造物ができる。
次に、図8(c)に示すように、図3(b)と同様にして、第1基板20Xを薄層化して半導体層20を得る。このような全工程を経ることにより、支持基板10上に中間層30F、半導体層20が順に積層された複合基板1Fを得ることができる。
このような工程を経ることにより、エピタキシャル成長で形成した半導体層20の支持基板10側の面はノンドープの空乏層となっており、かつ、酸素濃度も低いものとなっている。つまり、半導体層20の支持基板10側の面は、歪が極めて小さくなっている。このような構成とすることにより、支持基板10との接合側の面において意図せぬ歪による応力等が付加されることがないので好ましい。
さらに、上述のような工程を経て形成された複合基板1Fは、支持基板10と半導体層20との間のうち、特に半導体層20側には従来のSOI基板のような、半導体層20の一部を熱酸化して形成したSiOx層(酸化物層)が存在しない。このことからも、半導体層20には、SiOx層を形成するために必要な意図せぬ応力の発生や、格子間Si等の発生を抑制することができ、半導体層20の品質を高めることができる。
このような工程とすることにより、金属が混入するおそれのある領域を、支持基板10と中間層30Fとの界面に限定することができる。すなわち、支持基板10と中間層30Fとの接合時に、接合面を活性化した状態で接合界面に混入するおそれのある金属に限定することができる。このため、中間層30Fの存在により、半導体層20への金属の拡散を抑制することができる。
(第4の実施形態)
次に、第4の実施形態に係る複合基板1Iについて説明する。複合基板1Iは、複合基板1Cと比べて、中間層30Iを備える点で異なる。なお、複合基板1Iにおいて、支持基板10,中間層30I,半導体層20の配置関係は、図1に示す複合基板1の支持基板10,中間層30,半導体層20と同じである。以下、異なる点についてのみ説明し、重複する説明を省略する。
次に、第4の実施形態に係る複合基板1Iについて説明する。複合基板1Iは、複合基板1Cと比べて、中間層30Iを備える点で異なる。なお、複合基板1Iにおいて、支持基板10,中間層30I,半導体層20の配置関係は、図1に示す複合基板1の支持基板10,中間層30,半導体層20と同じである。以下、異なる点についてのみ説明し、重複する説明を省略する。
中間層30Iは、支持基板10と半導体層20との間に位置する。そして、この中間層30Iは、半導体層20を構成する元素を主成分とする。この例ではシリコン(Si)を主成分とする。そして、中間層30Iは、半導体層20の結晶性に比べて低くなっている。中間層30Iは、半導体層20を構成する元素を主成分とするが、溶存酸素濃度が半導体層20よりも濃度が高く構成されている。
具体的には、中間層30Iは、多結晶体またはアモルファスとしてもよいし、半導体層20に比べ単位体積当たりの格子欠陥を多く有するものとすることで結晶性を低くしてもよい。格子欠陥数の比較は、単位面積当たりの格子欠陥数に換算して、例えば格子欠陥密度(Etch Pit Density:EPD)法で測定した結果を用いればよい。例えば、中間層30IのEPD法により測定した.格子欠陥密度は半導体層20よりも多く、103~106〔/cm2〕程度である。
そして中間層30Iの厚みは、特に限定されないが、その最大値は後述する支持基板10と半導体層20との接合によって混入するおそれのある金属の量を固溶させることができるように設定される。ただし、半導体材料の融点は一般に後述の金属の融点に比べて高く、中間層30Iと支持基板10との界面にたとえ後述の金属が存在したとしても、中間層30Iを構成する元素と金属が反応したり拡散を助長させたりすることはない。このため、上記最大値の厚みが必ずしも必要ではない。例えば、50nm程度でよい。より好ましくは10〔nm〕以下とする。
中間層30Iの一方主面は支持基板10に直接接合され、他方主面は半導体層20に直接接合されている。中間層30Iと半導体層20との境界は、単位体積当たりの格子欠陥数の違いまたは結晶構造の違いにより判断できる。具体的には、半導体層20の単位面積当たりの格子欠陥数は1×103〔/cm2〕未満であり、それ以上である領域を中間層30Iとする。また、結晶構造が異なる場合には、単結晶となっている領域までが半導体層20であり、結晶構造が乱れる領域からが中間層30Iとなる。
複合基板1Iをこのような構成とすることにより、半導体層20に不純物が拡散したり、析出したりすることを抑制することができる。その理由について以下に詳述する。
複合基板1Iでは、中間層30Iを設けている。この中間層30Iは半導体層20を構成する元素と同じ材料系で構成されている。すなわちSi層となっている。Siの融点は高く、金属が存在したとしても金属と結合して金属の拡散を助長させることがない。このため、支持基板10と中間層30Iとの界面に金属が存在したとしても、支持基板10と中間層30Iとの間に金属を保持することができ、その結果、半導体層20への金属の拡散を抑制することができる。
また、中間層30Iの結晶性は、単結晶の半導体層20に比べて低くなっている。このため、仮に金属が存在する場合であっても、半導体層20側に拡散されず、粒界等を介して中間層30I中に拡散・固溶される。
ここで、中間層30Iの結晶性評価は、例えば格子欠陥密度の比較であれば、前述のEPD法を用いてもよいし、ラザーフォード後方散乱(RBS)法や、透過型電子顕微鏡を用いた電子線回折、X線回折トポグラフィ等を用いたりすることによって行なうことができる。
上記に加えて、本実施形態では中間層30Iの酸素濃度を半導体層20に比べて高くしている。このため、中間層30Iで効果的に金属を保持するゲッタリング層として機能させることができる。なお、ここで、半導体層20の酸素濃度は1×1016〔atoms/cm3〕未満としている。このような構成により、半導体層20中に金属が拡散・固溶・析出することを抑制している。特に、金属がFeである場合には、OSF欠陥の発生を抑制することができる。
また、中間層30Iは応力緩和層としての役割も果たすことができる。具体的には、複合基板1Iが加熱されたときに、支持基板10と中間層30Iとの界面に存在する金属が、熱履歴により生じる応力を緩和するように移動する。さらに、この移動した金属は中間層30I中の格子欠陥や、粒界、ダングリングボンド等で捕獲されることにより、半導体層20に移動することはない。
このように、中間層30Iは、金属拡散防止層と応力緩和層との役割を同時に担うものとなっている。
以上のように、複合基板1Iによれば、半導体層20に金属等の不純物が拡散することを抑制した、高品質で高信頼性の半導体層20を有するものを提供することができる。
(複合基板1Iの変形例:中間層30J)
上述の中間層30Iに代えて、ポリシリコンからなる中間層30Jとしてもよい。
上述の中間層30Iに代えて、ポリシリコンからなる中間層30Jとしてもよい。
ポリシリコンからなる中間層30Jを用いた場合には、半導体層20に半導体素子として機能する素子機能部を形成したときに、その動作を妨げることなく、かつ、素子機能部で生じる熱を支持基板10側に速やかに伝達することができるものとなる。
また、この中間層30Jにより、中間層30Jと支持基板10との界面に金属が存在した場合であっても、金属をポリシリコンの無数にある粒界で保持することができるので、半導体層20への金属の拡散を効果的に抑制することができる。
また、中間層30Jがポリシリコンでなることにより、後の熱履歴によって残留応力が発生したときに、生じた残留応力に応じて、所望の位置の粒界に金属を移動させて応力を緩和させることができるので好ましい。
(複合基板1Iの変形例:中間層30K)
上述の中間層30Iに代えて、金属をさらに含有する中間層30Kとしてもよい。
上述の中間層30Iに代えて、金属をさらに含有する中間層30Kとしてもよい。
金属元素としては、Fe,Cr,Ni,Cu,Zn等を例示することができる。含有量としては、例えば、1×1015〔atoms/cm3〕未満とすればよい。
中間層30Kにおいて、これらの金属元素はポリシリコンの粒界に存在している。
中間層30Kは、金属元素の濃度が、厚み方向において支持基板10側から半導体層20側に向かうにつれて減少している。このような構成とすることにより、半導体層20側への金属元素の拡散を確実に防止させることができる。
(複合基板1Iの製造方法)
次に、複合基板1Iの製造方法について図面を用いて説明する。
次に、複合基板1Iの製造方法について図面を用いて説明する。
まず、図9(a)に示したように、図2(a)と同様に、第1基板20Xを準備する。
次に、図9(b)に示すように、Si膜20XbのD2方向の上面に、シリコンからなる中間層30Iを形成する。中間層30Iは、例えば、原子層堆積(Atomic Layer Deposition :ALD)法やCVD法、スパッタリング法等により形成すればよい。低温での成長によりポリシリコンを形成した後に熱処理を行なうことで再結晶化する方法でもよい。後の常温接合を行なった後にアモルファス状膜を再結晶化することでも所望の中間層を得ることが可能である。
次に、図9(c)に示すように、図2(b)と同様に、支持基板10を準備する。
次に、支持基板10と、第1基板20XのD2方向の主面(単結晶シリコン基板20Xaと反対側に位置する主面)とを貼り合わせる。すなわち、支持基板10と中間層30Iの主面とを貼り合わせる。貼り合わせの方法としては、図10(a)に示したように、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面の活性化する方法としては、例えば真空中でイオンビームや中性子ビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。
そして、図10(b)に示すように、図3(a)と同様に、この活性化した状態で両者を貼り合わせる。この接合を常温下で行なってもよい。なお、この接合は、樹脂系などの接着剤を使用しない方法によるものである。
ここまでの工程を経ることによって、支持基板10と単結晶シリコン基板20Xaとの間に、中間層30I、Si膜20Xbを有する中間製造物ができる。
次に、中間製造物を矢印D2方向側(単結晶シリコン基板20Xa側)から加工して、図10(c)に示したように、図3(b)と同様にして、第1基板20Xを薄層化して半導体層20を得る。このような全工程を経ることにより、支持基板10上に中間層30I、半導体層20が順に積層された複合基板1Iを得ることができる。
このような工程とすることにより、金属が混入するおそれのある領域を、支持基板10と中間層30Iとの界面に限定することができる。すなわち、支持基板10と中間層30Iとの接合時に、接合面を活性化した状態で接合界面に混入するおそれのある金属に限定することができる。このため、中間層30Iの存在により、半導体層20への金属の拡散を抑制することができる。
(第1~第4の実施形態の変形例)
中間層30B,30E,30H,30Kにおいて、金属原子の支持基板10側の面の近傍領域における単位表面積辺りの密度を1012〔atoms/cm2〕以下とすることが好ましい。このような存在密度とすることにより、金属原子は、接合面を覆わず、接合面を構成する元素の原子配列が露出するものとなる、すなわち、中間層30Bによれば支持基板10の一主面,半導体層20の一主面を覆わず、支持基板10の一主面,半導体層20の一主面を構成する元素の原子配列が露出するものとなる。中間層30E,30H,30Kによれば、支持基板10の一主面(接合面),中間層30E,30H,30Kの主面(接合面)が露出するものとなる。
中間層30B,30E,30H,30Kにおいて、金属原子の支持基板10側の面の近傍領域における単位表面積辺りの密度を1012〔atoms/cm2〕以下とすることが好ましい。このような存在密度とすることにより、金属原子は、接合面を覆わず、接合面を構成する元素の原子配列が露出するものとなる、すなわち、中間層30Bによれば支持基板10の一主面,半導体層20の一主面を覆わず、支持基板10の一主面,半導体層20の一主面を構成する元素の原子配列が露出するものとなる。中間層30E,30H,30Kによれば、支持基板10の一主面(接合面),中間層30E,30H,30Kの主面(接合面)が露出するものとなる。
ここで、金属原子の密度は、単位表面積当たりの原子数をさす。実際には、ICP-MS(Inductively Coupled Plasma Mass Spectrometry;誘導結合プラズマ質量分析装置)により、支持基板10上の中間層30B,30E,30H,30K,半導体層20の一部を一定体積エッチング液に溶解させ、金属原子の量を測定し、その全量が界面から厚み5nm以内に存在するものと仮定し、面方向における密度を求める。このような仮定は、本実施形態により得た複合基板の複数について厚み方向における金属原子の分布状態を観察・測定した結果、最も金属量が多い場合でも、30B,30E,30H,30Kのうち、支持基板10側の5nm以内の領域に存在し、それよりも半導体層20側には殆ど拡散していないことを確認したことによる。
このように中間層30B,30E,30H,30Kにおける近傍領域とは、支持基板10に接する側の面から5nm程度の厚みの領域をさす。
そして、金属原子の存在密度を1012atoms/cm2以下とすることにより、初めて、接合を維持しつつ、界面に金属原子の析出部が発生することを抑制することができる。このメカニズムについて詳述する。金属原子の存在密度を低く制御するためには、活性化する工程において中性子ビーム(FAB)ガンを用いたり、接合する際の雰囲気を高真空にしたり、真空中の構成物を絶縁物で被覆したりすることで調整することができる。
支持基板10と半導体層20との間に金属原子が凝集している場合には、半導体層20に半導体素子を作りこむときに、半導体素子の動作に悪影響を生じるおそれがあった。このような金属原子の凝集は、界面において金属原子が層状または島状に設けられる場合には(例えば、界面における金属原子の密度が約3.0×1016〔atoms/cm2〕以上)、当然に想定される問題であるが、約3.0×1016〔atoms/cm2〕未満であっても1012〔atoms/cm2〕を超える場合には、接合時には接合面内に分散していてその存在を確認できなくても、半導体素子を作りこむための熱処理を加えていく過程で金属原子が凝集してしまう。しかしながら、1012〔atoms/cm2〕以下とすることにより、複合基板1に熱処理を加えても金属原子が凝集することを防止できる。
これは、メカニズムは明らかではないが、金属原子の半導体層20または支持基板10を構成する元素に対する固溶度が関係するものと考えられる。すなわち、金属原子の存在密度を1010〔atoms/cm2〕以上1012〔atoms/cm2〕以下とすることで、互いに接触し凝集体を形成するような密度ではなく、かつ常温では移動度も低いため、接合時において凝集体を形成することはない。それに加え、熱処理を加え移動度が高まったとしても、このような存在密度とした場合には金属原子は固溶度の10倍程度しか存在しないこととなり、この状態においても凝集体を形成することはないものと考えられる。
さらに、金属原子のうち大多数は半導体層20または支持基板10を構成する元素に固溶されており、残る金属原子も半導体層20における拡散を促進するような量が存在しない。
また、半導体層20がSiからなり、金属原子がFeを含む場合には、その密度が1012〔atoms/cm2〕よりも多くなると、この値を境としてOSF欠陥が急激に増加する。OSF欠陥の一因として格子欠陥があり、この欠陥を足掛かりとしてFeとOとの化合物が表面に移動・析出してOSF欠陥となる可能性がある。このOSF欠陥が生じるFeの存在量の閾値と、本実施形態における金属原子の密度の上限値とが一致している。
OSF欠陥と金属の凝集とは直接的な関係はないが、金属原子が半導体層内を移動・凝集・析出するという現象に着目すると両者の間には共通項がある。そこで、OSF欠陥の発生要因である、欠陥の存在および金属(Fe)と酸素との結合という要素について検討すると、本実施形態の複合基板1は、半導体層20と支持基板10とを、互いの接合面を活性化し、ダングリングボンドを形成して直接接合していることから、接合界面にはダングリングボンドが欠陥として残存している可能性がある。また、接合後に半導体素子を形成するために熱処理を行なうことに起因して、接合界面に金属原子と半導体層20または支持基板10を構成する元素とが金属間化合物を形成する可能性がある。この2つの仮定、すなわち、界面における欠陥と金属間化合物を形成した金属原子とが界面に同時に存在することは、OSF欠陥の発生要因を二つとも具備していることとなる。このことから、本実施形態の複合基板1は、欠陥を足掛かりにFeが移動・析出することにより発生するOSF欠陥の場合と同様に、金属原子が界面の欠陥を足掛かりとして移動・析出する可能性を示唆している。以上より、金属原子の密度を、OSF欠陥が生じる閾値以下とすることにより、金属原子の拡散・凝集を抑制できるものと推察される。
特に、中間層30B,30E,30H,30K中の酸素濃度を半導体層20に近づくにつれて減少し半導体層20の酸素濃度である1018〔atoms/cm3〕未満まで低下していくことが好ましい。これにより、拡散・移動を促進させるために酸素と結合することが困難となり、より確実に半導体層20側への金属の拡散を抑制することができる。これにより、複合基板1に半導体素子を作りこんだときに、OSFの欠陥がなく、信頼性の高い半導体層20を有する複合基板1を提供することができる。
なお、金属原子の密度の下限値は、特に限定されないが、支持基板10と半導体層20とを常温接合するために必要な量とする。具体的には接合時に金属原子の密度が1010〔atoms/cm2〕以上のときには特許第4162094号公報に倣って金属量の多い状態で接合した場合と同等の接合強度を確保できていることを確認している。
以上より、本変形例によれば、金属拡散を抑制した半導体層20を有し、かつ十分な支持基板10と半導体層20との接合強度を有する複合基板1を提供することができる。
(第1~第4の実施形態の変形例)
支持基板10としてサファイア基板のR面を用いることが好ましい。R面を用いることにより、中間層30側に金属原子であるAlを多く露出させることができる。これにより、中間層30に意図せず酸素の供給を抑制すると共に、後の加熱工程等により、金属原子であるAlとSiとの結合の割合を高めることができ、より強固な接合を実現することができる。
支持基板10としてサファイア基板のR面を用いることが好ましい。R面を用いることにより、中間層30側に金属原子であるAlを多く露出させることができる。これにより、中間層30に意図せず酸素の供給を抑制すると共に、後の加熱工程等により、金属原子であるAlとSiとの結合の割合を高めることができ、より強固な接合を実現することができる。
(第1~第4の実施形態の変形例)
中間層30B,30E,30H,30Kにおいて、金属元素は、金属シリサイドや金属オキサイドを形成していてもよい。たとえば、SiFeOx、AlFeOx等を例示できる。
中間層30B,30E,30H,30Kにおいて、金属元素は、金属シリサイドや金属オキサイドを形成していてもよい。たとえば、SiFeOx、AlFeOx等を例示できる。
金属元素を構成する金属原子を金属シリサイドや金属オキサイドなどの金属間化合物として存在させるためには、接合工程および半導体層20の薄層化の後に、500℃以上の熱処理を0.5[時間]以上行なうことにより、半導体層20を構成する元素または支持基板10を構成する元素と結合することにより生成される。
ここで、複合基板1は、中間層30B,30E,30H,30Kと支持基板10との接合界面に存在する金属量(中間層30B,30E,30H,30Kの近傍領域における金属量)を1012〔atoms/cm2〕以下としているときには、金属原子の拡散・凝集を抑制できる。このため、金属元素が金属間化合物として存在しても、中間層30B,30E,30H,30Kと支持基板10との接合界面に留まる。そして、金属元素が金属間化合物を形成するときに、その周囲には半導体層20を構成する元素が金属元素との結合に供給されたことによる空孔、支持基板10を構成する元素が金属元素との結合に供給されたことによる空孔が生じる。この空孔が欠陥となり、新たな不純物が界面に存在するときに、その不純物をゲッタリングし、半導体層20への拡散を抑制することができる。
(第2~第4の実施形態変形例:酸化膜)
図11に示すように、上記実施形態において、半導体層20の上面に酸化膜40を形成してもよい。言い換えると、半導体層20の主面のうち、中間層30C~30Kと接する側の面と反対側の面に酸化膜40を形成してもよい。
図11に示すように、上記実施形態において、半導体層20の上面に酸化膜40を形成してもよい。言い換えると、半導体層20の主面のうち、中間層30C~30Kと接する側の面と反対側の面に酸化膜40を形成してもよい。
このような酸化膜40は、半導体層20を熱酸化させることで形成すればよい。このように、半導体層20の一部が酸化され酸化膜40となる場合には、体積変化に伴い、酸化膜40側から半導体層20として残る部分にSiが押し出され半導体層20の酸化膜40側の面の近傍領域は格子間Siが増加し、単位体積当たりのSi原子密度が高まる。
これに対して、半導体層20と支持基板10との間の中間層30C~30Kは、半導体層20の主面に新たに成膜して形成されたものであるため、半導体層20の中間層30側の近傍領域でSi原子の増加はない。ここで、格子間Siの存在はOSF欠陥の発生を促進させる要因となることが知られている。複合基板1において、OSF欠陥の原因となる金属元素が混入する部分は、支持基板10と中間層30C~30Kとの間を中心とする、支持基板10と半導体層20との間である。この付近において格子間Si濃度を示す単位体積当たりのSi原子密度を、酸化膜40側の面に比べて小さくすることで、OSF欠陥の発生を抑制することができる。
さらに、半導体層20の酸化膜40側の面の近傍領域よりも半導体層20の他の部位の格子間Siが少ないことにより、半導体層20に結晶構造に引っ張り歪みが生じることを抑制し、半導体素子のキャリア移動度への影響を抑えることができる。
このような、格子間Si等による歪量は、半導体層20に半導体素子を形成してキャリア移動度等を測定することによって推定することができる。
なお、半導体層20の酸化膜40に接する側の面の近傍領域は、酸化膜40側から下側に続く厚み5[nm]程度の領域を指し、半導体層20の中間層30C~30Kと接する側の面の近傍領域は、中間層30から上側に続く厚み5[nm]程度の領域を指す。
(電子部品)
なお、上述の実施形態およびその変形例の複合基板1に、複数の素子部を形成し、少なくとも1つの素子部を含むように複合基板1を分割して電子部品を形成してもよい。
なお、上述の実施形態およびその変形例の複合基板1に、複数の素子部を形成し、少なくとも1つの素子部を含むように複合基板1を分割して電子部品を形成してもよい。
具体的には、図12(a)に示すように、得られた複合基板1の半導体層20の上面側から素子部23を形成する。この素子部23としては、種々の半導体素子構造が挙げられる。
次に、図12(b)に示すように、素子部23が形成された複合基板1を分けて、電子部品2を製造する。この複合基板1を電子部品2に分けるのに際して、少なくとも1つの素子部23が1つの電子部品2に含まれるようにする。言い換えると、1つの電子部品2に複数の素子部23が含まれていてもよい。
以上のようにして、素子部23を有する電子部品2を製造することができる。
図2~図3に示す製造方法により、支持基板10と半導体層20との間に5[nm]の厚みの中間層30Aを形成した複合基板1Aを製造した。この複合基板1Aについて、中間層30Aを含む断面を収束イオンビーム(FIB)加工によって形成し、半導体層20側から、中間層30、支持基板10までの組成をEDSで分析した。また、電子エネルギー損失分光法(EELS)で半導体層20側から、中間層30A、支持基板10までの組成につきライン分析を行なった。その結果を図13に示す。図13は、深さ方向に対する酸素、アルミニウム、シリコンの存在量の変化の様子を表す線図である。縦軸は規格化した各元素の測定強度を示し、横軸は半導体層20側からの深さ〔nm〕を示す。図中で線の太い側から順に、酸素強度、アルミニウム強度、シリコン強度を示す。
図13に示すように、中間層30Aにおいて酸素強度が支持基板10から半導体層20側に向かうにつれて減少していく様子を確認することができた。これにより、中間層30Bにおいて酸素濃度が支持基板10から半導体層20側に向かうにつれて減少していることが確認できた。
同様にFIB加工により作製した断面を、TEM観察した結果、中間層30Aの結晶性が支持基板10、半導体層20に比べて低いことが確認できた。
同様にFIB加工により作製した断面の図13中に示す1~6の深さ位置において、EELSで確認した。その結果を図14に示す。測定結合エネルギーから結合状態を確認した結果、Si-Si,Al-O以外の結合は確認できなかった。以上より、中間層30Aにおいて、支持基板10を構成する元素,半導体層20を構成する元素は、互いに単独で存在していることを確認できた。
さらに、複合基板1Aの引張り試験をQUADGROUP社製のロミュラスを用いて行なった。その結果、複合基板1Aの接合強度は14.7MPa以上となっており、中間層30Bを介する構成の複合基板1Aが良好に接合されていることを確認できた。なお、このような複合基板1Aは、その後の研磨、加熱・切断等を伴う半導体素子加工等の種々のプロセスを経ても接合状態を保持しており、十分な接合強度を持っていることが確認された。
また、中間層30Aに代えて、Feを含む中間層30Bを備える複合基板も製造し、同様に測定を行なった。その結果を図15に示す。図15(a)は、EELSで半導体層20側から、中間層30B、支持基板10Aまでの組成につきライン分析を行なった結果を示す線図である。図15(b)は、図15(a)中に図示する深さ位置のうち3の深さ位置において、Feの結合状態をEELSにて詳細に確認した線図である。その結果、接合界面に若干のFeを主とする金属が存在していたが、これらの金属はAl,Si,Oのいずれとも結合しておらず、かつ、半導体層20への拡散も確認されなかった。また、FeはSiやAl,Oと結合していることは確認できず、単独で存在していることが確認できた。なお、図示は省略するが、図15(a)の各深さ位置においてEELSにてSi,Al,Oについて状態分析を行なった結果、Si-Si,Al-O以外の結合は確認できなかった。
(製造方法の変形例)
また、上述の製造方法において、以下のような工程により複合基板1を製造してもよい。なお、変更する工程のみについて説明し、変更のない工程については説明を省略する。
また、上述の製造方法において、以下のような工程により複合基板1を製造してもよい。なお、変更する工程のみについて説明し、変更のない工程については説明を省略する。
上述の工程においては、中間層30を支持基板10や半導体層20に比べて結晶性が低くなるように形成した例について説明したが、Si膜20Xb上にMBE法等を用いて単結晶の中間層30Zを形成してもよい。その場合には、単結晶の支持基板10と中間層30Zとの間に確実に金属原子を固定化して閉じ込めることができる。また、単結晶の中間層30Zを形成した後に、その一部の結晶性を崩してもよい。すなわち、中間層30Zの途中に結晶性が劣化した領域を有していてもよい。
1・・・複合基板
10・・・支持基板
20・・・半導体層
30・・・中間層
10・・・支持基板
20・・・半導体層
30・・・中間層
Claims (14)
- 絶縁性の酸化物からなる単結晶の支持基板と、
一主面が前記支持基板に重ね合わされた単結晶からなる半導体層と、
前記支持基板と前記半導体層との間に位置した、前記支持基板を構成する元素または前記半導体層を構成する元素を主成分とし、主成分を除く副成分の割合が1質量%未満である、多結晶もしくはアモルファスからなる中間層と、を有する複合基板。 - 前記中間層は、前記支持基板を構成する元素と前記半導体層を構成する元素とが互いに単体で存在し、酸素濃度が厚み方向において前記半導体層側に向かうにつれて減少している、請求項1に記載の複合基板。
- 前記中間層は、副成分として、単体で存在する、前記支持基板を構成する元素および前記半導体層を構成する元素とは異なる金属元素を含む、請求項1または2に記載の複合基板。
- 前記中間層において、前記金属元素は、前記支持基板側の面の近傍領域における存在密度が1×1012atoms/cm2以下である、請求項3に記載の複合基板。
- 前記中間層は、前記支持基板を構成する元素を主成分とする、請求項1に記載の複合基板。
- 前記支持基板はサファイアであり、
前記中間層は、アルミナを主成分とする多結晶からなり、厚み方向において前記支持基板側に向かうにつれてγアルミナの割合が高くなるとともに、前記半導体層側に向かうにつれてαアルミナの割合が高くなっている、請求項5に記載の複合基板。 - 前記中間層は、前記半導体層を構成する元素の酸化物を主成分とする、請求項1に記載の複合基板。
- 前記中間層は、酸素濃度が、厚み方向において前記支持基板側から前記半導体層側に向かうにつれて減少している、請求項7に記載の複合基板。
- 前記半導体層の上面に前記半導体層を構成する元素を含む酸化物を主成分とする酸化膜をさらに有し、
前記半導体層は、前記半導体層を構成する元素の密度が、前記酸化膜に接する面の近傍に位置する上部領域に比べて前記中間層に接する面の近傍に位置する下部領域において少なくなっている、請求項7または8に記載の複合基板。 - 半導体層はシリコン単結晶であり、前記中間層はポリシリコンである、請求項1に記載の複合基板。
- 前記半導体層は、酸素濃度が1018atoms/cm3未満である、請求項1乃至10のいずれかに記載の複合基板。
- 前記支持基板はサファイアであり、前記半導体層はシリコン単結晶である、請求項1乃至5および請求項7乃至9のいずれかに記載の複合基板。
- 前記中間層において、前記支持基板を構成する元素および前記半導体層を構成する元素とは異なる金属元素を副成分として含み、前記金属元素は、前記支持基板側の面の近傍領域における存在密度が1×1012atoms/cm2以下である、請求項1,2および5乃至12のいずれかに記載の複合基板。
- 前記中間層は、前記支持基板を構成する元素および前記半導体層を構成する元素とは異なる金属元素を含み、該金属元素の濃度が、厚み方向において前記支持基板側から前記半導体層側に向かうにつれて減少している、請求項1,2および5乃至13のいずれかに記載の複合基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP13754726.1A EP2822026B1 (en) | 2012-02-29 | 2013-02-28 | Composite substrate |
US14/382,220 US9496279B2 (en) | 2012-02-29 | 2013-02-28 | Composite substrate |
Applications Claiming Priority (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-042888 | 2012-02-29 | ||
JP2012-043792 | 2012-02-29 | ||
JP2012042888 | 2012-02-29 | ||
JP2012043792 | 2012-02-29 | ||
JP2012-077026 | 2012-03-29 | ||
JP2012077026 | 2012-03-29 | ||
JP2012-102722 | 2012-04-27 | ||
JP2012102722A JP2013232465A (ja) | 2012-04-27 | 2012-04-27 | 複合基板 |
JP2012-197641 | 2012-09-07 | ||
JP2012-197642 | 2012-09-07 | ||
JP2012197642A JP6110095B2 (ja) | 2012-03-29 | 2012-09-07 | 複合基板 |
JP2012197641A JP6162381B2 (ja) | 2012-02-29 | 2012-09-07 | 複合基板 |
JP2012-197639 | 2012-09-07 | ||
JP2012197639 | 2012-09-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2013129572A1 true WO2013129572A1 (ja) | 2013-09-06 |
Family
ID=51999946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2013/055405 WO2013129572A1 (ja) | 2012-02-29 | 2013-02-28 | 複合基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9496279B2 (ja) |
EP (1) | EP2822026B1 (ja) |
WO (1) | WO2013129572A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6068626B2 (ja) * | 2013-09-30 | 2017-01-25 | 京セラ株式会社 | 複合基板およびその製造方法 |
WO2019188350A1 (ja) * | 2018-03-29 | 2019-10-03 | 日本碍子株式会社 | 接合体および弾性波素子 |
KR20200118213A (ko) * | 2018-03-29 | 2020-10-14 | 엔지케이 인슐레이터 엘티디 | 접합체 및 탄성파 소자 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6061251B2 (ja) * | 2013-07-05 | 2017-01-18 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
EP3109893B1 (en) * | 2014-02-21 | 2022-09-28 | Shin-Etsu Chemical Co., Ltd. | Composite substrate |
WO2018153434A1 (de) * | 2017-02-21 | 2018-08-30 | Ev Group E. Thallner Gmbh | Verfahren und vorrichtung zum bonden von substraten |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031781A (ja) | 2001-05-09 | 2003-01-31 | Internatl Business Mach Corp <Ibm> | ウエハ接合によるサファイア上シリコンデバイスの製造方法 |
JP2004343369A (ja) | 2003-05-15 | 2004-12-02 | Renesas Technology Corp | 高周波電力増幅用電子部品および無線通信システム |
JP2006005127A (ja) * | 2004-06-17 | 2006-01-05 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
JP4162094B2 (ja) | 2006-05-30 | 2008-10-08 | 三菱重工業株式会社 | 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置 |
JP2010186992A (ja) * | 2009-01-15 | 2010-08-26 | Shin-Etsu Chemical Co Ltd | 高温貼り合わせ法による貼り合わせウェーハの製造方法 |
WO2010137589A1 (ja) * | 2009-05-29 | 2010-12-02 | 信越化学工業株式会社 | 貼り合わせsos基板 |
JP2010278338A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 界面近傍における欠陥密度が低いsos基板 |
JP2012019125A (ja) * | 2010-07-09 | 2012-01-26 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、及び半導体装置の作製方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6194742B1 (en) | 1998-06-05 | 2001-02-27 | Lumileds Lighting, U.S., Llc | Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices |
FR2894990B1 (fr) * | 2005-12-21 | 2008-02-22 | Soitec Silicon On Insulator | Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede |
CN100389481C (zh) * | 2003-08-12 | 2008-05-21 | 日本电信电话株式会社 | 氮化物半导体生长用衬底 |
EP1858071A1 (en) | 2006-05-18 | 2007-11-21 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method for fabricating a semiconductor on insulator type wafer and semiconductor on insulator wafer |
US8354282B2 (en) * | 2011-01-31 | 2013-01-15 | Alvin Gabriel Stern | Very high transmittance, back-illuminated, silicon-on-sapphire semiconductor wafer substrate for high quantum efficiency and high resolution, solid-state, imaging focal plane arrays |
-
2013
- 2013-02-28 WO PCT/JP2013/055405 patent/WO2013129572A1/ja active Application Filing
- 2013-02-28 EP EP13754726.1A patent/EP2822026B1/en not_active Not-in-force
- 2013-02-28 US US14/382,220 patent/US9496279B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031781A (ja) | 2001-05-09 | 2003-01-31 | Internatl Business Mach Corp <Ibm> | ウエハ接合によるサファイア上シリコンデバイスの製造方法 |
JP2004343369A (ja) | 2003-05-15 | 2004-12-02 | Renesas Technology Corp | 高周波電力増幅用電子部品および無線通信システム |
JP2006005127A (ja) * | 2004-06-17 | 2006-01-05 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
JP4162094B2 (ja) | 2006-05-30 | 2008-10-08 | 三菱重工業株式会社 | 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置 |
JP2010186992A (ja) * | 2009-01-15 | 2010-08-26 | Shin-Etsu Chemical Co Ltd | 高温貼り合わせ法による貼り合わせウェーハの製造方法 |
WO2010137589A1 (ja) * | 2009-05-29 | 2010-12-02 | 信越化学工業株式会社 | 貼り合わせsos基板 |
JP2010278338A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 界面近傍における欠陥密度が低いsos基板 |
JP2012019125A (ja) * | 2010-07-09 | 2012-01-26 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、及び半導体装置の作製方法 |
Non-Patent Citations (1)
Title |
---|
See also references of EP2822026A4 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6068626B2 (ja) * | 2013-09-30 | 2017-01-25 | 京セラ株式会社 | 複合基板およびその製造方法 |
WO2019188350A1 (ja) * | 2018-03-29 | 2019-10-03 | 日本碍子株式会社 | 接合体および弾性波素子 |
JP6605184B1 (ja) * | 2018-03-29 | 2019-11-13 | 日本碍子株式会社 | 接合体および弾性波素子 |
KR20200115653A (ko) * | 2018-03-29 | 2020-10-07 | 엔지케이 인슐레이터 엘티디 | 접합체 및 탄성파 소자 |
KR20200118213A (ko) * | 2018-03-29 | 2020-10-14 | 엔지케이 인슐레이터 엘티디 | 접합체 및 탄성파 소자 |
CN111937306A (zh) * | 2018-03-29 | 2020-11-13 | 日本碍子株式会社 | 接合体和弹性波元件 |
KR102249061B1 (ko) | 2018-03-29 | 2021-05-10 | 엔지케이 인슐레이터 엘티디 | 접합체 및 탄성파 소자 |
KR102249060B1 (ko) | 2018-03-29 | 2021-05-10 | 엔지케이 인슐레이터 엘티디 | 접합체 및 탄성파 소자 |
US11070189B2 (en) | 2018-03-29 | 2021-07-20 | Ngk Insulators, Ltd. | Joint and elastic wave element |
TWI787475B (zh) * | 2018-03-29 | 2022-12-21 | 日商日本碍子股份有限公司 | 接合體及彈性波元件 |
Also Published As
Publication number | Publication date |
---|---|
EP2822026A4 (en) | 2015-09-30 |
EP2822026B1 (en) | 2018-03-14 |
EP2822026A1 (en) | 2015-01-07 |
US9496279B2 (en) | 2016-11-15 |
US20150155299A1 (en) | 2015-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013129572A1 (ja) | 複合基板 | |
JP6650463B2 (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
KR100402155B1 (ko) | 반도체기판의 제조방법, 반도체박막의 제조방법 및 다층구조 | |
JP4406995B2 (ja) | 半導体基板および半導体基板の製造方法 | |
JP5018066B2 (ja) | 歪Si基板の製造方法 | |
JP6626583B2 (ja) | 半導体ウエハ及び半導体ウエハの研磨方法 | |
US20060267024A1 (en) | Semiconductor layer structure and process for producing a semiconductor layer structure | |
JP5730393B2 (ja) | 複合基板およびその製造方法 | |
JPWO2009047894A1 (ja) | Iii族窒化物結晶基板の製造方法、iii族窒化物結晶基板、iii族窒化物結晶基板を用いた半導体装置 | |
CN108699687B (zh) | 化合物半导体基板、表膜、和化合物半导体基板的制造方法 | |
KR101734062B1 (ko) | 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 soi 기판의 제작 방법 | |
JP4654710B2 (ja) | 半導体ウェーハの製造方法 | |
WO2006051730A1 (ja) | 半導体ウェーハの製造方法 | |
TW201123290A (en) | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate | |
JP4370862B2 (ja) | 積層基板の洗浄方法および基板の貼り合わせ方法 | |
JP5865057B2 (ja) | 半導体基板の再生方法、及びsoi基板の作製方法 | |
JP6110095B2 (ja) | 複合基板 | |
JP4613656B2 (ja) | 半導体ウエーハの製造方法 | |
JP6114063B2 (ja) | 複合基板 | |
JP2015126052A (ja) | 複合基板の製造方法 | |
US7902043B2 (en) | Method of producing bonded wafer | |
JP6162381B2 (ja) | 複合基板 | |
WO2007007537A1 (ja) | ボンドウエーハの再生方法及びボンドウエーハ並びにssoiウエーハの製造方法 | |
JP2013232499A (ja) | 複合基板 | |
JP2014195026A (ja) | 複合基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 13754726 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2013754726 Country of ref document: EP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
WWE | Wipo information: entry into national phase |
Ref document number: 14382220 Country of ref document: US |