JP6160037B2 - 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板 - Google Patents

接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板 Download PDF

Info

Publication number
JP6160037B2
JP6160037B2 JP2012170544A JP2012170544A JP6160037B2 JP 6160037 B2 JP6160037 B2 JP 6160037B2 JP 2012170544 A JP2012170544 A JP 2012170544A JP 2012170544 A JP2012170544 A JP 2012170544A JP 6160037 B2 JP6160037 B2 JP 6160037B2
Authority
JP
Japan
Prior art keywords
layer
power module
semiconductor element
bonding
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012170544A
Other languages
English (en)
Other versions
JP2014029964A (ja
Inventor
修司 西元
修司 西元
東洋 大橋
東洋 大橋
長友 義幸
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2012170544A priority Critical patent/JP6160037B2/ja
Publication of JP2014029964A publication Critical patent/JP2014029964A/ja
Application granted granted Critical
Publication of JP6160037B2 publication Critical patent/JP6160037B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29012Shape in top view
    • H01L2224/29015Shape in top view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、アルミニウム部材と他の部材とが接合されてなる接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板に関するものである。
LEDやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
例えば、特許文献1に示すパワーモジュールにおいては、セラミックス基板の一方の面に金属からなる回路層が形成されたパワーモジュール用基板と、この回路層上に接合される半導体素子と、を備えた構造とされている。そして、パワーモジュール用基板の他方側に放熱板が接合されており、半導体素子で発生した熱を、パワーモジュール用基板側に伝達し、放熱板を介して外部へ放散する構成とされている。
ここで、半導体素子等の電子部品を回路層上に接合する際には、例えば特許文献1に示すように、はんだ材を用いた方法が広く使用されている。最近では、環境保護の観点から、例えばSn−Ag系、Sn−In系、若しくはSn−Ag−Cu系等の鉛フリーはんだが主流となっている。
ところで、特許文献1に記載されたように、はんだ材を介して半導体素子等の電子部品と回路層とを接合した場合には、高温環境下で使用した際にはんだの一部が溶融し、半導体素子等の電子部品と回路層と接合信頼性が低下するおそれがあった。
特に、最近では、シリコン半導体からSiC又はGaNなど化合物半導体素子の実用化が期待されており、半導体素子自体の耐熱性が向上しており、従来のようにはんだ材で接合した構造では対応が困難となってきている。
そこで、はんだ材の代替として、特許文献2、3には、酸化銀粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて、半導体素子等の電子部品を回路上に接合する技術が提案されている。
酸化銀粒子と有機物からなる還元剤とを含む酸化物ペーストにおいては、酸化銀粒子が還元剤によって還元されることによって生成する金属粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子等の電子部品が回路上に接合されることになる。
このように、金属粒子の焼成体によって接合層を形成した場合には、比較的低温条件で接合層を形成できるとともに接合層自体の融点は高くなるため、高温環境下においても接合強度が大きく低下しない。
特開2004−172378号公報 特開2008−208442号公報 特開2009−267374号公報
ところで、特許文献2,3に記載されたように、酸化銀粒子と有機物からなる還元剤とを含む酸化物ペーストを用いた場合には、この酸化物ペーストを焼成して導電性の焼成体を形成することになる。ここで、酸化物ペーストが焼結される際には、酸化銀粒子の還元反応や有機物の分解反応によるガスが発生する。
例えば、上述したパワーモジュールにおいて、半導体素子と回路層とを酸化物ペーストによって接合する場合、酸化物ペーストの焼結は、温度の不均一性などから半導体素子と回路層の接合面の周縁部から中央部に向けて進行してしまう場合がある。このため、接合面の中央部で酸化物ペーストが焼結する時点では、接合面の周縁部の焼結が完了しており、接合面の中央部で発生した酸化銀粒子の還元反応や有機物の分解反応によるガスが接合層内部に残存してしまい、半導体素子と回路層とを接合できなくなるおそれがあった。このため、半導体素子と回路層との間の熱抵抗が大きくなり、半導体素子から発生する熱をパワーモジュール用基板側へ効率よく伝達することができなくなるおそれがあった。
この発明は、前述した事情に鑑みてなされたものであって、アルミニウム部材と他の部材とを、酸化銀と還元剤とを含む接合材を用いて接合する際に、酸化銀の還元反応や有機物の分解反応によるガスを接合層の外部へと排出し、アルミニウム部材と他の部材とを十分に接合することが可能な接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板を提供することを目的とする。
このような課題を解決して、前記目的を達成するために、本発明の接合体の製造方法は、酸化銀と還元剤とを含む接合材を用いて、アルミニウム部材と他の部材とを接合する接合体の製造方法であって、前記アルミニウム部材の接合面の表面に下地層及び下地層の非被覆部分を形成し、前記下地層の非被覆部分が前記接合面の周縁部にまで延在するように形成する下地層形成工程と、前記アルミニウム部材と前記他の部材との間に、前記接合材を配置する接合材配置工程と、前記接合材を焼結することによって、前記下地層の非被覆部分において前記アルミニウム部材と前記接合材とが接合されない非接合部を形成するとともに、前記下地層において前記アルミニウム部材と前記他の部材の間に接合層を形成する焼成工程と、を備え、前記アルミニウム部材と前記他の部材とを、前記接合層を介して接合することを特徴としている。
この構成の接合体の製造方法によれば、前記アルミニウム部材の接合面の表面に下地層及び下地層の非被覆部分を形成し、前記下地層の非被覆部分が前記接合面の周縁部にまで延在するように形成する下地層形成工程を備えている。このため、前記アルミニウム部材と前記他の部材との間に介在させた前記接合材を焼結する焼成工程において、接合材が焼結する際に、還元された銀とアルミニウムとが反応しないので、下地層の非被覆部分には焼成体が形成されず、非接合部が生じることになる。よって、アルミニウム部材及び他の部材の接合面の周縁部から中央部に向けて焼結が進行しても、接合面の中央部で発生する酸化銀の還元反応や有機物の分解反応によるガスが、非接合部を介して外部へと排出されることになり、接合材の焼成体からなる接合層内にガスが残存しない。よって、アルミニウム部材と他の部材とを確実に接合することが可能となる。なお、このアルミニウム部材は、アルミニウム又はアルミニウム合金から構成されている。
本発明のパワーモジュールの製造方法は、絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、前記回路層と前記半導体素子とを、前述の接合体の製造方法によって接合することを特徴としている。
この構成のパワーモジュールの製造方法によれば、半導体素子と回路層との間の接合層内に、酸化銀の還元反応や有機物の分解反応によるガスが残存することを抑制でき、半導体素子と回路層とを確実に接合することができる。よって、半導体素子と回路層との間の熱抵抗を抑えることができ、半導体素子から発生する熱をパワーモジュール用基板側へ効率よく伝達することができる。
ここで、前記非接合部の合計面積が、前記接合面全体の2%以上10%以下とされていることが好ましい。
この場合、前記非接合部の合計面積が、前記接合面全体の10%以下とされているので、半導体素子と回路層とが確実に接合されるとともに、半導体素子と回路層との間の熱抵抗が大きくなることを抑制できる。また、前記接合面全体の2%以上とされていることから、酸化銀の還元反応や有機物の分解反応によって生じたガスを確実に外部に排出することができる。
本発明の接合体は、アルミニウム部材と他の部材との接合体であって、前記アルミニウム部材と前記他の部材との間に、下地層及び接合層が形成されており、前記下地層は、前記アルミニウム部材側に形成されたガラス層と、このガラス層上に形成されたAg層と、を備えており、前記アルミニウム部材のうち前記他の部材との接合面には、前記下地層と前記下地層の非被覆部分とが形成されており、前記下地層の非被覆部分は、前記他の部材との接合面の周縁部まで延在していることを特徴とする。
本発明のパワーモジュールは、絶縁層の一方の面にアルミニウム又はアルミニウム合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、絶縁層の一方の面にアルミニウム又はアルミニウム合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、前記回路層と前記半導体素子との間に、下地層及び接合層が形成されており、前記下地層は、前記回路層側に形成されたガラス層と、このガラス層上に形成されたAg層と、を備えており、前記回路層の一方の面のうち前記半導体素子との接合面には、前記下地層と前記下地層の非被覆部分とが形成されており、前記下地層の非被覆部分は、前記半導体素子との接合面の周縁部まで延在していることを特徴としている。
この構成のパワーモジュールによれば、半導体素子と回路層とが酸化銀と還元剤とを含む接合材の焼成体からなる接合層を介して接合されており、この接合層内に酸化銀の還元反応や有機物の分解反応によるガスが残存することが抑制されることから、半導体素子と回路層との間の熱抵抗が小さく、半導体素子で発生する熱をパワーモジュール用基板側へと効率良く伝達することが可能となる。
本発明のパワーモジュール用基板は、絶縁層の一方の面にアルミニウム又はアルミニウム合金からなる回路層が配設され、この回路層の上に半導体素子が接合されるパワーモジュール用基板であって、前記回路層の一方の面のうち前記半導体素子との接合面には、前記下地層と前記下地層の非被覆部分とが形成されており、前記下地層は、前記回路層側に形成されたガラス層と、このガラス層上に形成されたAg層と、を備えており、前記下地層の非被覆部分は、前記半導体素子との接合面の周縁部まで延在していることを特徴とする。
ここで、前記回路層の一方の面のうち前記半導体素子との接合面に、前記接合面の周縁部まで延在する突条部が形成され、この突条部によって前記下地層の非被覆部分が形成されている構成としてもよい。
本発明によれば、アルミニウム部材と他の部材とを、酸化銀と還元剤とを含む接合材を用いて接合する際に、酸化銀の還元反応や有機物の分解反応によるガスを接合層の外部へと排出し、アルミニウム部材と他の部材とを十分に接合することが可能な接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板を提供することができる。
本発明の一実施形態であるパワーモジュールの概略説明図である。 図1に示すパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。 図1に示すパワーモジュールに用いられるパワーモジュール用基板の回路層の上面図である。 図3におけるX−X断面図である。 図1に示すパワーモジュールの製造方法を示すフロー図である。 本発明の他の実施形態であるパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。 本発明の他の実施形態であるパワーモジュールに用いられるパワーモジュール用基板の回路層の上面図である。 本発明の他の実施形態であるパワーモジュールに用いられるパワーモジュール用基板の回路層の上面図である。
以下に、本発明の実施形態について添付した図面を参照して説明する。
本実施形態である接合体の製造方法は、半導体素子を他の部材とし、パワーモジュール用基板の回路層をアルミニウム部材とし、これら半導体素子とパワーモジュール用基板とを接合することにより、接合体としてのパワーモジュールを製造するものである。図1に、本実施形態であるパワーモジュールを示す。
このパワーモジュール1は、回路層12が配設されたパワーモジュール用基板10と、回路層12の一方の面(図1において上面)に接合された半導体素子3と、パワーモジュール用基板10の他方側に配設された冷却器40とを備えている。
パワーモジュール用基板10は、図1に示すように、絶縁層を構成するセラミックス基板11と、このセラミックス基板11の一方の面(図1において上面)に配設された回路層12と、セラミックス基板11の他方の面(図1において下面)に配設された金属層13とを備えている。
セラミックス基板11は、回路層12と金属層13との間の電気的接続を防止するものであって、絶縁性の高いAlN(窒化アルミニウム)、Si(窒化ケイ素)、Al(アルミナ)等で構成されている。本実施形態では、放熱性の優れたAlN(窒化アルミ)で構成されている。また、セラミックス基板11の厚さは、0.2〜1.5mmの範囲内に設定されており、本実施形態では、0.635mmに設定されている。
回路層12は、セラミックス基板11の一方の面に、導電性を有するアルミニウム又はアルミニウム合金の金属板が接合されることにより形成されている。本実施形態においては、回路層12は、純度99.99質量%以上のアルミニウム(いわゆる4Nアルミニウム)の圧延板を接合することで形成されている。なお、回路層12の厚さは0.1mm以上1.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。また、この回路層12には、回路パターンが形成されており、その一方の面(図1において上面)が、半導体素子3が接合される接合面とされている。
金属層13は、セラミックス基板11の他方の面に、アルミニウム又はアルミニウム合金、銅又は銅合金等の金属板が接合されることにより形成されている。本実施形態においては、この金属板(金属層13)は、純度が99質量%以上のアルミニウム又はアルミニウム合金の圧延板とされており、より具体的には、純度が99.99質量%以上のアルミニウム(いわゆる4Nアルミニウム)の圧延板とされている。ここで、金属層13の厚さは、0.2mm以上3.0mm以下の範囲内に設定されており、本実施形態では、1.6mmに設定されている。
冷却器40は、前述のパワーモジュール用基板10を冷却するためのものであり、パワーモジュール用基板10と接合される天板部41と、この天板部41から下方に向けて垂設された放熱フィン42と、冷却媒体(例えば冷却水)を流通するための流路43とを備えている。この冷却器40(天板部41)は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、A6063(アルミニウム合金)で構成されている。
半導体素子3は、Si等の半導体材料で構成されており、回路層12との接合面には、Ni、Au等からなる表面処理膜3aが形成されている。
そして、図1に示すパワーモジュール1においては、回路層12と半導体素子3との間に、前述した下地層31及び接合層38が形成されている。
なお、下地層31及び接合層38は、図1に示すように、回路層12の表面全体には形成されておらず、半導体素子3が配設される部分、すなわち、半導体素子3との接合面にのみ選択的に形成されている。
ここで、下地層31は、ガラス成分を含むガラス含有Agペーストの焼成体とされている。この下地層31は、図2に示すように、回路層12側に形成されたガラス層32と、このガラス層32上に形成されたAg層33と、を備えている。
ガラス層32内部には、粒径が数ナノメートル程度の微細な導電性粒子が分散されている。なお、ガラス層32内の導電性粒子は、例えば透過型電子顕微鏡(TEM)を用いることで観察されるものである。
また、Ag層33の内部には、粒径が数ナノメートル程度の微細なガラス粒子が分散されている。
なお、この下地層31の厚さ方向の電気抵抗値Pが0.5Ω以下とされている。ここで、本実施形態においては、下地層31の厚さ方向における電気抵抗値Pは、下地層31の上面と回路層12の上面との間の電気抵抗値としている。これは、回路層12を構成するアルミニウム(4Nアルミニウム)の電気抵抗が下地層31の厚さ方向の電気抵抗に比べて非常に小さいためである。なお、この電気抵抗の測定の際には、下地層31の上面中央点と、下地層31の前記上面中央点から下地層31端部までの距離と同距離分だけ下地層31端部から離れた回路層12上の点と、の間の電気抵抗を測定することとしている。
下地層31を構成するガラス含有Agペーストは、Ag粉末と、ZnOを含有する無鉛ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ag粉末と無鉛ガラス粉末とからなる粉末成分の含有量が、ガラス含有Agペースト全体の60質量%以上90質量%以下とされており、残部が樹脂、溶剤、分散剤とされている。なお、本実施形態では、Ag粉末と無鉛ガラス粉末とからなる粉末成分の含有量は、ガラス含有Agペースト全体の85質量%とされている。
無鉛ガラス粉末は、主成分としてBi、ZnO、Bを含むものとされており、そのガラス転移温度が300℃以上450℃以下、軟化温度が600℃以下、結晶化温度が450℃以上とされている。
また、このガラス含有Agペーストは、その粘度が10Pa・s以上500Pa・s以下、より好ましくは50Pa・s以上300Pa・s以下に調整されている。
この下地層31の上、すなわちAg層33の上に形成された接合層38は、酸化銀と還元剤とを含む接合材の焼成体とされており、本実施形態では、後述するように、酸化銀と還元剤とを含む酸化銀ペーストの焼成体とされている。すなわち、接合層38は、酸化銀が還元されたAgの焼成体とされているのである。ここで、酸化銀を還元することにより析出する粒子は、例えば粒径10nm〜1μmと非常に微細であることから、緻密なAgの焼成層が形成されることになる。なお、この接合層38においては、下地層31のAg層33で観察されたガラス粒子は存在していない、若しくは、非常に少ない。
この接合層38を構成する酸化銀ペーストは、酸化銀粉末と、還元剤と、樹脂と、溶剤と、を含有しており、本実施形態では、これらに加えて有機金属化合物粉末を含有している。
酸化銀粉末の含有量が酸化銀ペースト全体の60質量%以上80質量%以下とされ、還元剤の含有量が酸化銀ペースト全体の5質量%以上15質量%以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の0質量%以上10質量%以下とされており、残部が溶剤とされている。この酸化銀ペーストにおいては、焼結によって得られる接合層38に未反応の有機物が残存することを抑制するために、分散剤及び樹脂は添加しないことが望ましい。
還元剤は、還元性を有する有機物とされており、例えば、アルコール、有機酸を用いることができる。
有機金属化合物は、熱分解によって生成する有機酸によって酸化銀の還元反応や有機物の分解反応を促進させる作用を有するものであり、例えば蟻酸Ag、酢酸Ag、プロピオン酸Ag、安息酸Ag、シュウ酸Agなどのカルボン酸系金属塩等が適用される。
なお、この酸化銀ペーストは、その粘度が10Pa・s以上100Pa・s以下、より好ましくは30Pa・s以上80Pa・s以下に調整されている。
そして、本実施形態においては、図3及び図4に示すように、回路層12の一方の面には、半導体素子3との接合面の周縁部まで延在する下地層の非被覆部分35が形成されている。すなわち、下地層の非被覆部分35は、回路層12の一方の面のうち下地層31が形成された領域の周縁部にまで延在するように形成されているのである。
この下地層の非被覆部分35は、回路層12に設けられた突条部12aが外部に露呈された構造とされており、図2に示すように、この下地層の非被覆部分35の領域には、下地層31が形成されていない。
ここで、下地層の非被覆部分35の合計面積は、接合面全体の面積に対して、面積比で2%以上10%以下となるように構成されている。
本実施形態では、図3に示すように、半導体素子3との接合面の中央部から接合面がなす四角形の各辺に向かう4本の下地層の非被覆部分35が配設されている。
以下に、本実施形態であるパワーモジュール1の製造方法について、図5に示すフロー図を参照して説明する。
まず、回路層12となるアルミニウム板の片面に、プレス、研削、エッチング、表面処理等によって突条部12aを形成する(突条部形成工程S01)。
次に、回路層12及び金属層13となるアルミニウム板と、セラミックス基板11とを接合する(回路層及び金属層形成工程S02)。回路層12となるアルミニウム板をセラミックス基板11の一方の面にろう材を介して積層し、金属層13となるアルミニウム板をセラミックス基板11の他方の面にろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板11とを接合する。なお、このろう付けの温度は、620℃〜650℃に設定されている。
次に、金属層13の他方の面側に、冷却器40をろう材を介して接合する(冷却器接合工程S03)。なお、冷却器40のろう付けの温度は、590℃〜610℃に設定されている。
次に、回路層12の表面に下地層31を形成するとともに、下地層の非被覆部分35を形成する(下地層形成工程S04)。
まず、回路層12の表面に、下地層31となるガラス含有Agペーストを塗布する(下地ペースト塗布工程S41)。
なお、ガラス含有Agペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス含有Agペーストを回路層12の半導体素子3が接合される接合面に形成した。
このとき、ガラス含有Agペーストを、回路層12に形成された突条部12aが外部に露出するようにパターン状に塗布することになる。
次に、回路層12表面にガラス含有Agペーストを塗布した状態で乾燥した後、加熱炉内に装入してガラス含有Agペーストの焼成を行う(下地層焼成工程S42)。なお、このときの焼成温度は350〜645℃に設定されている。
下地ペースト塗布工程S41及び下地層焼成工程S42により、回路層12の一方の面に、ガラス層32とAg層33とを備えた下地層31及び下地層の非被覆部分35が形成される。
次に、回路層12と半導体素子3との間に、酸化銀ペーストを配置する(接合材配置工程S05)。
まず、下地層31及び下地層の非被覆部分35の表面に、酸化銀ペーストを塗布する(酸化銀ペースト塗布工程S51)。
なお、酸化銀ペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペーストを印刷した。
次に、酸化銀ペーストを塗布した状態で乾燥(例えば、室温、大気雰囲気で24時間保管)した後、酸化銀ペーストの上に半導体素子3を積層する(半導体素子積層工程S52)。この酸化銀ペースト塗布工程S51及び半導体素子積層工程S52により、回路層12と半導体素子3との間に、酸化銀ペーストを配置することができる。
そして、半導体素子3とパワーモジュール用基板10とを積層した状態で加熱炉内に装入し、酸化銀ペーストの焼成を行う(焼成工程S06)。このとき、荷重を0〜10MPaとし、焼成温度を150〜400℃とする。
また、望ましくは半導体素子3とパワーモジュール用基板10とを積層方向に加圧した状態で加熱することによって、より確実に接合することができる。この場合、加圧圧力は0.5〜10MPaが望ましい。
この焼成工程S06においては、通常、酸化銀ペーストの焼成が接合面の周縁部から中央部に向かって進行していくことになる。また、酸化銀ペーストが焼成される際には、酸化銀の還元反応や有機物の分解反応によるガスが発生する。
このようにして、下地層31の上に接合層38が形成され、半導体素子3と回路層12とが接合される。これにより、本実施形態であるパワーモジュール1が製造される。
以上のような構成とされた本実施形態によれば、回路層12のうち半導体素子3との接合面に、酸化銀ペーストと接合されない非接合部Sを接合面の周縁部にまで延在するように形成することができる。接合材の焼成時に還元された銀がアルミニウムと反応しないので、図2に示すように、下地層の非被覆部分35には、酸化銀ペーストの焼成体が形成されず、非接合部Sが形成されることになる。よって、酸化銀ペーストの焼成によって、接合面の中央部で酸化銀の還元反応や有機物の分解反応によるガスが発生しても、このガスを、非接合部Sを介して外部へと排出することができ、半導体素子3と下地層31との間に形成される接合層38の内部にガスが残存することを抑制できる。
これにより、半導体素子3と回路層12とを確実に接合され、半導体素子3と回路層12との間の熱抵抗を抑えることができ、半導体素子3から発生する熱をパワーモジュール用基板10側へ効率よく伝達することが可能となる
本実施形態では、下地層の非被覆部分35の合計面積は、接合面全体の面積に対して、面積比で2%以上10%以下となるように構成されており、この下地層の非被覆部分35によって形成される非接合部Sの合計面積が、接合面全体の面積の2%以上10%以下とされるので、半導体素子3と回路層12とが確実に接合されるとともに、半導体素子3と回路層12との間の熱抵抗が大きくなることを抑制できる。
また、本実施形態では、下地層31が、回路層12の一方の面に形成されたガラス層32と、このガラス層32上に積層されたAg層33と、を備えているので、回路層12の表面に形成されている酸化皮膜をガラス層32に反応させて除去することができ、回路層12と半導体素子3とを確実に接合することができる。
しかも、本実施形態では、ガラス層32内部に、粒径が数ナノメートル程度とされた微細な導電性粒子が分散されていて、ガラス層32においても導電性が確保されており、具体的には、ガラス層32を含めた下地層31の厚さ方向の電気抵抗値Pが0.5Ω以下に設定されているので、下地層31及び接合層38を介して半導体素子3と回路層12との間で電気を確実に導通することが可能となり、信頼性の高いパワーモジュール1を構成することができる。
また、本実施形態では、接合層38が、酸化銀と還元剤とを含む酸化銀ペーストの焼成体とされているので、酸化銀ペーストを焼成する際に、酸化銀が還元剤によって還元されて微細な銀粒子となり、接合層38を緻密な構造とすることができる。また、還元剤は、酸化銀を還元する際に分解されるため、接合層38中に残存しにくく、接合層38における導電性及び強度を確保することができる。さらに、例えば300℃といった比較的低温条件で焼成することが可能となるため、半導体素子3の接合温度を低く抑えることができ、半導体素子3への熱負荷を低減することができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、回路層及び金属層をアルミニウム板で構成したものとして説明したが、これに限定されることはなく、回路層がアルミニウム合金板で構成されていてもよい。一方、金属層は、アルミニウム板又はアルミニウム合金板、銅板又は銅合金板で構成されていてもよい。
また、本実施形態では、回路層の一方の面に突条部を形成し、この突条部を露出させることで下地層の非被覆部分を形成するものとして説明したが、これに限定されることはなく、例えば、図6に示すパワーモジュール101のように、回路層112の一方の面にスクリーン印刷などによって、下地層の非被覆部分を形成することで非接合部Sを形成し、接合層138を介して半導体素子103を接合してもよい。このとき、下地層を形成しない非被覆部分135の領域には、アルミニウム部材と接合材との間で接合層138が形成されず、非接合部Sが形成されることになる。
また、本実施形態では、図3に示すパターンで下地層の非被覆部分35を形成したもので説明したが、下地層の非被覆部分の形成パターンに限定はない。例えば、図7に示すように、回路層212の一方の面に、接合面の中央から接合面がなす四角形の角部に向かうように下地層の非被覆部分235を形成してもよい。
あるいは、図8に示すように、回路層312の一方の面に、接合面の中央から接合面がなす四角形の各辺に向かうように複数の下地層の非被覆部分335を形成してもよい。
以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
次に示すパワーモジュール用基板を用いて、非接合部の面接率比率を変更し、実施例1−3のパワーモジュールを作製した。
また、従来例として、非接合部を有さない状態で回路層と半導体素子とを接合し、パワーモジュールを作製した。
パワーモジュール用基板は、セラミックス基板の一方の面に回路層、他方の面に金属層となるアルミニウム板をろう付け接合して製作した。ここで、セラミックス基板は、AlNとし、サイズは27mm×17mm×0.6mmとした。回路層となるアルミニウム板は、純度99.99質量%以上の4Nアルミニウムとし、サイズは25mm×15mm×0.6mmとした。金属層となるアルミニウム板は、純度99.99%以上の4Nアルミニウムとし、サイズは25mm×15mm×1.6mmとした。
半導体素子のサイズは、13mm×10mm×0.25mmのものを使用した。
実施形態で例示したガラス含有Agペーストを用いて、スクリーン印刷によって、アルミニウム板上に下地層を形成した。このとき、図8に示すパターンになるように下地層の非被覆部分335を形成した。なお、ガラス含有Agペーストの塗布厚さを10μmとし、焼成条件は、焼成温度を575℃、焼成時間を10分とした。
そして、実施形態で例示した酸化銀ペーストを用いて、半導体素子と回路層とを接合した。なお、酸化銀ペーストの塗布厚さを50μmとし、焼成条件は、焼成温度を300℃、焼成時間を2時間、荷重を3MPaとした。これによって、各種パワーモジュールを製出した。
得られた各種パワーモジュールについて、初期接合率、熱抵抗を評価した。
接合率は、超音波探傷装置を用いて評価し、以下の式から算出した。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子面積とした。超音波探傷像において非接合部分は接合部内の白色部で示されることから、この白色部の面積を非接合面積とした。
接合率 = (初期接合面積−非接合面積)/初期接合面積
熱抵抗は、次のようにして測定した。半導体素子としてヒータチップを用いて、パワーモジュールを作製し、これらのパワーモジュールを冷却器にろう付け接合した。次に、ヒータチップを100Wの電力で加熱し、熱電対を用いてヒータチップの温度を実測した。また、冷却器を流通する冷却媒体(エチレングリコール:水=9:1)の温度を実測した。そして、ヒータチップの温度と冷却媒体の温度差を電力で割った値を熱抵抗とした。
なお、非接合部を形成しなかった従来例を基準として1とし、この従来例との比率で評価した。評価結果を表1に示す。
Figure 0006160037
非接合部を形成しなかった従来例においては、初期接合率が70%と低かった。これは、酸化銀の還元及び有機成分の分解反応によるガスが接合層内部に残存したためと推測される。
一方、非接合部を形成した実施例1−3においては、初期接合率が高く、熱抵抗も、従来例に比べて低くなっていることが確認される。酸化銀の還元によるガスが接合層の外部へと排出されたためと推測される。
なお、非接合部の合計面積を接合面全体の面積の2%以上10%以下とした実施例1、2については、特に、初期接合率、熱抵抗率に優れていた。
1、101 パワーモジュール(接合体)
3、103 半導体素子(他の部材)
10 パワーモジュール用基板
11 セラミックス基板(絶縁層)
12、112、212、312 回路層(アルミニウム部材)
35、135、235、335 下地層の非被覆部分
S 非接合部

Claims (6)

  1. 酸化銀と還元剤とを含む接合材を用いて、アルミニウム部材と他の部材とを接合する接合体の製造方法であって、
    前記アルミニウム部材の接合面の表面に下地層及び下地層の非被覆部分を形成し、前記下地層の非被覆部分が前記接合面の周縁部にまで延在するように形成する下地層形成工程と、
    前記アルミニウム部材と前記他の部材との間に、前記接合材を配置する接合材配置工程と、
    前記接合材を焼結することによって、前記下地層の非被覆部分において前記アルミニウム部材と前記接合材とが接合されない非接合部を形成するとともに、前記下地層において前記アルミニウム部材と前記他の部材の間に接合層を形成する焼成工程と、を備え、
    前記アルミニウム部材と前記他の部材とを、前記接合層を介して接合することを特徴とする接合体の製造方法。
  2. 絶縁層の一方の面にアルミニウム又はアルミニウム合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、
    前記回路層と前記半導体素子とを、請求項1に記載の接合体の製造方法によって接合することを特徴とするパワーモジュールの製造方法。
  3. アルミニウム部材と他の部材との接合体であって、
    前記アルミニウム部材と前記他の部材との間に、下地層及び接合層が形成されており、
    前記下地層は、前記アルミニウム部材側に形成されたガラス層と、このガラス層上に形成されたAg層と、を備えており、
    前記アルミニウム部材のうち前記他の部材との接合面には、前記下地層と前記下地層の非被覆部分とが形成されており、
    前記下地層の非被覆部分は、前記他の部材との接合面の周縁部まで延在していることを特徴とする接合体。
  4. 絶縁層の一方の面にアルミニウム又はアルミニウム合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、
    前記回路層と前記半導体素子との間に、下地層及び接合層が形成されており、
    前記下地層は、前記回路層側に形成されたガラス層と、このガラス層上に形成されたAg層と、を備えており、
    前記回路層の一方の面のうち前記半導体素子との接合面には、前記下地層と前記下地層の非被覆部分とが形成されており、
    前記下地層の非被覆部分は、前記半導体素子との接合面の周縁部まで延在していることを特徴とするパワーモジュール。
  5. 絶縁層の一方の面にアルミニウム又はアルミニウム合金からなる回路層が配設され、この回路層の上に半導体素子が接合されるパワーモジュール用基板であって、
    前記回路層の一方の面のうち前記半導体素子との接合面には、前記下地層と前記下地層の非被覆部分とが形成されており、
    前記下地層は、前記回路層側に形成されたガラス層と、このガラス層上に形成されたAg層と、を備えており、
    前記下地層の非被覆部分は、前記半導体素子との接合面の周縁部まで延在していることを特徴とするパワーモジュール用基板。
  6. 前記回路層の一方の面のうち前記半導体素子との接合面に、前記接合面の周縁部まで延在する突条部が形成され、この突条部によって前記下地層の非被覆部分が形成されていることを特徴とする請求項5に記載のパワーモジュール用基板。
JP2012170544A 2012-07-31 2012-07-31 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板 Expired - Fee Related JP6160037B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012170544A JP6160037B2 (ja) 2012-07-31 2012-07-31 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012170544A JP6160037B2 (ja) 2012-07-31 2012-07-31 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板

Publications (2)

Publication Number Publication Date
JP2014029964A JP2014029964A (ja) 2014-02-13
JP6160037B2 true JP6160037B2 (ja) 2017-07-12

Family

ID=50202346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012170544A Expired - Fee Related JP6160037B2 (ja) 2012-07-31 2012-07-31 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板

Country Status (1)

Country Link
JP (1) JP6160037B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7127269B2 (ja) * 2017-10-23 2022-08-30 昭和電工マテリアルズ株式会社 部材接続方法
EP4117032A1 (en) * 2021-07-05 2023-01-11 Hitachi Energy Switzerland AG Power module comprising a patterned sintered connection and method for producing a power module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513534B2 (en) * 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
DE102011078582A1 (de) * 2011-07-04 2013-01-10 Robert Bosch Gmbh Verfahren zum Herstellen von strukturierten Sinterschichten und Halbleiterbauelement mit strukturierter Sinterschicht
JP6146007B2 (ja) * 2012-03-30 2017-06-14 三菱マテリアル株式会社 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
JP2014160707A (ja) * 2013-02-19 2014-09-04 Mitsubishi Materials Corp 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール

Also Published As

Publication number Publication date
JP2014029964A (ja) 2014-02-13

Similar Documents

Publication Publication Date Title
JP5664625B2 (ja) 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
JP6369325B2 (ja) パワーモジュール用基板、およびその製造方法、パワーモジュール
JP6613929B2 (ja) Ag下地層付き金属部材、Ag下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ag下地層付き金属部材の製造方法
JP6677886B2 (ja) 半導体装置
JP2008258214A (ja) 発光素子実装用多層配線基板とその製造方法
WO2019180913A1 (ja) 電子部品実装モジュールの製造方法
JP6399906B2 (ja) パワーモジュール
JP6142584B2 (ja) 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法
JP6907546B2 (ja) パワーモジュール
JP5002614B2 (ja) セラミックス回路基板の製造方法
JP6160037B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板
JP2006351988A (ja) セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。
JP2014160707A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP6269116B2 (ja) 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
JP6115215B2 (ja) パワーモジュール用基板の製造方法及びパワーモジュールの製造方法
WO2019180914A1 (ja) 電子部品実装モジュール
JP2017118061A (ja) 回路基板の製造方法、回路基板、および半導体装置
JP6248619B2 (ja) パワーモジュール用基板、およびその製造方法、パワーモジュール
JP6354147B2 (ja) 半導体装置、及び半導体装置の製造方法
JP6443178B2 (ja) Ag下地層付パワーモジュール用基板の製造方法、Ag下地層付パワーモジュール用基板及びパワーモジュール
JP2023081349A (ja) 接合用金属ペースト、および、接合体の製造方法、絶縁回路基板の製造方法
JP2015115539A (ja) Ag下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ag下地層付き金属部材の製造方法
TW201943323A (zh) 電子零件安裝模組之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170529

R150 Certificate of patent or registration of utility model

Ref document number: 6160037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees