JP6613929B2 - Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法 - Google Patents

Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法 Download PDF

Info

Publication number
JP6613929B2
JP6613929B2 JP2016017304A JP2016017304A JP6613929B2 JP 6613929 B2 JP6613929 B2 JP 6613929B2 JP 2016017304 A JP2016017304 A JP 2016017304A JP 2016017304 A JP2016017304 A JP 2016017304A JP 6613929 B2 JP6613929 B2 JP 6613929B2
Authority
JP
Japan
Prior art keywords
layer
underlayer
paste
glass
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016017304A
Other languages
English (en)
Other versions
JP2017139260A (ja
Inventor
修司 西元
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016017304A priority Critical patent/JP6613929B2/ja
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to CN201780019604.2A priority patent/CN108780784B/zh
Priority to EP17747297.4A priority patent/EP3413346A4/en
Priority to PCT/JP2017/002678 priority patent/WO2017135139A1/ja
Priority to KR1020187023928A priority patent/KR20180107163A/ko
Priority to US16/072,660 priority patent/US10734297B2/en
Priority to TW106103324A priority patent/TWI726048B/zh
Publication of JP2017139260A publication Critical patent/JP2017139260A/ja
Application granted granted Critical
Publication of JP6613929B2 publication Critical patent/JP6613929B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/2744—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27515—Curing and solidification, e.g. of a photosensitive layer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive layer material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H01L2224/27901—Methods of manufacturing layer connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/83487—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Powder Metallurgy (AREA)

Description

この発明は、被接合体と接合される金属部材とこの金属部材の表面に形成されたＡｇ下地層とを備えたＡｇ下地層付き金属部材、このＡｇ下地層付き金属部材を有するＡｇ下地層付き絶縁回路基板、このＡｇ下地層付き絶縁回路基板を備えた半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法に関するものである。
ＬＥＤやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子においては、発熱量が多いことから、これを搭載する基板としては、例えばＡｌＮ（窒化アルミ）、Ａｌ２Ｏ３（アルミナ）などのセラミックス基板からなる絶縁層と、この絶縁層の一方の面に導電性の優れた金属を配設して形成した回路層と、を備えた絶縁回路基板（パワーモジュール用基板）が、従来から広く用いられている。
例えば、特許文献１に示すパワーモジュール（半導体装置）においては、セラミックス基板の一方の面にＡｌ又はＣｕなどの金属からなる回路層が形成されたパワーモジュール用基板（絶縁回路基板）と、この回路層上に接合される半導体素子と、を備えた構造とされている。
また、セラミックス基板の他方の面に熱伝導性に優れた金属を配設して形成した金属層を備えたものも提供されている。そして、パワーモジュール用基板の金属層にヒートシンクが接合されており、半導体素子で発生した熱を、パワーモジュール用基板側に伝達し、ヒートシンクを介して外部へ放散する構成とされている。
半導体素子等の電子部品を回路層に接合する際やヒートシンクを金属層に接合する際には、例えば特許文献１に示すように、はんだ材を用いた方法が広く使用されている。
最近では、環境保護の観点から、半導体素子等の電子部品と回路層、ヒートシンクと金属層と接合する際に用いられるはんだ材としては、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系等の鉛フリーはんだが主流となっている。
ここで、アルミニウム又はアルミニウム合金からなる回路層及び金属層においては、表面にアルミニウムの自然酸化膜が形成されるため、はんだ材による半導体素子及びヒートシンクとの接合を良好に行うことが困難であった。
また、銅又は銅合金からなる回路層及び金属層においては、溶融したはんだ材と銅とが反応して回路層の内部にはんだ材の成分が侵入し、回路層及び金属層の特性が劣化するおそれがあった。
このため、従来は、特許文献１に示すように、回路層及び金属層の表面にＮｉめっき膜を形成した上で、はんだ材によって半導体素子を実施していた。
また、特許文献１に記載されたように、はんだ材を用いて半導体素子及びヒートシンクを接合した場合には、高温環境下で使用した際にはんだの一部が溶融してしまい、半導体素子及びヒートシンクと絶縁回路基板との接合信頼性が低下するおそれがあった。
一方、はんだ材を使用しない接合方法として、例えば、特許文献２には、Ａｇナノペーストを用いて半導体素子等の電子部品やヒートシンクを接合する技術が提案されている。
また、例えば、特許文献３、４には、金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて、半導体素子等の電子部品やヒートシンクを接合する技術が提案されている。
しかしながら、特許文献２−４に記載されたように、はんだ材を使用せずに金属ペーストあるいは酸化物ペーストを用いて半導体素子等の電子部品を接合した場合には、これらペーストの焼成体からなる接合層がはんだ材に比べて厚みが薄く形成されるため、熱サイクル負荷時の応力が半導体素子等の電子部品に作用しやすくなり、半導体素子等の電子部品自体が破損してしまうおそれがあった。同様に、金属層とヒートシンクとの間に形成される接合層が薄くなると、絶縁回路基板とヒートシンクとの熱膨張係数の差によって生じる熱ひずみが絶縁回路基板に作用し、絶縁層に亀裂が生じるおそれがあった。
そこで、例えば、特許文献５には、ガラス含有Ａｇペーストを用いてアルミニウム又は銅からなる回路層上にＡｇ下地層を形成した後に、Ａｇペーストを介して回路層と半導体素子を接合する技術が提案されている。この技術では、アルミニウム又は銅からなる回路層の表面に、ガラス含有Ａｇペーストを塗布して焼成することによって、回路層の表面に形成されている酸化被膜をガラスに反応させて除去してＡｇ下地層を形成し、このＡｇ下地層が形成された回路層上に、Ａｇペーストの焼成体からなるＡｇ接合層を介して半導体素子を接合している。ここで、Ａｇ下地層は、ガラスが回路層の酸化被膜と反応することにより形成されたガラス層と、このガラス層上に形成されたＡｇ層とを備えている。このガラス層には導電性粒子が分散しており、この導電性粒子によってガラス層の導電性が確保されている。
この特許文献５に記載された技術によれば、この場合、Ａｇ下地層とＡｇペースト及び酸化銀ペーストの焼成体からなる接合層とによって十分な厚さを確保することができることから、半導体素子の破損や絶縁層における亀裂の発生を抑制することが可能となる。
特開２００４−１７２３７８号公報 特開２００６−２０２９３８号公報 特開２００８−２０８４４２号公報 特開２００９−２６７３７４号公報 特開２０１３−０１２７０６号公報
ところで、最近では、シリコン半導体からＳｉＣ又はＧａＮなど化合物半導体素子の実用化が期待されており、半導体素子自体の耐熱性の向上が見込まれるため、半導体装置の使用温度が高くなる傾向にある。
ここで、特許文献５に記載されたように、ガラス含有Ａｇペーストを用いてアルミニウム又は銅からなる回路層上にＡｇ下地層を形成した後に、Ａｇペースト及び酸化銀ペーストを用いて半導体素子及びヒートシンクを接合した場合には、例えば２００℃以上の高温に達する冷熱サイクルが負荷された際に、Ａｇペースト及び酸化銀ペーストの焼成体からなる接合層にクラックが生じて半導体素子及びヒートシンクが剥離してしまうおそれがあった。
このため、高温に達する冷熱サイクルが負荷された場合でも、接合層におけるクラックの発生を抑制することが可能なＡｇ下地層付き金属部材が求められている。
この発明は、前述した事情に鑑みてなされたものであって、比較的高温環境下で使用された場合でも、接合層内におけるクラックの発生を抑制でき、被接合体と金属部材との接合信頼性に優れたＡｇ下地層付き金属部材、このＡｇ下地層付き金属部材からなるＡｇ下地層付き絶縁回路基板、このＡｇ下地層付き絶縁回路基板を用いた半導体装置及びヒートシンク付き絶縁回路基板、並びに、Ａｇ下地層付き金属部材の製造方法を提供することを目的とする。
上述の課題を解決して前記目的を達成するために本発明者らが鋭意検討した結果、Ａｇ下地層の上に、Ａｇ及び酸化銀の一方又は両方と有機物とを含む接合材の焼成体からなる接合層を形成して被接合体を接合した場合、例えば２００℃以上の高温に達する冷熱サイクルを負荷すると、Ａｇ下地層のうち接合層に接する表面に存在するボイドを起点として接合層内にクラックが生じるとの知見を得た。
本発明は、上述の知見に基づいてなされたものであって、本発明のＡｇ下地層付き金属部材は、被接合体と接合される金属部材と、この金属部材の前記被接合体との接合面に形成されたＡｇ下地層と、を備えたＡｇ下地層付き金属部材であって、前記Ａｇ下地層は、前記金属部材側に形成されたガラス層と、このガラス層に積層形成されたＡｇ層とからなり、前記Ａｇ下地層の前記Ａｇ層側表面におけるボイドの面積率が２５％以下とされていることを特徴としている。
この構成のＡｇ下地層付き金属部材においては、前記Ａｇ下地層の前記Ａｇ層側表面におけるボイドの面積率が２５％以下とされているので、このＡｇ下地層の上にＡｇ及び酸化銀の一方又は両方と有機物とを含む接合材の焼成体からなる接合層を形成して被接合体を接合した場合にも、高温環境下での使用時にＡｇ下地層のＡｇ層側表面のボイドを起点として接合層内にクラックが生じることを抑制できる。よって、本発明のＡｇ下地層付き金属部材は、高温環境下でも安定して使用することが可能となる。
また、本発明のＡｇ下地層付き絶縁回路基板は、絶縁層と、この絶縁層の一方の面に配設された回路層と、前記回路層のうち前記絶縁層とは反対側の面に形成されたＡｇ下地層と、を備えたＡｇ下地層付き絶縁回路基板であって、前記回路層及び前記Ａｇ下地層が上述のＡｇ下地層付き金属部材とされており、前記Ａｇ下地層の前記Ａｇ層側表面におけるボイドの面積率が２５％以下とされていることを特徴としている。
この構成のＡｇ下地層付き絶縁回路基板においては、前記Ａｇ下地層の前記Ａｇ層側表面におけるボイドの面積率が２５％以下とされているので、このＡｇ下地層の上にＡｇ及び酸化銀の一方又は両方と有機物とを含む接合材の焼成体からなる接合層を形成して半導体素子等の電子部品を接合した場合にも、高温環境下での使用時にＡｇ下地層のＡｇ層側表面のボイドを起点として接合層内層にクラックが生じることを抑制できる。よって、高温環境下で使用した場合であっても、回路層と半導体素子等の電子部品との接合信頼性を確保することができる。
さらに、本発明のＡｇ下地層付き絶縁回路基板は、絶縁層と、この絶縁層の一方の面に配設された回路層と、前記絶縁層の他方の面に配設された金属層と、前記金属層のうち前記絶縁層とは反対側の面に形成されたＡｇ下地層と、を備えたＡｇ下地層付き絶縁回路基板であって、前記回路層及び前記Ａｇ下地層が上述のＡｇ下地層付き金属部材とされており、前記Ａｇ下地層の前記Ａｇ層側表面におけるボイドの面積率が２５％以下とされていることを特徴としている。
この構成のＡｇ下地層付き絶縁回路基板においては、前記Ａｇ下地層の前記Ａｇ層側表面におけるボイドの面積率が２５％以下とされているので、このＡｇ下地層の上にＡｇ及び酸化銀の一方又は両方と有機物とを含む接合材の焼成体からなる接合層を形成してヒートシンク等を接合した場合にも、高温環境下での使用時にＡｇ下地層のＡｇ層側表面のボイドを起点として接合層内層にクラックが生じることを抑制できる。よって、高温環境下で使用した場合であっても、金属層とヒートシンク等との接合信頼性を確保することができる。
また、本発明の半導体装置は、上述のＡｇ下地層付き絶縁回路基板と、前記回路層の前記Ａｇ下地層に接合された半導体素子と、を備えた半導体装置であって、前記半導体素子と前記Ａｇ下地層は、Ａｇ及び酸化銀の一方又は両方と有機物とを含む接合材の焼成体からなる接合層を介して接合されていることを特徴としている。
この構成の半導体装置によれば、前記Ａｇ下地層の前記Ａｇ層側表面におけるボイドの面積率が２５％以下とされているので、Ａｇ下地層のＡｇ層側表面のボイドを起点として接合層内層にクラックが生じることを抑制できる。よって、高温環境下で使用した場合であっても、回路層と半導体素子との接合信頼性を確保することができる。
さらに、本発明のヒートシンク付き絶縁回路基板は、上述のＡｇ下地層付き絶縁回路基板と、前記金属層に接合されたヒートシンクと、を備えたヒートシンク付き絶縁回路基板であって、前記ヒートシンクは、前記金属層に形成された前記Ａｇ下地層と、Ａｇ及び酸化銀の一方又は両方と有機物とを含む接合材の焼成体からなる接合層と、を介して接合されていることを特徴としている。
この構成のヒートシンク付き絶縁回路基板によれば、前記Ａｇ下地層の前記Ａｇ層側表面におけるボイドの面積率が２５％以下とされているので、Ａｇ下地層のＡｇ層側表面のボイドを起点として接合層内層にクラックが生じることを抑制できる。よって、高温環境下で使用した場合であっても、金属層とヒートシンクとの接合信頼性を確保することができる。
また、本発明のＡｇ下地層付き金属部材の製造方法は、上述の下地層付き金属部材の製造方法であって、前記金属部材のうち前記被接合体が接合される接合面に、ガラス成分を含有するガラス含有Ａｇペーストを塗布するガラス含有Ａｇペースト塗布工程と、塗布したガラス含有Ａｇペーストを乾燥させる第１乾燥工程と、乾燥後の前記ガラス含有Ａｇペーストの上にＡｇペーストを塗布するＡｇペースト塗布工程と、塗布したＡｇペーストを乾燥させる第２乾燥工程と、乾燥後の前記ガラス含有Ａｇペースト及び前記Ａｇペーストを焼成し、ガラス層及びＡｇ層を有するＡｇ下地層を形成するとともに、前記Ａｇ下地層の前記Ａｇ層側表面におけるボイドの面積率を２５％以下とする焼成工程と、を備えていることを特徴としている。
この構成のＡｇ下地層付き金属部材の製造方法によれば、金属部材にガラス含有Ａｇペーストを塗布して乾燥した後に、塗布乾燥されたガラス含有Ａｇペーストの上にＡｇペーストを塗布して乾燥し、その後、焼成を行っているので、金属部材側にガラス層が形成され、このガラス層の上にＡｇ層が形成されるとともに、Ａｇ層の表面にガラスに起因するボイドが発生せず、Ａｇ層の表面におけるボイドの面積率を２５％以下とすることができる。
本発明によれば、比較的高温環境下で使用された場合でも、接合層内におけるクラックの発生を抑制でき、被接合体と金属部材との接合信頼性に優れたＡｇ下地層付き金属部材、このＡｇ下地層付き金属部材からなるＡｇ下地層付き絶縁回路基板、このＡｇ下地層付き絶縁回路基板を用いた半導体装置及びヒートシンク付き絶縁回路基板、並びに、Ａｇ下地層付き金属部材の製造方法を提供することが可能となる。
本発明の第１の実施形態である半導体装置（パワーモジュール）の概略説明図である。 Ａｇ下地層と回路層の接合部分を示す要部拡大断面図である。 本発明の第１の実施形態であるＡｇ下地層付き絶縁回路基板（Ａｇ下地層付きパワーモジュール用基板）の製造方法及び半導体装置（パワーモジュール）の製造方法のフロー図である。 本発明の第１の実施形態であるＡｇ下地層付き絶縁回路基板（Ａｇ下地層付きパワーモジュール用基板）の製造方法及び半導体装置（パワーモジュール）の製造方法の概略説明図である。 本発明の第２実施形態である半導体装置（パワーモジュール）及びヒートシンク付き絶縁回路基板（ヒートシンク付きパワーモジュール用基板）の概略説明図である。 本発明の第２実施形態であるヒートシンク付き絶縁回路基板（ヒートシンク付きパワーモジュール用基板）の製造方法及び半導体装置（パワーモジュール）の製造方法のフロー図である。 本発明の第２実施形態であるＡｇ下地層付き絶縁回路基板（ヒートシンク付きパワーモジュール用基板）の製造方法の概略説明図である。 本発明の第２実施形態であるＡｇ下地層付き絶縁回路基板（ヒートシンク付きパワーモジュール用基板）の製造方法の概略説明図である。 本発明の第２実施形態であるヒートシンク付き絶縁回路基板（ヒートシンク付きパワーモジュール用基板）の製造方法及び半導体装置（パワーモジュール）の製造方法の概略説明図である。 本発明の他の実施形態である半導体装置の概略説明図である。 本発明例及び比較例におけるＡｇ下地層のＡｇ層側表面の観察写真である。
以下に、本発明の実施形態について添付した図面を参照して説明する。
＜第１の実施形態＞
まず、本発明の第１の実施形態について説明する。なお、本実施形態である半導体装置は、風力発電、電気自動車等の電気車両などを制御するために用いられる大電力制御用のパワー半導体素子が搭載されたパワーモジュールである。
図１に、本発明の第１実施形態であるパワーモジュール（半導体装置）１を示す。このパワーモジュール１は、Ａｇ下地層３０とパワーモジュール用基板１０とを有するＡｇ下地層付きパワーモジュール用基板（Ａｇ下地層付き絶縁回路基板）５０と、このＡｇ下地層付パワーモジュール用基板５０の一方の面（図１において上面）に接合層２を介して接合された半導体素子３と、を備えている。
パワーモジュール用基板１０は、図１に示すように、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に配設された回路層１２と、を備えている。
セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、例えば、絶縁性の高いＡｌＮ（窒化アルミ）、Ｓｉ３Ｎ４（窒化ケイ素）、Ａｌ２Ｏ３（アルミナ）等で構成されている。本実施形態では、放熱性の優れたＡｌＮ（窒化アルミ）で構成されている。また、セラミックス基板１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。
回路層１２は、セラミックス基板１１の一方の面に、導電性を有する金属板が接合されることにより形成されている。本実施形態においては、回路層１２は、純度が９９．９９ｍａｓｓ％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板からなるアルミニウム板がセラミックス基板１１に接合されることにより形成されている。なお、この回路層１２には、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が搭載される搭載面されている。ここで、回路層１２の厚さは０．１ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。
そして、この回路層１２の一方の面（セラミックス基板１１とは反対側の面）にＡｇ下地層３０が形成されている。本実施形態では、上述の回路層１２とＡｇ下地層３０とがＡｇ下地層付き金属部材とされている。
このＡｇ下地層３０は、後述するように、ガラス成分を含むガラス含有Ａｇペーストの焼成体とされている。このＡｇ下地層３０は、半導体素子３を接合する前の状態において、図１及び図２に示すように、回路層１２側に形成されたガラス層３１と、このガラス層３１上に形成されたＡｇ層３２と、を備えている。
ガラス層３１内部には、粒径が数ナノメートル程度の微細な導電性粒子３３が分散されている。この導電性粒子３３は、Ａｇ又はＡｌの少なくとも一方を含有する結晶性粒子とされている。なお、ガラス層３１内の導電性粒子３３は、例えば透過型電子顕微鏡（ＴＥＭ）を用いることで観察されるものである。
また、Ａｇ層３２の内部には、粒径が数ナノメートル程度の微細なガラス粒子（図示なし）が分散されている。
また、本実施形態では、回路層１２が純度９９．９９ｍａｓｓ％以上のアルミニウムで構成されていることから、回路層１２の表面には、大気中で自然発生したアルミニウム酸化被膜１２Ａが形成されている。ここで、前述のＡｇ下地層３０が形成された部分においては、このアルミニウム酸化被膜１２Ａが除去されており、回路層１２上に直接Ａｇ下地層３０が形成されている。つまり、図２に示すように、回路層１２を構成するアルミニウムとガラス層３１とが直接接合されているのである。
本実施形態においては、図２に示すように、回路層１２上に自然発生するアルミニウム酸化被膜１２Ａの厚さｔｏが、４ｎｍ≦ｔｏ≦６ｎｍの範囲内とされている。また、ガラス層３１の厚さｔｇが０．０１μｍ≦ｔｇ≦５μｍの範囲内、Ａｇ層３２の厚さｔａが１μｍ≦ｔａ≦１００μｍの範囲内となるように構成されている。
なお、このＡｇ下地層３０の厚さ方向の電気抵抗値Ｐが０．５Ω以下とされている。ここで、本実施形態においては、Ａｇ下地層３０の厚さ方向における電気抵抗値Ｐは、Ａｇ下地層３０の上面と回路層１２の上面との間の電気抵抗値としている。これは、回路層１２を構成するアルミニウム（４Ｎアルミニウム）の電気抵抗がＡｇ下地層３０の厚さ方向の電気抵抗に比べて非常に小さいためである。なお、この電気抵抗の測定の際には、Ａｇ下地層３０の上面中央点と、Ａｇ下地層３０の前記上面中央点からＡｇ下地層３０端部までの距離と同距離分だけＡｇ下地層３０端部から離れた回路層１２上の点と、の間の電気抵抗を測定することとしている。
そして、本実施形態であるＡｇ下地層付きパワーモジュール用基板５０においては、Ａｇ下地層３０のＡｇ層３２側の表面、すなわち、半導体素子３が接合される接合面におけるボイドの面積率が２５％以下とされている。なお、このＡｇ下地層３０のＡｇ層３２側の表面におけるボイドの面積率については、Ａｇ下地層３０のＡｇ層３２側の表面をレーザ顕微鏡で観察し、得られたた画像を２値化処理して黒色部をボイドとして判定することにより算出することができる。
本実施形態であるパワーモジュール１においては、図１に示すように、半導体素子３とＡｇ下地層３０との間に接合層２が設けられている。
接合層２は、Ａｇ粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体とされており、本実施形態においては、酸化銀粒子と有機物からなる還元剤とを含む酸化銀ペーストの焼成体とされている。すなわち、接合層２は、酸化銀が還元されたＡｇの焼成体とされているのである。ここで、酸化銀を還元することにより生成される粒子は、例えば粒径１０ｎｍ〜１μｍと非常に微細であることから、緻密なＡｇの焼成体からなる接合層２が形成されることになる。
次に、本実施形態であるパワーモジュール１の製造方法、及び、Ａｇ下地層付きパワーモジュール用基板５０の製造方法について、図３及び図４を参照して説明する。
（ガラス含有Ａｇペースト塗布工程Ｓ０１）
まず、セラミックス基板１１の一方の面に回路層１２が形成されたパワーモジュール用基板１０を準備し、このパワーモジュール用基板１０の回路層１２上にガラス含有Ａｇペースト４０を塗布する。なお、ガラス含有Ａｇペースト４０を塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。塗布厚さは、１μｍ以上３０μｍ以下の範囲内とするとよい。本実施形態では、スクリーン印刷法によってガラス含有Ａｇペースト４０をパターン状に形成した。
ここで、上述のガラス含有Ａｇペーストについて説明する。
このガラス含有Ａｇペーストは、Ａｇ粉末と、ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ａｇ粉末とガラス粉末とからなる粉末成分の含有量が、ガラス含有Ａｇペースト全体の６０質量％以上９０質量％以下とされており、残部が樹脂、溶剤、分散剤とされている。
なお、本実施形態では、Ａｇ粉末とガラス粉末とからなる粉末成分の含有量は、ガラス含有Ａｇペースト全体の８５質量％とされている。
また、このガラス含有Ａｇペーストは、その粘度が１０Ｐａ・ｓ以上５００Ｐａ・ｓ以下、より好ましくは５０Ｐａ・ｓ以上３００Ｐａ・ｓ以下に調整されている。
Ａｇ粉末は、その粒径が０．０５μｍ以上１．０μｍ以下とされており、本実施形態では、平均粒径０．８μｍのものを使用した。
ガラス粉末は、例えば、酸化鉛、酸化亜鉛、酸化ケイ素、酸化ホウ素、酸化リン及び酸化ビスマスのいずれか１種又は２種以上を含有しており、そのガラス転移温度が３００℃以上４５０℃以下、軟化温度が６００℃以下、結晶化温度が４５０℃以上とされている。本実施形態では、酸化鉛と酸化亜鉛と酸化ホウ素とからなり、平均粒径が０．５μｍのガラス粉末を使用した。
また、Ａｇ粉末の重量Ａとガラス粉末の重量Ｇとの重量比Ａ／Ｇは、８０／２０から９９／１の範囲内に調整されており、本実施形態では、Ａ／Ｇ＝８０／５とした。
溶剤は、沸点が２００℃以上のものが適しており、本実施形態では、ジエチレンクリコールジブチルエーテルを用いている。
樹脂は、ガラス含有Ａｇペーストの粘度を調整するものであり、５００℃以上で分解されるものが適している。本実施形態では、エチルセルロースを用いている。
また、本実施形態では、ジカルボン酸系の分散剤を添加している。なお、分散剤を添加することなくガラス含有Ａｇペーストを構成してもよい。
このガラス含有Ａｇペーストは、Ａｇ粉末とガラス粉末とを混合した混合粉末と、溶剤と樹脂とを混合した有機混合物とを、分散剤とともにミキサーによって予備混合し、得られた予備混合物をロールミル機によって練り込みながら混合した後、得られた混錬物をペーストろ過機によってろ過することによって製出される。
（第１乾燥工程Ｓ０２）
次に、回路層１２の一方の面にガラス含有Ａｇペースト４０を塗布した状態で、乾燥を行う。なお、この第１乾燥工程Ｓ０２では、溶剤が十分乾燥するように、１００℃以上１５０℃以下の温度で１５分以上３０分以下保持して乾燥処理を行う。乾燥時の雰囲気は、大気、真空、Ｎ２やＡｒ等の不活性雰囲気で行うことができる。
（Ａｇペースト塗布工程Ｓ０３）
次に、乾燥されたガラス含有Ａｇペースト４０の上にＡｇペースト４２を塗布する。塗布厚さとしては、１μｍ以上３０μｍ以下とするとよい。
なお、このＡｇペースト４２は、上述のガラス含有Ａｇペースト４０からガラス成分を除去したものとされている。Ａｇペースト４２に用いられるＡｇ粉末は、ガラス含有Ａｇペースト４０で用いるＡｇ粉末と同じ粒径であることが好ましい。同じ粒径のＡｇ粉末を用いることによって、後述する焼成工程においてＡｇ粉末を良好に焼結させることができる。
（第２乾燥工程Ｓ０４）
次に、ガラス含有Ａｇペースト４０に積層するようにＡｇペースト４２を塗布した状態で、乾燥を行う。なお、この第２乾燥工程Ｓ０４では、溶剤が十分乾燥するように、１００℃以上１５０℃以下の温度で１５分以上３０分以下保持して乾燥処理を行う。乾燥時の雰囲気は、大気、真空、Ｎ２やＡｒ等の不活性雰囲気で行うことができる。
ここで、乾燥後のガラス含有Ａｇペースト４０の厚さｔ１とＡｇペースト４２の厚さｔ２の比ｔ１／ｔ２が０．２以上５.０以下の範囲内とされていることが好ましい。
（焼成工程Ｓ０５）
次に、回路層１２の一方の面にガラス含有Ａｇペースト４０及びＡｇペースト４２を積層した状態で、加熱炉７１内に装入して加熱処理を行い、ガラス含有Ａｇペースト４０の焼成を行う。なお、このときの焼成温度は、例えば、３５０℃以上６４５℃以下に設定されている。この焼成工程Ｓ５２により、ガラス層３１とＡｇ層３２とを備えたＡｇ下地層３０が形成される。また、Ａｇ下地層３０のＡｇ層３２側の表面におけるボイドの面積率が２５％以下とされる。
この焼成工程Ｓ０５においては、ガラス含有Ａｇペースト４０が焼成される際に、ガラス層３１によって、回路層１２の表面に自然発生していたアルミニウム酸化被膜１２Ａが溶融除去されることになり、回路層１２に直接ガラス層３１が形成される。また、ガラス層３１の内部に、粒径が数ナノメートル程度の微細な導電性粒子３３が分散されることになる。この導電性粒子３３は、Ａｇ又はＡｌの少なくとも一方を含有する結晶性粒子とされており、焼成の際にガラス層３１内部に析出したものと推測される。
さらに、Ａｇ層３２の内部に、粒径が数マイクロメートル程度のガラス粒子が分散されることになる。このガラス粒子は、Ａｇ粒子の焼結が進行していく過程で、残存したガラス成分が凝集したものと推測される。
このようにして、本実施形態であるＡｇ下地層付きパワーモジュール用基板５０が製造される。
（接合材塗布工程Ｓ０６）
次に、Ａｇ下地層３０の表面に、接合層２となる接合材として、Ａｇ及び酸化銀の一方又は両方と有機物とを含む接合材４５を塗布する。本実施形態では、接合材として酸化銀ペーストを用いている。
なお、酸化銀ペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペースト４５を印刷した。
ここで、上述の酸化銀ペーストについて説明する。
この酸化銀ペーストは、酸化銀粉末（酸化銀粒子）と、還元剤と、樹脂と、溶剤と、を含有しており、本実施形態では、これらに加えて有機金属化合物粉末を含有している。
酸化銀粉末の含有量が酸化銀ペースト全体の６０ｍａｓｓ％以上９２ｍａｓｓ％以下とされ、還元剤の含有量が酸化銀ペースト全体の５ｍａｓｓ％以上２０ｍａｓｓ％以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の０ｍａｓｓ％以上１０ｍａｓｓ％以下とされており、残部が溶剤とされている。この酸化銀ペーストにおいては、焼結によって得られる接合層２に未反応の有機物が残存することを抑制するために、分散剤及び樹脂は添加していない。
還元剤は、還元性を有する有機物とされており、例えば、アルコール、有機酸を用いることができる。
有機金属化合物は、熱分解によって生成する有機酸によって酸化銀の還元反応や有機物の分解反応を促進させる作用を有するものであり、例えば蟻酸Ａｇ、酢酸Ａｇ、プロピオン酸Ａｇ、安息香酸Ａｇ、シュウ酸Ａｇなどのカルボン酸系金属塩等が適用される。
なお、この酸化銀ペーストは、その粘度が１０Ｐａ・ｓ以上５００Ｐａ・ｓ以下、より好ましくは５０Ｐａ・ｓ以上３００Ｐａ・ｓ以下に調整されている。
（半導体素子接合工程Ｓ０７）
次に、接合材（酸化銀ペースト）４５を塗布した状態で乾燥（例えば、室温、大気雰囲気で２４時間保管）した後、接合材４５の上に半導体素子３を積層し、半導体素子３とＡｇ下地層付きパワーモジュール用基板５０とを積層した状態で加熱炉７２内に装入し、接合材（酸化銀ペースト）４５の焼成を行い、接合層２を形成して半導体素子３を接合する。
この半導体素子接合工程Ｓ０７においては、半導体素子３とＡｇ下地層付きパワーモジュール用基板５０とを積層方向に加圧した状態で加熱することによって、より確実に接合することができる。この場合、積層方向の加圧圧力は０．５〜１０ＭＰａとすることが望ましい。
このようにして、Ａｇ下地層３０の上に接合層２が形成され、半導体素子３と回路層１２とが接合される。これにより、本実施形態であるパワーモジュール１が製造される。
以上のような構成とされた本実施形態に係るパワーモジュール１及びＡｇ下地層付パワーモジュール用基板５０によれば、回路層１２の一方の面にガラス層３１とこのガラス層３１に積層配置されたＡｇ層３２とからなるＡｇ下地層３０が形成されており、Ａｇ下地層３０のうちＡｇ層３２側表面（すなわち、半導体素子３との接合面）におけるボイドの面積率が２５％以下とされているので、比較的高温に達する冷熱サイクルを負荷した場合であっても、Ａｇ下地層３０の上に形成された酸化銀ペーストの焼成体からなる接合層２に、Ａｇ下地層３０のＡｇ層３２側表面のボイドを起点とするクラックの発生を抑制することができる。よって、高温環境下で使用した場合であっても、回路層１２と半導体素子３との接合信頼性を確保することができる。
また、本実施形態では、回路層１２上にガラス含有Ａｇペースト４０を塗布するガラス含有Ａｇペースト塗布工程Ｓ０１と、塗布されたガラス含有Ａｇペースト４０を乾燥させる第１乾燥工程Ｓ０２と、乾燥されたガラス含有Ａｇペースト４０の上にＡｇペースト４２を塗布するＡｇペースト塗布工程Ｓ０３と、塗布されたＡｇペースト４２を乾燥させる第２乾燥工程Ｓ０４と、回路層１２上に積層されたガラス含有Ａｇペースト４０及びＡｇペースト４２を焼成する焼成工程Ｓ０５と、を備えているので、回路層１２側にガラス層３１が形成され、このガラス層３１の上にＡｇ層３２が形成されるとともに、Ａｇ層３２の表面にガラスに起因するボイドが発生せず、Ａｇ層３２側表におけるボイドの面積率を２５％以下とすることができる。
＜第２の実施形態＞
次に、本発明の第２の実施形態について、図５から図８を参照して説明する。
図５に、本発明の第２実施形態である半導体装置１０１を示す。この半導体装置１０１は、ヒートシンク付きパワーモジュール用基板（ヒートシンク付き絶縁回路基板）１６０と、ヒートシンク付きパワーモジュール用基板１６０の一方の面（図５において上面）側に第１接合層１０２を介して接合された半導体素子１０３と、を備えている。
また、ヒートシンク付きパワーモジュール用基板１６０は、Ａｇ下地層付きパワーモジュール用基板１５０と、このＡｇ下地層付きパワーモジュール用基板１５０の他方の面（図５において下面）側に第２接合層１０５を介して接合されたヒートシンク１６１と、を備えている。
Ａｇ下地層付きパワーモジュール用基板１５０は、図５に示すように、セラミックス基板１１１と、このセラミックス基板１１１の一方の面（図５において上面）に配設された回路層１１２（金属部材）と、セラミックス基板１１１の他方の面（図５において下面）に配設された金属層１１３（金属部材）と、回路層１１２の一方の面に形成された第１Ａｇ下地層１３０ａと、金属層１１３の他方の面に形成された第２Ａｇ下地層１３０ｂと、を備えている。
セラミックス基板１１１は、回路層１１２と金属層１１３との間の電気的接続を防止するものであって、本実施形態では、絶縁性の高いＡｌＮ（窒化アルミ）で構成されている。ここで、セラミックス基板１１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。
回路層１１２は、セラミックス基板１１１の一方の面に銅又は銅合金からなる銅板が接合されることにより形成されている。本実施形態においては、回路層１１２を構成する銅板として、無酸素銅の圧延板が用いられている。この回路層１１２には、回路パターンが形成されており、その一方の面が、半導体素子１０３が搭載される搭載面とされている。ここで、回路層１１２の厚さは０．１ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
金属層１１３は、セラミックス基板１１１の他方の面にアルミニウム又はアルミニウム合金からなるアルミニウム板が接合されることにより形成されている。本実施形態においては、金属層１１３を構成するアルミニウム板として、純度９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）の圧延板が用いられている。ここで、金属層１１３の厚さは０．５ｍｍ以上６ｍｍ以下の範囲内に設定されており、本実施形態では１．０ｍｍに設定されている。
ヒートシンク１６１は、絶縁回路基板１１０側の熱を放散するためのものである。ヒートシンク１６１は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、Ａ６０６３（Ａｌ合金）で構成されている。このヒートシンク１６１には、冷却用の流体が流れるための流路１６２が設けられている。
また、ヒートシンク１６１のうち金属層１１３と接合される領域には、第３Ａｇ下地層１３０ｃが形成されている。
本実施形態では、回路層１１２及び第１Ａｇ下地層１３０ａ、金属層１１３及び第２Ａｇ下地層１３０ｂ、ヒートシンク１６１及び第３Ａｇ下地層１３０ｃが、それぞれＡｇ下地層付き金属部材となる。
これら第１Ａｇ下地層１３０ａ、第２Ａｇ下地層１３０ｂ、第３Ａｇ下地層１３０ｃは、第１の実施形態と同様に、ガラス成分を含むガラス含有Ａｇペーストの焼成体とされている。これら第１Ａｇ下地層１３０ａ、第２Ａｇ下地層１３０ｂ、第３Ａｇ下地層１３０ｃは、接合前の状態において、第１の実施形態と同様に、回路層１１２、金属層１１３及びヒートシンク１６１側に形成されたガラス層と、このガラス層上に形成されたＡｇ層と、を備えている。
そして、本実施形態においては、第１Ａｇ下地層１３０ａ、第２Ａｇ下地層１３０ｂ、第３Ａｇ下地層１３０ｃのうちＡｇ層側表面におけるボイドの面積率が２５％以下とされている。
また、本実施形態のパワーモジュール１０１においては、第１接合層１０２及び第２接合層１０５は、Ａｇ粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体とされており、本実施形態においては、第１の実施形態と同様に、酸化銀粒子と有機物からなる還元剤とを含む酸化銀ペーストの焼成体とされている。
次に、本実施形態であるパワーモジュール１０１の製造方法、Ａｇ下地層付きパワーモジュール用基板１５０及び、ヒートシンク付きパワーモジュール用基板１６０の製造方法について、図６から図８を参照して説明する。
（ガラス含有Ａｇペースト塗布工程Ｓ１０１）
まず、セラミックス基板１１１の一方の面に回路層１１２が形成され、セラミックス基板１１１の他方の面に金属層１１３が形成されたパワーモジュール用基板１１０を準備し、このパワーモジュール用基板１１０の回路層１１２にガラス含有Ａｇペースト４０を塗布するとともに、金属層１１３にガラス含有Ａｇペースト４０を塗布する。塗布厚さとしては、１μｍ以上３０μｍ以下とするとよい。
さらに、ヒートシンク１６１のうち金属層１１３と接合される接合面に、ガラス含有Ａｇペースト４０を塗布する。
（第１乾燥工程Ｓ１０２）
次に、回路層１１２、金属層１１３及びヒートシンク１６１にガラス含有Ａｇペースト４０を塗布した状態で、乾燥を行う。
（Ａｇペースト塗布工程Ｓ１０３）
次に、乾燥されたガラス含有Ａｇペースト４０の上にＡｇペースト４２を塗布する。
なお、このＡｇペースト４２は、上述のガラス含有Ａｇペースト４０からガラス成分を除去したものとされている。Ａｇペースト４２に用いられるＡｇ粉末は、ガラス含有Ａｇペースト４０で用いるＡｇ粉末と同じ粒径であることが好ましい。同じ粒径のＡｇ粉末を用いることによって、後述する焼成工程においてＡｇ粉末を良好に焼結させることができる。
（第２乾燥工程Ｓ１０４）
次に、ガラス含有Ａｇペースト４０に積層するようにＡｇペースト４２を塗布した状態で、乾燥を行う。
ここで、乾燥後のガラス含有Ａｇペースト４０の厚さｔ１とＡｇペースト４２の厚さｔ２の比ｔ１／ｔ２が０．２以上 ５．０以下の範囲内とされていることが好ましい。
（焼成工程Ｓ１０５）
次に、ガラス含有Ａｇペースト４０及びＡｇペースト４２を積層した状態で、加熱炉１７１，１７２内に装入して加熱処理を行い、ガラス含有Ａｇペースト４０及びＡｇペースト４２の焼成を行う。なお、このときの焼成温度は、例えば、３５０℃〜６４５℃に設定されている。
この焼成工程Ｓ１０５により、ガラス層とＡｇ層とを備えた第１Ａｇ下地層１３０ａ、第２Ａｇ下地層１３０ｂ、第３Ａｇ下地層１３０ｃが形成される。
また、第１Ａｇ下地層１３０ａ、第２Ａｇ下地層１３０ｂ、第３Ａｇ下地層１３０ｃのうちＡｇ層側表面におけるボイドの面積率が２５％以下とされる。
このようにして、本実施形態であるＡｇ下地層付きパワーモジュール用基板１５０が製造されるとともに、第３Ａｇ下地層１３０ｃが形成されたヒートシンク１６１が製造される。
（接合材塗布工程Ｓ１０６）
次に、第１Ａｇ下地層１３０ａの表面に、第１接合層１０２となる接合材として、Ａｇ及び酸化銀の一方又は両方と有機物とを含む接合材４５を塗布するとともに、第２Ａｇ下地層１３０ｂの表面に、第２接合層１０５となる接合材として、Ａｇ及び酸化銀の一方又は両方と有機物とを含む接合材４５を塗布する。なお、本実施形態では、接合材として酸化銀ペーストを用いている。
（ヒートシンク接合工程Ｓ１０７及び半導体素子接合工程Ｓ１０８）
次に、接合材（酸化銀ペースト）４５を塗布した状態で乾燥（例えば、室温、大気雰囲気で２４時間保管）した後、第１Ａｇ下地層１３０ａに塗布された接合材４５に半導体素子１０３を積層するとともに、第２Ａｇ下地層１３０ｂに塗布された接合材４５にヒートシンク１６１を積層する。このとき、ヒートシンク１６１に形成された第３Ａｇ下地層１３０ｃが接合材４５側を向くように配置する。
そして、半導体素子１０３と絶縁回路基板１１０とヒートシンク１６１を積層した状態で加熱炉１７３内に装入し、接合材（酸化銀ペースト）４５の焼成を行う。このとき、半導体素子１０３と絶縁回路基板１１０とヒートシンク１６１とを積層方向に加圧した状態で加熱することによって、より確実に接合することができる。この場合、加圧圧力は０．５〜１０ＭＰａとすることが望ましい。
このようにして、半導体素子１０３と回路層１１２とが接合されるとともに、金属層１１３とヒートシンク１６１とが接合され、本実施形態である半導体装置１０１及びヒートシンク付きパワーモジュール用基板１６０が製造される。
上記のような構成とされた第２の実施形態である半導体装置１０１及びＡｇ下地層付きパワーモジュール用基板１５０によれば、第１実施形態と同様の効果を奏することができる。
また、本実施形態のヒートシンク付きパワーモジュール用基板１６０によれば、金属層１１３の表面に第２Ａｇ下地層１３０ｂが形成され、ヒートシンク１６１の接合面に第３Ａｇ下地層１３０ｃが形成されており、これら第２、第３Ａｇ下地層１３０ｂ、１３０ｃの間に酸化銀ペーストの焼成体からなる第２接合層１０５が形成されているので、金属層１１３とヒートシンク１６１とを確実に接合することができる。
そして、第２Ａｇ下地層１３０ｂ及び第３Ａｇ下地層１３０ｃのうちＡｇ層側の表面におけるボイドの面積率が２５％以下とされているので、高温環境下での使用時に第２Ａｇ下地層１３０ｂ及び第３Ａｇ下地層１３０ｃのＡｇ層側表面に存在するボイドを起点として接合層１０５にクラックが発生することを抑制できる。よって、高温環境下で使用した場合であっても、金属層１１３とヒートシンク１６１との接合信頼性を確保することが可能となる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、回路層を構成する金属板を純度９９．９９ｍａｓｓ％の純アルミニウム（４Ｎアルミニウム）の圧延板、あるいは、無酸素銅の圧延板としたものとして説明したが、これに限定されることはなく、他のアルミニウム又はアルミニウム合金、銅又は銅合金で構成されたものとしてもよい。さらには、銅板とアルミニウム板とを固相拡散接合した構造のものとしてもよい。
また、絶縁層としてＡｌＮからなるセラミックス基板を用いたものとして説明したが、これに限定されることはなく、Ｓｉ３Ｎ４やＡｌ２Ｏ３等からなるセラミックス基板を用いてもよいし、絶縁樹脂によって絶縁層を構成してもよい。
また、ヒートシンクは、本実施形態で例示してものに限定されることはなく、ヒートシンクの構造に特に限定はない。
さらに、ヒートシンクと金属層との間に、緩衝層を設けても良い。緩衝層としては、アルミニウム又はアルミニウム合金若しくはアルミニウムを含む複合材（例えばＡｌＳｉＣ等）からなる板材を用いることができる。
また、本実施形態では、半導体装置として、パワー半導体素子が搭載されたパワーモジュールを例に挙げて説明したが、これに限定されることはなく、導電性材料からなる回路層上に半導体素子が搭載された半導体装置で有ればよい。
例えば、図９に示すように、ＬＥＤ素子（半導体素子）を搭載したＬＥＤ装置（半導体装置）であってもよい。
図９に示すＬＥＤ装置２０１は、ＬＥＤ素子２０３と、導電性材料からなる回路層２１２と、を備えている。なお、ＬＥＤ素子２０３は、ボンディングワイヤ２０７によって回路層２１２と電気的に接続されており、ＬＥＤ素子２０３及びボンディングワイヤ２０７が封止材２０８によって封止された構造とされている。回路層２１２の一方の面には、ガラス含有Ａｇペーストの焼成体からなるＡｇ下地層２３０が設けられており、ＬＥＤ素子２０３の裏面には、導電性反射膜２１６及び保護膜２１５が設けられている。そして、ＬＥＤ素子２０３がＡｇ下地層２３０上に、Ａｇ及び酸化銀の一方又は両方と有機物とを含む接合材の焼成体からなる接合層２０２を介して接合された構造とされている。
このようなＬＥＤ装置２０１においても、回路層２１２の一方の面にＡｇ下地層２３０が形成されており、このＡｇ下地層２３０のＡｇ層側表面（すなわち、ＬＥＤ素子２０３との接合面）におけるボイドの面積率が２５％以下とされているので、高温環境下で使用した場合であっても、Ａｇ層側表面に存在するボイドに起因して接合層にクラックが発生することを抑制できる。よって、高温環境下においても、回路層２１２とＬＥＤ素子２０３との接合信頼性に優れている。
本発明の有効性を確認するために行った確認実験について説明する。
セラミックス基板の一方の面及び他方の面に金属板を接合して回路層及び金属層を形成した。ここで、セラミックス基板は、ＡｌＮとし、サイズは２７ｍｍ×１７ｍｍ×０．６ｍｍとした。回路層及び金属層となる金属板は、表１に示す材質ものものとし、サイズは２５ｍｍ×１５ｍｍ×０．３ｍｍとした。
なお、金属板がアルミニウム板の場合には、接合材としてＡｌ−Ｓｉ系ろう材を用いた。また、金属板が銅板の場合には、接合材として活性金属ろう材（Ａｇ−Ｃｕ−Ｔｉろう材）を用いた。
本発明例では、回路層の表面に、実施形態で説明したガラス含有Ａｇペーストを塗布して１５０℃で３０分乾燥させた後、Ａｇペーストを塗布して１５０℃で３０分乾燥し、その後に５５０℃で３０分加熱処理することにより、Ａｇ下地層を形成した。
なお、ガラス含有Ａｇペーストのガラス粉末として、Ｂｉ２Ｏ３を９０．６質量％、ＺｎＯを２．６質量％、Ｂ２Ｏ３を６．８質量％、を含む無鉛ガラス粉末を用いた。また、樹脂としてエチルセルロースを、溶剤としてジエチレンクリコールジブチルエーテルを用いた。さらに、ジカルボン酸系の分散剤を添加した。Ａｇ粉末は粒径０．８μｍの粉末を用いた。
また、Ａｇペーストとしては、上述のガラス含有Ａｇペーストからガラス粉末を除去したものを用いた。
なお、ガラス含有Ａｇペーストの塗布量及びＡｇペーストの塗布量は表１記載の通りとした。
以上のようにして、本発明例のＡｇ下地層付きパワーモジュール用基板を得た。
そして、本発明例のＡｇ下地層付きパワーモジュール用基板のＡｇ下地層上に酸化銀ペーストを塗布（塗布厚さ：１０μｍ）した後、半導体素子を配置し、酸化銀ペーストを焼成することで接合層を形成して、本発明例の半導体装置を作製した。
ここで、酸化銀ペーストの焼成条件は、窒素雰囲気、焼成温度３００℃、焼成時間１０分、加圧圧力５ＭＰａとした。
また、酸化銀ペーストとして、市販の酸化銀粉末（和光純薬工業株式会社製）と、還元剤としてミリスチルアルコールと、溶剤として２，２，４−トリメチル−１，３−ペンタンジオールモノ（２−メチルプロパノエート）と、を用いて、酸化銀粉末；８０質量％、還元剤（ミリスチルアルコール）；１０質量％、溶剤（２，２，４−トリメチル−１，３−ペンタンジオールモノ（２−メチルプロパノエート））；残部、の割合で混合したものを用いた。
比較例では、回路層の表面に、実施形態で説明したガラス含有Ａｇペーストを塗布して乾燥させた後に５５０℃で１０分加熱処理することによってＡｇ下地層を形成し、比較例のＡｇ下地層付きパワーモジュール用基板を得た。
なお、ガラス含有Ａｇペーストの塗布量は表１記載の通りとした。
そして、比較例のＡｇ下地層付きパワーモジュール用基板のＡｇ下地層上に酸化銀ペーストを塗布（塗布厚さ：１０μｍ）した後、半導体素子を配置し、本発明例と同様の条件で酸化銀ペーストを焼成することで接合層を形成して、比較例の半導体装置を作製した。
（Ａｇ下地層のＡｇ層側表面におけるボイドの面積率）
本発明例及び比較例において、形成されたＡｇ下地層のＡｇ層側表面をレーザ顕微鏡（株式会社キーエンス製ＶＫＸ−２００）によって観察し、得られた画像をレーザ顕微鏡付属のソフトウェアで２値化処理し、黒色部をボイドと判定してボイドの面積率を以下の式で求めた。
ボイドの面積率（％）＝黒色部（ボイド）面積／Ａｇ下地層全体の面積×１００
なお、本発明例及び比較例におけるＡｇ下地層のＡｇ層側表面のレーザ顕微鏡観察写真を図１０に示す。図１０（ａ−１）が比較例１の観察写真、（ａ−２）が（ａ−１）の２値化処理後の画像、図１０（ｂ−１）が本発明例３の観察写真、（ｂ−２）が（ｂ−１）の２値化処理後の画像である。
（冷熱サイクル前後の接合率）
上述の本発明例及び比較例の半導体装置について、超音波探傷装置を用いて、以下の式から半導体素子と回路層との接合率を求めた。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子面積とした。超音波探傷像において剥離は接合部内の白色部で示されることから、この白色部の面積を剥離面積とした。
（接合率）＝｛（初期接合面積）−（剥離面積）｝／（初期接合面積）×１００
なお、半導体装置に、気相にて冷熱サイクル試験を行い、初期の接合率と冷熱サイクル試験後の接合率とを比較した。冷熱サイクルは、−４０℃×１５分←→２００℃×１５分、３０００サイクルとした。評価結果を表１に示す。
Ａｇ下地層のＡｇ層側表面におけるボイドの面積率が２５％を超える比較例においては、冷熱サイクル後の接合率が大きく低下した。２００℃といった高温に達する冷熱サイクルを負荷した際に、酸化銀ペーストの焼成体からなる接合層に、Ａｇ下地層表面のボイドを起点としたクラックが発生したためと推測される。
これに対して、Ａｇ下地層のＡｇ層側表面におけるボイドの面積率が２５％以下とされた本発明例においては、冷熱サイクル後においても接合率が大きく変化しなかった。
以上のことから、本発明例によれば、比較的高温環境下で使用された場合でも、接合層におけるクラックの進展を抑制でき、被接合体と強固に接合することが可能なＡｇ下地層付き金属部材を提供することが可能である。
１，１０１ パワーモジュール（半導体装置）
３，１０３ 半導体素子
１０，１１０ パワーモジュール用基板（絶縁回路基板）
１１，１１１ セラミックス基板（絶縁層）
１２，１１２，２１２ 回路層
３０，１３０ａ，１３０ｂ，１３０ｃ，２３０ Ａｇ下地層
３１ ガラス層
３２ Ａｇ層
５０，１５０ Ａｇ下地層付きパワーモジュール用基板（Ａｇ下地層付き絶縁回路基板）
１１３ 金属層
１６０ ヒートシンク付きパワーモジュール用基板（ヒートシンク付き絶縁回路基板）
１６１ ヒートシンク

Claims (6)

  1. 被接合体と接合される金属部材と、この金属部材の前記被接合体との接合面に形成されたＡｇ下地層と、を備えたＡｇ下地層付き金属部材であって、
    前記Ａｇ下地層は、前記金属部材側に形成されたガラス層と、このガラス層に積層形成されたＡｇ層とからなり、
    前記Ａｇ下地層の前記Ａｇ層側表面におけるボイドの面積率が２５％以下とされていることを特徴とするＡｇ下地層付き金属部材。
  2. 絶縁層と、この絶縁層の一方の面に配設された回路層と、前記回路層のうち前記絶縁層とは反対側の面に形成されたＡｇ下地層と、を備えたＡｇ下地層付き絶縁回路基板であって、
    前記回路層及び前記Ａｇ下地層が請求項１に記載のＡｇ下地層付き金属部材とされており、
    前記Ａｇ下地層の前記Ａｇ層側表面におけるボイドの面積率が２５％以下とされていることを特徴とするＡｇ下地層付き絶縁回路基板。
  3. 絶縁層と、この絶縁層の一方の面に配設された回路層と、前記絶縁層の他方の面に配設された金属層と、前記金属層のうち前記絶縁層とは反対側の面に形成されたＡｇ下地層と、を備えたＡｇ下地層付き絶縁回路基板であって、
    前記回路層及び前記Ａｇ下地層が請求項１に記載のＡｇ下地層付き金属部材とされており、
    前記Ａｇ下地層の前記Ａｇ層側表面におけるボイドの面積率が２５％以下とされていることを特徴とするＡｇ下地層付き絶縁回路基板。
  4. 請求項２に記載のＡｇ下地層付き絶縁回路基板と、前記回路層の前記Ａｇ下地層に接合された半導体素子と、を備えた半導体装置であって、
    前記半導体素子と前記Ａｇ下地層は、Ａｇ及び酸化銀の一方又は両方と有機物とを含む接合材の焼成体からなる接合層を介して接合されていることを特徴とする半導体装置。
  5. 請求項３に記載のＡｇ下地層付き絶縁回路基板と、前記金属層の前記Ａｇ下地層に接合されたヒートシンクと、を備えたヒートシンク付き絶縁回路基板であって、
    前記ヒートシンクと前記Ａｇ下地層は、Ａｇ及び酸化銀の一方又は両方と有機物とを含む接合材の焼成体からなる接合層を介して接合されていることを特徴とするヒートシンク付き絶縁回路基板。
  6. 請求項１に記載のＡｇ下地層付き金属部材の製造方法であって、
    前記金属部材のうち前記被接合体が接合される接合面に、ガラス成分を含有するガラス含有Ａｇペーストを塗布するガラス含有Ａｇペースト塗布工程と、
    塗布したガラス含有Ａｇペーストを乾燥させる第１乾燥工程と、
    乾燥後の前記ガラス含有Ａｇペーストの上にＡｇペーストを塗布するＡｇペースト塗布工程と、
    塗布したＡｇペーストを乾燥させる第２乾燥工程と、
    乾燥後の前記ガラス含有Ａｇペースト及び前記Ａｇペーストを焼成し、ガラス層及びＡｇ層を有するＡｇ下地層を形成するとともに、前記Ａｇ下地層の前記Ａｇ層側表面におけるボイドの面積率を２５％以下とする焼成工程と、
    を備えていることを特徴とするＡｇ下地層付き金属部材の製造方法。
JP2016017304A 2016-02-01 2016-02-01 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法 Active JP6613929B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016017304A JP6613929B2 (ja) 2016-02-01 2016-02-01 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
EP17747297.4A EP3413346A4 (en) 2016-02-01 2017-01-26 METALLIC ELEMENT WITH AG BASE, INSULATED CIRCUIT BOARD WITH AG BASE, SEMICONDUCTOR DEVICE, INSULATED CIRCUIT BOARD WITH HEAT DISSIPATOR, AND METHOD FOR MANUFACTURING A METAL ELEMENT WITH A UNDERLAYER
PCT/JP2017/002678 WO2017135139A1 (ja) 2016-02-01 2017-01-26 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
KR1020187023928A KR20180107163A (ko) 2016-02-01 2017-01-26 Ag 하지층이 형성된 금속 부재, Ag 하지층이 형성된 절연 회로 기판, 반도체 장치, 히트 싱크가 부착된 절연 회로 기판, 및 Ag 하지층이 형성된 금속 부재의 제조 방법
CN201780019604.2A CN108780784B (zh) 2016-02-01 2017-01-26 带Ag基底层的金属部件、带Ag基底层的绝缘电路基板、半导体装置、带散热器的绝缘电路基板及带Ag基底层的金属部件的制造方法
US16/072,660 US10734297B2 (en) 2016-02-01 2017-01-26 Ag underlayer-attached metallic member, Ag underlayer-attached insulating circuit substrate,semiconductor device, heat sink-attached insulating circuit substrate, and method for manufacturing Ag underlayer-attached metallic member
TW106103324A TWI726048B (zh) 2016-02-01 2017-01-26 附有銀基材層之金屬構件、附有銀基材層之絕緣電路基板、半導體裝置、附有散熱片之絕緣電路基板及附有銀基材層之金屬構件之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016017304A JP6613929B2 (ja) 2016-02-01 2016-02-01 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法

Publications (2)

Publication Number Publication Date
JP2017139260A JP2017139260A (ja) 2017-08-10
JP6613929B2 true JP6613929B2 (ja) 2019-12-04

Family

ID=59500177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016017304A Active JP6613929B2 (ja) 2016-02-01 2016-02-01 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法

Country Status (7)

Country Link
US (1) US10734297B2 (ja)
EP (1) EP3413346A4 (ja)
JP (1) JP6613929B2 (ja)
KR (1) KR20180107163A (ja)
CN (1) CN108780784B (ja)
TW (1) TWI726048B (ja)
WO (1) WO2017135139A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6580259B2 (ja) * 2016-05-26 2019-09-25 三菱電機株式会社 電力用半導体装置
JP6614256B2 (ja) * 2018-03-02 2019-12-04 三菱マテリアル株式会社 絶縁回路基板
JP7332128B2 (ja) * 2019-01-10 2023-08-23 株式会社マテリアル・コンセプト 電子部品及びその製造方法
CN112204731B (zh) * 2019-05-07 2024-07-05 莱特美美国股份有限公司 接合半导体器件和散热安装座的银铟瞬态液相方法及有银铟瞬态液相接合接头的半导体结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3369665B2 (ja) * 1993-08-27 2003-01-20 日本特殊陶業株式会社 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド
JP2002362987A (ja) * 2001-06-08 2002-12-18 Hitachi Ltd 電子部品およびその製造方法
JP3922166B2 (ja) 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2006202938A (ja) 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
CN101246871B (zh) * 2007-02-15 2010-09-01 Tdk株式会社 多层陶瓷衬底及其制造方法
JP4737116B2 (ja) 2007-02-28 2011-07-27 株式会社日立製作所 接合方法
US8513534B2 (en) 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
WO2009150741A1 (ja) * 2008-06-12 2009-12-17 三菱電機株式会社 光起電力装置の製造方法
JP2011014556A (ja) * 2009-06-30 2011-01-20 Hitachi Ltd 半導体装置とその製造方法
JP5966379B2 (ja) 2011-05-31 2016-08-10 三菱マテリアル株式会社 パワーモジュール、及び、パワーモジュールの製造方法
JP5966504B2 (ja) * 2012-03-28 2016-08-10 三菱マテリアル株式会社 はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法
JP5780191B2 (ja) * 2012-03-28 2015-09-16 三菱マテリアル株式会社 パワーモジュール、及び、パワーモジュールの製造方法
JP5664625B2 (ja) * 2012-10-09 2015-02-04 三菱マテリアル株式会社 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP6085968B2 (ja) * 2012-12-27 2017-03-01 三菱マテリアル株式会社 金属部材付パワーモジュール用基板、金属部材付パワーモジュール、及び金属部材付パワーモジュール用基板の製造方法
US9966353B2 (en) * 2013-12-25 2018-05-08 Mitsubishi Materials Corporation Power module substrate, method of producing same, and power module

Also Published As

Publication number Publication date
TW201800239A (zh) 2018-01-01
KR20180107163A (ko) 2018-10-01
EP3413346A1 (en) 2018-12-12
TWI726048B (zh) 2021-05-01
JP2017139260A (ja) 2017-08-10
US10734297B2 (en) 2020-08-04
WO2017135139A1 (ja) 2017-08-10
US20190035703A1 (en) 2019-01-31
EP3413346A4 (en) 2019-07-31
CN108780784A (zh) 2018-11-09
CN108780784B (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
JP5664625B2 (ja) 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP6904088B2 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
KR20140127228A (ko) 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법, 및 동 부재 접합용 페이스트
KR20140127250A (ko) 땜납 접합 구조, 파워 모듈, 히트 싱크가 형성된 파워 모듈용 기판 및 그것들의 제조 방법, 그리고 땜납 하지층 형성용 페이스트
US11257735B2 (en) Heat sink-equipped power module substrate and manufacturing method for heat sink-equipped power module substrate
KR20150092150A (ko) 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법, 동판 접합용 페이스트, 및 접합체의 제조 방법
JP6613929B2 (ja) Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
WO2017150096A1 (ja) 半導体装置
JP6142584B2 (ja) 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法
JP7052374B2 (ja) セラミックス／アルミニウム接合体の製造方法、絶縁回路基板の製造方法
JP6269116B2 (ja) 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
JP6565527B2 (ja) Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
WO2016052392A1 (ja) Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
JP6160037B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板
JP2014160707A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP6565673B2 (ja) 回路基板の製造方法、回路基板、および半導体装置
JP6171912B2 (ja) Ａｇ下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP6443178B2 (ja) Ａｇ下地層付パワーモジュール用基板の製造方法、Ａｇ下地層付パワーモジュール用基板及びパワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180926

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191021

R150 Certificate of patent or registration of utility model

Ref document number: 6613929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150