JP6369325B2 - パワーモジュール用基板、およびその製造方法、パワーモジュール - Google Patents
パワーモジュール用基板、およびその製造方法、パワーモジュール Download PDFInfo
- Publication number
- JP6369325B2 JP6369325B2 JP2014259202A JP2014259202A JP6369325B2 JP 6369325 B2 JP6369325 B2 JP 6369325B2 JP 2014259202 A JP2014259202 A JP 2014259202A JP 2014259202 A JP2014259202 A JP 2014259202A JP 6369325 B2 JP6369325 B2 JP 6369325B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- power module
- fired
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83439—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
そして、このようなパワーモジュール用基板は、その回路層上に、はんだ材を介してパワー素子としての半導体素子が搭載される(例えば、特許文献1参照)。
ここで、アルミニウムからなる回路層においては、表面にアルミニウムの自然酸化膜が形成されるため、はんだ材との接合を良好に行うことが困難である。また、銅からなる回路層においては、溶融したはんだ材と銅とが反応して回路層の内部にはんだ材の成分が侵入し、回路層の導電性が劣化するといった課題があった。
また、例えば、特許文献3、4には、はんだ材を用いずに金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて半導体素子を接合する技術が提案されている。
しかしながら、ガラス含有Agペースト中のガラス含有量を増加すると、Ag焼成層においてガラス層が厚くなる。ガラス層は、導電性粒子が分散されていても、Ag層などと比較すると電気抵抗が高い。このため、ガラス層が厚くなるに従って、Ag焼成層の電気抵抗値も大きくなる傾向にあり、接合信頼性と電気抵抗値との両方をバランスさせることが難しかった。このようにAg焼成層の電気抵抗値が高いと、Ag焼成層が形成された回路層と半導体素子とをはんだ材等を介して接合した際に、回路層と半導体素子との間に電気を良好に流すことができないおそれがあった。
すなわち、本発明のパワーモジュール用基板は、絶縁層の一方の面に形成された回路層と、該回路層上に形成されたAg焼成層とを備えたパワーモジュール用基板であって、前記Ag焼成層は、ガラス層と、このガラス層上に形成されたAg層とからなり、前記Ag層と、前記回路層とを結ぶ溝が形成され、前記Ag層は、前記溝の内面に沿って、前記回路層まで延びる延長部を有し、前記延長部は、前記Ag層と前記回路層とを電気的に接続することを特徴とする。
こうした延長部を構成するAgは、導電性粒子が分散されたガラス層よりも電気抵抗値が低いので、Ag焼成層として比較的高抵抗なガラス層が形成されていても、回路層とAg層との間の電気抵抗を低減し、電気を良好に流すことを可能にする。これによって、回路層とAg焼成層との接合信頼性を向上させるために、ガラスの含有量を多くしてガラス層を厚くしても、Ag層と回路層との間の電気抵抗値を低く保つことができ、接合信頼性と電気抵抗値との両方をバランスさせることが可能になる。
こうした構成によって、半導体素子とAg焼成層が重なる部分には溝が形成されないので、半導体素子の接合信頼性を高く保ちつつ、Ag層と回路層との間の電気抵抗値を低くすることができる。
こうした構成によって、回路層の表面に存在する高抵抗の酸化膜よりも下層にある回路層とAg層とを、Agからなる延長部で導通させることができるので、Ag層と回路層との間の電気抵抗値をより一層低減することができる。
こうした構成によって、略矩形のAg焼成層全体にわたって、Ag層と回路層との間の電気抵抗値を偏りなく均等に低減することができる。
溝の長さを0.3mm以上にすることによって、Ag層と回路層との間の電気抵抗値を確実に低くすることができる。また、溝の長さを5mm以下にすることによって、Ag焼成層と回路層との間の接合信頼性を高く保つことができる。
溝の深さを10μm以上にすることによって、Ag層と回路層との間の電気抵抗値を確実に低くすることができる。また、溝の深さを200μm以下にすることによって、Ag焼成層と回路層との間の接合信頼性を高く保つことができる。
こうした構成によって、Ag層と回路層との間の電気抵抗値を低くしつつ、Ag焼成層と回路層との接合信頼性を高く保つことができる。
こうした構成によって電気抵抗値を低くすることで、通電損失の少ないパワーモジュールを得ることができる。
パワーモジュールに対してパワーサイクルを繰り返し負荷した場合には、半導体素子と回路層と間の接合層において局所的に電気抵抗が高い部分が存在すると、部分溶融が生じ、その部分において溶融と凝固が繰り返し発生する。すると、この部分溶融した箇所が起点となって接合層やAg焼成層に亀裂が生じ、熱抵抗が上昇してしまうおそれがあった。本発明では、上述のように、半導体素子と回路層との間の電気抵抗値が低く保たれていることから、パワーモジュールに対してパワーサイクルを繰り返し負荷した場合であっても、接合層やAg焼成層に対する熱負荷が抑制され、これら接合層やAg焼成層が早期に破壊されることがなく、パワーサイクルに対する信頼性の向上を図ることができる。なお、上述のパワーサイクル試験は、最も接合層及びAg焼成層に負荷が掛かる条件であることから、この条件下でパワーサイクルを20万回負荷したときの熱抵抗上昇率が2%未満とされていれば、通常の使用において、十分な信頼性を得ることができる。
こうしたAgは、導電性粒子が分散されたガラス層よりも電気抵抗値が低いので、Ag焼成層として比較的高抵抗なガラス層が形成されていても、回路層とAg層との間の電気抵抗を低減し、電気を良好に流すことを可能にする。これによって、回路層とAg層との間の電気抵抗を低減可能なパワーモジュール用基板の製造方法を実現することができる。
このような構成によれば、先端の尖った治具等でAg層から回路層に向けてけがき線を形成するだけで、Ag層と回路層とを結ぶ溝、および溝の内面のAgからなる延長部とを同時に、かつ容易に形成することができる。
本実施形態におけるパワーモジュール1は、回路層12が配設されたパワーモジュール用基板10と、回路層12の表面に接合層2を介して接合された半導体チップ(半導体素子)3と、冷却器40とを備えている。
接合層2としては、例えば、はんだ層が挙げられる。はんだ層を形成するはんだ材としては、例えば、Sn−Ag系、Sn−In系、若しくはSn−Ag−Cu系が挙げられる。
なお、Ag焼成層30は、図1に示すように、回路層12の表面全体には形成されておらず、半導体チップ3が配設される部分にのみ選択的に形成されていればよく、その周辺は回路層12を成すアルミニウム板が露呈されている。
詳述すると、半導体チップ3としてIGBT素子を回路層12へはんだ付けするとともに、アルミニウム合金からなる接続配線をボンディングする。そして、IGBT素子への通電を、通電(ON)で素子表面温度140℃、非通電(OFF)で素子表面温度60℃となる1サイクルを10秒毎に繰り返すようにして調整し、このパワーサイクルを20万回繰り返した後で、熱抵抗上昇率が2%未満とされているのである。
このパワーモジュール用基板10においては、回路層12の表面(図2及び図3において上面)12aに、前述のAg焼成層30が形成されている。このAg焼成層30は、接合層2を介して半導体チップ3を接合する前の状態では、図3に示すように、回路層12側に形成されたガラス層31と、このガラス層31上に形成されたAg層32と、を備えている。そして、このガラス層31内部には、粒径が数ナノメートル程度の微細な導電性粒子33が分散されている。この導電性粒子33は、例えば、Ag又はAlの少なくとも一方を含有する結晶性粒子とされている。
Ag焼成層30は、上面から平面視した時に略矩形、例えば長方形を成すように、回路層12の一部に形成されている。回路層12は、Ag焼成層30の形成部分の周囲の露呈された部分においては、アルミニウム酸化皮膜12Aによって覆われている。
そして、Ag焼成層30の周辺領域E2と、Ag焼成層30の周囲に広がる回路層12の露呈部分とを結ぶように、細長い溝35が形成されている。溝35は、例えば、平面視長方形のAg焼成層30の四辺のうち、それぞれの一辺の中央に1か所ずつ、合計で4本の溝35,35…が形成されていることが好ましい。
さらに、溝35は、その延長方向に直角な幅Wが、この溝35を形成したAg焼成層30の一辺の長さに対して5%以上、75%以下となるように形成されている。
図8は、パワーモジュール用基板の製造方法の一例を段階的に示したフローチャートである。
まず、回路層12となるアルミニウム板及び金属層13となるアルミニウム板を準備し、これらのアルミニウム板を、セラミックス基板11の一方の面11a及び他方の面11bにそれぞれろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板11とを接合する(回路層及び金属層接合工程S11)。ろう材としては、例えば、Al−Siろう材等を用いることができる。なお、このろう付けの温度は、例えば、640℃〜650℃に設定されている。
ガラス粉末は、例えば、酸化鉛、酸化亜鉛、酸化ケイ素、酸化ホウ素、酸化リン及び酸化ビスマスのいずれか1種又は2種以上を含有しており、その軟化温度が600℃以下とされている。本実施形態では、酸化鉛と酸化亜鉛と酸化ホウ素とからなり、平均粒径が0.5μmのガラス粉末を使用した。
また、Ag粉末の重量Aとガラス粉末の重量Gとの重量比A/Gは、80/20から99/1の範囲内に調整されており、本実施形態では、A/G=80/5とした。
樹脂は、Agペーストの粘度を調整するものであり、500℃以上で分解されるものが適している。本実施形態では、エチルセルロースを用いている。
また、本実施形態では、ジカルボン酸系の分散剤を添加している。なお、分散剤を添加することなくAgペーストを構成してもよい。
図9は、溝形成工程S15を段階的に示した要部拡大断面図である。
図9(a)に示すように、溝形成工程S15では、予め設定した溝35の形成予定線Qに沿って、例えば、先端が尖った形状の硬質な治具Mを、Ag層32の表面32aから押し込む。
これにより、接合層2を介して半導体チップ3が回路層12上に接合されたパワーモジュール1が製出される。
詳述すると、パワーモジュール1に対してパワーサイクルを繰り返し負荷した場合には、回路層12と半導体チップ3との間において局所的に電気抵抗が高い部分が存在すると、部分溶融が生じ、その部分で溶融と凝固が繰り返し発生する。すると、この部分溶融した箇所が起点となって接合層2やAg焼成層30に亀裂が生じ、熱抵抗が上昇してしまうおそれがある。本実施形態では、上述のように、半導体チップ3と回路層12との間の電気抵抗値が低く保たれていることから、パワーモジュール1に対してパワーサイクルを繰り返し負荷した場合であっても、接合層2やAg焼成層30が早期に破壊されることがなく、パワーサイクルに対する信頼性の向上を図ることができる。
例えば、上記実施形態では、接合層としてはんだ層を用いる場合について説明したが、これに限定されるものではなく、例えば接合層としてナノAg粒子と有機物とを含むAgペーストを用いて回路層と半導体素子とを接合しても良い。
本発明例として、前述の実施形態に記載されたパワーモジュール用基板を準備した。
すなわち、Ag焼成層30の周辺領域E2と、Ag焼成層30の周囲に広がる回路層12の露呈部分とを結ぶように、溝35を形成した。溝35は、平面視長方形のAg焼成層30の四辺のうち、それぞれの一辺の中央に1か所ずつ、合計で4本形成した。それぞれの溝35の長さは3mm、深さは50μm、幅は2mmとした。
こうして測定された本発明例と比較例におけるAg焼成層の電気抵抗値を表1に示す。
前述の実施例1で用いた本発明例及び比較例のパワーモジュール用基板を準備し、このパワーモジュール用基板の回路層上に半導体素子としてIGBT素子をはんだ接合した。また、パワーモジュール用基板の金属層側にヒートシンクを配設した。
ここで、セラミックス基板は、AlNで構成され、27mm×17mm、厚さ0.6mmのものを使用した。また、回路層は、4Nアルミニウムで構成され、25mm×15mm、厚さ0.6mmのものを使用した。金属層は、4Nアルミニウムで構成され、25mm×15mm、厚さ0.6mmのものを使用した。半導体素子は、IGBT素子とし、13mm×10mm、厚さ0.25mmのものを使用した。ヒートシンクとしては、40.0mm×40.0mm×2.5mmのアルミニウム板(A6063)を使用した。
IGBT素子への通電を、通電(ON)で素子表面温度140℃、非通電(OFF)で素子表面温度60℃となる1サイクルを10秒毎に繰り返すようにして調整し、このパワーサイクルを20万回繰り返した。そして、初期状態からの熱抵抗の上昇率を評価した。なお、本実施例ではパワーサイクル試験を3回繰り返した。
熱抵抗として、過渡熱抵抗を、熱抵抗テスター(TESEC社製4324−KT)を用いて測定した。印加電力:100W、印加時間:100msとし、電力印加前後のゲート−エミッタ間の電圧差を測定することにより、熱抵抗を求めた。測定は上述したパワーサイクル試験時において、5万サイクル毎に実施した。なお、熱抵抗の上昇率は、3回の試験の平均値とした。評価結果を表2に示す。
これに対して、本発明例によれば、パワーサイクルを20万回負荷しても熱抵抗の上昇がほとんど認められない。
以上のことから、本発明例によれば、パワーサイクル信頼性に優れたパワーモジュールを提供可能であることが確認された。
2 接合層
3 半導体チップ(半導体素子)
10 パワーモジュール用基板
11 セラミックス基板(絶縁層)
12 回路層
30 Ag焼成層
31 ガラス層
32 Ag層
33 導電性粒子
35 溝
36 延長部
E2 周辺領域
Claims (12)
- 絶縁層の一方の面に形成された回路層と、該回路層上に形成されたAg焼成層とを備えたパワーモジュール用基板であって、
前記Ag焼成層は、ガラス層と、このガラス層上に形成されたAg層とからなり、
前記Ag層と、前記回路層とを結ぶ溝が形成され、
前記Ag層は、前記溝の内面に沿って、前記回路層まで延びる延長部を有し、
前記延長部は、前記Ag層と前記回路層とを電気的に接続することを特徴とするパワーモジュール用基板。 - 前記溝は、前記Ag層のうち、半導体素子が配設される素子接合領域よりも外側に広がる周辺領域と、前記回路層とを結ぶように形成されていることを特徴とする請求項1に記載のパワーモジュール用基板。
- 前記溝は、前記回路層の表面に形成される酸化膜よりも深い位置に達していることを特徴とする請求項1または2に記載のパワーモジュール用基板。
- 前記Ag焼成層は、平面視した時に略矩形を成し、前記溝は、前記Ag層の四辺のそれぞれに形成されていることを特徴とする請求項1ないし3いずれか一項に記載のパワーモジュール用基板。
- 前記溝は、その延長方向に沿った長さが0.3mm以上、5.0mm以下であることを特徴とする請求項1ないし4いずれか一項に記載のパワーモジュール用基板。
- 前記溝は、その厚さ方向に沿った深さが10μm以上、200μm以下であることを特徴とする請求項1ないし5いずれか一項に記載のパワーモジュール用基板。
- 前記溝は、その延長方向に直角な幅が、当該溝が形成されたAg焼成層の一辺の長さに対して5%以上、75%以下であることを特徴とする請求項1ないし6いずれか一項に記載のパワーモジュール用基板。
- 前記Ag焼成層は、その厚さ方向における電気抵抗値が10mΩ以下であることを特徴とする請求項1ないし7いずれか一項に記載のパワーモジュール用基板。
- 請求項1ないし請求項8のいずれか一項に記載のパワーモジュール用基板と、このパワーモジュール用基板を構成する前記Ag焼成層の一方の面側に配設された半導体素子と、を備え、前記半導体素子は、前記Ag焼成層に対して接合層を介して接合されていることを特徴とするパワーモジュール。
- パワーサイクル試験において、通電時間5秒、温度差80℃の条件のパワーサイクルを
20万回負荷したときの熱抵抗上昇率が2%未満であることを特徴とする請求項9に記載のパワーモジュール。 - 絶縁層の一方の面に形成された回路層と、該回路層上に形成されたAg焼成層とを備えたパワーモジュール用基板の製造方法であって、
前記回路層の一方の面に、ガラス含有Agペーストを塗布する塗布工程と、
前記Agペーストを焼成し、ガラス層と、このガラス層上に形成されたAg層とからなるAg焼成層を形成する焼成工程と、
前記Ag層と、前記回路層とを結ぶ溝を形成する溝形成工程と、を少なくとも備え、
前記溝形成工程において、前記Ag層の一部を前記溝の内面に沿って引き伸ばすように延長部を形成し、該延長部によって前記Ag層と前記回路層とを電気的に接続させることを特徴とするパワーモジュール用基板の製造方法。 - 前記溝形成工程は、前記Ag層の一方の面から前記回路層に向けて、前記Ag層を押し潰すように線状のけがき線を形成する工程であることを特徴とする請求項11に記載のパワーモジュール用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014259202A JP6369325B2 (ja) | 2013-12-25 | 2014-12-22 | パワーモジュール用基板、およびその製造方法、パワーモジュール |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013267199 | 2013-12-25 | ||
JP2013267199 | 2013-12-25 | ||
JP2014259202A JP6369325B2 (ja) | 2013-12-25 | 2014-12-22 | パワーモジュール用基板、およびその製造方法、パワーモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015144264A JP2015144264A (ja) | 2015-08-06 |
JP6369325B2 true JP6369325B2 (ja) | 2018-08-08 |
Family
ID=53478679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014259202A Active JP6369325B2 (ja) | 2013-12-25 | 2014-12-22 | パワーモジュール用基板、およびその製造方法、パワーモジュール |
Country Status (7)
Country | Link |
---|---|
US (1) | US9966353B2 (ja) |
EP (1) | EP3089209B1 (ja) |
JP (1) | JP6369325B2 (ja) |
KR (1) | KR102225427B1 (ja) |
CN (1) | CN105849895B (ja) |
TW (1) | TWI642154B (ja) |
WO (1) | WO2015098825A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6565527B2 (ja) * | 2014-09-30 | 2019-08-28 | 三菱マテリアル株式会社 | Ag下地層付パワーモジュール用基板及びパワーモジュール |
JP6613929B2 (ja) * | 2016-02-01 | 2019-12-04 | 三菱マテリアル株式会社 | Ag下地層付き金属部材、Ag下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ag下地層付き金属部材の製造方法 |
JP6846879B2 (ja) * | 2016-06-07 | 2021-03-24 | 昭和電工株式会社 | ヒートシンクの製造方法 |
DE102016225654A1 (de) * | 2016-12-20 | 2018-06-21 | Robert Bosch Gmbh | Leistungsmodul mit einem in Etagen ausgebildeten Gehäuse |
JP6726112B2 (ja) | 2017-01-19 | 2020-07-22 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
WO2018202615A1 (en) | 2017-05-02 | 2018-11-08 | Abb Schweiz Ag | Resin encapsulated power semiconductor module with exposed terminal areas |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5328751A (en) | 1991-07-12 | 1994-07-12 | Kabushiki Kaisha Toshiba | Ceramic circuit board with a curved lead terminal |
JPH05136290A (ja) | 1991-11-11 | 1993-06-01 | Toshiba Corp | セラミツクス回路基板 |
JP2000151110A (ja) * | 1998-11-13 | 2000-05-30 | Mitsui High Tec Inc | 多層配線基板のビア形成方法及び多層配線基板 |
US7138719B2 (en) * | 2002-08-29 | 2006-11-21 | Micron Technology, Inc. | Trench interconnect structure and formation method |
JP3922166B2 (ja) | 2002-11-20 | 2007-05-30 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール |
JP2004271611A (ja) * | 2003-03-05 | 2004-09-30 | Pioneer Electronic Corp | フラットパネル型表示装置 |
JP2006202938A (ja) | 2005-01-20 | 2006-08-03 | Kojiro Kobayashi | 半導体装置及びその製造方法 |
JP2006310779A (ja) * | 2005-03-29 | 2006-11-09 | Kyocera Corp | 回路基板および電子装置 |
JP4737116B2 (ja) | 2007-02-28 | 2011-07-27 | 株式会社日立製作所 | 接合方法 |
WO2009069398A1 (ja) * | 2007-11-30 | 2009-06-04 | Murata Manufacturing Co., Ltd. | セラミック複合多層基板及びその製造方法並びに電子部品 |
US8513534B2 (en) | 2008-03-31 | 2013-08-20 | Hitachi, Ltd. | Semiconductor device and bonding material |
JP5271778B2 (ja) * | 2009-04-10 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5212298B2 (ja) * | 2009-05-15 | 2013-06-19 | 三菱マテリアル株式会社 | パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 |
JP5271171B2 (ja) * | 2009-06-26 | 2013-08-21 | 三菱電機株式会社 | 画像表示素子の製造方法 |
KR20130124482A (ko) * | 2010-09-01 | 2013-11-14 | 페로 코포레이션 | 태양열 적용을 위한 비아 충전 물질 |
JP5707886B2 (ja) | 2010-11-15 | 2015-04-30 | 三菱マテリアル株式会社 | パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法 |
JP5860599B2 (ja) * | 2011-03-01 | 2016-02-16 | 昭和電工株式会社 | 絶縁回路基板、パワーモジュール用ベースおよびその製造方法 |
JP5966379B2 (ja) | 2011-05-31 | 2016-08-10 | 三菱マテリアル株式会社 | パワーモジュール、及び、パワーモジュールの製造方法 |
WO2012166405A1 (en) * | 2011-06-01 | 2012-12-06 | E. I. Du Pont De Nemours And Company | Low temperature co-fired ceramic structure for high frequency applications and process for making same |
JP5732414B2 (ja) * | 2012-01-26 | 2015-06-10 | 株式会社日立製作所 | 接合体および半導体モジュール |
JP5966504B2 (ja) | 2012-03-28 | 2016-08-10 | 三菱マテリアル株式会社 | はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法 |
TWI516028B (zh) * | 2013-06-20 | 2016-01-01 | 財團法人工業技術研究院 | 高低壓隔離內埋功率模組 |
-
2014
- 2014-12-22 EP EP14875835.2A patent/EP3089209B1/en not_active Not-in-force
- 2014-12-22 CN CN201480070571.0A patent/CN105849895B/zh active Active
- 2014-12-22 US US15/037,186 patent/US9966353B2/en active Active
- 2014-12-22 KR KR1020167016295A patent/KR102225427B1/ko active IP Right Grant
- 2014-12-22 JP JP2014259202A patent/JP6369325B2/ja active Active
- 2014-12-22 WO PCT/JP2014/083885 patent/WO2015098825A1/ja active Application Filing
- 2014-12-22 TW TW103144789A patent/TWI642154B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP3089209A4 (en) | 2017-08-23 |
US9966353B2 (en) | 2018-05-08 |
CN105849895B (zh) | 2018-12-21 |
EP3089209B1 (en) | 2019-12-04 |
KR20160102416A (ko) | 2016-08-30 |
WO2015098825A1 (ja) | 2015-07-02 |
TWI642154B (zh) | 2018-11-21 |
CN105849895A (zh) | 2016-08-10 |
EP3089209A1 (en) | 2016-11-02 |
JP2015144264A (ja) | 2015-08-06 |
US20160293562A1 (en) | 2016-10-06 |
TW201539680A (zh) | 2015-10-16 |
KR102225427B1 (ko) | 2021-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6369325B2 (ja) | パワーモジュール用基板、およびその製造方法、パワーモジュール | |
JP5664625B2 (ja) | 半導体装置、セラミックス回路基板及び半導体装置の製造方法 | |
KR102105734B1 (ko) | 파워 모듈용 기판, 금속 부재 장착 파워 모듈용 기판, 금속 부재 장착 파워 모듈, 파워 모듈용 기판의 제조 방법, 및 금속 부재 장착 파워 모듈용 기판의 제조 방법 | |
KR102066300B1 (ko) | 땜납 접합 구조, 파워 모듈, 히트 싱크가 형성된 파워 모듈용 기판 및 그것들의 제조 방법, 그리고 땜납 하지층 형성용 페이스트 | |
KR101709370B1 (ko) | 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법 및 히트싱크가 부착된 파워 모듈용 기판의 제조 방법 | |
JP6319643B2 (ja) | セラミックス−銅接合体およびその製造方法 | |
JP2010287869A (ja) | パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 | |
JP5915233B2 (ja) | はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法 | |
JP2013229561A (ja) | 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール | |
TWI711141B (zh) | 半導體裝置 | |
JP5966504B2 (ja) | はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法 | |
KR102380037B1 (ko) | Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈 | |
JP6565527B2 (ja) | Ag下地層付パワーモジュール用基板及びパワーモジュール | |
JP6248619B2 (ja) | パワーモジュール用基板、およびその製造方法、パワーモジュール | |
JP2014160707A (ja) | 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール | |
JP6213204B2 (ja) | Ag下地層形成用ペースト | |
JP2017118061A (ja) | 回路基板の製造方法、回路基板、および半導体装置 | |
JP2013168240A (ja) | はんだ下地層形成用ペースト | |
JP6171912B2 (ja) | Ag下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ag下地層付き金属部材の製造方法 | |
JP2014029964A (ja) | 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール | |
JP6443178B2 (ja) | Ag下地層付パワーモジュール用基板の製造方法、Ag下地層付パワーモジュール用基板及びパワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6369325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |