JP6369325B2 - パワーモジュール用基板、およびその製造方法、パワーモジュール - Google Patents

パワーモジュール用基板、およびその製造方法、パワーモジュール Download PDF

Info

Publication number
JP6369325B2
JP6369325B2 JP2014259202A JP2014259202A JP6369325B2 JP 6369325 B2 JP6369325 B2 JP 6369325B2 JP 2014259202 A JP2014259202 A JP 2014259202A JP 2014259202 A JP2014259202 A JP 2014259202A JP 6369325 B2 JP6369325 B2 JP 6369325B2
Authority
JP
Japan
Prior art keywords
layer
groove
power module
fired
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014259202A
Other languages
English (en)
Other versions
JP2015144264A (ja
Inventor
修司 西元
修司 西元
長友　義幸
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2014259202A priority Critical patent/JP6369325B2/ja
Publication of JP2015144264A publication Critical patent/JP2015144264A/ja
Application granted granted Critical
Publication of JP6369325B2 publication Critical patent/JP6369325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、絶縁層の一方の面に回路層が形成されたパワーモジュール用基板、およびその製造方法と、回路層上に半導体素子が接合されたパワーモジュールに関するものである。
各種の半導体素子のうち、例えば、電気自動車や電気車両などを制御するために用いられる大電力制御用のパワー素子は、発熱量が多い。こうした大電力制御用のパワー素子を搭載する基板としては、例えばＡｌＮ（窒化アルミ）などからなるセラミックス基板上に導電性の優れた金属板を回路層として接合したパワーモジュール用基板が、従来から広く用いられている。
そして、このようなパワーモジュール用基板は、その回路層上に、はんだ材を介してパワー素子としての半導体素子が搭載される（例えば、特許文献１参照）。
回路層を構成する金属としては、一般的にアルミニウム又はアルミニウム合金、或いは、銅又は銅合金が用いられている。
ここで、アルミニウムからなる回路層においては、表面にアルミニウムの自然酸化膜が形成されるため、はんだ材との接合を良好に行うことが困難である。また、銅からなる回路層においては、溶融したはんだ材と銅とが反応して回路層の内部にはんだ材の成分が侵入し、回路層の導電性が劣化するといった課題があった。
一方、はんだ材を使用しない接合方法として、例えば、特許文献２には、Ａｇナノペーストを用いて半導体素子を接合する技術が提案されている。
また、例えば、特許文献３、４には、はんだ材を用いずに金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて半導体素子を接合する技術が提案されている。
しかしながら、特許文献２に開示されているように、はんだ材を使用せずにＡｇナノペーストを用いて半導体素子を接合した場合には、Ａｇナノペーストからなる接合層がはんだ材に比べて厚みが薄く形成されるため、熱サイクル負荷時の応力が半導体素子に作用しやすくなり、半導体素子自体が破損してしまうおそれがあった。
また、特許文献３、４に開示されているように、金属酸化物と還元剤とを用いて半導体素子を接合した場合にも、やはり、酸化物ペーストの焼成層が薄く形成されることから、熱サイクル負荷時の応力が半導体素子に作用しやすくなり、パワーモジュールの性能が劣化するおそれがあった。
そこで、例えば、特許文献５〜７には、ガラス含有Ａｇペーストを用いてアルミニウム又は銅からなる回路層上にＡｇ焼成層を形成した後に、はんだ材又はＡｇペーストを介して回路層と半導体素子を接合する技術が提案されている。この技術では、アルミニウム又は銅からなる回路層の表面に、ガラス含有Ａｇペーストを塗布して焼成することによって、回路層の表面に形成されている酸化被膜をガラスに反応させて除去してＡｇ焼成層を形成し、このＡｇ焼成層が形成された回路層上に、はんだ材を介して半導体素子を接合している。
ここで、Ａｇ焼成層は、ガラスが回路層の酸化被膜と反応することにより形成されたガラス層と、このガラス層上に形成されたＡｇ層とを備えている。このガラス層には導電性粒子が分散しており、この導電性粒子によってガラス層の導通が確保されている。
特開２００４−１７２３７８号公報 特開２００８−２０８４４２号公報 特開２００９−２６７３７４号公報 特開２００６−２０２９３８号公報 特開２０１０−２８７８６９号公報 特開２０１２−１０９３１５号公報 特開２０１３−０１２７０６号公報
ところで、回路層とＡｇ焼成層との接合信頼性を向上させるためには、ガラス含有Ａｇペースト中のガラスの含有量を多くすることが効果的である。
しかしながら、ガラス含有Ａｇペースト中のガラス含有量を増加すると、Ａｇ焼成層においてガラス層が厚くなる。ガラス層は、導電性粒子が分散されていても、Ａｇ層などと比較すると電気抵抗が高い。このため、ガラス層が厚くなるに従って、Ａｇ焼成層の電気抵抗値も大きくなる傾向にあり、接合信頼性と電気抵抗値との両方をバランスさせることが難しかった。このようにＡｇ焼成層の電気抵抗値が高いと、Ａｇ焼成層が形成された回路層と半導体素子とをはんだ材等を介して接合した際に、回路層と半導体素子との間に電気を良好に流すことができないおそれがあった。
この発明は、前述した事情に鑑みてなされたものであって、回路層上に形成されたガラス層とＡｇ層とを備えたＡｇ焼成層を介して接合される半導体素子と、回路層との間の電気抵抗値を低減することが可能なパワーモジュール用基板およびその製造方法、パワーモジュールを提供することを目的とする。
上記課題を解決するために、本発明のいくつかの態様は、次のようなパワーモジュール用基板およびその製造方法、パワーモジュールを提供した。
すなわち、本発明のパワーモジュール用基板は、絶縁層の一方の面に形成された回路層と、該回路層上に形成されたＡｇ焼成層とを備えたパワーモジュール用基板であって、前記Ａｇ焼成層は、ガラス層と、このガラス層上に形成されたＡｇ層とからなり、前記Ａｇ層と、前記回路層とを結ぶ溝が形成され、前記Ａｇ層は、前記溝の内面に沿って、前記回路層まで延びる延長部を有し、前記延長部は、前記Ａｇ層と前記回路層とを電気的に接続することを特徴とする。
本発明のパワーモジュール用基板によれば、Ａｇ層と、Ａｇ層の周囲に広がる回路層の露呈部分とを結ぶように溝が形成される。こうした溝の内面には、Ａｇ焼成層を構成するＡｇ層から引き延ばされたＡｇからなる延長部が形成され、この延長部によって、Ａｇ層と回路層とを電気的に接続することができる。
こうした延長部を構成するＡｇは、導電性粒子が分散されたガラス層よりも電気抵抗値が低いので、Ａｇ焼成層として比較的高抵抗なガラス層が形成されていても、回路層とＡｇ層との間の電気抵抗を低減し、電気を良好に流すことを可能にする。これによって、回路層とＡｇ焼成層との接合信頼性を向上させるために、ガラスの含有量を多くしてガラス層を厚くしても、Ａｇ層と回路層との間の電気抵抗値を低く保つことができ、接合信頼性と電気抵抗値との両方をバランスさせることが可能になる。
前記溝は、前記Ａｇ層のうち、半導体素子が配設される素子接合領域よりも外側に広がる周辺領域と、前記回路層とを結ぶように形成されていることを特徴とする。
こうした構成によって、半導体素子とＡｇ焼成層が重なる部分には溝が形成されないので、半導体素子の接合信頼性を高く保ちつつ、Ａｇ層と回路層との間の電気抵抗値を低くすることができる。
前記溝は、前記回路層の表面に形成される酸化膜よりも深い位置に達していることを特徴とする。
こうした構成によって、回路層の表面に存在する高抵抗の酸化膜よりも下層にある回路層とＡｇ層とを、Ａｇからなる延長部で導通させることができるので、Ａｇ層と回路層との間の電気抵抗値をより一層低減することができる。
前記Ａｇ焼成層は、平面視した時に略矩形を成し、前記溝は、前記Ａｇ層の四辺のそれぞれに形成されていることが望ましい。
こうした構成によって、略矩形のＡｇ焼成層全体にわたって、Ａｇ層と回路層との間の電気抵抗値を偏りなく均等に低減することができる。
前記溝は、その延長方向に沿った長さが０．３ｍｍ以上、５．０ｍｍ以下であることを特徴とする。
溝の長さを０．３ｍｍ以上にすることによって、Ａｇ層と回路層との間の電気抵抗値を確実に低くすることができる。また、溝の長さを５ｍｍ以下にすることによって、Ａｇ焼成層と回路層との間の接合信頼性を高く保つことができる。
前記溝は、その厚さ方向に沿った深さが１０μｍ以上、２００μｍ以下であることを特徴とする。
溝の深さを１０μｍ以上にすることによって、Ａｇ層と回路層との間の電気抵抗値を確実に低くすることができる。また、溝の深さを２００μｍ以下にすることによって、Ａｇ焼成層と回路層との間の接合信頼性を高く保つことができる。
前記溝は、その延長方向に直角な幅が、当該溝が形成されたＡｇ焼成層の一辺の長さに対して５％以上、７５％以下であることを特徴とする。
こうした構成によって、Ａｇ層と回路層との間の電気抵抗値を低くしつつ、Ａｇ焼成層と回路層との接合信頼性を高く保つことができる。
前記Ａｇ焼成層は、その厚さ方向における電気抵抗値が１０ｍΩ以下であることを特徴とする。
こうした構成によって電気抵抗値を低くすることで、通電損失の少ないパワーモジュールを得ることができる。
本発明のパワーモジュールは、前記各項記載のパワーモジュール用基板と、このパワーモジュール用基板を構成する前記Ａｇ焼成層の一方の面側に配設された半導体素子と、を備え、前記半導体素子は、前記Ａｇ焼成層に対して接合層を介して接合されていることを特徴とする。
本発明のパワーモジュールによれば、Ａｇ層と、Ａｇ層の周囲に広がる回路層の露呈部分とを結ぶように溝が形成され、溝の内面のＡｇからなる延長部によって、Ａｇ層と回路層とが電気的に接続される。これによって、Ａｇ焼成層として比較的高抵抗なガラス層が形成されていても、回路層とＡｇ層との間の電気抵抗が低減されるので、半導体素子と回路層との電気抵抗値を低く保つことができる。
ここで、本発明のパワーモジュール用基板においては、パワーサイクル試験において、通電時間５秒、温度差８０℃の条件のパワーサイクルを２０万回負荷したときの熱抵抗上昇率が２％未満であることが好ましい。
パワーモジュールに対してパワーサイクルを繰り返し負荷した場合には、半導体素子と回路層と間の接合層において局所的に電気抵抗が高い部分が存在すると、部分溶融が生じ、その部分において溶融と凝固が繰り返し発生する。すると、この部分溶融した箇所が起点となって接合層やＡｇ焼成層に亀裂が生じ、熱抵抗が上昇してしまうおそれがあった。本発明では、上述のように、半導体素子と回路層との間の電気抵抗値が低く保たれていることから、パワーモジュールに対してパワーサイクルを繰り返し負荷した場合であっても、接合層やＡｇ焼成層に対する熱負荷が抑制され、これら接合層やＡｇ焼成層が早期に破壊されることがなく、パワーサイクルに対する信頼性の向上を図ることができる。なお、上述のパワーサイクル試験は、最も接合層及びＡｇ焼成層に負荷が掛かる条件であることから、この条件下でパワーサイクルを２０万回負荷したときの熱抵抗上昇率が２％未満とされていれば、通常の使用において、十分な信頼性を得ることができる。
本発明のパワーモジュール用基板の製造方法は、絶縁層の一方の面に形成された回路層と、該回路層上に形成されたＡｇ焼成層とを備えたパワーモジュール用基板の製造方法であって、前記回路層の一方の面に、ガラス含有Ａｇペーストを塗布する塗布工程と、前記Ａｇペーストを焼成し、ガラス層と、このガラス層上に形成されたＡｇ層とからなるＡｇ焼成層を形成する焼成工程と、前記Ａｇ層のうち、半導体素子が配設される素子接合領域よりも外側に広がる周辺領域と、前記回路層とを結ぶ溝を形成する溝形成工程と、を少なくとも備え、前記溝形成工程において、前記Ａｇ層の一部を前記溝の内面に沿って引き伸ばすように延長部を形成し、該延長部によって前記Ａｇ層と前記回路層とを電気的に接続させることを特徴とする。
本発明のパワーモジュール用基板の製造方法によれば、Ａｇ層と、Ａｇ層の周囲に広がる回路層の露呈部分とを結ぶように溝が形成する溝形成工程を備えることで、溝の内面には、Ａｇ焼成層を構成するＡｇ層から引き延ばされたＡｇからなる延長部が形成され、この延長部によって、Ａｇ層と回路層とを電気的に接続することができる。
こうしたＡｇは、導電性粒子が分散されたガラス層よりも電気抵抗値が低いので、Ａｇ焼成層として比較的高抵抗なガラス層が形成されていても、回路層とＡｇ層との間の電気抵抗を低減し、電気を良好に流すことを可能にする。これによって、回路層とＡｇ層との間の電気抵抗を低減可能なパワーモジュール用基板の製造方法を実現することができる。
前記溝形成工程は、前記Ａｇ層の一方の面から前記回路層に向けて、前記Ａｇ層を押し潰すように線状のけがき線を形成する工程であることを特徴とする。
このような構成によれば、先端の尖った治具等でＡｇ層から回路層に向けてけがき線を形成するだけで、Ａｇ層と回路層とを結ぶ溝、および溝の内面のＡｇからなる延長部とを同時に、かつ容易に形成することができる。
本発明によれば、回路層上に形成されたＡｇ焼成層を介して接合される半導体素子と、回路層との間の電気抵抗値を低減することが可能なパワーモジュール用基板およびその製造方法、パワーモジュールを提供することができる。
本発明の一実施形態に係るパワーモジュールを示す断面図である。 本発明のパワーモジュール用基板を示す断面図である。 Ａｇ焼成層と回路部の接合部分を示す要部拡大断面図である。 本発明のパワーモジュール用基板を上面から見た時の平面図である。 溝形成部分を示す要部拡大断面図である。 Ａｇ焼成層の厚さ方向の電気抵抗値Ｐの測定方法を示す上面説明図である。 Ａｇ焼成層の厚さ方向の電気抵抗値Ｐの測定方法を示す側面説明図である。 本発明のパワーモジュール用基板の製造方法の一例を段階的に示したフローチャートである。 溝形成工程を段階的に示した要部拡大断面図である。
以下、図面を参照して、本発明のパワーモジュール用基板およびその製造方法、パワーモジュールについて説明する。なお、以下に示す各実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
図１は、本発明のパワーモジュール用基板を備えたパワーモジュールを示す断面図である。
本実施形態におけるパワーモジュール１は、回路層１２が配設されたパワーモジュール用基板１０と、回路層１２の表面に接合層２を介して接合された半導体チップ（半導体素子）３と、冷却器４０とを備えている。
パワーモジュール用基板１０は、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面１１ａ（図１において上面）に配設された回路層１２と、セラミックス基板１１の他方の面１１ｂ（図１において下面）に配設された金属層１３とを備えている。
セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、例えば、絶縁性の高いＡｌＮ（窒化アルミニウム）や、Ａｌ２Ｏ３（酸化アルミニウム）、Ｓｉ３Ｎ４（窒化ケイ素）などから構成されていればよく、本実施形態では、ＡｌＮを用いている。また、セラミックス基板１１の厚さは、例えば、０．２〜１．５ｍｍの範囲内に設定されており、一例として、本実施形態では、０．６３５ｍｍに設定されている。
回路層１２は、セラミックス基板１１の一方の面１１ａに、導電性を有する金属板が接合されることにより形成されている。回路層１２としては、Ａｌ、またはＡｌを含む合金、Ｃｕなどが挙げられる。本実施形態においては、回路層１２は、例えば、純度が９９．９９ｍａｓｓ％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板からなるアルミニウム板がセラミックス基板１１に接合されることにより形成されている。
金属層１３は、セラミックス基板１１の他方の面１１ｂに、金属板が接合されることにより形成されている。本実施形態においては、金属層１３は、回路層１２と同様に、純度が９９．９９ｍａｓｓ％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板からなるアルミニウム板がセラミックス基板１１に接合されることで形成されている。
冷却器４０は、前述したパワーモジュール用基板１０で生じた熱を伝搬させて放熱することによって、パワーモジュール１全体を冷却するためのものである。こうした冷却器４０は、パワーモジュール用基板１０と接合される天板部４１と、この天板部４１から下方に向けて垂設された放熱フィン４２と、冷却媒体（例えば冷却水）を流通するための流路４３とを備えている。冷却器４０（天板部４１）は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、例えば、Ａ６０６３（アルミニウム合金）で構成されている。
また、本実施形態においては、冷却器４０の天板部４１と金属層１３との間には、アルミニウム又はアルミニウム合金若しくはアルミニウムを含む複合材（例えばＡｌＳｉＣ等）からなる緩衝層１５が設けられている。
回路層１２の表面（図１において上面）１２ａには、後述するＡｇペーストを焼成することによって得られるＡｇ焼成層３０が形成されており、このＡｇ焼成層３０の表面１２ａに、接合層２を介して半導体チップ３が接合されている。
接合層２としては、例えば、はんだ層が挙げられる。はんだ層を形成するはんだ材としては、例えば、Ｓｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系が挙げられる。
なお、Ａｇ焼成層３０は、図１に示すように、回路層１２の表面全体には形成されておらず、半導体チップ３が配設される部分にのみ選択的に形成されていればよく、その周辺は回路層１２を成すアルミニウム板が露呈されている。
そして、本実施形態であるパワーモジュール１においては、パワーサイクル試験において、通電時間５秒、温度差８０℃の条件のパワーサイクルを２０万回負荷したときの熱抵抗上昇率が２％未満となるように構成されている。
詳述すると、半導体チップ３としてＩＧＢＴ素子を回路層１２へはんだ付けするとともに、アルミニウム合金からなる接続配線をボンディングする。そして、ＩＧＢＴ素子への通電を、通電（ＯＮ）で素子表面温度１４０℃、非通電（ＯＦＦ）で素子表面温度６０℃となる１サイクルを１０秒毎に繰り返すようにして調整し、このパワーサイクルを２０万回繰り返した後で、熱抵抗上昇率が２％未満とされているのである。
図２及び図３は、接合層２を介して半導体チップ３を接合する前のパワーモジュール用基板１０を示す断面図である。
このパワーモジュール用基板１０においては、回路層１２の表面（図２及び図３において上面）１２ａに、前述のＡｇ焼成層３０が形成されている。このＡｇ焼成層３０は、接合層２を介して半導体チップ３を接合する前の状態では、図３に示すように、回路層１２側に形成されたガラス層３１と、このガラス層３１上に形成されたＡｇ層３２と、を備えている。そして、このガラス層３１内部には、粒径が数ナノメートル程度の微細な導電性粒子３３が分散されている。この導電性粒子３３は、例えば、Ａｇ又はＡｌの少なくとも一方を含有する結晶性粒子とされている。
回路層１２は、純度９９．９９ｍａｓｓ％のアルミニウムで構成されているが、回路層１２の表面（図３において上面）は、大気中で自然発生したアルミニウム酸化皮膜（酸化膜：Ａｌ２Ｏ３）１２Ａによって覆われる。しかし、前述したＡｇ焼成層３０が形成された部分においては、アルミニウム酸化皮膜１２Ａは、Ａｇ焼成層３０を形成する際のガラスとの反応によって除去されている。
従って、この部分（回路層１２のうち、Ａｇ焼成層３０と重なる部分）においては、回路層１２上にアルミニウム酸化皮膜１２Ａを介さず、直接、Ａｇ焼成層３０が形成されている。つまり、回路層１２を構成するアルミニウムとガラス層３１とが直接接合されている。
図４は、接合層２を介して半導体チップ３を接合する前のパワーモジュール用基板１０を、上面から見た時の平面図である。
Ａｇ焼成層３０は、上面から平面視した時に略矩形、例えば長方形を成すように、回路層１２の一部に形成されている。回路層１２は、Ａｇ焼成層３０の形成部分の周囲の露呈された部分においては、アルミニウム酸化皮膜１２Ａによって覆われている。
Ａｇ焼成層３０の中心付近は、接合層２を介して半導体チップ３が接合される領域である素子接合領域Ｅ１とされる。一方、この素子接合領域Ｅ１の周囲に広がる周辺領域Ｅ２は、半導体チップ３の接合後もＡｇ層３２が露呈された状態となる。
そして、Ａｇ焼成層３０の周辺領域Ｅ２と、Ａｇ焼成層３０の周囲に広がる回路層１２の露呈部分とを結ぶように、細長い溝３５が形成されている。溝３５は、例えば、平面視長方形のＡｇ焼成層３０の四辺のうち、それぞれの一辺の中央に１か所ずつ、合計で４本の溝３５，３５…が形成されていることが好ましい。
図５は、Ａｇ焼成層に溝が形成された部分を示す要部拡大断面図である。Ａｇ焼成層３０の四辺のそれぞれに形成された溝３５は、Ａｇ層３２の表面（図５において上面）３２ａから、ガラス層３１およびアルミニウム酸化皮膜１２Ａを貫通して回路層１２の表面１２ａに達する細長い凹部である。
溝３５は、その延長方向（長手方向）に沿った長さＬ（図４参照）が、例えば、０．３ｍｍ以上、５．０ｍｍ以下となるように形成されている。また、溝３５は、その厚さ方向に沿った深さＤが１０μｍ以上、２００μｍ以下となるように形成されている。こうした溝３５の深さＤは、Ａｇ焼成層３０を構成するガラス層３１やＡｇ層３２の厚みに応じて、適宜調節される。
さらに、溝３５は、その延長方向に直角な幅Ｗが、この溝３５を形成したＡｇ焼成層３０の一辺の長さに対して５％以上、７５％以下となるように形成されている。
それぞれの溝３５には、溝３５の内面３５ａに沿って、Ａｇ層３２の一部が展延された延長部３６が形成されている。こうした延長部３６は、Ａｇ層３２を構成する、比較的柔軟な金属であるＡｇが、溝３５の形成時に治具によって引き延ばされることで形成されたものであり、Ａｇ層３２から延びて回路層１２の表面１２ａに達する。こうした延長部３６によって、溝３５の形成部分において、Ａｇ層３２と回路層１２とは、電気抵抗値の低いＡｇで、直接、電気的に接続される。なお、溝３５の形成方法は後述する。
このように、溝３５に形成された延長部３６によって、Ａｇ層３２と回路層１２とをＡｇで電気的に接続させることで、Ａｇ焼成層３０の厚さ方向の電気抵抗値Ｐを、例えば、１０ｍΩ以下となる。
なお、ここで、本実施形態においては、Ａｇ焼成層３０の厚さ方向における電気抵抗値Ｐは、Ａｇ焼成層３０の上面と回路層１２の上面との間の電気抵抗値としている。これは、回路層１２を構成する４Ｎアルミニウムの電気抵抗がＡｇ焼成層３０の厚さ方向の電気抵抗に比べて非常に小さいためである。この電気抵抗の測定の際には、図６及び図７に示すように、Ａｇ焼成層３０の上面中央点と、Ａｇ焼成層３０の上面中央点からＡｇ焼成層３０端部までの距離Ｈに対してＡｇ焼成層３０端部からＨだけ離れた回路層１２上の点と、の間の電気抵抗を測定することとしている。
本実施形態においては、図３に示すように、回路層１２上に自然発生するアルミニウム酸化皮膜１２Ａの厚さｔｏが、４ｎｍ≦ｔｏ≦６ｎｍとされている。また、ガラス層３１の厚さｔｇが０．０１μｍ≦ｔｇ≦５μｍ、Ａｇ層３２の厚さｔａが１μｍ≦ｔａ≦１００μｍ、Ａｇ焼成層３０全体の厚さｔｇ＋ｔａが１．０１μｍ≦ｔｇ＋ｔａ≦１０５μｍとなるように構成されている。
次に、本発明のパワーモジュール用基板の製造方法について説明する。
図８は、パワーモジュール用基板の製造方法の一例を段階的に示したフローチャートである。
まず、回路層１２となるアルミニウム板及び金属層１３となるアルミニウム板を準備し、これらのアルミニウム板を、セラミックス基板１１の一方の面１１ａ及び他方の面１１ｂにそれぞれろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板１１とを接合する（回路層及び金属層接合工程Ｓ１１）。ろう材としては、例えば、Ａｌ−Ｓｉろう材等を用いることができる。なお、このろう付けの温度は、例えば、６４０℃〜６５０℃に設定されている。
次に、金属層１３の他方の面側に、緩衝層１５を介して冷却器４０（天板部４１）をろう材を介して接合する（冷却器接合工程Ｓ１２）。ろう材としては、例えば、Ａｌ−Ｓｉろう材等を用いることができる。なお、冷却器４０のろう付けの温度は、例えば、５９０℃〜６１０℃に設定されている。
そして、回路層１２の表面１２ａに、Ａｇペーストを塗布する（塗布工程Ｓ１３）。なお、Ａｇペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってＡｇペーストをパターン状に形成した。
ここで、塗布工程Ｓ１３で用いられるＡｇペーストについて説明する。Ａｇペーストは、Ａｇ粉末と、ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ａｇ粉末とガラス粉末とからなる粉末成分の含有量が、Ａｇペースト全体の６０質量％以上９０質量％以下とされており、残部が樹脂、溶剤、分散剤とされている。
なお、本実施形態では、Ａｇ粉末とガラス粉末とからなる粉末成分の含有量は、Ａｇペースト全体の８５質量％とされている。また、このＡｇペーストは、その粘度が、例えば、１０Ｐａ・ｓ以上５００Ｐａ・ｓ以下、より好ましくは５０Ｐａ・ｓ以上３００Ｐａ・ｓ以下に調整されている。
Ａｇ粉末は、その粒径が０．０５μｍ以上１．０μｍ以下とされており、本実施形態では、平均粒径０．８μｍのものを使用した。
ガラス粉末は、例えば、酸化鉛、酸化亜鉛、酸化ケイ素、酸化ホウ素、酸化リン及び酸化ビスマスのいずれか１種又は２種以上を含有しており、その軟化温度が６００℃以下とされている。本実施形態では、酸化鉛と酸化亜鉛と酸化ホウ素とからなり、平均粒径が０．５μｍのガラス粉末を使用した。
また、Ａｇ粉末の重量Ａとガラス粉末の重量Ｇとの重量比Ａ／Ｇは、８０／２０から９９／１の範囲内に調整されており、本実施形態では、Ａ／Ｇ＝８０／５とした。
溶剤は、沸点が２００℃以上のものが適しており、本実施形態では、ジエチレンクリコールジブチルエーテルを用いている。
樹脂は、Ａｇペーストの粘度を調整するものであり、５００℃以上で分解されるものが適している。本実施形態では、エチルセルロースを用いている。
また、本実施形態では、ジカルボン酸系の分散剤を添加している。なお、分散剤を添加することなくＡｇペーストを構成してもよい。
こうした構成のＡｇペーストを得る方法としては、例えば、Ａｇ粉末とガラス粉末とを混合して混合粉末を生成し、また、溶剤と樹脂とを混合して有機混合物を生成して、これら混合粉末と有機混合物と分散剤とをミキサーによって予備混合する。そして、予備混合物をロールミル機を用いて練り込みながら混合した後、得られた混錬をペーストろ過機によってろ過することによって、Ａｇペーストが製出される。
回路層１２の表面１２ａにＡｇペーストを塗布した状態で、加熱炉内に装入してＡｇペーストの焼成を行う（焼成工程Ｓ１４）。なお、このときの焼成温度は、例えば、３５０℃〜６４５℃に設定されている。
この焼成工程Ｓ１４により、ガラス層３１とＡｇ層３２とを備えたＡｇ焼成層３０が形成される。このとき、ガラス層３１によって、回路層１２の表面に自然発生していたアルミニウム酸化皮膜１２Ａが溶融除去されることになり、回路層１２に直接ガラス層３１が形成される。また、ガラス層３１の内部に、粒径が数ナノメートル程度の微細な導電性粒子３３が分散されることになる。この導電性粒子３３は、Ａｇ又はＡｌの少なくとも一方を含有する結晶性粒子とされており、焼成の際にガラス層３１内部に析出したものと推測される。
次に、形成されたＡｇ焼成層３０の周辺領域Ｅ２と、Ａｇ焼成層３０の周囲に広がる回路層１２の露呈部分とを結ぶように、溝３５を形成する（溝形成工程Ｓ１５）。
図９は、溝形成工程Ｓ１５を段階的に示した要部拡大断面図である。
図９（ａ）に示すように、溝形成工程Ｓ１５では、予め設定した溝３５の形成予定線Ｑに沿って、例えば、先端が尖った形状の硬質な治具Ｍを、Ａｇ層３２の表面３２ａから押し込む。
そして、図９（ｂ）に示すように、治具Ｍの先端Ｍｃが回路層１２に達する程度、例えば、１．００μｍ〜１００μｍ程度の深さまでＡｇ焼成層３０に溝３５を形成する。こうした治具ＭをＡｇ層３２から押し込む際に、切り込まれたＡｇ層３２の端部が治具Ｍによって引き延ばされて、Ａｇ層３２に連なる延長部３６として回路層１２まで延びる。これは、Ａｇ層３２を構成するＡｇが、展性、延性に富んでいるためである。これによって、Ａｇ層３２と回路層１２とが、ガラス層３１よりも電気抵抗値の低いＡｇによって電気的に接続される。
そして、治具ＭをＡｇ焼成層３０の周辺領域Ｅ２から、Ａｇ焼成層３０の周囲に広がる回路層１２の露呈部分まで動かす（図４参照）。これによって、回路層１２の露呈部分を覆っているアルミニウム酸化皮膜１２Ａが削り取られ、回路層１２のＡｌが露出されるとともに、この露出されたＡｌと、Ａｇ層３２から引き延ばされた延長部３６のＡｇとが接続される。
以上のように、溝形成工程Ｓ１５では、Ａｇ層３２を治具Ｍによって押し潰すように、線状のけがき線をＡｇ焼成層３０の周辺領域Ｅ２から、回路層１２の露呈部分まで形成することによって、溝３５が形成される。
こうして、回路層１２の表面１２ａにＡｇ焼成層３０が形成されたパワーモジュール用基板１０が製出される。
そして、Ａｇ焼成層３０の表面に、はんだ材を介して半導体チップ３を載置し、還元炉内においてはんだ接合する（はんだ接合工程Ｓ１６）。このとき、はんだ材によって形成される接合層２には、Ａｇ焼成層３０を構成するＡｇ層３２の一部又は全部が溶融することになる。
これにより、接合層２を介して半導体チップ３が回路層１２上に接合されたパワーモジュール１が製出される。
以上のような構成とされた本実施形態であるパワーモジュール用基板１０及びパワーモジュール１においては、Ａｇ焼成層３０の周辺領域Ｅ２と、Ａｇ焼成層３０の周囲に広がる回路層１２の露呈部分とを結ぶように、溝３５を形成した。こうした溝３５の内面には、Ａｇ焼成層３０を構成するＡｇ層３２から引き延ばされたＡｇからなる延長部３６が形成され、この延長部３６によって、Ａｇ層３２と回路層１２とが電気的に接続される。
こうしたＡｇは、導電性粒子３３が分散されたガラス層３１よりも電気抵抗値が低いので、Ａｇ焼成層３０として比較的高抵抗なガラス層３１が形成されていても、回路層１２と半導体チップ３との間の電気抵抗を低減し、電気を良好に流すことを可能にする。これによって、回路層１２とＡｇ焼成層３０との接合信頼性を向上させるために、ガラスの含有量を多くしてガラス層３１を厚くしても、Ａｇ層３２と回路層１２との間の電気抵抗値は低く保つことができ、接合信頼性と電気抵抗値との両方をバランスさせることが可能になる。
また、本実施形態であるパワーモジュール１においては、パワーサイクル試験において、通電時間５秒、温度差８０℃のパワーサイクルを２０万回負荷したときの熱抵抗上昇率が２％未満となるように構成されているので、パワーサイクル負荷時においても、早期に接合層２やＡｇ焼成層３０が破壊されることがなく、信頼性の向上を図ることができる。
詳述すると、パワーモジュール１に対してパワーサイクルを繰り返し負荷した場合には、回路層１２と半導体チップ３との間において局所的に電気抵抗が高い部分が存在すると、部分溶融が生じ、その部分で溶融と凝固が繰り返し発生する。すると、この部分溶融した箇所が起点となって接合層２やＡｇ焼成層３０に亀裂が生じ、熱抵抗が上昇してしまうおそれがある。本実施形態では、上述のように、半導体チップ３と回路層１２との間の電気抵抗値が低く保たれていることから、パワーモジュール１に対してパワーサイクルを繰り返し負荷した場合であっても、接合層２やＡｇ焼成層３０が早期に破壊されることがなく、パワーサイクルに対する信頼性の向上を図ることができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、上記実施形態では、接合層としてはんだ層を用いる場合について説明したが、これに限定されるものではなく、例えば接合層としてナノＡｇ粒子と有機物とを含むＡｇペーストを用いて回路層と半導体素子とを接合しても良い。
また、上述した実施形態においては、溝３５を、平面視長方形のＡｇ焼成層３０の四辺のうち、それぞれの一辺の中央に１か所ずつ、合計で４本形成しているが、溝の形成本数や形成箇所はこれに限定されるものでは無い。例えば、平面視矩形のＡｇ焼成層の四辺のうち、任意の一辺に溝を形成してもよい。また、Ａｇ焼成層の任意の一辺に、複数の溝を形成してもよい。この場合、互いの溝同士の間隔が等間隔になるように形成することが好ましい。
また、上述した実施形態においては、溝３５の形状は、底部が鈍角を成す形状に形成しているが、溝の形状はこれに限定されるものでは無く、例えば、溝の底部が平坦な形状や、溝の底部が湾曲面を成す形状などであってもよい。また、溝形成工程においては、目的の溝の形状を持つ治具が適宜選択されればよい。
また、上述した実施形態においては、絶縁層を構成するセラミックス基板に対して接合される回路層、および金属層として、アルミニウム板を例示しているが、これに限定されるものでは無い。例えば、回路層、および金属層として、それぞれ銅板を用いることもできる。また、回路層として銅板、金属層としてアルミニウム板を、それぞれ用いることもできる。また、回路層、および金属層として、セラミックス基板側から順にアルミニウム板と銅板とを接合したものをそれぞれ用いることもできる。
以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
（実施例１）
本発明例として、前述の実施形態に記載されたパワーモジュール用基板を準備した。
すなわち、Ａｇ焼成層３０の周辺領域Ｅ２と、Ａｇ焼成層３０の周囲に広がる回路層１２の露呈部分とを結ぶように、溝３５を形成した。溝３５は、平面視長方形のＡｇ焼成層３０の四辺のうち、それぞれの一辺の中央に１か所ずつ、合計で４本形成した。それぞれの溝３５の長さは３ｍｍ、深さは５０μｍ、幅は２ｍｍとした。
比較例として、溝を形成しないパワーモジュール用基板を準備した。溝を形成しないこと以外は、本発明例と同様の構成とした。
こうした本発明例と比較例のそれぞれについて、Ａｇ焼成層の厚さ方向における電気抵抗値を測定した。電気抵抗の測定の際には、図６及び図７に示すように、Ａｇ焼成層の上面中央点と、Ａｇ焼成層の上面中央点からＡｇ焼成層端部までの距離Ｈに対してＡｇ焼成層端部からＨだけ離れた回路層上の点と、の間の電気抵抗を測定した。
こうして測定された本発明例と比較例におけるＡｇ焼成層の電気抵抗値を表１に示す。
Figure 0006369325
表１に示す結果によれば、従来は０．５ΩであったＡｇ焼成層の電気抵抗値が、本発明によって１０ｍΩ以下となり、大幅な電気抵抗値の低減効果が確認された。本発明によれば、接合信頼性と電気抵抗値との両方をバランスさせることが可能なパワーモジュール用基板を得られることが確認された。
（実施例２）
前述の実施例１で用いた本発明例及び比較例のパワーモジュール用基板を準備し、このパワーモジュール用基板の回路層上に半導体素子としてＩＧＢＴ素子をはんだ接合した。また、パワーモジュール用基板の金属層側にヒートシンクを配設した。
ここで、セラミックス基板は、ＡｌＮで構成され、２７ｍｍ×１７ｍｍ、厚さ０．６ｍｍのものを使用した。また、回路層は、４Ｎアルミニウムで構成され、２５ｍｍ×１５ｍｍ、厚さ０．６ｍｍのものを使用した。金属層は、４Ｎアルミニウムで構成され、２５ｍｍ×１５ｍｍ、厚さ０．６ｍｍのものを使用した。半導体素子は、ＩＧＢＴ素子とし、１３ｍｍ×１０ｍｍ、厚さ０．２５ｍｍのものを使用した。ヒートシンクとしては、４０．０ｍｍ×４０．０ｍｍ×２．５ｍｍのアルミニウム板（Ａ６０６３）を使用した。
なお、半導体素子（ＩＧＢＴ素子）は、はんだ材としてＳｎ−Ｃｕ系はんだを用いて、水素３ｖｏｌ％還元雰囲気、加熱温度（加熱対象物温度）３３０℃及び保持時間 ５分の条件で、はんだ接合した。
（パワーサイクル試験）
ＩＧＢＴ素子への通電を、通電（ＯＮ）で素子表面温度１４０℃、非通電（ＯＦＦ）で素子表面温度６０℃となる１サイクルを１０秒毎に繰り返すようにして調整し、このパワーサイクルを２０万回繰り返した。そして、初期状態からの熱抵抗の上昇率を評価した。なお、本実施例ではパワーサイクル試験を３回繰り返した。
（熱抵抗測定）
熱抵抗として、過渡熱抵抗を、熱抵抗テスター（ＴＥＳＥＣ社製４３２４−ＫＴ）を用いて測定した。印加電力：１００Ｗ、印加時間：１００ｍｓとし、電力印加前後のゲート−エミッタ間の電圧差を測定することにより、熱抵抗を求めた。測定は上述したパワーサイクル試験時において、５万サイクル毎に実施した。なお、熱抵抗の上昇率は、３回の試験の平均値とした。評価結果を表２に示す。
Figure 0006369325
比較例においては、パワーサイクルを１０万回負荷した時点で熱抵抗の上昇率が１％を超えており、サイクル回数が増加するにつれて熱抵抗も上昇している。
これに対して、本発明例によれば、パワーサイクルを２０万回負荷しても熱抵抗の上昇がほとんど認められない。
以上のことから、本発明例によれば、パワーサイクル信頼性に優れたパワーモジュールを提供可能であることが確認された。
１ パワーモジュール
２ 接合層
３ 半導体チップ（半導体素子）
１０ パワーモジュール用基板
１１ セラミックス基板（絶縁層）
１２ 回路層
３０ Ａｇ焼成層
３１ ガラス層
３２ Ａｇ層
３３ 導電性粒子
３５ 溝
３６ 延長部
Ｅ２ 周辺領域

Claims (12)

  1. 絶縁層の一方の面に形成された回路層と、該回路層上に形成されたＡｇ焼成層とを備えたパワーモジュール用基板であって、
    前記Ａｇ焼成層は、ガラス層と、このガラス層上に形成されたＡｇ層とからなり、
    前記Ａｇ層と、前記回路層とを結ぶ溝が形成され、
    前記Ａｇ層は、前記溝の内面に沿って、前記回路層まで延びる延長部を有し、
    前記延長部は、前記Ａｇ層と前記回路層とを電気的に接続することを特徴とするパワーモジュール用基板。
  2. 前記溝は、前記Ａｇ層のうち、半導体素子が配設される素子接合領域よりも外側に広がる周辺領域と、前記回路層とを結ぶように形成されていることを特徴とする請求項１に記載のパワーモジュール用基板。
  3. 前記溝は、前記回路層の表面に形成される酸化膜よりも深い位置に達していることを特徴とする請求項１または２に記載のパワーモジュール用基板。
  4. 前記Ａｇ焼成層は、平面視した時に略矩形を成し、前記溝は、前記Ａｇ層の四辺のそれぞれに形成されていることを特徴とする請求項１ないし３いずれか一項に記載のパワーモジュール用基板。
  5. 前記溝は、その延長方向に沿った長さが０．３ｍｍ以上、５．０ｍｍ以下であることを特徴とする請求項１ないし４いずれか一項に記載のパワーモジュール用基板。
  6. 前記溝は、その厚さ方向に沿った深さが１０μｍ以上、２００μｍ以下であることを特徴とする請求項１ないし５いずれか一項に記載のパワーモジュール用基板。
  7. 前記溝は、その延長方向に直角な幅が、当該溝が形成されたＡｇ焼成層の一辺の長さに対して５％以上、７５％以下であることを特徴とする請求項１ないし６いずれか一項に記載のパワーモジュール用基板。
  8. 前記Ａｇ焼成層は、その厚さ方向における電気抵抗値が１０ｍΩ以下であることを特徴とする請求項１ないし７いずれか一項に記載のパワーモジュール用基板。
  9. 請求項１ないし請求項８のいずれか一項に記載のパワーモジュール用基板と、このパワーモジュール用基板を構成する前記Ａｇ焼成層の一方の面側に配設された半導体素子と、を備え、前記半導体素子は、前記Ａｇ焼成層に対して接合層を介して接合されていることを特徴とするパワーモジュール。
  10. パワーサイクル試験において、通電時間５秒、温度差８０℃の条件のパワーサイクルを
    ２０万回負荷したときの熱抵抗上昇率が２％未満であることを特徴とする請求項９に記載のパワーモジュール。
  11. 絶縁層の一方の面に形成された回路層と、該回路層上に形成されたＡｇ焼成層とを備えたパワーモジュール用基板の製造方法であって、
    前記回路層の一方の面に、ガラス含有Ａｇペーストを塗布する塗布工程と、
    前記Ａｇペーストを焼成し、ガラス層と、このガラス層上に形成されたＡｇ層とからなるＡｇ焼成層を形成する焼成工程と、
    前記Ａｇ層と、前記回路層とを結ぶ溝を形成する溝形成工程と、を少なくとも備え、
    前記溝形成工程において、前記Ａｇ層の一部を前記溝の内面に沿って引き伸ばすように延長部を形成し、該延長部によって前記Ａｇ層と前記回路層とを電気的に接続させることを特徴とするパワーモジュール用基板の製造方法。
  12. 前記溝形成工程は、前記Ａｇ層の一方の面から前記回路層に向けて、前記Ａｇ層を押し潰すように線状のけがき線を形成する工程であることを特徴とする請求項１１に記載のパワーモジュール用基板の製造方法。
JP2014259202A 2013-12-25 2014-12-22 パワーモジュール用基板、およびその製造方法、パワーモジュール Active JP6369325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014259202A JP6369325B2 (ja) 2013-12-25 2014-12-22 パワーモジュール用基板、およびその製造方法、パワーモジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013267199 2013-12-25
JP2013267199 2013-12-25
JP2014259202A JP6369325B2 (ja) 2013-12-25 2014-12-22 パワーモジュール用基板、およびその製造方法、パワーモジュール

Publications (2)

Publication Number Publication Date
JP2015144264A JP2015144264A (ja) 2015-08-06
JP6369325B2 true JP6369325B2 (ja) 2018-08-08

Family

ID=53478679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014259202A Active JP6369325B2 (ja) 2013-12-25 2014-12-22 パワーモジュール用基板、およびその製造方法、パワーモジュール

Country Status (7)

Country Link
US (1) US9966353B2 (ja)
EP (1) EP3089209B1 (ja)
JP (1) JP6369325B2 (ja)
KR (1) KR102225427B1 (ja)
CN (1) CN105849895B (ja)
TW (1) TWI642154B (ja)
WO (1) WO2015098825A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6565527B2 (ja) * 2014-09-30 2019-08-28 三菱マテリアル株式会社 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
JP6613929B2 (ja) * 2016-02-01 2019-12-04 三菱マテリアル株式会社 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP6846879B2 (ja) * 2016-06-07 2021-03-24 昭和電工株式会社 ヒートシンクの製造方法
DE102016225654A1 (de) * 2016-12-20 2018-06-21 Robert Bosch Gmbh Leistungsmodul mit einem in Etagen ausgebildeten Gehäuse
JP6726112B2 (ja) 2017-01-19 2020-07-22 株式会社 日立パワーデバイス 半導体装置および電力変換装置
WO2018202615A1 (en) 2017-05-02 2018-11-08 Abb Schweiz Ag Resin encapsulated power semiconductor module with exposed terminal areas

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328751A (en) 1991-07-12 1994-07-12 Kabushiki Kaisha Toshiba Ceramic circuit board with a curved lead terminal
JPH05136290A (ja) 1991-11-11 1993-06-01 Toshiba Corp セラミツクス回路基板
JP2000151110A (ja) * 1998-11-13 2000-05-30 Mitsui High Tec Inc 多層配線基板のビア形成方法及び多層配線基板
US7138719B2 (en) * 2002-08-29 2006-11-21 Micron Technology, Inc. Trench interconnect structure and formation method
JP3922166B2 (ja) 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2004271611A (ja) * 2003-03-05 2004-09-30 Pioneer Electronic Corp フラットパネル型表示装置
JP2006202938A (ja) 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2006310779A (ja) * 2005-03-29 2006-11-09 Kyocera Corp 回路基板および電子装置
JP4737116B2 (ja) 2007-02-28 2011-07-27 株式会社日立製作所 接合方法
WO2009069398A1 (ja) * 2007-11-30 2009-06-04 Murata Manufacturing Co., Ltd. セラミック複合多層基板及びその製造方法並びに電子部品
US8513534B2 (en) 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
JP5271778B2 (ja) * 2009-04-10 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5212298B2 (ja) * 2009-05-15 2013-06-19 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP5271171B2 (ja) * 2009-06-26 2013-08-21 三菱電機株式会社 画像表示素子の製造方法
KR20130124482A (ko) * 2010-09-01 2013-11-14 페로 코포레이션 태양열 적용을 위한 비아 충전 물질
JP5707886B2 (ja) 2010-11-15 2015-04-30 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
JP5860599B2 (ja) * 2011-03-01 2016-02-16 昭和電工株式会社 絶縁回路基板、パワーモジュール用ベースおよびその製造方法
JP5966379B2 (ja) 2011-05-31 2016-08-10 三菱マテリアル株式会社 パワーモジュール、及び、パワーモジュールの製造方法
WO2012166405A1 (en) * 2011-06-01 2012-12-06 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic structure for high frequency applications and process for making same
JP5732414B2 (ja) * 2012-01-26 2015-06-10 株式会社日立製作所 接合体および半導体モジュール
JP5966504B2 (ja) 2012-03-28 2016-08-10 三菱マテリアル株式会社 はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法
TWI516028B (zh) * 2013-06-20 2016-01-01 財團法人工業技術研究院 高低壓隔離內埋功率模組

Also Published As

Publication number Publication date
EP3089209A4 (en) 2017-08-23
US9966353B2 (en) 2018-05-08
CN105849895B (zh) 2018-12-21
EP3089209B1 (en) 2019-12-04
KR20160102416A (ko) 2016-08-30
WO2015098825A1 (ja) 2015-07-02
TWI642154B (zh) 2018-11-21
CN105849895A (zh) 2016-08-10
EP3089209A1 (en) 2016-11-02
JP2015144264A (ja) 2015-08-06
US20160293562A1 (en) 2016-10-06
TW201539680A (zh) 2015-10-16
KR102225427B1 (ko) 2021-03-08

Similar Documents

Publication Publication Date Title
JP6369325B2 (ja) パワーモジュール用基板、およびその製造方法、パワーモジュール
JP5664625B2 (ja) 半導体装置、セラミックス回路基板及び半導体装置の製造方法
KR102105734B1 (ko) 파워 모듈용 기판, 금속 부재 장착 파워 모듈용 기판, 금속 부재 장착 파워 모듈, 파워 모듈용 기판의 제조 방법, 및 금속 부재 장착 파워 모듈용 기판의 제조 방법
KR102066300B1 (ko) 땜납 접합 구조, 파워 모듈, 히트 싱크가 형성된 파워 모듈용 기판 및 그것들의 제조 방법, 그리고 땜납 하지층 형성용 페이스트
KR101709370B1 (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법 및 히트싱크가 부착된 파워 모듈용 기판의 제조 방법
JP6319643B2 (ja) セラミックス−銅接合体およびその製造方法
JP2010287869A (ja) パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP5915233B2 (ja) はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法
JP2013229561A (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
TWI711141B (zh) 半導體裝置
JP5966504B2 (ja) はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法
KR102380037B1 (ko) Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈
JP6565527B2 (ja) Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
JP6248619B2 (ja) パワーモジュール用基板、およびその製造方法、パワーモジュール
JP2014160707A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP6213204B2 (ja) Ａｇ下地層形成用ペースト
JP2017118061A (ja) 回路基板の製造方法、回路基板、および半導体装置
JP2013168240A (ja) はんだ下地層形成用ペースト
JP6171912B2 (ja) Ａｇ下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP2014029964A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP6443178B2 (ja) Ａｇ下地層付パワーモジュール用基板の製造方法、Ａｇ下地層付パワーモジュール用基板及びパワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180625

R150 Certificate of patent or registration of utility model

Ref document number: 6369325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150