JP6158477B2 - 画素ユニット回路、画素アレイ、パネル、パネル駆動方法 - Google Patents

画素ユニット回路、画素アレイ、パネル、パネル駆動方法 Download PDF

Info

Publication number
JP6158477B2
JP6158477B2 JP2012110299A JP2012110299A JP6158477B2 JP 6158477 B2 JP6158477 B2 JP 6158477B2 JP 2012110299 A JP2012110299 A JP 2012110299A JP 2012110299 A JP2012110299 A JP 2012110299A JP 6158477 B2 JP6158477 B2 JP 6158477B2
Authority
JP
Japan
Prior art keywords
transistor
power supply
voltage
terminal
oled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012110299A
Other languages
English (en)
Other versions
JP2012242830A (ja
Inventor
仲▲遠▼ ▲呉▼
仲▲遠▼ ▲呉▼
立業 段
立業 段
廣才 袁
廣才 袁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2012242830A publication Critical patent/JP2012242830A/ja
Application granted granted Critical
Publication of JP6158477B2 publication Critical patent/JP6158477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明の実施例は、画素ユニット回路、画素アレイ、パネル、パネル駆動方法に係わるものである。
有機発光ダイオード（ＯＬＥＤ）は1種の電流型発光装置として、ますます高性能表示装置に応用されている。従来のパッシブマトリクス有機発光表示（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ）は表示サイズの増大につれて、さらに短い単独の画素の駆動時間が必要であり、従って、瞬時電流を増大して、消費電力を増加する必要がある。同時に、大きな電流の応用はＩＴＯ（インジウムスズ酸化物）のラインで電圧降下が大きすぎるのをもたらし、これにより、ＯＬＥＤの動作電圧を高すぎるようになり、さらにそれによって、その効率を下げる。しかし、アクチブマトリックス有機発光表示（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ、ＡＭＯＬＥＤ）は、順次走査するようにスイッチ素子が制御してＯＬＥＤ電流を入力することによって、これらの問題をよく解決することができる。
ＡＭＯＬＥＤ画素回路は、動作のプロセスの間に、スイッチ素子としてのＴＦＴの閾値電圧の非均一性、ＯＬＥＤの非均一性あるいは抵抗の電圧降下（ＩＲ Ｄｒｏｐ、即ち、バックパネルでＡＲＶＤＤ電源の電力供給位置に近い領域の電源電圧は、電源の電力供給位置から比較的に遠い領域の電圧より高い現象）などのため、回路が不安定になることをもたらし、ＯＬＥＤ輝度は均等でないことをもたらし、それによって、画素回路アレイ全体に影響を及ぼす。従って、関連した技術は、ＯＬＥＤ駆動回路に画素の補償を行わせるように、ＯＬＥＤ駆動回路を改善した。
ＡＭＯＬＥＤは駆動のタイプによって３つの種類に区分されることができる：デジタル式、電流式および電圧式。電圧式駆動方法は伝統的なＡＭＬＣＤ駆動方法に似ていて、駆動集積チップにより１つのグレースケールを示す電圧信号を画素に提供し、この電圧信号は画素回路の内部で電流信号に変換され、それによってＯＬＥＤを駆動する。このような方法は、駆動のスピードが速くて、簡単に実現することができる利点があり、サイズが大きいパネルを駆動することに適し、業界に広範に採用されている。
図1に示したのは、関連した技術における第一種類のＯＬＥＤを駆動するための電圧式駆動回路である。それぞれの画素において、Ｔ２は、データラインにおける電圧信号をＴ１のゲートに伝送し、Ｔ１は、受信したデータ電圧信号を対応するデータ電流信号に変換してＯＬＥＤに提供する。正常な動作を行う時、Ｔ１は飽和状態になり、その電流は次のように示すことができる：
Figure 0006158477
中には、
Figure 0006158477

はキャリア移動度であり、
Figure 0006158477

はゲート酸化層コンデンサであり、Ｗ／ＬはＴＦＴチャネルの幅と長さの比であり、Ｖｄａｔａはデータ電圧であり、ＡＲＶＤＤはＡＭＯＬＥＤのバックパネル電源であり、すべての画素ユニット回路に共有され、ＶｔｈｐはＴ１の閾値電圧である。上式から分かるように、異なる画素ユニット回路の間に駆動ＴＦＴ（即ち、図1におけるＴ１）のＶｔｈｐが異なるならば、たとえ送り込まれたデータの電圧は同じであるとしても、ＯＬＥＤに送り込んだ電流は相違がある。かつ、各画素に実際に加えるＡＲＶＤＤは異なるならば、ＯＬＥＤに送り込んだ電流は相違もある。
図２Ａに示したのは、関連した技術における第二種類のＯＬＥＤを駆動するための電圧式駆動回路に関する概略図であり、図２Ｂに示したのは、当該電圧式駆動回路のタイミング制御に関する概略図である。この回路には、トランジスタＴ２に加えたゲート電圧はＶｄａｔａ＋ Ｖｔｈｐであり、電源電圧ＶＤＤと関係がないので、当該回路はＩＲ Ｄｒｏｐを補償することができるが、ＴＦＴの非均一性を補償することができない。
図３Ａに示したのは、関連した技術における第三種類のＯＬＥＤを駆動するための電圧式駆動回路に関する概略図であり、図３Ｂに示したのは、当該電圧式駆動回路のタイミング制御に関する概略図である。このような回路構造は、実際的にトランジスタＴ１のゲートに加えた電圧がＴ１の閾値電圧Ｖｔｈと電源電圧ＥＬＶＤＤとすべて関係なく、駆動トランジスタＴ１の閾値電圧の非均一性とＩＲ Ｄｒｏｐを補償することができる。しかし、このような回路は４つのＴＦＴ と2つのコンデンサを必要とし、しかも実際的にトランジスタＴ１のゲートに加えた電圧が２つのコンデンサの割合と関係あり、そして、この回路における２つのコンデンサの大きさはほぼ同じであり、入力電圧のダイナミック範囲が小さい。
図４Ａに示したのは、関連した技術における第四種類のＯＬＥＤを駆動するための電圧式駆動回路に関する概略図であり、図４Ｂに示したのは、当該電圧式駆動回路のシーケンス制御に関する概略図である。このような回路においてＯＬＥＤに入力した電流は一定であり、ＯＬＥＤの非均一性を補償することができるが、しかし、トランジスタＴ１に加えたゲート電圧がＴ１の閾値電圧Ｖｔｈと電源電圧ＥＬＶＤＤとすべて関係あり、駆動トランジスタＴ１の閾値電圧の非均一性とＩＲ Ｄｒｏｐを補償することができない。
本発明の一つの実施例は、一つの画素回路アレイを提供し、当該画素回路アレイは、走査線と、データ線と、前記走査線および前記データ線により交差して限定された画素ユニット回路と、を備えている。前記画素ユニット回路のそれぞれは、発光するための発光回路と、前記発光回路を駆動するための駆動回路と、前記駆動回路を正常に動作させるためのプレチャージ（precharge）回路と、前記駆動回路の閾値電圧を補償するための補償回路と、前記駆動回路の制御端および入力端の電圧を保持するための保持回路と、前記プレチャージ回路に電圧を提供するための第１の電源端子と、前記駆動回路に電圧を提供するための第２の電源端子と、前記発光回路に電圧を提供するための第３の電源端子と、前記プレチャージ回路の動作又はオフを制御するための走査制御端と、前記保持回路の動作またはオフを制御するための第１の制御端および前記補償回路の動作またはオフを制御するための第２の制御端と、を備えている；前記プレチャージ回路の入力端が前記第１の電源端子に接続され、その第1の出力端が前記保持回路の入力端に接続され、その第２の出力端が前記補償回路の入力端および前記駆動回路の制御端に接続され、その制御端は前記走査制御端に接続され、前記補償回路の出力端は前記駆動回路の出力端および前記発光回路の入力端に接続され、その制御端は前記第２の制御端に接続され、前記保持回路の出力端は前記駆動回路の入力端および前記第２の制御端に接続され、その制御端は前記第１の制御端に接続される。
本発明の他の一つの実施例は、一つのＯＬＥＤパネルを提供し、上に述べた画素回路アレイを備える。
本発明のもう一つの実施例は、一つのＯＬＥＤパネル駆動方法を提供し、上に述べたパネルに用いられ、画素ユニット回路におけるプレチャージ回路は第４のトランジスタおよび第１のコンデンサを備え、補償回路は第２のトランジスタを備え、保持回路は第３のトランジスタを備え、駆動回路は第１のトランジスタを備え、発光回路は有機発光ダイオード（ＯＬＥＤ）を備え、前記方法は、第４のトランジスタをオンさせるように前記走査線が制御端を走査することにより有効信号を出力し、前記第２のトランジスタおよび前記第３のトランジスタをオフさせるように前記第１の制御端と前記第２の制御端は無効信号を出力するステップと、前記第１のトランジスタのゲートに有効信号を出力することにより前記第１のトランジスタをオンさせるステップと、第２の電源端子により出力された第１のレベル信号は前記第１のトランジスタを通じて前記ＯＬＥＤのアノードに伝送されるステップと、を備える。
関連した技術における第一種類のＯＬＥＤを駆動するための電圧式駆動回路模式図である。 関連した技術における第二種類のＯＬＥＤを駆動するための電圧式駆動回路模式図である。 関連した技術における第二種類のＯＬＥＤを駆動するための電圧式駆動回路のタイミング制御に関する概略図である。 関連した技術における第三種類のＯＬＥＤを駆動するための電圧式駆動回路模式図である。 関連した技術における第三種類のＯＬＥＤを駆動するための電圧式駆動回路のタイミング制御に関する概略図である。 関連した技術における第四種類のＯＬＥＤを駆動するための電圧式駆動回路模式図である。 関連した技術における第四種類のＯＬＥＤを駆動するための電圧式駆動回路のタイミング制御に関する概略図である。 本発明の実施例におけるＯＬＥＤパネルの主な構成図である。 本発明の実施例における画素ユニット回路の主な構成図である。 本発明の実施例における画素ユニット回路の詳細な構成図である。
本発明の実施例におけるＯＬＥＤパネルは、第１の電源端子、第２の電源端子、第３の電源端子、および、画素回路アレイを含む。前記画素回路アレイは、複数の画素ユニット回路により構成されている。前記画素回路アレイは走査線とデータ線をさらに含む。前記画素ユニット回路のそれぞれは、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第１のコンデンサおよび有機発光ダイオード（ＯＬＥＤ）を含む。前記第１のトランジスタのゲートは前記第１のコンデンサの一端および前記第２のトランジスタのソースに接続される。前記第１のトランジスタのソースは前記第３のトランジスタのドレインおよび前記第２の電源端子に接続されれる。前記第１のトランジスタのドレインは前記第２のトランジスタのドレインおよび前記ＯＬＥＤのアノードに接続される。前記第３のトランジスタのソースは前記第１のコンデンサの他端および前記第４のトランジスタのドレインに接続される。前記第４のトランジスタのゲートは前記走査線に接続される。前記第４のトランジスタのソースは前記第１の電源端子に接続される。本発明の実施例に提供された画素ユニット回路を用いることにより、ＯＬＥＤに送る電流をＴＦＴの閾値電圧および電源電圧とすべて関係なくなるようにし、従って、ＴＦＴの閾値電圧の非均一性、ＯＬＥＤの非均一性およびＩＲ Ｄｒｏｐを補償することができる。その上、本実施例が採用した部品はより少なく、それゆえに、効果的に開口率を高めることができる。
図５を参照して、本発明の実施例におけるパネルは画素回路アレイ５０１を含む。前記ＯＬＥＤパネルは、画素回路アレイ５０１に制御信号を提供する制御ユニット５０２をさらに含む。
画素回路アレイ５０１は走査線、データ線および画素ユニット回路を含み、画素回路アレイ５０１は走査線とデータ線により交差して限定する画素ユニット回路で構成される。
図６Ａを参照して、本発明の実施例における画素ユニット回路は発光するための発光回路６０５と、発光回路６０５を駆動するための駆動回路６０４と、前記駆動回路６０４を正常に動作させるためのプレチャージ回路６０１と、駆動回路６０４の閾値電圧を補償するための補償回路６０２と、前記駆動回路６０４の制御端および入力端の電圧を保持するための保持回路６０３と、プレチャージ回路６０１に電圧を提供するための第１の電源端子６０６と、駆動回路６０４に電圧を提供するための第２の電源端子６０７と、発光回路６０５に電圧を提供するための第３の電源端子６０８と、プレチャージ回路６０１のオン又はオフを制御するための走査制御端６０９と、保持回路６０３のオンまたはオフを制御するための第１の制御端６１０および補償回路６０２のオンまたはオフを制御するための第２の制御端６１１と、を備える。プレチャージ回路６０１の入力端が第１の電源端子６０６に接続され、プレチャージ回路６０１の第1の出力端が保持回路６０２の入力端に接続され、プレチャージ回路６０１の第２の出力端が補償回路６０２の入力端および駆動回路６０４の制御端に接続され、プレチャージ回路６０１の制御端は走査制御端６０９に接続され、補償回路６０２の出力端は駆動回路６０４の出力端および発光回路６０５の入力端に接続され、補償回路６０２の制御端は第２の制御端６１１に接続され、保持回路６０３の出力端は駆動回路６０４の入力端および第２電源端子６０７に接続され、保持回路６０３の制御端は第１の制御端６１０に接続され、発光回路６０５の出力端は第３の電源端子６０８に接続される。第１の制御端６１０と第２の制御端６１１はすべて制御ユニット５０２に接続され、制御ユニット５０２は、第１の制御端６１０と第２制御端６１１を通じて異なる制御信号を出力する。走査制御端６０９は画素回路アレイにおける走査線に接続され、走査線は、走査制御端６０９を通じてプレチャージ回路６０１に制御信号を提供する。第１の電源端子６０６は画素回路アレイ５０１におけるデータ線に接続される。第２の電源端子６０７および第３の電源端子６０８は、それぞれ異なる電源電圧端に接続される。
第１の電源端子６０６、第２の電源端子６０７および第３の電源端子６０８は、画素回路アレイ５０１に電源電圧を提供するために、それぞれ異なる電源電圧端に接続される。
図６Ｂを参照する。プレチャージ回路６０１は、第４のトランジスタ（以下Ｔ４と略称）および第１のコンデンサ（以下Ｃ１と略称）を含み、プレチャージ回路６０１の第１の出力端は図６ＢにおけるＮ１端であり、第２の出力端は図６ＢにおけるＮ２端である。補償回路６０２は第２のトランジスタ（以下Ｔ２と略称）を含む。保持回路６０３は第３のトランジスタ（以下Ｔ３と略称）を含む。駆動回路６０４は第１のトランジスタ（以下Ｔ１と略称）を含む。発光回路６０５はＯＬＥＤを含む。プレチャージ回路６０１の入力端はＴ４のソース端を指し、出力端はＴ４のドレイン端を指す。補償回路６０２の入力端はＴ２のソース端を指し、出力端はＴ２のドレイン端を指す。保持回路６０３の入力端はＴ３のソース端を指し、出力端はＴ３のドレイン端を指す。駆動回路６０４の入力端はＴ１のソース端を指し、出力端はＴ１のドレイン端を指す。発光回路６０５の入力端は発光ダイオードＴ５のアノードを指す。Ｔ４はオンされると、プレチャージ回路６０１は動作する。Ｔ４はカットオフされると、プレチャージ回路６０１はオフする。Ｔ３はオンされると、保持回路６０３は動作する。Ｔ３はカットオフされると、保持回路６０３はオフする。Ｔ２はオンされると、補償回路６０２は動作する。Ｔ２はカットオフされると、補償回路６０２はオフする。
Ｔ１のゲートはＣ１の一端およびＴ２のソースに接続される。Ｔ１のソースはＴ３のドレインおよび第２の電源端子６０７（第２の電源端子６０７の出力端は図６ＢにおけるＶＰ端である）に接続される。Ｔ１のドレインはＴ２のドレインおよびＯＬＥＤのアノードに接続される。Ｔ３のソースはＣ１の他端およびＴ４のドレインに接続される。Ｔ３のゲートは第１の制御端６１０に接続される。Ｔ４のゲートは走査制御端６０９に接続される。Ｔ４のソースは第１の電源端子６０６（即ち、第１の電源端子６０６の出力端は図６ＢにおけるＶＤ端である）に接続される。Ｔ２のゲートは第２の制御端６１１（即ち、図６ＢにおけるＶＣ端である）に接続される。第２の制御端６１１は第２の制御信号をＴ２に提供し、Ｔ３のゲートは第１の制御端６１０（即ち、図６ＢにおけるＥＭ端である）に接続される。第１の制御端６１０は第１の制御信号をＴ３に提供する。中には、ＯＬＥＤは１つの発光ダイオードＴ５と１つのンデンサＣＯＬＥＤの並列に相当することができ、ＯＬＥＤのアノードは発光ダイオードＴ５のアノードであり、即ち、図６ＢにおけるＮ３の点であり、つまり、発光回路６０８の入力端であり、発光回路６０８の出力端は発光ダイオードＴ５のカソード端である。発光ダイオードＴ５のカソードは第３の電源端子６０８に接続される。前記第１の制御信号および第２の制御信号はすべてＯＬＥＤパネルでの制御ユニット５０２により提供され、制御ユニット５０２は第１の制御信号と第の２制御信号を制御し、即ち、制御ユニット５０２はそれぞれ第２の制御端６１１と第１の制御端６１０を通じてＴ２とＴ３のゲート電圧を制御する。
本発明の実施例における第１のトランジスタ、第２のトランジスタ、第３のトランジスタおよび第４のトランジスタがすべてＴＦＴであることができ、本発明の実施例におけるすべてのＴＦＴはＰ型ＴＦＴを例とする。本技術分野における技術者は本発明の実施例に対して変形を行うこともでき、例えば、本発明の実施例におけるＴＦＴはＮ型ＴＦＴを用いることもでき、そうすると、回路の構造と制御信号のシーケンスに対して対応する変更を行う必要があり、その動作原理もＰ型ＴＦＴにより構成された画素回路と類似し、本技術分野における技術者は本発明の実施例における教えに基づいて、どのようにＮ型ＴＦＴを用いて本発明の他の実施例を実現することを自然に知っている。
本発明の実施例におけるＯＬＥＤに対する駆動は３段階に分けることができる：初期化段階、補償段階および保持段階。
初期化段階
第１の電源端子６０６（ＶＤ）と第２の電源端子６０７（ＶＰ）はロー電源レベル（ＡＲＶＳＳ）を出力し、第３の電源端子６０８（ＶＮ）はハイ電源レベル（ＡＲＶＤＤ）出力する。ＯＬＥＤは電気学の性能の面で１つの発光ダイオードＴ５と第２のコンデンサ（以下にはＣＯＬＥＤと略称）と並列接続することに相当でき、従って、ＯＬＥＤは逆方向オフされる。図６ＢにおけるＮ１の点が直前の段階に記憶された電圧はＡＲＶＤＤであり、Ｎ２点が直前の段階に記憶された電圧はＡＲＶＤＤーＶＤＡＴＡ(ｎー１) ＋ＶＲＦＦ＋Ｖｔｈｐであり、ここから分かるように、Ｃ１の電圧降下は−ＶＤＡＴＡ（ｎ−１）＋ＶＲＥＦ＋Ｖｔｈｐである。中には、ＶＤＡＴＡ(ｎー１)は直前のフレームに入力したデータ電圧であり、ＶＲＦＦは直流基準電圧であり、ＶｔｈｐはＴ１の閾値電圧(Ｖｔｈｐ＜０)である。この時、走査線がロー電源レベル (ＶＧＬ)を出力し、ＥＭとＶＣをハイ電源レベル(ＶＧＨ)になるように制御する。Ｔ１、Ｔ４はオンされ、Ｔ２、Ｔ３はオフされ、Ｔ４を経てロー電源レベルＡＲＶＳＳをＮ１の点に伝送し、Ｃ１のブートストラッピング効果により、Ｎ２点の電圧はＡＲＶＳＳーＶＤＡＴＡ(ｎー１) ＋ＶＲＦＦ＋Ｖｔｈｐになり、即ち、Ｎ１の点の電圧からＣ１の電圧降下がさし引かれる電圧になる。本発明の実施例ＶＲＦＦを合理的に選択することを通じて、ーＶＤＡＴＡ(ｎー１)＋ＶＲＦＦ＜０にし、つまり、Ｎ２点の電圧はロー電圧であると、Ｔ１はオンさせ、Ｎ３の点電圧もＡＲＶＳＳである。
その後、ＶＤ端の出力電圧はＡＲＶＳＳから現在のフレームのデータ電圧ＶＤＡＴＡ（ｎ）になり、ＶＰはロー電源レベル（ＡＲＶＳＳ）を保持し、ＶＮはハイ電源レベル（ＡＲＶＤＤ）を保持する。この時、Ｎ２点の電圧はＶ ＤＡＴＡ （ｎ）−Ｖ ＤＡＴＡ （ｎ−１）＋ＶＲＦＦ＋Ｖｔｈｐになり，つまり、Ｎ１の点の電圧からＣ１の電圧降下がさし引かれる電圧になる。Ｎ３の点電圧はＡＲＶＳＳを保持する。ＶＣをロー電源レベル（ＶＧＬ）になるように制御し、Ｔ２はオンされ、Ｃ１はＯＬＥＤ等価回路におけるコンデンサＣＯＬＥＤに直列接続し、Ｎ２、Ｎ３の最終電圧は電荷保存原理によって得られることができる（中には、Ｔ２がオンされた後に、Ｎ２点がＶIＮIＴ点とも称される）：
Figure 0006158477
そのため：
Figure 0006158477
がある。
ＡＲＶＳＳーＡＲＶＤＤ＜０、しかも通常ＣＯＬＥＤ＞＞Ｃ６ため、
Figure 0006158477
Ｎ２点はＮ３の点の電圧に等しく、ＶIＮIＴである。つまり、本段階はＮ２点とＮ３の点の電圧に対するプレチャージを完成した。
補償段階
ＶＤ端は現在のフレームのデータ電圧ＶＤＡＴＡ（ｎ）を出力し、ＶＰ端は直流基準電圧（ＶＲＦＦ）を出力し、ＶＮ端はハイ電源レベルの信号（ＡＲＶＤＤ）を出力すると、ＯＬＥＤは逆方向オフを保持する。走査線（ＳＣＡＮ端）とＶＣをロー電源レベル（ＶＧＬ）になるように制御し、ＥＭをハイ電源レベルハイ（ＶＧＨ）ように制御する。この段階で、ＶＲＦＦ＞０、Ｎ２、Ｎ３の点の初期電圧ＶIＮIＴ＜０、従って、この時、Ｔ１はオンされ、１つのダイオードに相当し、電流がＶＲＦＦからＮ３の点に流れ，Ｎ３の点に対して充電し、Ｎ３の点の電圧がＶＲＦＦ＋Ｖｔｈｐまで（即ち、ＶＲＦＦをＴ１の閾値電圧をプラスし）上がった後、Ｔ１はオフされる。補償段階が終了する時、Ｃ１の両端に累積された電荷は（ＶＲＦＦ＋ＶｔｈｐーＶＤＡＴＡ（ｎ））Ｃ６になり，Ｔ４が線形領域で動作するため、閾値電圧の消耗がない。
保持段階
ＶＰ端はハイ電源レベル（ＡＲＶＤＤ）を出力し、ＶＮ端はロー電源レベル（ＡＲＶＳＳ）を出力し、ＯＬＥＤは、順方向オンされる。ＳＣＡＮ、ＶＣをハイ電源レベル（ＶＧＨ）になるよう制御し、ＥＭはロー電源レベル（ＶＧＬ）であり、Ｔ１、Ｔ３はオンされ、Ｔ２、Ｔ４はオフされ、Ｔ１のＶＧＳ（つまり、ゲート-ソース電圧）を保持するため、Ｃ１はＴ１のゲート-ソースの間に接続され、その累積された電荷は変えないように保持する。Ｎ１の点は時にＴ３を通じてＡＲＶＤＤに接続され、Ｃ１のブートストラッピング効果により、Ｎ２点の電圧はＡＲＶＤＤーＶＤＡＴＡ(ｎ)＋ＶＲＦＦ＋Ｖｔｈｐ（即ち、Ｎ１の点の電圧からＣ１の電圧降下がさし引かれる電圧）。Ｔ１のＶＧＳはＶＲＦＦ＋ＶｔｈｐーＶＤＡＴＡ(ｎ)（即ち、ARVDDからＮ２点の電圧がさし引かれる電圧）。この時、Ｔ１に流した電流は：
Figure 0006158477
であり、
そのため：
Figure 0006158477
がある。
公式（５）から分かるように、Ｔ１に流した電流はＴ１の閾値電圧と電源電圧ＡＲＶＤＤとすべて関係がないため、以上の三つの段階を通して、基本的にＴＦＴの閾値電圧の非均一性とＩＲ Ｄｒｏｐに対する補償が実現される。入力した直流基準電圧ＶＲＦＦとデータ電圧ＶＤＡＴＡ(ｎ)は一定であれば、Ｔ１に流した電流は一定であり、ＯＬＥＤの非均一性を効果的に補償した。
以下は、流れを通じて本発明実施例におけるＯＬＥＤパネル駆動方法を詳しく紹介し、中には、以下のようなステップが含まれている。
ステップ７０１：第４のトランジスタをオンさせるように走査制御端６０９は有効信号を出力し、第２のトランジスタおよび第３のトランジスタをオフさせるように前記第１の制御端６１０と前記第２の制御端６１１は無効信号を出力する。本発明実施例は図６Ｂを結び付けて説明を行う。
ステップ７０２：第１のトランジスタのゲートに有効信号を、プレチャージ回路を介して、入力することにより前記第１のトランジスタをオンさせる。
ステップ７０３：第２の電源端子６０７により出力された第１のレベル信号は前記第１のトランジスタを通じて前記ＯＬＥＤのアノードに出力される。
第１の電源端子６０６および第２の電源端子６０７はすべて第１のレベル信号を出力し、走査線は走査制御端６０９により有効信号を出力し、第３の電源端子６０８は第２のレベル信号を出力し、中には、本発明実施例における第１のレベル信号はロー電源レベル信号（ＡＲＶＳＳ）であることができ、第２のレベル信号はハイ電源レベル信号（ＡＲＶＤＤ）であることができ、本発明実施例における有効信号はローレベル信号であることができる。同時に、第１の制御信号および第２の制御信号はすべて無効信号である。画素ユニット回路におけるＯＬＥＤのアノードは図６ＢにおけるＮ３の点である。
その後、第１の電源端子６０６の出力電圧は現在のフレームのデータ電圧になり、制御ユニット５０２は、第２のトランジスタをオンさせ、しかも、第１のトランジスタのドレイン電圧をゲート電圧と等しくなり、すべて第２電源の端子６０７の出力電圧に等しくなるように、第２の制御端６１１を通じて有効信号を出力する。本発明実施例における有効信号はローレベル信号であることができる。第２の制御端は６１１は第２のトランジスタのゲートに接続され、制御ユニット５０２は第２の制御端は６１１を通じて第２のトランジスタのゲートに有効信号を出力し、そうすると、第２のトランジスタはオンさせる。第２の電源端子６０７は直流基準電圧を出力する。
第２の電源端子６０７は第２のレベル信号を出力し、第３の電源端子６０８は第１のレベル信号を出力する。第１のトランジスタをオンさせるように、第１のトランジスタのゲートに有効信号を出力し、且つ、第３のトランジスタをオンさせるように、第１の制御端６１０は有効信号を出力する。第２のトランジスタと第４のトランジスタをオフさせるように、第２の制御端６１１および走査制御端６０９は無効信号を出力し、第１のトランジスタのドレインを通じてデータ電流をＯＬＥＤに送り込む。
本発明実施例におけるＯＬＥＤパネルには、第１の電源端子６０６、第２の電源端子６０７、第３の電源端子６０８および画素回路アレイ５０１が含まれている；前記画素回路アレイ５０１は画素ユニット回路により構成されている；画素回路アレイ５０１には走査線がさらに含まれている；前記画素ユニット回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第１コンデンサおよびＯＬＥＤを含む；前記第１のトランジスタのゲートは前記第１のコンデンサの１端および前記第２のトランジスタのソースに接続する；前記第１のトランジスタのソースと前記第３のトランジスタのドレインおよび前記第２の電源端子に接続する；前記第１のトランジスタのドレインは前記第２のトランジスタのドレインおよび前記ＯＬＥＤのアノードに接続する；前記第３のトランジスタのソースは前記第１のコンデンサの他の端および前記第４のトランジスタのドレインに接続する；前記第４のトランジスタのゲートは前記走査制御端に接続する；前記第４のトランジスタのソースは前記第１の電源端子６０６に接続する。
本発明実施例に提供した画素ユニット回路を採用すると、入力した直流基準電圧とデータ電圧信号が変わらないさえであれば、ＯＬＥＤに送り込まれた電流は一定になることを保持し、そのため、ＯＬＥＤの非均一性を補償することができる。しかも、ＯＬＥＤに送り込んだ電流はＴＦＴの閾値電圧とＯＬＥＤパネルの電源電圧とすべて関係がなく、従って、ＴＦＴの閾値電圧の非均一性とＩＲ Ｄｒｏｐを補償することができる。制御方法は簡単で、実現しやすいである。本発明実施例における画素ユニット回路の構造は簡単で、採用の部品はより少なく、それゆえに、効果的に開口率を高めることができる。
明らかに、当該技術的分野の技術者は本発明精神と範囲から逸脱しないように本発明実施例に対して各種の補正と変形を行うことができる。このように、もし本発明に関するこれらの補正と変形は本発明におけるクレームおよびそれと同じとみなす技術の範囲に属すれば、本発明がこれらの補正と変形を含むことは本発明の意図である。

Claims (8)

  1. ＯＬＥＤパネルに用いられるＯＬＥＤパネル駆動方法であって、
    前記ＯＬＥＤパネルは、画素回路アレイを含み、
    前記画素回路アレイは、走査線と、データ線と、画素ユニット回路と、を備え、
    前記画素ユニット回路のそれぞれは、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１キャパシタと、ＯＬＥＤと、を備え、
    前記第１のトランジスタのゲートは、前記第１キャパシタの一端と前記第２のトランジスタのソースとに共に接続され、前記第１のトランジスタのソースは、前記第３のトランジスタのドレインと第２の電源端子とに共に接続され、前記第１のトランジスタのドレインは、前記第２のトランジスタのドレインと前記ＯＬＥＤのアノードとに共に接続され、
    前記第２のトランジスタのゲートは、第２の制御端に接続され、
    前記第３のトランジスタのソースは、前記第１キャパシタの他端と前記第４のトランジスタのドレインとに共に接続され、前記第３のトランジスタのゲートは、第１の制御端に接続され、
    前記第４のトランジスタのゲートは、前記走査線の一端と接続された走査制御端と接続され、前記第４のトランジスタのソースは、前記データ線の一端と接続された第１の電源端子に接続され、
    前記ＯＬＥＤのカソードは、第３の電源端子に接続され、前記第２の電源端子と前記第３の電源端子とは接地されず、
    前記ＯＬＥＤパネル駆動方法は、
    第１ステップとして、第４のトランジスタをオンさせるように前記走査線が走査制御端を通じて有効信号を出力し、前記第２のトランジスタおよび前記第３のトランジスタをオフさせるように前記第１の制御端と前記第２の制御端は無効信号を出力するステップと、
    第２ステップとして、前記第１のトランジスタのゲートに有効信号を、前記第１キャパシタを介して、入力することにより前記第１のトランジスタをオンさせるステップと、
    第３ステップとして、前記第２の電源端子により出力された第１のレベル信号は前記第１のトランジスタを通じて前記ＯＬＥＤのアノードに伝送されるステップと、を含む
    ことを特徴とするＯＬＥＤパネル駆動方法。
  2. 前記第１ステップの前に、
    第ａステップとして、第１の電源端子および前記第２の電源端子はともに第１のレベル信号を出力し、前記第３の電源端子は第２のレベル信号を出力するステップをさらに含む
    ことを特徴とする請求項１に記載の方法。
  3. 前記第１ステップの後であって前記第２ステップの前に、
    第ｂステップとして、前記第２のトランジスタをオンさせ、前記第１のトランジスタのドレイン電圧がゲート電圧に等しくなるように、前記第２の制御端は有効信号を出力するステップをさらに含む
    ことを特徴とする請求項２に記載の方法。
  4. 前記第１ステップの後、前記第ｂステップにおいて、前記第２のトランジスタをオンさせる前に、前記第１の電源端子の出力電圧は現在のフレームのデータ電圧に変えるステップをさらに含む
    ことを特徴とする請求項３に記載の方法。
  5. 前記第１のトランジスタのドレイン電圧およびゲート電圧はともに前記第２の電源端子の出力電圧に等しい
    ことを特徴とする請求項３に記載の方法。
  6. 前記第２のトランジスタをオンさせ、前記第１のトランジスタのドレイン電圧がゲート電圧に等しくなるように、前記第２の電源端子が有効信号を出力した後、前記第２ステップの前に、前記第２の電源端子が直流基準電圧を出力するステップをさらに含む
    ことを特徴とする請求項４に記載の方法。
  7. 前記第２ステップにおいて、前記第１のトランジスタをオンさせるように前記第１のトランジスタのゲートに有効信号を出力し、および、前記第３のトランジスタをオンさせるように前記第１の制御端に有効信号を出力し、
    前記第２ステップの後であって前記第３ステップの前に、前記第２のトランジスタおよび前記第４のトランジスタをオフさせるように前記第２の制御端および前記走査制御端は無効信号を出力し、前記第１のトランジスタのドレインを通じてデータ電流を前記ＯＬＥＤに送るステップをさらに含む
    ことを特徴とする請求項２に記載の方法。
  8. 前記第１のトランジスタをオンさせるように前記第１のトランジスタのゲートに有効信号を出力し、および、前記第３のトランジスタをオンさせるように前記第１の制御端が有効信号を出力する前であって前記第１ステップの後に、
    前記第２の電源端子は第２のレベル信号を出力し、前記第３の電源端子は第１のレベル信号を出力するステップをさらに含む
    ことを特徴とする請求項７に記載の方法。
JP2012110299A 2011-05-13 2012-05-14 画素ユニット回路、画素アレイ、パネル、パネル駆動方法 Active JP6158477B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110124714.XA CN102646386B (zh) 2011-05-13 2011-05-13 一种像素单元电路、像素阵列、面板及面板驱动方法
CN201110124714.X 2011-05-13

Publications (2)

Publication Number Publication Date
JP2012242830A JP2012242830A (ja) 2012-12-10
JP6158477B2 true JP6158477B2 (ja) 2017-07-05

Family

ID=46456318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012110299A Active JP6158477B2 (ja) 2011-05-13 2012-05-14 画素ユニット回路、画素アレイ、パネル、パネル駆動方法

Country Status (5)

Country Link
US (1) US9218766B2 (ja)
EP (1) EP2523182B1 (ja)
JP (1) JP6158477B2 (ja)
KR (1) KR101401606B1 (ja)
CN (1) CN102646386B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140000075A (ko) * 2012-06-22 2014-01-02 삼성디스플레이 주식회사 파워 유닛 및 이를 구비하는 유기 발광 표시 장치
JP5939135B2 (ja) * 2012-07-31 2016-06-22 ソニー株式会社 表示装置、駆動回路、駆動方法、および電子機器
JP6426102B2 (ja) * 2012-11-05 2018-11-21 ユニバーシティー オブ フロリダ リサーチ ファウンデーション，インコーポレイテッドＵｎｉｖｅｒｓｉｔｙ Ｏｆ Ｆｌｏｒｉｄａ Ｒｅｓｅａｒｃｈ Ｆｏｕｎｄａｔｉｏｎ，Ｉｎｃ． ディスプレイにおける輝度補償
CN103021333B (zh) * 2012-12-11 2016-01-20 昆山工研院新型平板显示技术中心有限公司 有机发光显示器的像素电路及其驱动方法
CN103000133B (zh) * 2012-12-19 2015-05-20 四川虹视显示技术有限公司 主动式有机发光二极管显示屏像素驱动电路
TWI490833B (zh) * 2013-01-25 2015-07-01 Chunghwa Picture Tubes Ltd 有機發光二極體顯示裝置及其畫素電路
CN103218970B (zh) * 2013-03-25 2015-03-25 京东方科技集团股份有限公司 Amoled像素单元及其驱动方法、显示装置
CN103226931B (zh) * 2013-04-27 2015-09-09 京东方科技集团股份有限公司 像素电路和有机发光显示器
CN103310728B (zh) * 2013-05-29 2015-05-20 京东方科技集团股份有限公司 发光二极管像素单元电路和显示面板
CN103309507B (zh) 2013-05-30 2016-05-11 京东方科技集团股份有限公司 一种触摸显示驱动电路、方法和显示装置
CN103474028B (zh) * 2013-09-09 2014-12-10 京东方科技集团股份有限公司 一种像素电路、驱动电路、阵列基板及显示设备
CN103714780B (zh) 2013-12-24 2015-07-15 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103730089B (zh) * 2013-12-26 2015-11-25 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103714781B (zh) 2013-12-30 2016-03-30 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
US10607542B2 (en) 2013-12-31 2020-03-31 Kunshan New Flat Panel Display Technology Center Co., Ltd. Pixel circuit, pixel, and AMOLED display device comprising pixel and driving method thereof
CN104751777B (zh) * 2013-12-31 2017-10-17 昆山工研院新型平板显示技术中心有限公司 像素电路、像素及包括该像素的amoled显示装置及其驱动方法
CN103886838B (zh) * 2014-03-24 2016-04-06 京东方科技集团股份有限公司 像素补偿电路、阵列基板及显示装置
CN104036722B (zh) 2014-05-16 2016-03-23 京东方科技集团股份有限公司 像素单元驱动电路及其驱动方法、显示装置
TWI515712B (zh) * 2014-05-28 2016-01-01 友達光電股份有限公司 畫素補償電路
US9472605B2 (en) 2014-11-17 2016-10-18 Apple Inc. Organic light-emitting diode display with enhanced aperture ratio
CN104700780B (zh) 2015-03-31 2017-12-05 京东方科技集团股份有限公司 一种像素电路的驱动方法
CN104835452B (zh) * 2015-05-28 2017-04-19 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
CN104851392B (zh) 2015-06-03 2018-06-05 京东方科技集团股份有限公司 一种像素驱动电路及方法、阵列基板和显示装置
CN105047131B (zh) * 2015-07-29 2018-07-13 深圳丹邦投资集团有限公司 一种amoled像素电路的控制方法
TWI569249B (zh) * 2016-07-01 2017-02-01 友達光電股份有限公司 畫素電路
CN106297662B (zh) * 2016-09-09 2018-06-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及驱动方法
US9888185B1 (en) * 2016-12-20 2018-02-06 Omnivision Technologies, Inc. Row decoder for high dynamic range image sensor using in-frame multi-bit exposure control
CN107993612A (zh) * 2017-12-21 2018-05-04 信利（惠州）智能显示有限公司 一种amoled像素驱动电路及像素驱动方法
CN109377947A (zh) * 2018-12-13 2019-02-22 武汉华星光电半导体显示技术有限公司 显示装置及其驱动方法
CN112309332B (zh) * 2019-07-31 2022-01-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示面板
CN113994416B (zh) * 2020-05-27 2023-12-12 京东方科技集团股份有限公司 阵列基板、显示面板以及阵列基板的驱动方法
CN113781971A (zh) * 2021-08-05 2021-12-10 合肥维信诺科技有限公司 一种显示面板的驱动方法和显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4593868B2 (ja) * 2002-05-14 2010-12-08 ソニー株式会社 表示装置およびその駆動方法
JP3912313B2 (ja) 2003-03-31 2007-05-09 セイコーエプソン株式会社 画素回路、電気光学装置および電子機器
JP4271479B2 (ja) * 2003-04-09 2009-06-03 株式会社半導体エネルギー研究所 ソースフォロワ及び半導体装置
JP4095614B2 (ja) * 2004-02-12 2008-06-04 キヤノン株式会社 駆動回路及びそれを用いた画像形成装置
US7502000B2 (en) * 2004-02-12 2009-03-10 Canon Kabushiki Kaisha Drive circuit and image forming apparatus using the same
US7173590B2 (en) * 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
WO2007010956A1 (ja) * 2005-07-20 2007-01-25 Pioneer Corporation アクティブマトリクス型表示装置
US8154483B2 (en) * 2005-11-28 2012-04-10 Lg Display Co., Ltd. Image display apparatus and driving method thereof
US8004207B2 (en) * 2008-12-03 2011-08-23 Freescale Semiconductor, Inc. LED driver with precharge and track/hold

Also Published As

Publication number Publication date
EP2523182A1 (en) 2012-11-14
US20120287103A1 (en) 2012-11-15
KR101401606B1 (ko) 2014-06-02
JP2012242830A (ja) 2012-12-10
CN102646386B (zh) 2014-08-06
CN102646386A (zh) 2012-08-22
EP2523182B1 (en) 2018-08-08
US9218766B2 (en) 2015-12-22
KR20120127315A (ko) 2012-11-21

Similar Documents

Publication Publication Date Title
JP6158477B2 (ja) 画素ユニット回路、画素アレイ、パネル、パネル駆動方法
US10700146B2 (en) Pixel and organic light-emitting display device having the same
CN103077680B (zh) 一种oled像素驱动电路
US8941309B2 (en) Voltage-driven pixel circuit, driving method thereof and display panel
KR102091485B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
WO2018045667A1 (zh) Amoled像素驱动电路及驱动方法
US10692440B2 (en) Pixel and organic light emitting display device including the same
JP7084314B2 (ja) 画素回路に用いる駆動方法
WO2015180419A1 (zh) 像素电路及其驱动方法和一种显示装置
CN109215582A (zh) 显示面板、像素电路的驱动方法及显示装置
CN109243369A (zh) 显示面板、像素电路的驱动方法及显示装置
CN106531075A (zh) 有机发光像素驱动电路、驱动方法以及有机发光显示面板
WO2016161896A1 (zh) 像素驱动电路、显示装置和像素驱动方法
US10748489B2 (en) Pixel driving circuit and driving method thereof, and display apparatus
WO2015169006A1 (zh) 一种像素驱动电路及其驱动方法和显示装置
WO2016023311A1 (zh) 像素驱动电路及其驱动方法和显示装置
WO2015188533A1 (zh) 像素驱动电路、驱动方法、阵列基板及显示装置
CN108172171B (zh) 像素驱动电路及有机发光二极管显示器
WO2016119305A1 (zh) Amoled像素驱动电路及像素驱动方法
US10902776B2 (en) Pixel circuit, driving method thereof and display device thereof
WO2017045376A1 (zh) 像素电路及其驱动方法、显示面板和显示装置
CN105139805A (zh) 一种像素驱动电路及其驱动方法、显示装置
TW201308287A (zh) 顯示器及其驅動方法
CN108172172B (zh) 像素驱动电路及具有该像素驱动电路的显示装置
WO2016180110A1 (zh) 驱动电路及其驱动方法、显示基板及其驱动方法、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170307

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170608

R150 Certificate of patent or registration of utility model

Ref document number: 6158477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250