TWI515712B - 畫素補償電路 - Google Patents

Description

畫素補償電路

本發明係關於一種畫素補償電路，特別有關於一種有機發光二極體之畫素補償電路。

有機發光二極體顯示面板(Organic Light-Emitting Display；OLED)是目前正在開發使用的一種顯示面板，其具有輕薄、省電以及色度飽和等優點。

然而，由於流經有機發光二極體的電流值受到驅動電晶體的影響導致電流值與驅動電晶體的臨界電壓(threshold voltage)有關，也會降低其顯示品質。

隨著顯示科技的研究創新及使用者需求，面板解析度的要求也隨之升高，當面板解析度變高，畫素補償時間會因此變少，然而現有有機發光二極體畫素補償電路需要在一個列的開啟期間(line time)補償完畢，流經有機發光二極體電流值的補償時間不足，導致面板無法正確顯示其灰階，降低顯示品質。

此外，為了提高畫素補償電路的開口率，如何使用較少 電晶體達到良好的補償效果也是目前亟欲解決的問題之一。

本發明之一實施例提供一種畫素補償電路。畫素補償電路包含第一開關、第二開關、第三開關、第四開關、第五開關、第一電容、第二電容、及發光單元。每一開關分別具有第一端、第二端及控制端。第二開關之第一端電連接於第一開關之控制端，第二開關之第二端電連接於第一開關之第二端，第二開關之控制端用以接收第一掃描訊號；第三開關之第一端電連接於第一開關之第二端，第三開關之控制端電連接第二開關之控制端；第四開關之第一端用以接收資料訊號，第四開關之第二端電連接於第一開關之控制端，第四開關之控制端用以接收第二掃描訊號；第五開關之第一端電連接於第一電壓源，第五開關之第二端電連接於第一開關之第一端，第五開關之控制端用以接收第三掃描訊號；第一電容，電連接於第一開關之第一端及第一開關之控制端之間；第二電容電連接第一開關之第一端；及發光單元耦接於第一開關之第二端與第二電壓源之間，其中第一電壓源與第二電壓源係為直流電壓源，且第一電壓源大於第二電壓源。

本發明之另一實施例之畫素補償電路還包含第六開關及有機發光二極體，第六開關電連接於第一開關之第二端與有機發光二極體之間，依據第三 掃描訊號導通。

本發明之另一實施例之畫素補償電路還包含第二電容之第一端電連接於第五開關之控制端。

本發明之另一實施例之畫素補償電路還包含第二電容之第一端電連接於第一電壓源。

本發明之另一實施例之畫素補償電路還包含第一掃描訊號之致能時間先於第二掃描訊號之致能時間且第一掃描訊號與第二掃描訊號之致能時間之間具有空白期間，第三掃描訊號之禁能時間包含第一掃描訊號及第二掃描訊號之致能時間及空白期間。

本發明之另一實施例之畫素補償電路還包含第三開關之第二端電連接於第三開關之控制端。

本發明之另一實施例之畫素補償電路還包含第三開關之第二端用以接收第二參考訊號，且第二參考訊號係具有固定位準。

因本發明實施例之畫素補償電路可使流經有機發光二極體之電流與驅動電晶體的臨界電壓以及電壓源不相關，故可提高顯示畫面的準確度。再者，透過本發明的設計，降低訊號走線數，使得畫素補償電路的開口率提升，增進發光效益。

10‧‧‧顯示面板

100‧‧‧畫素補償電路

C1、C2‧‧‧電容

A、B‧‧‧節點

SL‧‧‧掃描線

DL‧‧‧資料線

DL‧‧‧資料線

S1、S2、S3‧‧‧掃描訊號

VData‧‧‧資料訊號

Vref1、Vref2、Vref‧‧‧參考訊號

OVDD‧‧‧第一電壓

OVSS‧‧‧第二電壓

160‧‧‧發光單元

162‧‧‧有機發光二極體

110‧‧‧第一開關

120‧‧‧第二開關

130‧‧‧第三開關

140‧‧‧第四開關

150‧‧‧第五開關

164‧‧‧第六開關

T1、T2、T3‧‧‧區間

TB‧‧‧空白區間

第1圖為顯示面板之示意圖。

第2圖為本發明之一實施例之畫素補償電路圖。

第3圖為本發明之另一實施例之畫素補償電路圖。

第4圖為本發明之另一實施例之畫素補償電路圖。

第5圖為本發明之另一實施例之畫素補償電路圖。

第6圖為本發明之一實施例之畫素補償電路之時序圖。

請參考第1圖，第1圖為本發明一實施例之顯示面板10的示意圖。顯示面板10包含多個畫素補償電路100、多個資料線DL、及多個掃描線SL，每一畫素補償電路100連接於對應之資料線DL及掃描線SL用以接收相應之資料訊號及掃描訊號。

請參考第2圖，第2圖為本發明一實施例之畫素補償電路100的示意圖，以下將以單一畫素補償電路100做說明。畫素補償電路100包含開關110、開關120、開關130、開關140、開關150、電容C1、電容C2、及發光單元160，開關分別具有第一端、第二端、及控制端；電容分別具有第一端及第二端。電容C1電連接於開關110之控制端及開關120之第一端之間，開關110之第二端電連接開關120之第二端、開關130之第一端、及發光單元160，電容C2電連接於開關110之第一端及參考訊號Vref1之間，開關120之控制端電連接於開關 130之控制端用以接收掃描訊號S1，開關130之第二端耦接至參考訊號Vref2，其中參考訊號Vref2可為直流訊號。開關140之第一端耦接於資料線用以接收資料訊號Vdata，開關140之控制端耦接於掃描線用以接收掃描訊號S2，開關140之第二端耦接於開關110之控制端；開關150之第一端用以接收第一電壓OVDD，開關150之第二端電連接於開關110之第一端，開關150之控制端用以接收掃描訊號S3；發光單元160之另一端電連接於第二電壓源用以接收第二電壓OVSS。開關110之控制端、開關140之第二端、與電容C1電連接於節點A；開關110之第一端、開關150之第二端、與電容C2電連接於節點B，發光單元160可包含有機發光二極體162。其中第一電壓源與第二電壓源係為具有固定位準之直流電壓源；資料訊號Vdata係來自於資料驅動器(圖未示)之數位資料，可為欲顯示於顯示面板10之灰階資料(Grey level scale)；掃描訊號S1、S2、S3係由閘極驅動器(圖未示)提供，用以致能掃描線SL。此外，開關110~150可為薄膜電晶體，而開關110~150之控制端可為電晶體之閘極端；開關110~150之第一端可為電晶體之源/汲極端其中之一；開關110~150之第二端可為電晶體之源/汲極端其中另一。以本實施例而言係以P型電晶體為例，然不以此為限，亦可以N型電晶體進行等效連接置換，本領域具有通常知識者應當能了解，開關110~150可亦為金屬氧化物半導體電晶體或其他可作為開關或電晶體使用之 電子元件替換。

請參考第6圖，第6圖為本發明之一實施例之畫素補償電路之時序圖。其中掃描訊號S1的致能期間係先於掃描訊號S2的致能期間，且掃描訊號S1的致能期間與掃描訊號S2的致能期間不具有重疊區段。此外，掃描訊號S1的致能期間與掃描訊號S2的致能期間之間還可包含有空白期間TB，以避免開關電壓相互干擾。掃描訊號S3的禁能期間可涵蓋掃描訊號S1的致能期間、掃描訊號S2的致能期間、及空白期間TB。

為說明畫素補償電路100的操作方式，請同時參考第2圖及第6圖。區間T0為上一次的補償週期，開關120、開關130及開關140處於截止狀態，開關150被導通，因此節點B之電壓為第一電壓OVDD，而節點A之電壓小於第一電壓OVDD，以使開關110導通。於區間T1，開關140及開關150處於截止狀態；開關120及開關130被掃描訊號S1致能，處於導通狀態，因此節點A的電壓改變為參考訊號Vref2，而節點B具有沿開關110往開關130的放電路徑，使得節點B的電壓被放電至Vref2+|Vth|為止，其中開關110可為畫素補償電路100之驅動電晶體，而Vth為開關110之臨界電壓。

於區間T2，開關140被導通，此時寫入資料訊號VData，使得節點A之電壓變為VData，開關120、開關130、及開關150處於截止狀態，此時節點 B的電壓值被耦合為(Vref2+|Vth|)+[C1/(C1+C2)]×(VData-Vref2)。於區間T3，開關120、開關130、及開關140處於截止狀態，開關150處於導通狀態，因此節點B的電壓值為第一電壓OVDD，而節點A之電壓被耦合為VData+OVDD-{Vref2+|Vth|+[C1/(C1+C2)]×(VData-Vref2)}，則根據電流公式IOLED=k(Vgs-|Vth|)^2，k為一常數，Vgs為開關110之控制端與第一端之電壓差，可得到流經發光單元160之電流IOLED與開關110之臨界電壓、第一電壓源、第二電壓源均無關，因此畫素補償電路100不會受到電晶體之臨界電壓Vth影響，亦不會受到電壓源走線阻抗導致壓降效應(I-R drop)，具有固定的發光品質。

第3圖至第5圖係為本發明之其他實施例之畫素補償電路圖。相似元件具有相似特性故不再重新編號。

請參考第3圖，第3圖為本發明之另一實施例之畫素補償電路圖。第3圖之畫素補償電路100大體上與第2圖之畫素補償電路100相似，值得一提的是開關130之第二端可耦接於開關130之控制端，用以接收掃描訊號S1。由此設計可減少走線，降低佈局複雜度也提高畫素開口率。此外，發光單元160除包含有機發光二極體162外，還可包含開關164耦接於開關110與有機發光二極體162之間，依據掃描訊號S4導通。相較於第2圖之畫素補償電路100，於 區間T1至區間T2，因開關164為截止狀態，故電流不會經由發光單元160通過，可避免暗態發光。其餘作動方法與第2圖之畫素補償電路100相似，故不另贅述。

請參考第4圖，第4圖為本發明之另一實施例之畫素補償電路圖。第4圖之畫素補償電路100大體上與第3圖之畫素補償電路100相似，值得一提的是電容C2之一端電連接於開關110之第一端，電容C2之另一端耦接至參考訊號Vref，且參考訊號Vref係為小於或等於第一電壓OVDD且具有固定位準之正電壓，以此方法提供穩定之電壓於電容C2，避免節點B位準浮動。其餘作動方法與第3圖之畫素補償電路100相似，故不另贅述。

請參考第5圖，第5圖為本發明之另一實施例之畫素補償電路圖。第5圖之畫素補償電路100大體上與第4圖之畫素補償電路100相似，值得一提的是電容C2之一端電連接於開關110之第一端，電容C2之另一端耦接至掃描訊號S3，使得節點B於區間T1至區間T2均不會浮接。相較於第4圖之畫素補償電路100減少額外走線設置，提高開口率，增進發光效益。其餘作動方法與第4圖之畫素補償電路100相似，故不另贅述。

雖然在上述實施例中係以開關110、開關120、開關130、開關140、開關150、開關164皆以P型電晶體舉例，但本發明並不以此為限。舉例來說， 在本發明另一實施例中，開關110、開關120、開關130、開關140、開關150、開關164可為N型電晶體(如N型薄膜電晶體或N型金屬氧化半導體電晶體)。

綜上所述，本發明實施例之畫素補償電路可使流經有機發光二極體之電流與驅動電晶體的臨界電壓以及電壓源不相關，故可提高顯示畫面的準確度。再者，透過本發明的設計，降低訊號走線數，使得畫素補償電路的開口率提升，增進發光效益。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧畫素補償電路

C1、C2‧‧‧電容

A、B‧‧‧節點

S1、S2、S3‧‧‧掃描訊號

VData‧‧‧資料訊號

Vref1、Vref2‧‧‧參考訊號

OVDD‧‧‧第一電壓

OVSS‧‧‧第二電壓

160‧‧‧發光單元

162‧‧‧有機發光二極體

110‧‧‧第一開關

120‧‧‧第二開關

130‧‧‧第三開關

140‧‧‧第四開關

150‧‧‧第五開關

164‧‧‧第六開關

Claims (9)

1. 一種畫素補償電路，包含：一第一開關，具有一第一端、一第二端、及一控制端；一第二開關，具有一第一端、一第二端、及一控制端，其中該第二開關之第一端電連接於該第一開關之控制端，該第二開關之第二端電連接於該第一開關之第二端，該第二開關之控制端用以接收一第一掃描訊號；一第三開關，具有一第一端、一第二端、及一控制端，其中該第三開關之第一端電連接於該第一開關之第二端，該第三開關之控制端電連接該第二開關之控制端；一第四開關，具有一第一端、一第二端、及一控制端，其中該四開關之第一端用以接收一資料訊號，該第四開關之第二端電連接於該第一開關之控制端，該第四開關之控制端用以接收一第二掃描訊號；一第五開關，具有一第一端、一第二端、及一控制端，其中該第五開關之第一端電連接於一第一電壓源，該第五開關之第二端電連接於該第一開關之第一端，該第五開關之控制端用以接收一第三掃描訊號；一第一電容，電連接於該第一開關之第一端及該第一開關之控制端之間；一第二電容，具有一第一端及一第二端，其中該第二端電連接該第一開關之第一端；及一發光單元，耦接於該第一開關之第二端與一第二電壓源之間，其中該第一電壓源與該第二電壓源係為直流電壓源，且該第一電壓源大於該第二電壓源。
2. 如請求項1所述之畫素補償電路，其中該發光單元包含：一有機發光二極體，耦接於該第二電壓源；及一第六開關，其中該第六開關電連接於該第一開關之第二端與該有機發 光二極體之間，依據該第三掃描訊號導通。
3. 如請求項1所述之畫素補償電路，其中該第二電容之第一端電連接於該第五開關之控制端。
4. 如請求項1所述之畫素補償電路，其中該第二電容之第一端電連接於該第一電壓源。
5. 如請求項1所述之畫素補償電路，其中該第一掃描訊號之致能時間先於該第二掃描訊號之致能時間且該第一掃描訊號與該第二掃描訊號之致能時間之間具有一空白期間，該第三掃描訊號之禁能時間係包含該第一掃描訊號及該第二掃描訊號之致能時間及該空白期間。
6. 如請求項5所述之畫素補償電路，其中該第二電容之第一端用以接收一第一參考訊號，且該第一參考訊號係具有固定位準。
7. 如請求項6所述之畫素補償電路，其中該第一參考訊號於該第三掃描訊號之禁能期間係具有一固定位準。
8. 如請求項1所述之畫素補償電路，其中該第三開關之第二端電連接於該第三開關之控制端。
9. 如請求項1所述之畫素補償電路，其中該第三開關之第二端用以接收一第二參考訊號，且該第二參考訊號係具有固定位準。