JP6155918B2 - サンプル・ホールド回路、アナログデジタル変換回路及びデジタル制御回路 - Google Patents
サンプル・ホールド回路、アナログデジタル変換回路及びデジタル制御回路 Download PDFInfo
- Publication number
- JP6155918B2 JP6155918B2 JP2013145439A JP2013145439A JP6155918B2 JP 6155918 B2 JP6155918 B2 JP 6155918B2 JP 2013145439 A JP2013145439 A JP 2013145439A JP 2013145439 A JP2013145439 A JP 2013145439A JP 6155918 B2 JP6155918 B2 JP 6155918B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- sample
- voltage
- circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
図2を参照すると、まず、アナログ入力信号のサンプルを開始する時刻T1でスイッチSW1_1及びSW1_2と、スイッチSW2_1及びSW2_2と、スイッチSW4_1及びSW4_2とをオンにする。これはボトムプレートサンプリングにおける入力電圧VIN及び第2の基準電圧Vref2の初期電荷チャージのタイミングに相当する。なお、この時点で、スイッチSW3と、スイッチSW5_1及びSW5_2とは、オフである。スイッチSW4_1及びSW4_2をオンにすることで、オペアンプI1の非反転入力端子と、オペアンプI2の非反転入力端子とがそれぞれ仮想接地点として動作する。これにより、コンデンサC1_1とコンデンサC1_2とには、第1の基準電圧Vref1がそれぞれ印加された状態となり、ボトムプレートサンプリング回路L1、L2によって第1の基準電圧Vref1がサンプリングされる。また、コンデンサC2_1には、入力電圧VINと第1の基準電圧Vref1との差分の電圧が、コンデンサC2_2には、第1の基準電圧Vref1と第2の基準電圧Vref2との差分の電圧がそれぞれ印加された状態となる。
この構成により、入力電圧VINと第2の基準電圧Vref2とに基づく重畳電圧を、ボトムプレートサンプリング回路L1及びボトムプレートサンプリング回路L2でホールドされた第1の基準電圧Vref1に加減算して出力するため、第1の基準電圧Vref1の設定により、ダイナミックレンジの設定を容易に行うことができるため、広いダイナミックレンジを設定できると共に、位相差の発生を防止でき、高速、高精度な差動信号を得ることができる。また、CMFB回路を用いずにサンプル・ホールドの差動出力を得ることができるため、回路構成を簡略化することができる。さらに、2つのシングルエンド回路構成を用いるが、位相のずれはなく独立で設計できるので、回路設計が容易で低消費電力化が可能になる。
この構成により、コンデンサC1_1〜コンデンサC2_2の容量比によってゲインを容易に変更できる。
この構成により、可変コンデンサ(可変コンデンサC2_1’)の容量を変更することでゲインを容易に変更できる。
この構成により、周辺からの寄生容量の影響を低減させることができる。
この構成により、スイッチング時のクロックフィードスルーの影響を低減することができる。
この構成により、温度によるジャンクション容量Cjの温度による変化分をキャンセルさせることができる。
この構成により、ボトムプレートサンプリングでRail−to−Railで使用でき、出力のダイナミックレンジを最大限に広げることができ、好適である。
この構成により、出力電圧OUT_Lと、出力電圧OUT_Hとの逆転が起こらないため、後段の回路構成を簡略化することができる。
10 ADコンバータ
C1_1〜C2_2 コンデンサ
C2_1’ 可変コンデンサ
I1、I2 オペアンプ
L1、L2 ボトムプレートサンプリング回路
L3 スイッチトキャパシタ回路
L10 ローパスフィルタ
L11 コンデンサラダー回路
L12 比較器
L13 制御論理回路
L20 スイッチング電源回路
L21 デジタルエラーアンプ
L22 デジタルPWM回路
SW1_1〜SW5_2 スイッチ
SW3a、SW3b スイッチ
SW6_2〜SW6_4 スイッチ
Claims (11)
- アナログ入力信号をサンプル・ホールドして差動信号を出力するサンプル・ホールド回路であって、
第1の基準電圧をサンプル・ホールドするシングルエンドの第1のサンプル・ホールド回路及び第2のサンプル・ホールド回路と、
前記アナログ入力信号と第2の基準電圧とに基づく重畳電圧を生成し、生成した前記重畳電圧を前記第1のサンプル・ホールド回路及び第2のサンプル・ホールド回路にホールドされた前記第1の基準電圧に重畳する電圧重畳回路とを具備し、
前記第1のサンプル・ホールド回路は、ホールドした前記第1の基準電圧から前記電圧重畳回路によって生成された前記重畳電圧を減少させた低電位側の出力電圧を出力し、前記第2のサンプル・ホールド回路は、ホールドした前記第1の基準電圧から前記電圧重畳回路によって生成された前記重畳電圧を増加させた高電位側の出力電圧を出力することを特徴とするサンプル・ホールド回路。 - 前記第1のサンプル・ホールド回路は、第1のアンプの反転入力端子に接続された第1のコンデンサによって前記第1の基準電圧をホールドするシングルエンドのボトムプレートサンプリング回路であり、前記第2のサンプル・ホールド回路は、第2のアンプの反転入力端子に接続された第2のコンデンサによって前記第1の基準電圧をホールドするシングルエンドのボトムプレートサンプリング回路であることを特徴とする請求項1記載のサンプル・ホールド回路。
- 前記電圧重畳回路は、前記アナログ入力信号がサンプル・ホールドされる第3のコンデンサと、
前記第2の基準電圧がサンプル・ホールドされる第4のコンデンサと、
前記第3のコンデンサのサンプリング時に前記アナログ入力信号に接続される接続点と前記第4のコンデンサのサンプリング時に前記第2の基準電圧に接続される接続点との間に接続されたスイッチとを具備し、
前記第3のコンデンサと前記スイッチと前記第4のコンデンサとからなる直列回路が、前記第1のサンプル・ホールド回路における前記第1のコンデンサのサンプリング時に前記第1の基準電圧に接続される接続点と、前記第2のサンプル・ホールド回路における前記第2のコンデンサのサンプリング時に前記第1の基準電圧に接続される接続点との間に接続されていることを特徴とする請求項2記載のサンプル・ホールド回路。 - 前記第3のコンデンサと前記第4のコンデンサとの両方、もしくはいずれかは、容量を変更可能な可変コンデンサであることを特徴とする請求項3記載のサンプル・ホールド回路。
- 前記第1のコンデンサと前記第2のコンデンサと前記第3のコンデンサと前記第4のコンデンサとのうち少なくとも1つは、周辺からの寄生容量の影響をキャンセルする方向に接続された複数のコンデンサでそれぞれ構成されていることを特徴とする請求項3又は4記載のサンプル・ホールド回路。
- 前記電圧重畳回路の前記スイッチは、PMOSスイッチとNMOSスイッチとが並列に接続されたCMOSスイッチであり、前記PMOSスイッチの両側には、前記PMOSスイッチのゲートを駆動するクロックと相補的なクロックで駆動される、ソースとドレインがショートされたPMOSダミースイッチが接続され、前記NMOSスイッチの両側には、前記NMOSスイッチのゲートを駆動するクロックと相補的なクロックで駆動される、ソースとドレインがショートされたNMOSダミースイッチが接続されていることを特徴とする請求項3乃至5のいずれかに記載のサンプル・ホールド回路。
- 前記電圧重畳回路の前記スイッチは、2つのCMOSスイッチが直列に接続されていることを特徴とする請求項5乃至6のいずれかに記載のサンプル・ホールド回路。
- 前記第1の基準電圧は、電源電圧の1/2に設定されていることを特徴とする請求項1乃至7のいずれかに記載のサンプル・ホールド回路。
- 前記第2の基準電圧は、前記アナログ入力信号の最低電位よりも低い電圧か、前記アナログ入力信号の最高電位よりも高い電圧に設定されていることを特徴とする請求項1乃至8のいずれかに記載のサンプル・ホールド回路。
- 請求項1乃至9のいずれかに記載のサンプル・ホールド回路から出力される前記差動信号に基づいてアナログデジタル変換を行うことを特徴とするアナログデジタル変換回路。
- スイッチング電源の出力電圧を請求項10記載のアナログデジタル変換回路によってデジタル化し、デジタル化された前記出力電圧に基づいて前記スイッチング電源の動作を制御することを特徴とするデジタル制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013145439A JP6155918B2 (ja) | 2013-07-11 | 2013-07-11 | サンプル・ホールド回路、アナログデジタル変換回路及びデジタル制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013145439A JP6155918B2 (ja) | 2013-07-11 | 2013-07-11 | サンプル・ホールド回路、アナログデジタル変換回路及びデジタル制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015019261A JP2015019261A (ja) | 2015-01-29 |
JP6155918B2 true JP6155918B2 (ja) | 2017-07-05 |
Family
ID=52439869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013145439A Expired - Fee Related JP6155918B2 (ja) | 2013-07-11 | 2013-07-11 | サンプル・ホールド回路、アナログデジタル変換回路及びデジタル制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6155918B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018047457A1 (ja) * | 2016-09-06 | 2018-03-15 | ソニーセミコンダクタソリューションズ株式会社 | アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法 |
US10218268B1 (en) * | 2018-03-26 | 2019-02-26 | Analog Devices Global Unlimited Company | Voltage reference circuit and method of providing a voltage reference |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0845298A (ja) * | 1994-07-29 | 1996-02-16 | Nec Corp | 差動サンプル・ホールド回路 |
US6909393B2 (en) * | 2003-07-30 | 2005-06-21 | Freescale Semiconductor, Inc. | Space efficient low power cyclic A/D converter |
JP2007110495A (ja) * | 2005-10-14 | 2007-04-26 | Matsushita Electric Ind Co Ltd | クロック信号発生回路 |
JP5565903B2 (ja) * | 2010-05-06 | 2014-08-06 | ローム株式会社 | スイッチドキャパシタ利得段 |
US8581770B2 (en) * | 2011-05-04 | 2013-11-12 | Texas Instruments Incorporated | Zero-power sampling SAR ADC circuit and method |
-
2013
- 2013-07-11 JP JP2013145439A patent/JP6155918B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015019261A (ja) | 2015-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7852252B2 (en) | Single-ended to differential amplification and pipeline analog-to-digital conversion for digitally controlled DC-DC converters | |
US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
US8049653B2 (en) | Amplifier and analog/digital converter | |
US8120423B2 (en) | OP-AMP sharing with input and output reset | |
US7924206B2 (en) | Switched capacitor circuit and pipeline A/D converter | |
JPH0595285A (ja) | 電圧比較器 | |
JP6346523B2 (ja) | 半導体集積回路およびイメージセンサ | |
JPH06120827A (ja) | A/d変換器 | |
US7598896B2 (en) | A/D converter with noise cancel function | |
US6954169B1 (en) | 1/f noise, offset-voltage charge injection induced error cancelled op-amp sharing technique | |
JP6155918B2 (ja) | サンプル・ホールド回路、アナログデジタル変換回路及びデジタル制御回路 | |
US7999717B2 (en) | Folding circuit and analog-to-digital converter | |
US6859158B2 (en) | Analog-digital conversion circuit | |
WO2011021260A1 (ja) | パイプライン型ad変換器およびその出力補正方法 | |
US7095352B2 (en) | Analog-to-digital converter including a plurality of amplifier circuits | |
US20190074800A1 (en) | Amplifier and reset method thereof | |
US8471753B1 (en) | Pipelined analog-to-digital converter and method for converting analog signal to digital signal | |
JP2021072550A (ja) | 電圧コンパレータ | |
JP2003218698A (ja) | 並列型ad変換器 | |
JP5763112B2 (ja) | スイッチトキャパシタ回路 | |
JP4962282B2 (ja) | 半導体装置 | |
JP2002325038A (ja) | 半導体集積回路 | |
JP2004194201A (ja) | 集積回路及びa/d変換回路 | |
US11381207B2 (en) | Apparatus and method for an analog to digital converter | |
US11870454B2 (en) | Analog to digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6155918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |