JP6155214B2

JP6155214B2 - データ記憶装置及び画像処理装置

Info

Publication number: JP6155214B2
Application number: JP2014061726A
Authority: JP
Inventors: 勝雄三ヶ島
Original assignee: Kyocera Document Solutions Inc
Current assignee: Kyocera Document Solutions Inc
Priority date: 2014-03-25
Filing date: 2014-03-25
Publication date: 2017-06-28
Anticipated expiration: 2034-03-25
Also published as: JP2015185193A

Description

本発明は、データ記憶装置及びこれを備えた画像処理装置に関し、特に、ＥＥＰＲＯＭにデータを記憶する技術に関する。

従来から、１バイトのデータを記憶可能な記憶素子を複数備え、バイト単位でデータの消去及び書き込みを行うことによりデータを記憶するＥＥＰＲＯＭが知られている。また、１バイトのデータを所定数組み合わせて１ページ分のデータとし、ページ単位でデータの消去及び書き込みを行うことによりデータを記憶するＥＥＰＲＯＭも知られている。

例えば、バイト単位でデータを記憶するＥＥＰＲＯＭは、以下の手順で１バイトのデータを記憶する。先ず、ＥＥＰＲＯＭは、記憶対象のデータを記憶するための記憶素子に電圧を印加し、当該記憶素子を、値が１の８個のビットからなるビット列（１１１１１１１１）を記憶した初期状態にする。これにより、ＥＥＰＲＯＭは、当該記憶素子に記憶されている１バイトのデータを消去した状態にする。そして、ＥＥＰＲＯＭは、当該記憶対象の１バイトのデータを記憶素子に書き込む。

したがって、値が０のビットを記憶素子に記憶させる場合には、記憶素子は、当該ビットの値を１として記憶した初期状態になった後、当該ビットの値を０として記憶した状態に変化することになる。このように、値が０のビットを記憶素子に記憶させる場合には、記憶しているビットの値を一度変化させるための負担が記憶素子にかかるので、記憶素子の劣化を促進する虞があった。

そこで、例えば下記特許文献１には、書き込み対象のデータを示すビット列において、値が０のビット数が値が１のビット数以下である場合は、上記データを反転せずにそのまま書き込む一方、値が０のビット数が値が１のビット数より大きい場合は、上記データを反転させて書き込むことにより、値が０のビットを書き込むことを軽減することが記載されている。

特開平７−４５０８５号公報

しかし、上記特許文献１に記載の技術では、値が０のビットの値を０又は１に書き換える場合、記憶素子は、一旦初期状態になるため、当該ビットの値を０として記憶した状態から、当該ビットの値を１として記憶した状態に変化することになる。つまり、上記特許文献１に記載の技術であっても、値が０のビットを含むビット列によって表されるデータを記憶している場合に、記憶しているビットの値を一度変化させるための負担が記憶素子にかかることを抑制することはできなかった。

また、値が０のビットの値を再び０に書き換える場合には、記憶素子は、当該ビットの値を０として記憶した状態から、当該ビットの値を１として記憶した状態に変化した後、更に、当該ビットの値を０として記憶した状態に変化することになる。つまり、値が０のビットの値を再び０に書き換える場合には、当該ビットの値を二度変化させるための負担が記憶素子にかかることとなり、記憶素子の劣化をより促進することになる。

また、ページ単位でデータを記憶するＥＥＰＲＯＭは、以下の手順で、１ページ分に満たないデータを記憶する。当該ＥＥＰＲＯＭは、記憶させる対象のデータを含む１ページ分のデータをＥＥＰＲＯＭ内のページバッファーに退避した後、１ページ分のデータを記憶するための所定数の記憶素子を初期状態にする。その後、ページバッファに退避したデータのうちの当該記憶させる対象のデータに対応するデータを、当該記憶させる対象のデータによって置換する。そして、当該置換後の１ページ分のデータを、初期状態となっている上記所定数の記憶素子に書き込む。

したがって、ページ単位でデータを記憶するＥＥＰＲＯＭに、１ページ分に満たないデータを記憶させる場合には、所定数の記憶素子に記憶されている１ページ分のデータのうち、当該記憶させる対象のデータとは異なる書き換え不要なデータは、再び同じデータで書き換えられることになる。このため、当該書き換え不要なデータを表すビット列に値が０のビットが含まれていると、当該書き換え不要なデータを記憶するための記憶素子に、上記のビットの値を二度変化させるための負担がかかることになる。

つまり、ページ単位でデータを記憶するＥＥＰＲＯＭは、バイト単位でデータを記憶するＥＥＰＲＯＭに比して、データの書き換え時に上記のビットの値を二度変化させるための負担がかかる記憶素子の数が多く、記憶素子の劣化をより促進する虞があった。

本発明は、上記の問題を解決するためになされたものであり、ＥＥＰＲＯＭの劣化を抑制することができるデータ記憶装置及びこれを備えた画像処理装置を提供することを目的とする。

本発明によるデータ記憶装置は、バイト単位でデータの消去及び書き込みを行うことによりデータを記憶するＥＥＰＲＯＭと、前記ＥＥＰＲＯＭに記憶させる対象であるバイト単位で構成された記憶データを、当該記憶データを表す第一ビット列と、当該第一ビット列と同じビット数の第二ビット列と、が対応付けられた変換テーブルを用いて、前記第二ビット列で表される変換データに変換するデータ変換部と、前記記憶データに代えて、前記データ変換部によって変換された当該記憶データに対応する前記変換データを前記ＥＥＰＲＯＭに記憶させる記憶制御部と、を備え、前記変換テーブルにおいて、前記第二ビット列に含まれる、０及び１の二値のうち前記データの消去状態に対応する第一値とは異なる第二値のビット数が、当該第二ビット列に対応する前記第一ビット列に含まれる前記第二値のビット数よりも少なく定められ、前記変換テーブルには、前記第一ビット列と互いに異なる二つの前記第二ビット列とが対応付けられ、前記データ変換部は、当該変換テーブルを用いて前記記憶データを互いに異なる二つの前記変換データに変換可能であり、前記記憶制御部は、同じ前記記憶データを再び前記ＥＥＰＲＯＭに記憶させる場合、当該記憶データに対応する前記互いに異なる二つの前記変換データのうち、前記ＥＥＰＲＯＭに記憶されている前記変換データとは異なる前記変換データを前記ＥＥＰＲＯＭに記憶させる。

この構成によれば、記憶制御部は、記憶データに代えて、変換テーブルにおいて当該記憶データを表す第一ビット列に対応付られた第二ビット列で表される変換データを、ＥＥＰＲＯＭに記憶させる。このため、記憶データをそのままＥＥＰＲＯＭに記憶させた場合に比して、ＥＥＰＲＯＭに記憶されているデータを表すビット列に含まれる第二値のビット数を、低減することができる。これにより、データを書き換える場合に、ＥＥＰＲＯＭ内の記憶素子に、ビットの値を二度変化させるための負担をかける機会を低減することができる。その結果、記憶素子の劣化を抑制することができ、ＥＥＰＲＯＭの劣化を抑制することができる。
この構成によれば、同じ記憶データを再びＥＥＰＲＯＭに記憶させた場合、前回と今回
とで異なる変換データがＥＥＰＲＯＭに記憶されることになる。このため、同じ記憶デー
タを再びＥＥＰＲＯＭに記憶させる場合に前回記憶された変換データと同じ変換データを
記憶させるときに比して、記憶されているデータを表すビット列に含まれる第二値のビッ
トの値を二度変化させる機会を低減することができる。これにより、同じ記憶データを再
びＥＥＰＲＯＭに記憶させる場合に、ＥＥＰＲＯＭ内の記憶素子にかかる負担を低減する
ことができる。

また、前記記憶データが所定範囲内で変動するデータである場合、前記変換テーブルには、前記記憶データが取り得る全てのデータにそれぞれ対応する前記第二ビット列が定められ、且つ、前記第二ビット列の各ビットが前記第二値である頻度が、前記第二ビット列の各ビット間で均一になるように定められていることが好ましい。

この構成によれば、所定範囲内で変動する記憶データの書き換え時に、ＥＥＰＲＯＭに記憶されているデータを表すビット列の各ビットの値を二度変化させる頻度を、各ビット間で均一化することができる。これにより、ある特定のビットの値を二度変化させる頻度が、他のビットに比して高くなることを抑制することができる。

その結果、特に当該記憶データが複数バイトのデータである場合に、当該記憶データの書き換え時に、他のビットに比して値が二度変化する頻度の高いビットを記憶する記憶素子の劣化のみが進行し、使用できない記憶素子の数が急速に増大することを抑制することができる。

また、前記記憶データが所定範囲内で所定値ずつ変動するデータである場合、前記変換テーブルには、前記記憶データが取り得る全てのデータにそれぞれ対応する前記第二ビット列が定められ、且つ、変動する前後の二つの前記記憶データに対応する二つの前記第二ビット列において各ビットが共に前記第二値になる頻度が低くなるように定められていることが好ましい。

この構成によれば、例えば、カウントアップ／カウントダウンされるデータをＥＥＰＲＯＭに記憶させる場合等、所定値ずつ変動する記憶データをＥＥＰＲＯＭに記憶させる場合に、ビットの値を二度変化させるための負担が記憶素子にかかる頻度を低減することができる。

また、前記ＥＥＰＲＯＭは、１バイトのデータを所定数組み合わせて１ページ分のデータとし、ページ単位でデータの消去及び書き込みを行うことによりデータを記憶し、前記記憶制御部は、１ページ分に満たない第一データを前記ＥＥＰＲＯＭに記憶させる場合、前記第一データを含む１ページ分のデータを前記ＥＥＰＲＯＭから読み出し、前記第一データと、前記読み出した前記１ページ分のデータのうち前記第一データとは異なる第二データと、からなる１ページ分のデータに代えて、前記第一データ及び前記第二データをそれぞれ前記記憶データとして前記データ変換部によって変換させた二つの前記変換データからなる１ページ分のデータを、前記ＥＥＰＲＯＭに記憶させることが好ましい。

ページ単位でデータを記憶するＥＥＰＲＯＭに１ページ分に満たない第一データを記憶させる場合、上述したように、第一データを含む１ページ分のデータに含まれる、第一データとは異なる書き換え不要の第二データは、既に記憶されているデータと同じデータに再び書き換えられる。このため、既に記憶されているデータを表すビット列に含まれる第二値のビットの値が二度変化し、ＥＥＰＲＯＭ内の記憶素子に負担がかかる。

しかし、当該記憶制御部の構成によれば、ページ単位でデータを記憶するＥＥＰＲＯＭに１ページ分に満たない第一データを記憶させる場合に、第二データに対応する変換データを表すビット列に含まれる第二値のビット数は、第二データを表す第一ビット列に含まれる第二値のビット数よりも少なくなるので、ＥＥＰＲＯＭ内の第二データを記憶するための記憶素子にかかる負担を低減することができる。

これにより、バイト単位でデータを記憶するＥＥＰＲＯＭに比して、１回のデータの書き換えによって劣化させる虞のある記憶素子の数が顕著に増大することを低減することができる。その結果、バイト単位でデータを記憶するＥＥＰＲＯＭに比して、ＥＥＰＲＯＭの劣化をより促進させる虞を低減することができる。

また、本発明による画像処理装置は、前記データ記憶装置と、前記記憶データの入力を受け付けるデータ受付部と、を備える。

この構成によれば、前記データ記憶装置を備えているので、データ受付部によって受け付けられた記憶データをそのままＥＥＰＲＯＭに記憶させた場合に比して、ＥＥＰＲＯＭに記憶されているデータを表すビット列に含まれる第二値のビット数を、低減することができる。これにより、データを書き換える場合に、ＥＥＰＲＯＭ内の記憶素子に、ビットの値を二度変化させるための負担をかける機会を低減することができる。その結果、記憶素子の劣化を抑制することができ、ＥＥＰＲＯＭの劣化を抑制することができる。

この発明によれば、ＥＥＰＲＯＭの劣化を抑制することができるデータ記憶装置及びこれを備えた画像処理装置を提供することができる。

本発明に係る画像処理装置の一実施形態に係る複写機の電気的構成を示すブロック図である。８ビットのビット列に含まれる値が０のビット数と当該ビット列が取り得るデータの数との関係を示す図である。変換テーブルの一例を示す図である。変換テーブルの図３とは別の一例を示す図である。変換テーブルの図３及び図４とは別の一例を示す図である。変換テーブルの図３乃至図５とは別の一例を示す図である。

以下、本発明に係るデータ記憶装置及びこれを備えた画像処理装置の一実施形態を図面に基づいて説明する。尚、本実施形態では、画像処理装置として複写機を例に説明するが、これに限定する趣旨ではなく、画像処理装置は、例えば、プリンター、ファクシミリ装置、スキャナー、又は、複合機であってもよい。

図１は、本発明に係る画像処理装置の一実施形態に係る複写機１の電気的構成を示すブロック図である。例えば、図１に示すように、複写機１は、画像読取部２１と、画像形成部２２と、操作部２３と、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅａｎｄＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）２４と、制御部１０と、を備えている。尚、ＥＥＰＲＯＭ２４及び制御部１０は、本発明に係るデータ記憶装置の一実施形態を構成する。

画像読取部２１は、ＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ）ラインセンサーや露光ランプ等を有する不図示の光学系ユニットを備えている。光学系ユニットは、不図示の原稿台に載置された原稿の画像を走査しつつ取得した画像データを制御部１０へ出力する。

画像形成部２２は、制御部１０による制御の下、制御部１０に入力された画像データに基づいて用紙に画像を形成する。具体的には、画像形成部２２は、感光体ドラム、感光体ドラムの周面に対向して配設された帯電部、帯電部の下流側であって感光体ドラムの周面に対向して配設された露光部、露光部の下流側であって感光体ドラムの周面に対向して配設された現像部、現像部の下流側であって感光体ドラムの周面に対向して配設されたクリーニング部等を備えた周知の構成を有する。

操作部２３は、情報を表示するための表示部２３１と、ユーザーによって各種指示の操作を行わせるための操作キー部２３２と、を備えている。表示部２３１は、例えばタッチパネル機能を有する液晶ディスプレイ等であり、各種情報を表示する。操作キー部２３２は、例えば、コピー機能等の機能の実行開始を指示するためのスタートキーや、数値や記号を入力するためのテンキー等の各種キーを含む。

ＥＥＰＲＯＭ２４は、１バイトのデータを記憶可能な不図示の記憶素子を複数備えている。ＥＥＰＲＯＭ２４は、バイト単位でデータの消去及び書き込みを行うことによりデータを記憶する。ＥＥＰＲＯＭ２４には、画像を用紙に形成するときの初期濃度値等の画像形成動作の初期条件や、画像形成動作が行われた用紙の総枚数等の各種データが記憶される。

ＥＥＰＲＯＭ２４は、以下に示す手順で１バイトのデータを記憶する。先ず、ＥＥＰＲＯＭ２４は、記憶対象の１バイトのデータを記憶するための記憶素子に電圧を印加して、当該記憶素子を、値が１の８個のビットからなるビット列（１１１１１１１１）を記憶した初期状態にする。これにより、ＥＥＰＲＯＭ２４は、当該記憶素子に記憶されている１バイトのデータを消去した状態にする。つまり、ビットの値「１」は、本発明に係るデータの消去状態に対応する第一値の一例を示す。そして、ＥＥＰＲＯＭ２４は、当該記憶対象の１バイトのデータを当該記憶素子に書き込む。

つまり、ＥＥＰＲＯＭ２４は、ＥＥＰＲＯＭ２４に記憶させる対象の記憶データのバイト数に相当する回数、上記１バイトのデータを消去及び書き込む手順を繰り返すことにより、当該記憶データをバイト単位で記憶する。

制御部１０は、例えば、所定の演算処理を実行する不図示のＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）と、所定の制御プログラムが記憶されたＥＥＰＲＯＭ等の不図示の不揮発性メモリーと、データを一時的に記憶するための不図示のＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）と、これらの周辺回路等とを備えている。制御部１０は、不揮発性メモリー等に記憶された制御プログラムをＣＰＵによって実行することによって各種処理を実行し、複写機１の各部の動作を制御する。

制御部１０は、ＥＥＰＲＯＭ２４にデータを記憶させる制御に関して、特に、データ受付部１１、データ変換部１２、及び記憶制御部１３として機能する。

データ受付部１１は、ＥＥＰＲＯＭ２４に記憶する対象のバイト単位で構成された記憶データを受け付ける。例えば、データ受付部１１は、操作部２３を介して上記画像形成動作の初期条件を示すデータがユーザーによって入力された場合に、当該入力されたデータを記憶データとして受け付ける。

或いは、データ受付部１１は、画像形成部２２によって画像形成動作が行われる度に、画像形成動作が行われた用紙の出力枚数をカウントアップする。そして、データ受付部１１は、当該カウントアップした結果である、画像形成動作が行われた用紙の総枚数を示すデータを記憶データとして受け付ける。

データ変換部１２は、データ受付部１１によって受け付けられた記憶データを、当該記憶データを表す第一ビット列と、当該第一ビット列と同じビット数の第二ビット列と、が対応付けられた変換テーブルを用いて、第二ビット列で表されるデータ（以下、変換データと示す）に変換する。

変換テーブルにおいて、第二ビット列に含まれる値が０（第二値）のビット数は、当該第二ビット列に対応する第一ビット列に含まれる値が０のビット数よりも少なく定められている。

尚、変換テーブルは、例えば、制御部１０内の不揮発性メモリーに予め記憶されており、電源投入後等の複写機１の初期動作時にＲＡＭにコピーされた後、データ変換部１２によって使用される。或いは、これに限らず、複写機１の初期動作時やデータ受付部１１によって記憶データが受け付けられる度に、制御部１０が上記変換テーブルを生成し、ＲＡＭに記憶するようにしてもよい。

記憶制御部１３は、データ受付部１１によって受け付けられた記憶データに代えて、データ変換部１２によって変換された当該記憶データに対応する変換データをＥＥＰＲＯＭ２４に記憶させる。

以下、変換テーブルの詳細について具体例を用いて説明する。具体例として、記憶データは、画像形成動作が行われた用紙の総枚数を示すデータであるとする。尚、ＥＥＰＲＯＭ２４内の記憶素子は、記憶素子を構成する酸化膜の特性上、一般的に、データの書き換えを正常に行える回数が１００万回程度に制限されている。よって、当該用紙の総枚数を示すデータは、ＥＥＰＲＯＭ２４内の３つの記憶素子に記憶される３バイトのデータであり、０から約１００万までの範囲内で変動可能なデータとして定められている。

ただし、以下では、説明の便宜上、当該用紙の総枚数を示すデータは、ＥＥＰＲＯＭ２４内の１個の記憶素子に記憶される１バイトのデータであって、０から１６までの範囲内（所定範囲内）で１（所定値）ずつ変動するデータであるものとする。つまり、記憶データを表す第一ビット列は、８ビットのビット列であり、００００００００から０００１００００の範囲で１ずつ変動するものとする。

変換テーブルは、例えば以下の手順で作成される。先ず、第一の手順において、第一ビット列と同じビット数の第二ビット列に含まれる、値が０のビット数の上限値（以下、第一上限値と示す）を決定する。

図２は、８ビットのビット列に含まれる値が０のビット数と当該ビット列が取り得るデータの数との関係を示す図である。８ビットのビット列群のうち、値が０のビットを０個含むビット列は、１１１１１１１１のみである。つまり、図２に示すように、値が０のビット数ｉが０である８ビットのビット列が取り得るデータの数Ｄは、１である。したがって、値が０のビット数の上限値が０である８ビットのビット列が取り得るデータの総数Ｅも、１である。

また、値が０のビットを１個含む８ビットのビット列は、０１１１１１１１、１０１１１１１１、１１０１１１１１、１１１０１１１１、１１１１０１１１、１１１１１０１１、１１１１１１０１、及び１１１１１１１０の８個存在する。つまり、図２に示すように、値が０のビット数ｉが１である８ビットのビット列の取り得るデータの数Ｄは、８である。したがって、値が０のビット数ｉの上限値が１の８ビットのビット列が取り得るデータの総数Ｅ、つまり、値が０のビット数ｉが０又は１である８ビットのビット列が取り得るデータの総数Ｅは、９である。

つまり、値が０のビットをｉ個含む８ビットのビット列が取り得るデータの数Ｄは、Ｄ＝_８Ｃ_ｉによって算出することができる。また、値が０のビット数の上限値がｉである８ビットのビット列が取り得るデータの総数Ｅは、次式１によって算出することができる。

このようにして、第一の手順では、値が０のビット数ｉを１ずつ増加させ、順次、上記データの総数Ｅを算出する。そして、上記データの総数Ｅが、記憶データが取り得るデータの数よりも大きくなると、当該データの総数Ｅの算出に用いた、値が０のビット数ｉを、第一上限値として決定する。

本具体例では、図２に示すように、上記データの総数Ｅが、記憶データが取り得るデータの数「１７」（０〜１６）よりも大きい３７になると、当該データの総数Ｅの算出に用いた、値が０のビット数ｉである２を、第一上限値として決定する。

次に、第二の手順では、記憶データが取り得る全てのデータを表す第一ビット列のそれぞれに、値が０のビット数の上限値が第一上限値「２」である、３７個の８ビットのビット列のうち、何れか一つのビット列を第二ビット列として対応付ける。これにより、変換テーブルが作成される。

図３は、変換テーブルの一例を示す図である。上記第一及び第二の手順によって、例えば図３に示す変換テーブルが作成される。例えば、図３に示す変換テーブルでは、記憶データ「０」を表す第一ビット列「００００００００」に、値が０のビット数が０である第二ビット列「１１１１１１１１」が対応付けられている。

また、記憶データ「１」、「９」、「１６」をそれぞれ表す第一ビット列「０００００００１」、「００００１００１」、「０００１００００」には、それぞれ、値が０のビット数が１の第二ビット列「０１１１１１１１」、「１０１１１１１１」、「１１０１１１１１」が対応付けられている。記憶データ「２」〜「８」、「１０」〜「１５」をそれぞれ表す第一ビット列には、それぞれ、値が０のビット数が２個の第二ビット列が対応付けられている。

つまり、記憶データ「０」を表す第一ビット列「００００００００」において、値が０のビット数は８であり、記憶データ「１」〜「１６」をそれぞれ表す第一ビット列「０００００００１」〜「０００１００００」において、値が０のビット数は７である。これに対して、記憶データ「０」〜「１６」にそれぞれ対応する第二ビット列において、値が０のビット数の上限値は、２となっている。このように、上記第一及び第二の手順によって作成された変換テーブルにおいて、第二ビット列は、値が０のビット数が当該第二ビット列に対応する第一ビット列よりも少なく定められている。

尚、この場合、例えば、データ受付部１１によって記憶データ「１」が受け付けられると、データ変換部１２は、図３に示す変換テーブルを用いて、記憶データ「１」を、第二ビット列「０１１１１１１１」で表される変換データに変換し、記憶制御部１３は、記憶データ「１」に代えて、第二ビット列「０１１１１１１１」で表される変換データをＥＥＰＲＯＭ２４に記憶させる。

つまり、上記実施形態の構成によれば、記憶制御部１３は、記憶データに代えて、変換テーブルにおいて当該記憶データを表す第一ビット列に対応付られた第二ビット列で表される変換データを、ＥＥＰＲＯＭ２４に記憶させる。このため、記憶データをそのままＥＥＰＲＯＭ２４に記憶させた場合に比して、ＥＥＰＲＯＭ２４に記憶されているデータを表すビット列に含まれる値が０のビット数を、低減することができる。これにより、データを書き換える場合に、ＥＥＰＲＯＭ２４内の記憶素子に、ビットの値を二度変化させるための負担をかける機会を低減することができる。その結果、記憶素子の劣化を抑制することができ、ＥＥＰＲＯＭ２４の劣化を抑制することができる。

尚、上記実施形態は、本発明に係る実施形態の例示に過ぎず、本発明を上記実施形態に限定する趣旨ではない。

（１）例えば、上記第一及び第二の手順で作成された変換テーブルは、図３に示す変換テーブルに限らず、図４に示す変換テーブルであってもよい。図４は、変換テーブルの図３とは別の一例を示す図である。

図４に示す変換テーブルでは、図３に示す変換テーブルと同様に、記憶データが取り得る全てのデータ「０」〜「１６」のそれぞれに、値が０のビット数の上限値が２である第二ビット列が対応付けられている。つまり、１７個の第二ビット列が定められている。以下では、８ビットのビット列の各ビットを、上位から順に、第１ビット、第２ビット、第３ビット、第４ビット、第５ビット、第６ビット、第７ビット、第８ビットと示す。

図３に示す変換テーブルでは、第１ビットの値が０である第二ビット列は、記憶データ「１」〜「８」にそれぞれ対応する第二ビット列であり、８個存在する。また、第２ビットの値が０の第二ビット列は、記憶データ「２」、「９」〜「１５」にそれぞれ対応する第二ビット列であり、８個存在する。しかし、第３ビットの値が０である第二ビット列（０１０１１１１１、１００１１１１１、１１０１１１１１）は３個存在し、第４〜第８ビットの値が０である第二ビット列は、それぞれ２個ずつ存在する。

このように、図３に示す変換テーブルでは、第二ビット列の第１ビット及び第２ビットの値が０である頻度が、第二ビット列の第３ビット〜第８ビットの各ビットの値が０である頻度よりも顕著に高くなっている。

これに対して、図４に示す変換テーブルでは、第１ビットの値が０である第二ビット列は、記憶データ「１」、「９」、「１６」にそれぞれ対応する第二ビット列であり、３個存在する。同様に、第２〜第８ビットの値が０である第二ビット列は、それぞれ３個ずつ存在する。このように、図４に示す変換テーブルでは、第二ビット列の各ビットが０である頻度が、第二ビット列の各ビット間で均一になっている。

つまり、上記具体例のように、記憶データが所定範囲内で変動するデータである場合、図４に示す変換テーブルのように、記憶データが取り得る全てのデータにそれぞれ対応する第二ビット列を定め、且つ、第二ビット列の各ビットの値が０である頻度が、第二ビット列の各ビット間で均一になるように、変換テーブルを定めてもよい。

このように定められた変換テーブルを用いることにより、所定範囲内で変動する記憶データの書き換え時に、ＥＥＰＲＯＭ２４に記憶されているデータを表すビット列の各ビットの値を二度変化させる頻度を、各ビット間で均一化することができる。これにより、ある特定のビットの値を二度変化させる頻度のみが、他のビットに比して高くなることを抑制することができる。

（２）また、上記第一及び第二の手順で作成された変換テーブルは、図３及び図４に示す変換テーブルに限らず、図５に示す変換テーブルであってもよい。図５は、変換テーブルの図３及び図４とは別の一例を示す図である。

図５に示す変換テーブルでは、図３及び図４に示す変換テーブルと同様に、記憶データが取り得る全てのデータ「０」〜「１６」のそれぞれに、値が０のビット数の上限値が２である第二ビット列が対応付けられている。つまり、１７個の第二ビット列が定められている。

図４に示す変換テーブルでは、記憶データ「９」に対応する第二ビット列「００１１１１１１」と記憶データ「１０」に対応する第二ビット列「１００１１１１１」の二つの第二ビット列において、第２ビットの値は共に０である。また、記憶データ「１０」に対応する第二ビット列「１００１１１１１」と記憶データ「１１」に対応する第二ビット列「１１００１１１１」の二つの第二ビット列において、第３ビットの値は共に０である。

同様に、記憶データ「１１」「１２」に対応する二つの第二ビット列においては、第４ビットの値が共に０であり、記憶データ「１２」「１３」にそれぞれ対応する二つの第二ビット列においては、第５ビットの値が共に０である。記憶データ「１３」「１４」にそれぞれ対応する二つの第二ビット列においては、第６ビットの値が共に０であり、記憶データ「１４」「１５」にそれぞれ対応する二つの第二ビット列においては、第７ビットの値が共に０であり、記憶データ「１５」「１６」にそれぞれ対応する二つの第二ビット列においては、第８ビットの値が共に０である。

したがって、図４に示す変換テーブルを用いて、記憶データを９から１６まで１ずつ変動させてＥＥＰＲＯＭ２４に記憶させる場合、記憶データを記憶させる度に、第２ビットから第８ビットのうちの何れか一つのビットの値を二度変化させるための負担が記憶素子にかかることになる。つまり、記憶データを９から１６まで１ずつ変動させてＥＥＰＲＯＭ２４に記憶させた結果、ビットの値を二度変化させるための負担が７回記憶素子にかかったことになる。

これに対して、図５に示す変換テーブルでは、例えば、記憶データ「９」に対応する第二ビット列「００１１１１１１」と記憶データ「１０」に対応する第二ビット列「１１００１１１１」の二つの第二ビット列のように、変動する前後の二つの記憶データに対応する二つの第二ビット列において共に値が０であるビットは存在しない。つまり、図５に示す変換テーブルを用いて、記憶データを０から１６まで１ずつ変動させてＥＥＰＲＯＭ２４に記憶させたとしても、記憶素子には、ビットの値を二度変化させるための負担が一度もかからないことになる。

つまり、上記具体例のように、記憶データが所定範囲内で所定値ずつ変動するデータである場合、図５に示す変換テーブルのように、記憶データが取り得る全てのデータにそれぞれ対応する第二ビット列を定め、且つ、変動する前後の二つの記憶データに対応する二つの第二ビット列において各ビットの値が共に０になる頻度が低くなるように、変換テーブルを定めてもよい。

このように定められた変換テーブルを用いることにより、例えば、カウントアップ／カウントダウンされるデータをＥＥＰＲＯＭ２４に記憶させる場合等、所定値ずつ変動する記憶データをＥＥＰＲＯＭ２４に記憶させる場合に、ビットの値を二度変化させるための負担が記憶素子にかかる頻度を低減することができる。

（３）また、図３乃至図５に示した変換テーブルでは、一つの第一ビット列に対して、一つの第二ビット列を対応付けていた。しかし、これに代えて、変換テーブルにおいて、第一ビット列と互いに異なる二つの第二ビット列とを対応付けるようにしてもよい。

これに合わせて、データ変換部１２を、当該変換テーブルを用いて記憶データを互いに異なる二つの変換データに変換可能に構成してもよい。また、同じ記憶データを再びＥＥＰＲＯＭ２４に記憶させる場合に、当該記憶データに対応する互いに異なる二つの変換データのうち、ＥＥＰＲＯＭ２４に記憶されている変換データとは異なる変換データをＥＥＰＲＯＭ２４に記憶させるように、記憶制御部１３を構成してもよい。

当該変換テーブルは、例えば、以下に示す第三及び第四の手順で作成される。先ず、第三の手順では、上記第一の手順と同様に、第一ビット列と同じビット数の第二ビット列に含まれる、値が０のビット数の上限値（以下、第二上限値と示す）を決定する。

具体的には、第三の手順では、上記第一の手順と同様に、値が０のビット数ｉ（図２）を１ずつ増加させ、順次、上記式１を用いて、上記データの総数Ｅ（図２）を算出する。

ただし、当該変換テーブルでは、一つの第一ビット列に対して互いに異なる二つの第二ビット列を対応付ける必要があるので、記憶データが取り得るデータの数の２倍の数の第二ビット列を定める必要がある。

このため、第三の手順では、上記第一の手順とは異なり、上記データの総数Ｅが、記憶データが取り得るデータの数の２倍よりも大きくなったときに、当該データの総数Ｅの算出に用いた、値が０のビット数ｉを、第二上限値として決定する。

上記と同じ具体例を用いて説明すると、上記データの総数Ｅが、記憶データが取り得るデータの数「１７」（０〜１６）の２倍である３４よりも大きい３７になると、当該データの総数Ｅの算出に用いた、値が０のビット数ｉである２を、第二上限値として決定する。

次に、第四の手順では、記憶データが取り得る全てのデータを表す第一ビット列のそれぞれに、値が０のビット数の上限値が第二上限値「２」である、３７個の８ビットのビット列のうち、互いに異なる二つのビット列を第二ビット列として対応付ける。これにより、変換テーブルが作成される。

図６は、変換テーブルの図３乃至図５とは別の一例を示す図である。上記第三及び第四の手順によって、例えば図６に示す変換テーブルが作成される。例えば、図６に示す変換テーブルでは、記憶データ「１０」を表す第一ビット列「００００１０１０」に対して、図５に示す変換テーブルと同様に、第二ビット列「１１００１１１１」が対応付けられ、更に、当該第二ビット列「１１００１１１１」とは異なる第二ビット列「０１１１１０１１」が対応付けられている。

図６に示す変換テーブルは、以下のように用いられる。例えば、データ受付部１１によって、記憶データ「１０」が受け付けられたものとする。この場合、データ変換部１２は、図６に示す変換テーブルを用いて、記憶データ「１０」を、第二ビット列「１１００１１１１」で表される変換データと、第二ビット列「０１１１１０１１」で表される変換データと、の二つの変換データに変換する。

記憶制御部１３は、記憶データ「１０」を記憶するための記憶素子に既に記憶されているデータを読み出し、上記記憶データ「１０」に対応する二つの第二ビット列「１１００１１１１」及び「０１１１１０１１」で表される二つの変換データのうち、当該読み出したデータとは異なる変換データをＥＥＰＲＯＭ２４に記憶させる。

例えば、記憶制御部１３は、当該記憶データ「１０」を記憶するための記憶素子から読み出したデータが、記憶データ「１０」に対応する第二ビット列「１１００１１１１」で表されるデータであったときは、「０１１１１０１１」で表される変換データをＥＥＰＲＯＭ２４に記憶させる。

尚、記憶制御部１３は、記憶データを記憶するための記憶素子から読み出したデータが、当該記憶データに対応する二つの第二ビット列のうち、何れの変換データにも一致しない場合は、記憶データを別の記憶データに書き換える場合であると判断する。この場合、記憶制御部１３は、記憶データに対応する二つの第二ビット列で表される二つの変換データのうち、どちらの変換データをＥＥＰＲＯＭ２４に記憶してもよい。

この構成によれば、同じ記憶データを再びＥＥＰＲＯＭ２４に記憶させた場合、前回と今回とで異なる変換データがＥＥＰＲＯＭ２４に記憶されることになる。このため、同じ記憶データを再びＥＥＰＲＯＭ２４に記憶させる場合に前回記憶された変換データと同じ変換データを記憶させるときに比して、ビットの値を二度変化させる機会を低減することができる。これにより、同じ記憶データを再びＥＥＰＲＯＭ２４に記憶させる場合に、ＥＥＰＲＯＭ２４内の記憶素子にかかる負担を低減することができる。

（４）また、ＥＥＰＲＯＭ２４は、１バイトのデータを所定数組み合わせて１ページ分のデータとし、ページ単位でデータの消去及び書き込みを行うことによりデータを記憶するものであってもよい。

尚、当該ＥＥＰＲＯＭ２４は、以下の手順で、１ページ分に満たないデータを記憶する。当該手順の説明では、具体例として、１６バイトのデータを１ページ分のデータとし、当該ＥＥＰＲＯＭ２４に記憶させる対象の記憶データは、３バイトのデータであるものとする。

先ず、当該ＥＥＰＲＯＭ２４は、記憶データを含む１ページ分のデータを記憶するための１６個の記憶素子から、１ページ分のデータ（１６バイトのデータ）を読み出し、当該読み出した１ページ分のデータをＥＥＰＲＯＭ２４内のページバッファーに記憶する。そして、当該１６個の記憶素子を初期状態にする。これにより、当該ＥＥＰＲＯＭ２４は、当該１６個の記憶素子に記憶されている１ページ分のデータを消去した状態にする。

そして、ページバッファーに記憶した１ページ分のデータのうちの当該記憶データに対応する３バイトのデータを、当該記憶データによって置換する。そして、当該置換後の１ページ分のデータを、初期状態となっている１６個の記憶素子に書き込む。

したがって、当該ＥＥＰＲＯＭ２４に１ページ分に満たない記憶データを記憶させる場合には、上記１６個の記憶素子に記憶されている１ページ分のデータのうち、当該記憶データとは異なる書き換え不要なデータは、既に記憶されているデータと同じデータで再び書き換えられることになる。このため、当該書き換え不要なデータを表すビット列に値が０のビットが含まれていると、当該書き換え不要なデータを記憶するための記憶素子に、ビットの値を二度変化させるための負担がかかることになる。

つまり、ページ単位でデータを記憶する当該ＥＥＰＲＯＭ２４は、上述のバイト単位でデータを記憶するＥＥＰＲＯＭ２４に比して、データの書き換え時に、ビットの値を二度変化させるための負担がかかる記憶素子の数が多く、記憶素子の劣化をより促進する虞がある。

このため、記憶制御部１３を以下のように構成してもよい。尚、当該ＥＥＰＲＯＭ２４に記憶させる対象である、１ページ分に満たないバイト単位で構成されたデータを第一データ（例えば、上記具体例の３バイトのデータに相当）と示すとする。記憶制御部１３は、１ページ分に満たない第一データを当該ＥＥＰＲＯＭ２４に記憶させる場合、先ず、第一データを含む１ページ分のデータをＥＥＰＲＯＭ２４から読み出す。

そして、記憶制御部１３は、第一データが記憶データであるものとして、データ変換部１２に、第一データを当該第一データに対応する変換データ（以下、第一変換データと示す）に変換させる。また、記憶制御部１３は、当該読み出した１ページ分のデータのうち第一データとは異なる第二データが記憶データであるものとして、データ変換部１２に、第二データを当該第二データに対応する変換データ（以下、第二変換データと示す）に変換させる。

そして、記憶制御部１３は、上記読み出した１ページ分のデータに代えて、第一データ及び第二データにそれぞれ対応する、第一変換データ及び第二変換データからなる１ページ分の変換データを、ＥＥＰＲＯＭ２４に記憶させる。

この構成によれば、ページ単位でデータを記憶するＥＥＰＲＯＭ２４に１ページ分に満たない第一データを記憶させる場合に、第二変換データを表すビット列に含まれる値が０のビット数は、第二データを表すビット列に含まれる０のビット数よりも少なくなるので、ＥＥＲＯＭ２４内の第二データを記憶するための記憶素子にかかる負担を低減することができる。

（５）また、上記実施形態では、記憶データとして、「０」〜「１６」まで１ずつ変動する１バイトのデータについて説明したが、記憶データをこれに限定する趣旨ではない。例えば、画像形成時の濃度初期値を示すデータ（例えば、薄い（１）、やや薄い（２）、ふつう（３）、やや濃い（４）、濃い（５））のように、所定範囲内（１〜５）で変動するが、任意の値に変動する（例えば、１から５へ変動する）データを記憶データとしてもよい。

（６）また、ＥＥＰＲＯＭ２４は、記憶素子を初期状態にしたときに、値が０の８個のビットからなるビット列（００００００００）を記憶した状態にするものであってもよい。この場合、ビットの値「０」が、本発明に係るデータの消去状態に対応する第一値の一例を示し、ビットの値「１」が、本発明に係る第二値を示すことになる。つまり、この場合、変換テーブルにおいて、第二ビット列に含まれる値が１（第二値）のビット数は、当該第二ビット列に対応する第一ビット列に含まれる値が１のビット数よりも少なく定められることになる。

また、図１乃至図６に示した構成等は、本発明に係る実施形態の例示に過ぎず、本発明に係る実施形態を、図１乃至図６に示した構成等に限定する趣旨ではない。

１複写機（画像処理装置）
１０制御部（データ記憶装置）
１１データ受付部
１２データ変換部
１３記憶制御部
２４ＥＥＰＲＯＭ（データ記憶装置）

Claims

バイト単位でデータの消去及び書き込みを行うことによりデータを記憶するＥＥＰＲＯＭと、
前記ＥＥＰＲＯＭに記憶させる対象であるバイト単位で構成された記憶データを、当該記憶データを表す第一ビット列と、当該第一ビット列と同じビット数の第二ビット列と、が対応付けられた変換テーブルを用いて、前記第二ビット列で表される変換データに変換するデータ変換部と、
前記記憶データに代えて、前記データ変換部によって変換された当該記憶データに対応する前記変換データを前記ＥＥＰＲＯＭに記憶させる記憶制御部と、
を備え、
前記変換テーブルにおいて、前記第二ビット列に含まれる、０及び１の二値のうち前記データの消去状態に対応する第一値とは異なる第二値のビット数が、当該第二ビット列に対応する前記第一ビット列に含まれる前記第二値のビット数よりも少なく定められ、
前記変換テーブルには、前記第一ビット列と互いに異なる二つの前記第二ビット列とが対応付けられ、
前記データ変換部は、当該変換テーブルを用いて前記記憶データを互いに異なる二つの前記変換データに変換可能であり、
前記記憶制御部は、同じ前記記憶データを再び前記ＥＥＰＲＯＭに記憶させる場合、当該記憶データに対応する前記互いに異なる二つの前記変換データのうち、前記ＥＥＰＲＯＭに記憶されている前記変換データとは異なる前記変換データを前記ＥＥＰＲＯＭに記憶させるデータ記憶装置。
前記記憶データが所定範囲内で変動するデータである場合、前記変換テーブルには、前記記憶データが取り得る全てのデータにそれぞれ対応する前記第二ビット列が定められ、且つ、前記第二ビット列の各ビットが前記第二値である頻度が、前記第二ビット列の各ビット間で均一になるように定められている請求項１に記載のデータ記憶装置。
前記記憶データが所定範囲内で所定値ずつ変動するデータである場合、前記変換テーブルには、前記記憶データが取り得る全てのデータにそれぞれ対応する前記第二ビット列が定められ、且つ、変動する前後の二つの前記記憶データに対応する二つの前記第二ビット列において各ビットが共に前記第二値になる頻度が低くなるように定められている請求項１又は２に記載のデータ記憶装置。
前記ＥＥＰＲＯＭは、１バイトのデータを所定数組み合わせて１ページ分のデータとし、ページ単位でデータの消去及び書き込みを行うことによりデータを記憶し、
前記記憶制御部は、１ページ分に満たない第一データを前記ＥＥＰＲＯＭに記憶させる場合、前記第一データを含む１ページ分のデータを前記ＥＥＰＲＯＭから読み出し、
前記第一データと、前記読み出した前記１ページ分のデータのうち前記第一データとは異なる第二データと、からなる１ページ分のデータに代えて、前記第一データ及び前記第二データをそれぞれ前記記憶データとして前記データ変換部によって変換させた二つの前記変換データからなる１ページ分のデータを、前記ＥＥＰＲＯＭに記憶させる請求項１から３の何れか一項に記載のデータ記憶装置。
請求項１から４の何れか１項に記載のデータ記憶装置と、
前記記憶データの入力を受け付けるデータ受付部と、
を備える画像処理装置。