CN100468576C - 闪存数据读写处理方法 - Google Patents
闪存数据读写处理方法 Download PDFInfo
- Publication number
- CN100468576C CN100468576C CNB200710074652XA CN200710074652A CN100468576C CN 100468576 C CN100468576 C CN 100468576C CN B200710074652X A CNB200710074652X A CN B200710074652XA CN 200710074652 A CN200710074652 A CN 200710074652A CN 100468576 C CN100468576 C CN 100468576C
- Authority
- CN
- China
- Prior art keywords
- data
- flash memory
- flash
- specially
- described step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 79
- 230000008569 process Effects 0.000 claims abstract description 59
- 238000012545 processing Methods 0.000 claims abstract description 20
- 238000004422 calculation algorithm Methods 0.000 claims description 21
- 238000013507 mapping Methods 0.000 claims description 11
- 238000005056 compaction Methods 0.000 claims description 7
- 238000013144 data compression Methods 0.000 claims description 5
- 230000006837 decompression Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 12
- 229910002056 binary alloy Inorganic materials 0.000 abstract 5
- 230000008021 deposition Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000007906 compression Methods 0.000 description 7
- 230000006835 compression Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008672 reprogramming Effects 0.000 description 4
- 230000003760 hair shine Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000002679 ablation Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 208000000044 Amnesia Diseases 0.000 description 1
- 208000026139 Memory disease Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000006984 memory degeneration Effects 0.000 description 1
- 208000023060 memory loss Diseases 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种闪存数据读写处理方法，包括以下步骤：1)在闪存数据的存入过程中，先将待存入的二进制数据进行编码处理，且编码处理后的二进制数据中0的个数比编码前的二进制数据中0的个数少；然后将编码后的二进制数据写入闪存存储单元；2)在闪存数据的取出过程中，先将闪存存储单元中编码后的二进制数据读出，然后对读出的二进制数据进行与步骤1)所述的编码处理相对应的解码处理。采用本发明的方法可以减小写入和擦除操作对闪存芯片的损耗，延长闪存芯片的使用寿命；还可以提高写入和擦除操作的效率，减小操作时间；以及减小闪存操作的功耗。
Description
技术领域
本发明涉及一种闪存数据读写处理方法，具体的涉及一种通过对数据进行编解码处理优化闪存操作的方法。
背景技术
闪存是一种重要的存储设备，闪存因为具有可多次进行数据读写，擦除，同时具有高密度、大容量、较低的读写操作耗时，以及非易失性，低功耗等特点而越来越广的被用于个人电脑，各种数字电子设备以及其他各种的数字存储设备领域；近年来，其工艺技术日趋成熟，***格逐渐降低，后端应用技术的日益完善，这些都大大的刺激了闪存市场的发展，使其逐渐在存储领域与硬盘的地位平分秋色。但是，闪存由于其自身制造工艺的一些问题，使其从产生就存在一些不可避免的缺陷，这类缺陷限制了其进一步的发展和应用。一方面，一般的闪存芯片都存在一个使用寿命，这是由于闪存单元自身的存储原理所决定的，闪存单元的操作方式通常是，首先将记忆单元的悬置栅放电也就是常说的擦除，使其到一个通用的状态，然后在写数据过程中，再将浮置栅极充电也就是常说的编程，使它们达到存储数据的需要状态，随着擦除和编程次数的逐渐增多，悬置栅在这种隧道效应中会逐渐被积累一些隧穿电子，从而导致需要更大的正向电压，记忆单元才能再次进行隧道效应。同时，在擦除过程中，绝缘体介质会在反复的隧道效应作用下老化，最终而不能够起到势垒的作用，也就是常说的势垒被击穿，这两种情况都会导致记忆单元不能够正常操作，也就是常说的结束了它的使用周期。对于NAND型闪存擦除或者重新编程次数一般是十万次左右，而对于NOR型闪存被擦除或者重新编程次数更少一般为万次左右。另一方面，闪存芯片写入和擦除操作比较特殊，闪存芯片是以页面为单位进行写入操作，以区块为单位进行擦除操作，闪存的写入和擦除操作时间一般需要占用很久的时间，每个页面数据从闪存芯片内部缓存写入的时间为200us—700us，区块擦除操作时间为2ms，同时，这些操作的时间跟闪存芯片的工艺密切相关，闪存的擦除操作，将区块内的存储单元全都配置到状态1，在数据写入过程中，如果需要写入的数据为1则不需要对该数据对应的闪存记忆单元位重新编程，如果是0则需要重新编程即对悬置栅充电，同时，在下一次对该页面写入数据之前，又必须先对其作一次擦除操作，那些被写作0的记忆单元又会被放电，因此，一次操作过程中页面数据中0的个数越多，页面需要被损耗的记忆单元也越多。第三方面，根据闪存存储单元的制造工艺，闪存写入操作的时间跟写入的数据值有关，每次操作页面写入的0的个数越多，操作需要的时间越久，同时，对于擦除操作其结论也是一样的。第四，闪存芯片的功耗跟写入的内容有关，闪存单元进行写入操作时，如果要写入的数据是1，因为擦除操作之后数据位就是1，所以不需要对悬置栅进行充电操作，反之，如果是0，则需要对悬置栅进行充电操作，因此，页面数据写入的0的个数越少，记忆单元需要充电操作的也越少，功耗也会越低。
现有解决闪存使用寿命的方法主要为：尽量将写和擦除操作平均的分配到每一个区块，使得闪存芯片在使用过程中每一个区块被均衡的损耗，这是目前被闪存厂商广泛使用的方法。
发明内容
本发明解决的技术问题是提出了一种闪存数据读写处理方法，降低存储数据时对闪存记忆单元写入和擦除操作的次数，提高闪存的寿命和存储效率，降低功耗。
本发明提出的闪存数据读写处理方法，包括以下步骤：
1)在闪存数据的存入过程中，先将待存入的二进制数据进行编码处理，且编码处理后的二进制数据中0的个数比编码前的二进制数据中0的个数少；然后将编码后的二进制数据写入闪存存储单元。
2)在闪存数据的取出过程中，先将闪存存储单元中编码后的二进制数据读出，然后对读出的二进制数据进行与步骤1)所述的编码处理相对应的解码处理。
优选的，所述步骤1)具体为在***主机侧、闪存控制器侧和闪存芯片侧中任一侧对待存入的二进制数据进行编码处理。
优选的，所述步骤2)具体为在***主机侧、闪存控制器侧和闪存芯片侧中任一侧对读取的二进制数据进行解码处理。
优选的，所述步骤1)中将待存入的二进制数据进行编码处理具体为将数据进行分段编码处理成多组二进制数据，而且编码处理后的每一组二进制数据中0的个数都不多于编码前的对应二进制数据中0的个数，且所述步骤2)中采用与之对应的解码处理。
优选的，所述步骤1)的编码处理具体为对于0的个数大于1的数据进行取反的编码处理；所述步骤2)中的解码处理具体为对于在编码处理中被取反的数据进行取反后获得原始数据信息。
优选的，所述步骤1)的编码处理具体为：在数据区后增加冗余区，将数据区中所有数据组合跟加入冗余区后的新数据区中所有数据的组合中0的个数少的数据组合建立新的映射关系；所述步骤2)的解码处理具体为：对于编码后的数据根据新的映射关系，对其解码得到原始数据。
优选的，所述步骤1)中将待存入的二进制数据进行编码处理具体为将数据进行分段编码处理成多组二进制数据；而且在设定周期内，编码处理后的各组二进制数据中0的总数小于编码前的各组二进制数据中0的总数，且所述步骤2)中采用与之对应的解码处理。
优选的，所述步骤1)的编码处理具体为：将二进制数据进行数据压缩编码；所述步骤2)的解码处理具体为：对读取的压缩数据进行相应的解压缩运算。
优选的，所述数据压缩编码处理具体为：对数据进行压缩运算，使得写入闪存记忆单元的数据总数以及数据中0的个数都小于压缩运算前数据总数和0的个数。
本发明的闪存数据读写处理方法主要通过编解码的方式降低闪存单元数据中0的个数，从而减小写入和擦除操作对闪存芯片的损耗，延长闪存芯片的使用寿命；其次，通过该算法减少闪存芯片中0数据写入的个数，还提高写入和擦除操作的效率，减小操作时间；第三，通过这种编解码操作的方法，减小闪存操作的功耗。
附图说明
图1为本发明在闪存控制器侧进行编解码处理的实施例原理图；
图2为本发明在闪存控制器侧进行编解码处理实施例写入操作示意图；
图3为本发明在闪存控制器侧进行编解码处理实施例读操作示意图；
图4为采用本发明实施例方法处理的闪存芯片页面数据操作示意图；
图5为未采用本发明实施例方法处理的闪存芯片页面数据操作示意图；
图6为本发明映射编解码方式实施例中4位数据的组合示意图；
图7为本发明映射编解码方式实施例中增加了2位冗余区之后的数据组合示意图；
图8为本发明映射编解码方式实施例中4位原始数据和增加冗余区之后的映射关系示意图；
图9为本发明压缩编解码方式实施例中未经压缩的原始数据示意图；
图10为本发明压缩编解码方式实施例中原始数据与压缩编码的对应关系示意图；
图11为本发明压缩编解码方式实施例中压缩后的编码数据示意图。
具体实施方式
下面通过具体实施例并结合附图对本发明进行详细说明。
根据闪存区块内记忆单元的操作特点，影响闪存记忆单元寿命的主要原因是写入过程中由1到0的操作和擦除过程中由0到1的操作对记忆单元造成的损耗，因此，如果在区块作擦除操作之后，每次操作的页面写入0的数目越少，擦除过程中***作的记忆单元数目也越少，单个区块的使用次数就会随之被延长，运用统计方法可以得到，整个闪存芯片的寿命也会随之延长；同时，还可以通过控制写入数据值的方法减少操作的时间，提高写入和擦除操作的效率，同时，也可以通过控制写入数据值的方法减小闪存操作的功耗。本发明采用编解码方式通过优化写入数据的方法达到延长闪存寿命，优化闪存操作和降低闪存功耗的目的。
本发明采用的编码方式可以包括很多种，可以直接通过算法产生编码，使编码后0的个数低于编码之前的原始数据中的0的个数；还可以通过数据压缩的方法，通过减少写入的数据量，来减少数据中0的个数。本发明的编解码的算法可以包括多种，其主要目的是在写入操作过程中，对写入数据进行编码，使产生的编码中尽量少的含有0，以减少写入和擦除操作对存储单元的损耗，同时在读操作过程中通过相应的解码方法，又可以实现把原始数据还原出来。
本发明所提出的闪存读写编解码算法实现方法比较广泛，可以通过以下描述方法实现：1.通过软件的方法，当主机在向闪存设备发送数据时，直接对数据作编码运算，然后向闪存设备接口发送经过编码后的数据；当主机在读取闪存设备时，直接对接口读取的闪存数据作解码运算，然后再传给其他的存储设备。2.可以在闪存设备中的控制器模块中，加一个编解码模块，通过硬件的方法实现，在写操作过程中，当设备收到设备接口发来的数据后，对数据作编码运算，然后，将编码之后的数据发给闪存芯片进行存储；在读操作过程中，控制器模块将闪存芯片中的数据读出来，接着作解码运算，然后，把解码之后的数据通过接口传给主机。3.也可以在闪存芯片的内部，加一个编解码模块；当闪存芯片收到外部控制器模块发来的数据之后，直接对数据作编码运算，然后，再把编码之后的结果写入相应地址的记忆单元；当控制器模块对闪存芯片做读操作时，闪存芯片内的编解码模块先对从相应地址记忆单元读取的数据作解码运算，然后，再将结果送到控制器模块。编码模块和解码模块可以分别独立设置在不同的设备侧，可以设置的设备侧包括：***主机侧、闪存控制器侧和闪存芯片侧。
如图1所示为本发明在闪存控制器侧进行编解码处理的实施例原理图；图中11所示为设备内数据缓存，其主要用来在操作过程中缓存数据；图中12所示为在设备写操作过程中，数据从数据缓存模块写入数据编码模块；图中13所示为编解码模块中的编码模块，其主要作用是对缓存中写入的数据做编码运算，并将相应编码信息写入冗余区指定位；图中14所示为数据经过编解码器中的编码模块处理后写入闪存控制模块；图中15所示为闪存控制模块，主要用来控制闪存的操作，同时将编码后数据传给闪存芯片；图中18所示为读操作过程中，闪存控制器将读取的闪存芯片内存储数据传给解码模块；图中17所示为编解码器中的解码模块，其主要作用是根据数据冗余区中记录的编码算法，对数据区的数据作相应的解码运算，然后如图中16将解码后的结果传给数据缓存。
图2所示本发明实施例算法对某页面写操作过程中的编码操作，如图所示，将数据操作页面大小设为8Byte，冗余区设为1Byte，即每次闪存写操作单位为9个字节，假设任意选定一个页面，其中的数据值如图中左边方框内所示：“01100000 10000100 01000100 10101001 01001001 0010100000000100 00100001”，冗余区为“xxxxxxx1”，其中冗余区的前7位记录了其他的数据信息，第8位是指定的编码信息，经过编码模块的统计其中0的个数为46，1的个数为18，经过其判断，需要对数据进行编码运算，经过本发明实施例的算法，得到图右方框内数据所示：“10011111 0111101110111011 01010110 10110110 11010111 11111011 11011110”，并将编码信息写入冗余区“xxxxxxx0”，经过编码模块对数据区的统计其中0的个数为18，1的个数为46，将数据写入闪存芯片，同时，将冗余区内指定位写入相应标记(这里我们定义数据位为0时，代表经过求反运算；数据位为1时，表示没有经过求反运算)，来记录页面数据经过求反运算。
图3所示为本发明实施例算法对某页面记录数据读操作过程中的解码操作，如图所示，根据图4写操作过程中写入的冗余区标志位信息，解码模块对数据进行解码运算，读出原来写入设备的数据。
图4所示本发明实施例中某页面写入操作和最终擦除操作闪存芯片内的数据区记忆单元位变化情况，首先在写入数据之前需要先对要操作的该地址闪存页面做擦除操作，擦作之后如图中左方框所示，记忆单元都变成1；然后，将数据写入，在写入过程中如果该位置数值为1，则不需要对该位置存储单元充电，如果为0，则需要充电操作，对应的将0位充电写入，如图中间方框内所示；最后对写入数据做擦除操作，则将所有位放电，如果位为1，则在本次写和擦除操作没有被损耗，如果为0，则在本次写和擦除操作被损耗1次。
经过统计，如果没有经过本发明实施例编解码运算如图5所示，数据区闪存记忆单元将被损耗46次，经过本发明实施例算法后，闪存记忆单元被损耗18次，大大降低了该页面记忆单元被损耗的次数，因此，通过统计运算，整个闪存芯片以及闪存设备都能够有效地延长使用寿命，同时，根据闪存写入和擦除操作特点，每次操作过程中写入或者擦除的数据中0的个数越少，操作时间越短，效率就会越高，同时，0的个数越少，操作需要的能耗也越少。
上例中以一种求反运算这样一种最简单，快捷的算法为例，对本发明作了说明性的描述。此外，本发明所涉及的算法和实现方法可以包括很多，既可以通过软件方法实现，也可以通过硬件方法实现，其目的最终都是尽可能的减少对闪存记忆单元产生操作，将写入闪存芯片中的数据对闪存芯片的损耗尽可能的减小，从而达到延长闪存芯片以及闪存设备的使用寿命，尽量缩短操作时间，提高闪存操作速率，以及减小闪存操作的功耗等优化的目的。
以下再介绍一种映射的编解码处理方式。如图6所示，本实施例以4位数据为例，图中为所有的4位数据的集合，其中数据中0个0的有1个，1个0的有4个，2个0的有6个，3个0的有4个，4个0的有1个。
如图7所示，为增加2位冗余区之后的所有数据的组合，其中包含0个0的有1个，1个0的有6个，2个0的有15个，3个0的有20个，4个0的有15个，5个0的有6个，6个0的有1个。
如图8所示，对4位数据组合和6位包含冗余区的数据组合之间建立一种新的映射关系，根据这种映射关系在数据写入过程中对数据进行编码运算之后，可以大大的减少数据中0的个数，图中经过影射之后的6位数据中，0的个数为0的有1个，0的个数为1的有6个，0的个数为2的有9个。
对上述结果进行一个统计：由于数据是随机的产生，所以组合中的每一个值被记录进闪存芯片的几率是一样的，假设组合中的每个值被写入n次，则0被写入的次数为4n+12n+12n+4n＝32n；经过编码运算之后，实际写入的0的次数为6n+18n＝24n。经过统计，一共少写入8n次0，进行了16n次4位写操作，所以经过本实施例写操作对于每位可以节省的损耗为12.5％。
数据的读取过程中，从闪存存储单元读取数据编码后的码值，根据映射关系进行解码运算，其中解码是编码的逆运算，得到对应的原数数据。
根据上述的映射原理，每个闪存页面包括2048B的数据区和64B的冗余区，可以建立一种编码运算，其运算输入输出的数据组合分别为主机数据和需要记录入闪存记录单元的编码数据，由于冗余区的存在，所以编码后的数据位数大于主机原始数据的位数，这种编码运算将主机数据和位数扩大之后的数据组合建立新的映射关系，使得进行编码运算之后的数据0的个数小于主机原始数据中0的个数，从而达到减少对闪存芯片的损耗，延长闪存设备寿命的目的。
以下对于本发明实施例采用的压缩编码方式进行详细说明。本发明采用一种编码做为实施例，其实施方法非常简单，统计一段数据中16进制数据出现的频率，按照出现频率来决定编码的位数，频率出现最多的码值为0，接下来根据频率依次为10，110，1110，…每次多一位，最高位增加一个1；当遇到频率相同时，根据数据对应的16进制值的大小来决定码值，值小的，码值位数少，值大的，码值位数多。
如图9所示为未经过压缩运算的128bit原始数据，以4bit为运算单元进行压缩运算，经过统计，数据中4位数据单元所有组合的个数如图10所示，根据统计结果的数据写入频率设计一种压缩编码，其中数据与压缩编码对应关系如图10所示。经过统计，未经压缩运算的原始数据中0的个数为72个，1的个数为56个。
将128bit原始数据进行压缩编码运算之后，可得到如图11所示的结果，压缩运算之后数据位数为125bit其中0的个数为32个，1的个数为93个。与压缩前的数据作对比，可以得到，0的个数减少了40个，数据总数减少了3个bit，因此通过这种压缩编码运算可以有效地减少数据中0的个数，同时减少写入的数据位。
在对数据进行读取的操作过程中，先从闪存单元读取写入的数据编码，根据压缩运算中压缩码与数据的对应关系进行解码，其中解码运算是编码的逆运算，得到相应原始数据。
根据上述压缩编解码算法，其实施方法可以有很多，这里仅提供一种为例，其主要目的是通过压缩算法减少写入的数据位数，特别是数据中0的位数，从而达到减少闪存损耗，延长设备寿命以及优化写入速度，降低功耗的目的。
本发明中仅介绍了几种实施例做为说明，可实现的算法有很多，都是在本发明主导思想之下，这些对于技术人员来说都是显然的。此外，本发明提出的存储芯片不仅仅包括NAND，NOR等闪存芯片，其他的有相似写入损耗的半导体类存储芯片都不能认为是脱离本发明的主题思想和使用范围，对于以上这些对技术人员来说是显然的改变，都包含在本发明的范围内。
Claims (9)
1.一种闪存数据读写处理方法，其特征在于，所述方法包括以下步骤：
1)在闪存数据的存入过程中，先将待存入的二进制数据进行编码处理，且编码处理后的二进制数据中0的个数比编码前的二进制数据中0的个数少；然后将编码后的二进制数据写入闪存存储单元；
2)在闪存数据的取出过程中，先将闪存存储单元中编码后的二进制数据读出，然后对读出的二进制数据进行与步骤1)所述的编码处理相对应的解码处理。
2.根据权利要求1所述的闪存数据读写处理方法，其特征在于，所述步骤1)具体为在***主机侧、闪存控制器侧和闪存芯片侧中任一侧对待存入的二进制数据进行编码处理。
3.根据权利要求1所述的闪存数据读写处理方法，其特征在于，所述步骤2)具体为在***主机侧、闪存控制器侧和闪存芯片侧中任一侧对读取的二进制数据进行解码处理。
4.根据权利要求1—3任一项所述的闪存数据读写处理方法，其特征在于，所述步骤1)中将待存入的二进制数据进行编码处理具体为将数据进行分段编码处理成多组二进制数据，而且编码处理后的每一组二进制数据中0的个数都不多于编码前的对应二进制数据中0的个数，且所述步骤2)中采用与之对应的解码处理。
5.根据权利要求4所述的闪存数据读写处理方法，其特征在于，所述步骤1)的编码处理具体为对于0的个数大于1的数据进行取反的编码处理；所述步骤2)中的解码处理具体为对于在编码处理中被取反的数据进行取反后获得原始数据信息。
6.根据权利要求4所述的闪存数据读写处理方法，其特征在于，所述步骤1)的编码处理具体为：在数据区后增加冗余区，将数据区中所有数据组合跟加入冗余区后的新数据区中所有数据的组合中0的个数少的数据组合建立新的映射关系；所述步骤2)的解码处理具体为：对于编码后的数据根据新的映射关系，对其解码得到原始数据。
7.根据权利要求1—3任一项所述的闪存数据读写处理方法，其特征在于，所述步骤1)中将待存入的二进制数据进行编码处理具体为将数据进行分段编码处理成多组二进制数据；而且在设定周期内，编码处理后的各组二进制数据中0的总数小于编码前的各组二进制数据中0的总数，且所述步骤2)中采用与之对应的解码处理。
8.根据权利要求7所述的闪存数据读写处理方法，其特征在于，所述步骤1)的编码处理具体为：将二进制数据进行数据压缩编码；所述步骤2)的解码处理具体为：对读取的压缩数据进行相应的解压缩运算。
9.根据权利要求8所述的闪存数据读写处理方法，其特征在于，所述数据压缩编码处理具体为：对数据进行压缩运算，使得写入闪存记忆单元的数据总数以及数据中0的个数都小于压缩运算前数据总数和0的个数。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710074652XA CN100468576C (zh) | 2007-05-30 | 2007-05-30 | 闪存数据读写处理方法 |
| TW096134034A TWI342490B (en) | 2007-05-30 | 2007-09-12 | Flash memory data read/write processing method |
| PCT/CN2008/071142 WO2008145070A1 (en) | 2007-05-30 | 2008-05-30 | Flash memory data read/write processing method |
| JP2010509666A JP2010528380A (ja) | 2007-05-30 | 2008-05-30 | フラッシュメモリのリード・ライト処理方法 |
| US12/627,841 US20100138594A1 (en) | 2007-05-30 | 2009-11-30 | Flash memory data read/write processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710074652XA CN100468576C (zh) | 2007-05-30 | 2007-05-30 | 闪存数据读写处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101083138A CN101083138A (zh) | 2007-12-05 |
| CN100468576C true CN100468576C (zh) | 2009-03-11 |
Family
ID=38912611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200710074652XA Active CN100468576C (zh) | 2007-05-30 | 2007-05-30 | 闪存数据读写处理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20100138594A1 (zh) |
| JP (1) | JP2010528380A (zh) |
| CN (1) | CN100468576C (zh) |
| TW (1) | TWI342490B (zh) |
| WO (1) | WO2008145070A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105976866A (zh) * | 2016-04-21 | 2016-09-28 | 清华大学 | 二进制数据序列的编码方法、存储装置和电子设备 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100468576C (zh) * | 2007-05-30 | 2009-03-11 | 忆正存储技术(深圳)有限公司 | 闪存数据读写处理方法 |
| US7826277B2 (en) * | 2008-03-10 | 2010-11-02 | Hynix Semiconductor Inc. | Non-volatile memory device and method of operating the same |
| US8341501B2 (en) * | 2009-04-30 | 2012-12-25 | International Business Machines Corporation | Adaptive endurance coding of non-volatile memories |
| TWI415130B (zh) * | 2009-06-02 | 2013-11-11 | Silicon Motion Inc | 快閃記憶體之控制器以及於快閃記憶體存取資料的方法 |
| US9170933B2 (en) * | 2010-06-28 | 2015-10-27 | International Business Machines Corporation | Wear-level of cells/pages/sub-pages/blocks of a memory |
| CN102063936A (zh) * | 2010-10-27 | 2011-05-18 | 苏州亮智科技有限公司 | 一种提高闪存可靠性的方法 |
| US9093154B2 (en) * | 2012-01-16 | 2015-07-28 | Silicon Motion, Inc. | Method, memory controller and system for reading data stored in flash memory |
| JP5962258B2 (ja) | 2012-06-29 | 2016-08-03 | 富士通株式会社 | データ変換方法、データ変換装置およびデータ変換プログラム |
| KR20140076127A (ko) * | 2012-12-12 | 2014-06-20 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템 |
| CN103678148A (zh) * | 2013-12-03 | 2014-03-26 | 华为技术有限公司 | 提高闪存芯片寿命方法和装置 |
| WO2015116158A2 (en) * | 2014-01-31 | 2015-08-06 | Hewlett-Packard Development Company, L.P. | Encoding data in a memory array |
| JP6155214B2 (ja) * | 2014-03-25 | 2017-06-28 | 京セラドキュメントソリューションズ株式会社 | データ記憶装置及び画像処理装置 |
| CN105556489B (zh) * | 2014-04-11 | 2019-04-26 | 华为技术有限公司 | 一种数据处理方法、装置 |
| CN104467871B (zh) * | 2014-11-17 | 2018-03-27 | 哈尔滨工业大学 | 提高NAND Flash存储可靠性的数据存储方法 |
| CN106547487A (zh) * | 2016-10-21 | 2017-03-29 | 华中科技大学 | 一种提高闪存可靠性的数据塑型方法 |
| CN107102820B (zh) * | 2017-04-17 | 2018-07-06 | 北京得瑞领新科技有限公司 | 一种nand闪存设备的数据处理方法及装置 |
| CN107957917A (zh) * | 2017-10-25 | 2018-04-24 | 深圳市致存微电子企业（有限合伙） | 数据处理方法、主机、存储设备及存储介质 |
| CN115512757B (zh) * | 2022-11-02 | 2023-03-21 | 深圳三地一芯电子有限责任公司 | 错误复现修复方法、装置、设备及存储介质 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5673224A (en) * | 1996-02-23 | 1997-09-30 | Micron Quantum Devices, Inc. | Segmented non-volatile memory array with multiple sources with improved word line control circuitry |
| SE512613C2 (sv) * | 1996-12-30 | 2000-04-10 | Ericsson Telefon Ab L M | Metod och organ för informationshantering |
| JP2000231793A (ja) * | 1999-02-09 | 2000-08-22 | Nec Corp | フラッシュメモリの書込制御装置及びその書込制御方法 |
| JP4280055B2 (ja) * | 2001-11-28 | 2009-06-17 | 株式会社Ａｃｃｅｓｓ | メモリ制御方法および装置 |
| CN100364013C (zh) * | 2002-09-07 | 2008-01-23 | 鸿富锦精密工业（深圳）有限公司 | 在闪存中存放校验码的方法及装置 |
| JP2005038518A (ja) * | 2003-07-15 | 2005-02-10 | Oki Electric Ind Co Ltd | メモリのデータ書き換え方法 |
| JP2005157781A (ja) * | 2003-11-26 | 2005-06-16 | Sony Corp | 情報処理装置および情報処理方法 |
| CN100468576C (zh) * | 2007-05-30 | 2009-03-11 | 忆正存储技术(深圳)有限公司 | 闪存数据读写处理方法 |
| US8078795B2 (en) * | 2008-01-31 | 2011-12-13 | Dell Products L.P. | Methods and media for writing data to flash memory |
| US7961520B2 (en) * | 2009-08-18 | 2011-06-14 | Seagate Technology Llc | Encoding and decoding to reduce switching of flash memory transistors |
-
2007
- 2007-05-30 CN CNB200710074652XA patent/CN100468576C/zh active Active
- 2007-09-12 TW TW096134034A patent/TWI342490B/zh not_active IP Right Cessation
-
2008
- 2008-05-30 WO PCT/CN2008/071142 patent/WO2008145070A1/en active Application Filing
- 2008-05-30 JP JP2010509666A patent/JP2010528380A/ja active Pending
-
2009
- 2009-11-30 US US12/627,841 patent/US20100138594A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105976866A (zh) * | 2016-04-21 | 2016-09-28 | 清华大学 | 二进制数据序列的编码方法、存储装置和电子设备 |
| CN105976866B (zh) * | 2016-04-21 | 2019-11-26 | 清华大学 | 二进制数据序列的编码方法、存储装置和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI342490B (en) | 2011-05-21 |
| US20100138594A1 (en) | 2010-06-03 |
| CN101083138A (zh) | 2007-12-05 |
| TW200912640A (en) | 2009-03-16 |
| JP2010528380A (ja) | 2010-08-19 |
| WO2008145070A1 (en) | 2008-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100468576C (zh) | 闪存数据读写处理方法 | |
| EP1532739B1 (en) | Symbol frequency leveling in a data storage system | |
| TWI533304B (zh) | 用於儲存資料於具有跨頁區段、多頁編碼及每頁編碼之多位準單元快閃記憶體器件中之方法及裝置 | |
| US8762798B2 (en) | Dynamic LDPC code rate solution | |
| TWI446358B (zh) | 固態儲存裝置中資料收集及壓縮 | |
| US8176234B2 (en) | Multi-write coding of non-volatile memories | |
| US20070147168A1 (en) | Methods for writing non-volatile memories for increased endurance | |
| JP6692448B2 (ja) | ストレージ装置及びストレージ装置の制御方法 | |
| CN102760099B (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
| TW201702877A (zh) | 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置 | |
| US10303402B2 (en) | Data compression using partial statistics | |
| KR102628009B1 (ko) | 부분 페이지 압축을 위한 메모리 시스템 | |
| US10911064B1 (en) | Symbol pair encoding for data compression | |
| US8463982B2 (en) | Method of storing and accessing error correcting code in NAND flash | |
| JP2020149195A (ja) | メモリシステム | |
| CN104467871A (zh) | 提高NAND Flash存储可靠性的数据存储方法 | |
| CN109032834A (zh) | 一种基于Polar码的码率自适应方法 | |
| CN117075810B (zh) | 一种基于zns固态硬盘的数据管理方法 | |
| JP2011141914A (ja) | Ｎａｎｄ型フラッシュメモリの入出力制御方法及び装置 | |
| CN108418589B (zh) | 一种单层非易失存储器的动态编解码方法 | |
| Li et al. | Selective compression scheme for read performance improvement on flash devices | |
| CN102323901A (zh) | 一种提高固态存储***纠错码使用效率的方法 | |
| US11561738B2 (en) | Memory system | |
| JPH11212876A (ja) | 符号化方法およびそれを利用したメモリ装置 | |
| CN102279819A (zh) | 提高固态数据存储***对于大块数据的存储效率的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: MEMORIGHT MEMORITECH (WUHAN) CO., LTD. Free format text: FORMER OWNER: MEMORIGHT MEMORITECH (SHENZHEN) CO., LTD. Effective date: 20101110 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 518057 3/F, BUILDING W2A, SOUTH ZONE, NEW AND HIGH TECHNOLOGY INDUSTRIAL PARK, NANSHAN DISTRICT, SHENZHEN CITY, GUANGDONG PROVINCE TO: 430074 ROOM 301-303, RESEARCH AND DEVELOPMENT BUILDING, BUILDING C3, PHASE 3, GUANGGU SOFTWARE PARK, NO.1, GUANSHAN ROAD 1, WUHAN CITY, HUBEI PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20101110 Address after: 430074 Hubei city of Wuhan province Kuanshan Road, Optics Valley software park three building C3 room 301-303 building Patentee after: MEMORIGHT (WUHAN)CO.,LTD. Address before: 518057, W2A building, South District, Nanshan District hi tech Industrial Park, Guangdong, Shenzhen Patentee before: Memoright Memoritech (Wuhan) Co.,Ltd. |
|
| DD01 | Delivery of document by public notice |
Addressee: MEMORIGHT (WUHAN)CO.,LTD. Document name: Notification to Pay the Fees |
|
| DD01 | Delivery of document by public notice |
Addressee: Zhang Yue Document name: Notification of Termination of Patent Right |
|
| DD01 | Delivery of document by public notice |
Addressee: MEMORIGHT (WUHAN)CO.,LTD. Document name: Notification of Decision on Request for Restoration of Right |
|
| DD01 | Delivery of document by public notice |
Addressee: MEMORIGHT (WUHAN)CO.,LTD. Document name: Notification to Pay the Fees |
|
| C56 | Change in the name or address of the patentee | ||
| CP03 | Change of name, title or address |
Address after: 430074 Hubei city of Wuhan province East Lake New Technology Development Zone Road No. two high Guan Nan Industrial Park Building No. two West 3 floor Patentee after: MEMORIGHT (WUHAN) Co.,Ltd. Address before: 430074 Hubei city of Wuhan province Kuanshan Road, Optics Valley software park three building C3 room 301-303 building Patentee before: MEMORIGHT (WUHAN)CO.,LTD. |
|
| DD01 | Delivery of document by public notice |
Addressee: Zhang Yue Document name: Notification of Passing Examination on Formalities |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430070 Wuhan, Hubei Wuhan East Lake New Technology Development Zone, high-tech two Road No. 1 South Guan Industrial Park 2 factory 2-3 floor West. Patentee after: EXASCEND TECHNOLOGY (WUHAN) CO.,LTD. Address before: 430074 west 3 floor, two Guan Nan Industrial Park, two new road, Wuhan, Hubei, East Lake. Patentee before: MEMORIGHT (WUHAN) Co.,Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Flash memory data reading and writing processing method Effective date of registration: 20220120 Granted publication date: 20090311 Pledgee: Wuhan area branch of Hubei pilot free trade zone of Bank of China Ltd. Pledgor: EXASCEND TECHNOLOGY (WUHAN) CO.,LTD. Registration number: Y2022420000020 |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430000 west of 2-3 / F, No.2 factory building, Guannan Industrial Park, No.1 Gaoxin 2nd Road, Wuhan Donghu New Technology Development Zone, Wuhan City, Hubei Province Patentee after: Zhiyu Technology Co.,Ltd. Address before: 430070 Wuhan, Hubei Wuhan East Lake New Technology Development Zone, high-tech two Road No. 1 South Guan Industrial Park 2 factory 2-3 floor West. Patentee before: EXASCEND TECHNOLOGY (WUHAN) CO.,LTD. |