TW201935831A - 用於調節功率變換器中的一個或多個閾值的系統和方法 - Google Patents

用於調節功率變換器中的一個或多個閾值的系統和方法 Download PDF

Info

Publication number
TW201935831A
TW201935831A TW107113752A TW107113752A TW201935831A TW 201935831 A TW201935831 A TW 201935831A TW 107113752 A TW107113752 A TW 107113752A TW 107113752 A TW107113752 A TW 107113752A TW 201935831 A TW201935831 A TW 201935831A
Authority
TW
Taiwan
Prior art keywords
signal
logic level
output signal
logic
level
Prior art date
Application number
TW107113752A
Other languages
English (en)
Other versions
TWI677176B (zh
Inventor
李海波
王發剛
羅強
方烈義
Original Assignee
大陸商昂寶電子（上海）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商昂寶電子（上海）有限公司 filed Critical 大陸商昂寶電子（上海）有限公司
Publication of TW201935831A publication Critical patent/TW201935831A/zh
Application granted granted Critical
Publication of TWI677176B publication Critical patent/TWI677176B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本發明涉及用於調節功率變換器中的一個或多個閾值的系統和方法。例如，該系統控制器包括：第一電流控制器，被配置為接收第一輸入信號，並至少部分地基於第一輸入信號生成第一輸出信號；第二電流控制器，被配置為接收補償信號和第二輸入信號，並至少部分地基於第二輸入信號生成第二輸出信號；以及驅動信號生成器，被配置為接收第一輸出信號和第二輸出信號，至少部分地基於第一輸出信號和第二輸出信號生成第一驅動信號，並至少部分地基於第一輸出信號和第二輸出信號生成第二驅動信號。

Description

用於調節功率變換器中的一個或多個閾值的系統和方法
本發明涉及積體電路領域。更具體地，涉及用於調節功率變換器中的一個或多個閾值的系統和方法。
本發明的一些實施例涉及積體電路。更具體地，本發明的一些實施例提供了一種用於調節一個或多個閾值以實現輸入和輸出功率平衡的系統和方法。僅僅通過示例，本發明的一些實施例已經被應用於降壓變換器。但是將認識到，本發明具有更廣泛的應用範圍。
近年來，隨著積體電路和資訊技術的發展，諸如，行動電話、數碼相機、以及筆記本電腦之類的各種電池供電的可擕式電子設備變得越來越流行。這些電池供電的可擕式電子設備提升了對於低成本、高效率、以及高瞬態特性的高性能電源管理晶片的需求。
在傳統的電源管理晶片中，用於DC-DC功率變換器的晶片通常是最廣泛使用的一種。降壓變換器通常是一種類型的DC-DC功率變換器，並且已經被用來將高輸入電壓變換為低輸出電壓。存在各種類型的降壓變換器，例如，電流模式降壓變換器、電壓模式降壓變換器、以及磁滯模式降壓變換器。
第1圖是傳統的電流模式降壓變換器的簡化示意圖。電流模式降壓變換器100包括誤差放大器110、補償網路112、比較器114、邏輯控制器120、SR觸發器122、振盪器124、驅動器130和134、功率電晶體140和144、輸出濾波電感器150、輸出濾波電容器160、電阻器170和172、以及感測電路190。SR觸發器122包括兩個NOR門。
例如，誤差放大器110、補償網路112、比較器114、邏 輯控制器120、SR觸發器122、振盪器124、驅動器130和134、感測電路190、以及功率電晶體140和144在晶片198上。在另一示例中，輸出濾波電感器150、輸出濾波電容器160、以及電阻器170和172不在晶片198上。
如第1圖所示，功率電晶體140是包括汲極端子的PMOS電晶體，功率電晶體144是包括汲極端子的NMOS電晶體。PMOS電晶體140的汲極端子和NMOS電晶體144的汲極端子連接。輸出濾波電感器150包括兩個端子。輸出濾波電感器150的一個端子連接到PMOS電晶體140的汲極端子和NMOS電晶體144的汲極端子，並且輸出濾波電感器150的另一端子處於輸出電壓182。
輸入電壓180被電流模式降壓變換器100接收，該電流模式降壓變換器100作為回應而生成輸出電壓182和輸出電流188。輸出電壓182被包括電阻器170和172的分壓器變換為回饋電壓184，並且回饋電壓184與輸出電壓182成比例。回饋電壓184被誤差放大器110的負輸入端子接收，參考電壓186被誤差放大器110的正輸入端子接收。誤差放大器110與補償網路112一起，至少部分地基於回饋電壓184和參考電壓186生成補償電壓111。補償網路112執行環路相位補償。如果回饋電壓184增大並且參考電壓186保持不變，則補償電壓111減小。另外，如果回饋電壓184減小並且參考電壓186保持不變，則補償電壓111增大。
感測電路190感測流過功率電晶體140的電流，並且生成電流感測電壓191。電流感測電壓191代表流過功率電晶體140的電流的大小。另外，電流感測電壓191和補償電壓111被比較器114接收，該比較器作為回應而生成比較信號115。另外，振盪器124生成時鐘信號125。例如，時鐘信號125決定功率電晶體140變為導通時的時間。
時鐘信號125被SR觸發器122的設置端子接收，比較信號115被SR觸發器122的重置端子接收。作為回應，SR觸發器122生成脈寬調變信號123，並將脈寬調變信號123輸出到邏輯控制器120。邏輯控制器120至少部分地基於脈寬調變信號123生成邏輯信號131和 135。邏輯信號131被驅動器130接收，該驅動器作為回應而輸出接通或關斷功率電晶體140的驅動信號133。另外，邏輯信號135被驅動器134接收，該驅動器作為回應而輸出接通或關斷功率電晶體144的驅動信號137。
例如，當功率電晶體140變為關斷時，在預定死區時間段之後，功率電晶體144變為導通。在另一示例中，當功率電晶體144變為關斷時，在另一預定死區時間段之後，功率電晶體140變為導通。在又一示例中，預定死區時間段的大小等於另一預定死區時間段的大小。在再一示例中，預定死區時間段的大小不等於另一預定死區時間段的大小。
功率電晶體140和144影響流過輸出濾波電感器150的電流151。當功率電晶體140接通並且功率電晶體144關斷時，電流151等於流過功率電晶體140的電流，並且電流151的大小由電流感測電壓191代表。當功率電晶體140關斷並且功率電晶體144接通時，電流151等於流過功率電晶體144的電流。
如第1圖所示，功率電晶體140是PMOS電晶體，並且功率電晶體144是NMOS電晶體。PMOS電晶體140的閘極端子連接到驅動器130，並且PMOS電晶體140的源極端子接收輸入電壓180。另外，NMOS電晶體144的閘極端子連接到驅動器134，並且NMOS電晶體144的源極端子偏置到地。另外，PMOS電晶體140的汲極端子和NMOS電晶體144的汲極端子都連接到輸出濾波電感器150的一個端子。輸出濾波電感器150的另一端子連接到輸出濾波電容器160的一個端子，並且輸出濾波電容器160的另一端子接地。
第2圖是電流模式降壓變換器100的簡化傳統時序圖。波形225代表作為時間函數的時鐘信號125，波形211代表作為時間函數的補償電壓111，並且波形291代表作為時間函數的電流感測電壓191。另外，波形223代表作為時間函數的脈寬調變信號123，並且波形251代表作為時間函數的電流151。
當功率電晶體140變為關斷時，在預定死區時間段之 後，功率電晶體144變為導通。例如，預定死區時間段相對較短，所以預定死區時間段的影響沒有在第2圖中示出。另外，當功率電晶體144變為關斷時，在另一預定死區時間段之後，功率電晶體140變為接通。在另一示例中，另一預定死區時間段較短，所以另一預定死區時間段的影響沒有在第2圖中示出。
在時間t1，時鐘信號125如波形225所示從邏輯低位準變為邏輯高位準，並且脈寬調變信號123如波形223所示從邏輯低位準變為邏輯高位準。作為回應，在時間t1，功率電晶體144變為關斷並且功率電晶體140變為導通，以向輸出端供應能量。另外，在時間t1，電流感測電壓191如波形291所示迅速升高。
從時間t1到時間t2，電流感測電壓191如波形291所示逐漸增大(例如，逐漸線性增大)，並且電流151也如波形251所示逐漸增大(例如，逐漸線性增大)。在時間t2，電流感測電壓191達到或者超過補償電壓111，如波形291和211所示。作為響應，在時間t2，比較信號115從邏輯低位準變為邏輯高位準，使得脈寬調變信號123如波形223所示從邏輯高位準變為邏輯低位準。另外，在時間t2，功率電晶體140變為關斷並且功率電晶體144變為導通，以允許輸出濾波電感器150的慣性滑行。另外，在時間t2，電流感測電壓191如波形291所示迅速下降，並且電流151如波形251所示逐漸減小(例如，逐漸線性減小)。
如果輸出電壓182偏離期望大小，則補償電壓111也改變。補償電壓111的改變使得脈寬調變信號123的脈寬也改變，以將輸出電壓182調整為期望大小。另外，時鐘信號125的頻率保持恒定，並且脈寬調變信號123的切換頻率也保持恒定。
第3圖是傳統的電壓模式降壓變換器的簡化示意圖。電壓模式降壓變換器300包括誤差放大器310、補償網路312、比較器314、邏輯控制器320、SR觸發器322、振盪器324、驅動器330和334、功率電晶體340和344、輸出濾波電感器350、輸出濾波電容器360、以及電阻器370和372。SR觸發器322包括兩個NOR門。
例如，誤差放大器310、補償網路312、比較器314、邏輯控制器320、SR觸發器322、振盪器324、驅動器330和334、以及功率電晶體340和344在晶片398上。在另一示例中，輸出濾波電感器350、輸出濾波電容器360、以及電阻器370和372不在晶片398上。
如第3圖所示，功率電晶體340是包括汲極端子的PMOS電晶體，並且功率電晶體344是包括汲極端子的NMOS電晶體。PMOS電晶體340的汲極端子和NMOS電晶體344的汲極端子連接。輸出濾波電感器350包括兩個端子。輸出濾波電感器350的一個端子連接到PMOS電晶體340的汲極端子和NMOS電晶體344的汲極端子，並且輸出濾波電感器350的另一端子處於輸出電壓382。
輸入電壓380被電壓模式降壓變換器300接收，該電壓模式降壓變換器作為回應而生成輸出電壓382和輸出電流388。輸出電壓382被包括電阻器370和372的分壓器變換為回饋電壓384，並且回饋電壓384與輸出電壓382成比例。回饋電壓384被誤差放大器310的負輸入端子接收，參考電壓386被誤差放大器310的正輸入端子接收。誤差放大器310與補償網路312一起，至少部分地基於回饋電壓384和參考電壓386生成補償電壓311。補償網路-312執行環路相位補償。如果回饋電壓384增大並且參考電壓386保持不變，則補償電壓311減小。另外，如果回饋電壓384減小並且參考電壓386保持不變，則補償電壓311增大。
補償電壓311被比較器314接收，該比較器還接收斜坡電壓317(例如，具有鋸齒波形的斜坡電壓)。例如，斜坡電壓317由振盪器324生成。作為回應，比較器314生成比較信號315。另外，振盪器324生成時鐘信號325。例如，時鐘信號325決定輸出濾波電感器350變為接通時的時間。
時鐘信號325被SR觸發器322的設置端子接收，並且比較信號315被SR觸發器322的重置端子接收。作為回應，SR觸發器322生成脈寬調變信號323，並且將脈寬調變信號323輸出到邏輯控制器320。邏輯控制器320至少部分地基於脈寬調變信號323生成邏輯信號331和335。邏輯信號331被驅動器330接收，該驅動器作為回應而輸出 接通或關斷功率電晶體340的驅動信號333。另外，邏輯信號335被驅動器334接收，該驅動器作為回應而輸出接通或關斷功率電晶體344的驅動信號337。
例如，當功率電晶體340變為關斷時，在預定死區時間段之後，功率電晶體344變為導通。在另一示例中，當功率電晶體344變為關斷時，在另一預定死區時間段之後，功率電晶體340變為接通。在又一示例中，預定死區時間段的大小等於另一預定死區時間段的大小。在再一示例中，預定死區時間段的大小不等於另一預定死區時間段的大小。
功率電晶體340和344影響流過輸出濾波電感器350的電流351。當功率電晶體340接通並且功率電晶體344關斷時，電流351等於流過功率電晶體340的電流。當功率電晶體340關斷並且功率電晶體344接通時，電流351等於流過功率電晶體344的電流。
如第3圖所示，功率電晶體340是PMOS電晶體，並且功率電晶體344是NMOS電晶體。PMOS電晶體340的閘極端子連接到驅動器330，並且PMOS電晶體340的源極端子接收輸入電壓380。另外，NMOS電晶體344的閘極端子連接到驅動器334，並且NMOS電晶體344的源極端子偏置到地。另外，PMOS電晶體340的汲極端子和NMOS電晶體344的汲極端子都連接到輸出濾波電感器350的一個端子。輸出濾波電感器350的另一端子連接到輸出濾波電容器360的一個端子，並且輸出濾波電容器360的另一端子接地。
第4圖是電壓模式降壓變換器300的簡化傳統時序圖。波形425代表作為時間函數的時鐘信號325，波形411代表作為時間函數的補償電壓311，並且波形417代表作為時間函數的斜坡電壓317。另外，波形423代表作為時間函數的脈寬調變信號323，波形451代表作為時間函數的電流351。
當功率電晶體340變為關斷時，在預定死區時間段之後，功率電晶體344變為接通。例如，預定死區時間段相對較短，所以預定死區時間段的影響沒有在第4圖中示出。另外，當功率電晶體344 變為關斷時，在另一預定死區時間段之後，功率電晶體340變為接通。在另一示例中，另一預定死區時間段較短，所以另一預定死區時間段的影響沒有在第4圖中示出。
在時間t11，時鐘信號325如波形425所示從邏輯低位準變為邏輯高位準，並且脈寬調變信號323如波形423所示從邏輯低位準變為邏輯高位準。作為回應，在時間t11，功率電晶體344變為關斷並且功率電晶體340變為接通，以向輸出端供應能量。
從時間t11到時間t12，斜坡電壓317如波形417所示逐漸增大(例如，逐漸線性增大)，並且電流351也如波形451所示逐漸增大(例如，逐漸線性增大)。在時間t12，斜坡電壓317達到或者超過補償電壓311，如波形417和411所示。作為響應，在時間t12，比較信號315從邏輯低位準變為邏輯高位準，使得脈寬調變信號323如波形423所示從邏輯高位準變為邏輯低位準。另外，在時間t12，功率電晶體340變為關斷並且功率電晶體344變為接通，以允許輸出濾波電感器350的慣性滑行。另外，在時間t12，電流151開始如波形451所示逐漸減小(例如，逐漸線性減小)。
如果輸出電壓382偏離期望大小，則補償電壓311也改變。補償電壓311的改變使得脈寬調變信號323的脈寬也改變，以將輸出電壓382調整為期望大小。另外，時鐘信號325的頻率保持恒定，並且脈寬調變信號323的切換頻率也保持恒定。
另一類型的降壓變換器---傳統的磁滯模式降壓變換器被認為是能夠提供迅速的瞬態回應的簡單系統。例如，傳統的磁滯模式降壓變換器通常不需要頻率補償，並且可以在一個切換週期內響應於負載條件的變化。
第5圖是傳統的磁滯模式降壓變換器的簡化示意圖。磁滯模式降壓變換器500包括磁滯比較器510、邏輯控制器520、驅動器530和534、功率電晶體540和544、輸出濾波電感器550、輸出濾波電容器560、以及電阻器570和572。
例如，磁滯比較器510、邏輯控制器520、驅動器530和 534、以及功率電晶體540和544在晶片598上。在另一示例中，輸出濾波電感器550、輸出濾波電容器560、以及電阻器570和572不在晶片598上。
如第5圖所示，功率電晶體540是包括汲極端子的PMOS電晶體，並且電晶體544是包括汲極端子的NMOS電晶體。PMOS電晶體540的汲極端子和NMOS電晶體544的汲極端子連接。輸出濾波電感器550包括兩個端子。輸出濾波電感器550的一個端子連接到PMOS電晶體540的漏極端子和NMOS電晶體544的漏極端子，並且輸出濾波電感器550的另一端子處於輸出電壓582。
如第5圖所示，輸入電壓580被磁滯模式降壓變換器500接收，該磁滯模式降壓變換器作為回應而生成輸出電壓582和輸出電流588。輸出電壓582被包括電阻器570和572的分壓器變換為回饋電壓584，並且回饋電壓584與輸出電壓582成比例。回饋電壓584被磁滯比較器510的負輸入端子接收，參考電壓586被磁滯比較器510的正輸入端子接收。磁滯比較器510生成脈寬調變信號523，並且將脈寬調變信號523輸出到邏輯控制器520。邏輯控制器520至少部分地基於脈寬調變信號523生成邏輯信號531和535。邏輯信號531被驅動器530接收，該驅動器作為回應而輸出接通或關斷功率電晶體540的驅動信號533。另外，邏輯信號535被驅動器534接收，該驅動器作為回應而輸出接通或關斷功率電晶體544的驅動信號537。
例如，當功率電晶體540變為關斷時，在預定死區時間段之後，功率電晶體544變為接通，以允許輸出濾波電感器550的自由滑動。在另一示例中，當功率電晶體544變為關斷時，在另一預定死區時間段之後，功率電晶體540變為接通，以向輸出端供應能量。在又一示例中，預定死區時間段的大小等於另一預定死區時間段的大小。在再一示例中，預定死區時間段的大小不等於另一預定死區時間段的大小。
功率電晶體540和544影響流過輸出濾波電感器550的電流551。當功率電晶體540接通並且功率電晶體544關斷時，電流551等於流過功率電晶體540的電流。當功率電晶體540關斷並且功率電晶 體544接通時，電流551等於流過功率電晶體544的電流。
如z第5圖所示，功率電晶體540是PMOS電晶體，並且功率電晶體544是NMOS電晶體。PMOS電晶體540的閘極端子連接到驅動器530，並且PMOS電晶體540的源極端子接收輸入電壓580。另外，NMOS電晶體544的閘極端子連接到驅動器534，並且NMOS電晶體544的源極端子偏置到地。另外，PMOS電晶體540的汲極端子和NMOS電晶體544的汲極端子都連接到輸出濾波電感器550的一個端子。輸出濾波電感器550的另一端子連接到輸出濾波電容器560的一個端子，並且輸出濾波電容器560的另一端子接地。
功率電晶體540和544受脈寬調變信號523的影響，該脈寬調變信號由磁滯比較器510至少部分地基於回饋電壓584和參考電壓586生成。磁滯模式降壓變換器500通過在磁滯比較器510的參考電壓586所設置的遲滯視窗內保持回饋電壓584來調節輸出電壓582。對於高輸入電壓580，通常使用具有高電感值的輸出濾波電感器550和具有高電容值的輸出濾波電容器560。
對於傳統的電流模式降壓變換器100和電壓模式降壓變換器300，切換頻率一般是固定的並且由內部時鐘決定。在固定切換頻率下，傳統的電流模式降壓變換器100和電壓模式降壓變換器300在輕負載條件下實現高效率方面會遇到顯著的困難。另外，傳統的磁滯模式降壓變換器500通常會受到由信號雜訊和/或相位滯後導致的系統不穩定性的不利影響。
因此，非常期望改善功率變換器的技術。
本發明的一些實施例涉及積體電路。更具體地，本發明的一些實施例提供了一種用於調節一個或多個閾值以實現輸入和輸出功率平衡的系統和方法。僅僅通過示例，本發明的一些實施例已經被應用於降壓變換器。但是將認識到，本發明具有更廣泛的應用範圍。
根據一個實施例，用於功率變換器的系統控制器包括： 第一電流控制器，被配置為接收第一輸入信號，並至少部分地基於第一輸入信號生成第一輸出信號；第二電流控制器，被配置為接收補償信號和第二輸入信號，並至少部分地基於第二輸入信號生成第二輸出信號；以及驅動信號生成器，被配置為接收第一輸出信號和第二輸出信號，至少部分地基於第一輸出信號和第二輸出信號生成第一驅動信號，並至少部分地基於第一輸出信號和第二輸出信號生成第二驅動信號。第一電流控制器被配置為，回應於第一輸入信號變得等於或大於第一閾值，將第一輸出信號從第一邏輯位準變為第二邏輯位準；第二電流控制器被配置為，回應於第二輸入信號變得等於或小於第二閾值，將第二輸出信號從第一邏輯位準變為第二邏輯位準。驅動信號生成器被配置為：回應於第一輸出信號處於第一邏輯位準並且第二輸出信號處於第二邏輯位準，以第一延遲或沒有第一延遲地生成處於第三邏輯位準的第一驅動信號；回應於第一輸出信號處於第二邏輯位準並且第二輸出信號處於第一邏輯位準，以第二延遲或者沒有第二延遲地生成處於第四邏輯位準的第一驅動信號，第四邏輯位準不同於第三邏輯位準。第二電流控制器進一步被配置為，在連續導通模式下：回應於補償信號的大小增大，增大第二閾值的大小；並且回應於補償信號的大小減小，減小第二閾值的大小。
根據另一實施例，用於功率變換器的系統控制器包括：第一電流控制器，被配置為接收第一輸入信號，並至少部分地基於第一輸入信號生成第一輸出信號；第二電流控制器，被配置為接收第二輸入信號，至少部分地基於第二輸入信號生成第二輸出信號，並生成第三輸出信號。另外，該系統控制器還包括：輸出信號生成器，被配置為接收第三輸入信號、第三輸出信號、以及第二輸出信號，並至少部分地基於第三輸入信號、第三輸出信號、以及第二輸出信號生成第四輸出信號；以及驅動信號生成器，被配置為接收第一輸出信號和第四輸出信號，至少部分地基於第一輸出信號和第四輸出信號生成第一驅動信號，並至少部分地基於第一輸出信號和第四輸出信號生成第二驅動信號。第一電流控制器被配置為，回應於第一輸入信號變得等於或大於第一閾值，將第一輸出信號從第一邏輯位準變為第二邏輯位準；第二電流控制器被配置 為，回應於第二輸入信號變得等於或小於第二閾值，將第二輸出信號從第一邏輯位準變為第二邏輯位準。驅動信號生成器被配置為：回應於第一輸出信號處於第一邏輯位準並且第四輸出信號處於第二邏輯位準，以第一延遲或者沒有第一延遲地生成處於第三邏輯位準的第一驅動信號；以及回應於第一輸出信號處於第二邏輯位準並且第四輸出信號處於第一邏輯位準，以第二延遲或者沒有第二延遲地生成處於第四邏輯位準的第一驅動信號，第四邏輯位準不同於第三邏輯位準。第二電流控制器進一步被配置為：回應於第二閾值大於預定閾值，生成處於第五邏輯位準的第三輸出信號；以及回應於第二閾值小於預定閾值，生成處於第六邏輯位準的第三輸出信號，第六邏輯位準不同於第五邏輯位準。
根據又一實施例，用於功率變換器的系統控制器包括：第一電流控制器，被配置為接收補償信號和第一輸入信號，並至少部分地基於第一輸入信號生成第一輸出信號；第二電流控制器，被配置為接收第二輸入信號，並至少部分地基於第二輸入信號生成第二輸出信號；以及驅動信號生成器，被配置為接收第一輸出信號和與第二輸出信號有關的第三輸出信號，至少部分地基於第一輸出信號和第三輸出信號生成第一驅動信號，並至少部分地基於第一輸出信號和第三輸出信號生成第二驅動信號。第一電流控制器被配置為，回應於第一輸入信號變得等於或大於第一閾值，將第一輸出信號從第一邏輯位準變為第二邏輯位準；第二電流控制器被配置為，回應於第二輸入信號變得等於或小於第二閾值，將第二輸出信號從第一邏輯位準變為第二邏輯位準。驅動信號生成器進一步被配置為：回應於第一輸出信號處於第一邏輯位準並且第三輸出信號處於第二邏輯位準，以第一延遲或者沒有第一延遲地生成處於第三邏輯位準的第一驅動信號；以及回應於第一輸出信號處於第二邏輯位準並且第三輸出信號處於第一邏輯位準，以第二延遲或者沒有第二延遲地生成處於第四邏輯位準的第一驅動信號，第四邏輯位準不同於第三邏輯位準。第一電流控制器進一步被配置為，在連續導通模式下：回應於補償信號的大小增大，增大第一閾值的大小；並且回應於補償信號的大小減小，減小第一閾值的大小。
根據又一實施例，用於功率變換器的方法包括：接收第一輸入信號；至少部分地基於第一輸入信號生成第一輸出信號；接收補償信號；在連續導通模式下至少部分地基於補償信號確定第二閾值。另外，該方法進一步包括：接收第二輸入信號；至少部分地基於第二輸入信號生成第二輸出信號；接收第一輸出信號和第二輸出信號；至少部分地基於第一輸出信號和所述第二輸出信號生成第一驅動信號；以及至少部分地基於第一輸出信號和第二輸出信號生成第二驅動信號。至少部分地基於第一輸入信號生成第一輸出信號的處理包括：回應於第一輸入信號變得等於或大於第一閾值，將第一輸出信號從第一邏輯位準變為第二邏輯位準；至少部分地基於第二輸入信號生成第二輸出信號的處理包括：回應於第二輸入信號變得等於或小於第二閾值，將第二輸出信號從第一邏輯位準變為第二邏輯位準。至少部分地基於第一輸出信號和第二輸出信號生成第一驅動信號的處理包括：回應於第一輸出信號處於第一邏輯位準並且第二輸出信號處於第二邏輯位準，以第一延遲或者沒有第一延遲地生成處於第三邏輯位準的第一驅動信號；以及回應於第一輸出信號處於第二邏輯位準並且第二輸出信號處於第一邏輯位準，以第二延遲或者沒有第二延遲地生成處於第四邏輯位準的第一驅動信號，第四邏輯位準不同於第三邏輯位準。在連續導通模式下至少部分地基於補償信號確定第二閾值的處理包括，在連續導通模式：回應於補償信號的大小增大，增大第二閾值的大小；以及回應於補償信號的大小減小，減小第二閾值的大小。
根據又一實施例，用於功率變換器的方法包括：接收第一輸入信號；至少部分地基於第一輸入信號生成第一輸出信號；接收第二輸入信號；至少部分地基於第二輸入信號生成第二輸出信號。另外，該方法進一步包括：生成第三輸出信號；接收第三輸入信號、第三輸出信號、以及第二輸出信號；至少部分地基於第三輸入信號、第三輸出信號、以及第二輸出信號生成第四輸出信號。另外，該方法進一步包括：接收第一輸出信號和第四輸出信號；至少部分地基於第一輸出信號和第四輸出信號生成第一驅動信號；至少部分地基於第一輸出信號和第四輸 出信號生成第二驅動信號。至少部分地基於第一輸入信號生成第一輸出信號的處理包括：回應於第一輸入信號變得等於或大於第一閾值，將第一輸出信號從第一邏輯位準變為第二邏輯位準；至少部分地基於第二輸入信號生成第二輸出信號的處理包括：回應於第二輸入信號變得等於或小於第二閾值，將第二輸出信號從第一邏輯位準變為第二邏輯位準。至少部分地基於第一輸出信號和第四輸出信號生成第一驅動信號的處理包括：回應於第一輸出信號處於第一邏輯位準並且第四輸出信號處於第二邏輯位準，以第一延遲或者沒有第一延遲地生成處於第三邏輯位準的第一驅動信號；以及回應於第一輸出信號處於第二邏輯位準並且第四輸出信號處於第一邏輯位準，以第二延遲或者沒有第二延遲地生成處於第四邏輯位準的第一驅動信號。第四邏輯位準不同於第三邏輯位準。生成第三輸出信號的處理包括：回應於第二閾值大於預定閾值，生成處於第五邏輯位準的第三輸出信號；以及回應於第二閾值小於預定閾值，生成處於第六邏輯位準的第三輸出信號。第六邏輯位準不同於第五邏輯位準。
根據又一實施例，用於功率變換器的方法包括：接收補償信號；在連續導通模式下至少部分地基於補償信號確定第一閾值；接收第一輸入信號；至少部分地基於第一輸入信號生成第一輸出信號。另外，該方法進一步包括：接收第二輸入信號；至少部分地基於第二輸入信號生成第二輸出信號。另外，該方法進一步包括：接收第一輸出信號和與第二輸出信號有關的第三輸出信號；至少部分地基於第一輸出信號和第三輸出信號生成第一驅動信號；至少部分地基於第一輸出信號和第三輸出信號生成第二驅動信號。至少部分地基於第一輸入信號生成第一輸出信號的處理包括：回應於第一輸入信號變得等於或大於第一閾值，將第一輸出信號從第一邏輯位準變為第二邏輯位準；至少部分地基於第二輸入信號生成第二輸出信號的處理包括：回應於第二輸入信號變得等於或小於第二閾值，將第二輸出信號從第一邏輯位準變為第二邏輯位準。至少部分地基於第一輸出信號和第三輸出信號生成第一驅動信號的處理包括：回應於第一輸出信號處於第一邏輯位準並且第三輸出信號處於第二邏輯位準，以第一延遲或者沒有第一延遲地生成處於第三邏輯位 準的第一驅動信號；以及回應於第一輸出信號處於第二邏輯位準並且第三輸出信號處於第一邏輯位準，以第二延遲或者沒有第二延遲地生成處於第四邏輯位準的第一驅動信號，第四邏輯位準不同於第三邏輯位準。在連續導通模式下至少部分地基於補償信號確定第一閾值的處理包括，在連續導通模式下：回應於補償信號的大小增大，增大第一閾值的大小；以及回應於補償信號的大小減小，減小第一閾值的大小。
取決於實施例，可以實現一個或多個優點。參考下面的附圖和詳細描述，可以完全理解本發明的優點和各種附加目的、特徵、和好處。
100‧‧‧電流模式降壓變換器
124‧‧‧振盪器
124、324‧‧‧振盪器
123、323、523‧‧‧脈寬調變信號
150、350、550‧‧‧輸出濾波電感器
317‧‧‧斜坡電壓
160、360、560‧‧‧輸出濾波電容器
500‧‧‧磁滯模式降壓變換器
650、850、1050‧‧‧電感器
510‧‧‧磁滯比較器
696、896、1096‧‧‧峰值電流控制器
520‧‧‧邏輯控制器
698、898、1098‧‧‧穀值電流控制器
300‧‧‧電壓模式降壓變換器
861、1061‧‧‧模式控制信號
600、800、1000‧‧‧功率變換器
125、325‧‧‧時鐘信號
858、1058‧‧‧AND門
Ith_pe‧‧‧代表峰值電流閾值
697、897、1097‧‧‧峰值電壓控制信號
Ith_va‧‧‧代表谷值電流閾值
699、899、1099‧‧‧穀值電壓控制信號
854、1054‧‧‧NOT門
623、823、1023‧‧‧調變信號
115、315、853、1053‧‧‧比較信號
856、1056‧‧‧NAND門
114、314、852、1052‧‧‧比較器
855、857、859、1055、1057、1059‧‧‧信號
120、320、620、820、1020‧‧‧邏輯控制器
151、351、551、651、851、1051‧‧‧電流
225、211、291、223、225、251、291、425、411、417、423、451、751、797、799、951、957、997、988、999、1151、1188、1197、1199‧‧‧波形
t1、t2、t11、t12、t22、t23、t24、t40、t50、t51、t52、t53、t54、t55、t56、t70、t80、t81、t82、t83、t84、t85、t86‧‧‧時間
130、134、330、334、530、534、630、634、830、834、1030、1034‧‧‧驅動器
110、310、610、810、1010‧‧‧誤差放大器
112、312、612、812、1012‧‧‧補償網路
131、135、335、531、535、631、635、831、835、1031、1035‧‧‧邏輯信號
137、333、337、533、537、633、637、833、837、1033、1037‧‧‧驅動信號
388、588、688、888、1088‧‧‧輸出電流
140、144、340、344、540、544‧‧‧功率電晶體
170、172、370、372、570、572、670、672、870、872、1070、1072‧‧‧電阻器
190、690、694、890、894、1090、1094‧‧‧感測電路
198、398、598、602、802、1002‧‧‧晶片
182、382、582、682、882、1082‧‧‧輸出電壓
180、380、580、680、880、1080‧‧‧輸入電壓
184、384、584、684、883、884、1084‧‧‧回饋電壓
186、386、586、686、886、1086‧‧‧參考電壓
111、311、611、811、1011‧‧‧補償電壓
191、691、891、895、695、1091、1095‧‧‧電流感測電壓
640、644、840、844、1040、1044‧‧‧電晶體
666、864、866、1064、1066‧‧‧端子
660、860、6601、1060‧‧‧電容器
122、322、622、822、1022‧‧‧SR觸發器
第1圖是傳統的電流模式降壓變換器的簡化示意圖。
第2圖是第1圖所示的電流模式降壓變換器的簡化傳統時序圖。
第3圖是傳統的電壓模式降壓變換器的簡化示意圖。
第4圖是第3圖所示的電壓模式降壓變換器的簡化傳統時序圖。
第5圖是傳統的磁滯模式降壓變換器的簡化示意圖。
第6圖是根據本發明實施例的降壓變換器的簡化示意圖。
第7圖是根據本發明實施例的第6圖所示的功率變換器的簡化時序圖。
第8圖是根據本發明另一實施例的降壓變換器的簡化示意圖。
第9圖是根據本發明實施例的第8圖所示的降壓變換器的簡化時序圖。
第10圖是根據本發明另一實施例的降壓變換器的簡化示意圖。
第11圖是根據本發明實施例的第10圖所示的降壓變換器的簡化時序圖。
本發明的一些實施例涉及積體電路。更具體地，本發明 的一些實施例提供了一種用於調節一個或多個閾值以實現輸入和輸出功率平衡的系統和方法。僅僅通過示例，本發明的一些實施例已經被應用於降壓變換器。但是，將認識到，本發明具有更廣泛的應用範圍。
如第5圖所示，功率電晶體540和544受脈衝調變信號523的影響，該脈衝調變信號由磁滯比較器510至少部分地基於回饋電壓584和參考電壓586生成。外部雜訊對回饋電壓584和/或參考電壓586的小擾動通常導致脈衝調變信號523的切換頻率和/或脈寬的顯著波動，並且還會導致輸出電壓582的大小以顯著的漣漪波動。因此，磁滯模式降壓變換器500通常具有較弱的抗雜訊能力。
另外，對於高輸入電壓580，通常使用具有高電感值的輸出濾波電感器550和具有高電容值的輸出濾波電容器560。具有高電感值的輸出濾波電感器550和具有高電容值的輸出濾波電容器560通常會導致輸出電壓582的顯著的相位延遲，並且還會使磁滯比較器510不太穩定。
第6圖是根據本發明實施例的降壓變換器的簡化示意圖。該示意圖僅僅是示例，其不應該不適當地限制權利要求的範圍。本領域普通技術人員將認識到很多變形、替代、和修改。功率變換器600(例如，降壓變換器)包括誤差放大器610、補償網路612、邏輯控制器620、SR觸發器622、驅動器630和634、電晶體640和644、電感器650、電容器660、電阻器670和672、感測電路690和694、峰值電流控制器696、以及穀值電流控制器698。例如，SR觸發器622包括兩個NOR門。在另一示例中，功率變換器600在連續導通模式(CCM)操作。
例如，誤差放大器610、補償網路612、邏輯控制器620、SR觸發器622、驅動器630和634、峰值電流控制器696、穀值電流控制器698、電晶體640和644、以及感測電路690和694在晶片602上。在另一示例中，電感器650、電容器660、以及電阻器670和672不在晶片602上。
如第6圖所示，根據一些實施例，電晶體640是包括汲極端子的PMOS電晶體，電晶體644是包括汲極端子的NMOS電晶體。 例如，PMOS電晶體640的汲極端子和NMOS電晶體644的汲極端子連接。在另一示例中，電感器650包括兩個端子。在又一示例中，電感器650的一個端子連接到PMOS電晶體640的汲極端子和NMOS電晶體644的汲極端子，並且電感器650的另一端子處於輸出電壓682。
在一個實施例中，輸入電壓680被降壓變換器600接收，該降壓變換器作為回應而生成輸出電壓682和輸出電流688。例如，輸出電壓682被包括電阻器670和672的分壓器變換為回饋電壓684，並且回饋電壓684與輸出電壓682成比例。在另一示例中，回饋電壓684被誤差放大器610的負輸入端子接收，參考電壓686被誤差放大器610的正輸入端子接收。在又一示例中，誤差放大器610與補償網路612一起，至少部分地基於回饋電壓684和參考電壓686生成補償電壓611。例如，補償電壓611被穀值電流控制器698接收。在另一示例中，如果回饋電壓684增大並且參考電壓686保持不變，則補償電壓611減小。在又一示例中，如果回饋電壓684減小並且參考電壓686保持不變，則補償電壓611增大。
在又一示例中，補償網路612執行環路相位補償，並且包括兩個端子。在又一示例中，補償網路612的一個端子連接到誤差放大器610的端子664和穀值電流控制器698的端子666。在又一示例中，補償網路612的另一端子接地。
在另一實施例中，感測電路690感測流過電晶體640的電流並生成電流感測電壓691，感測電路694感測流過電晶體644的電流並生成電流感測電壓695。例如，電流感測電壓691代表流過電晶體640的電流的大小，電流感測電壓695代表流過電晶體644的電流的大小。在另一示例中，電流感測電壓691被峰值電流控制器696接收。在又一示例中，電流感測電壓695被穀值電流控制器698接收。
根據一個實施例，峰值電流控制器696接收電流感測電壓691，將電流感測電壓691與峰值電壓閾值(例如，Vth_pe)進行比較，並生成峰值電壓控制信號697。例如，峰值電壓閾值(例如，Vth_pe)對應於峰值電流閾值(例如，Ith_pe)。在另一示例中，如果電流感測電壓691大於峰值電壓閾值(例如，Vth_pe)，則流過電晶體640的電流大於峰值電流閾值(例如，Ith_pe)。在又一示例 中，如果電流感測電壓691等於峰值電壓閾值(例如，Vth_pe)，則流過電晶體640的電流等於峰值電流閾值(例如，Ith_pe)。在又一示例中，如果電流感測電壓691小於峰值電壓閾值(例如，Vth_pe)，則流過電晶體640的電流小於峰值電流閾值(例如，Ith_pe)。
在又一示例中，如果電流感測電壓691變得等於或大於峰值電壓閾值(例如，Vth_pe)，則峰值電壓控制信號697從邏輯低位準變為邏輯高位準，並且在變回邏輯低位準之前保持在邏輯高位準達預定時間段(例如，Tp)，以形成具有預定脈寬(例如，Tp)的信號脈衝。在又一示例中，峰值電壓控制信號697被SR觸發器622的重置端子接收。在又一示例中，峰值電壓控制信號697還被穀值電流控制器698接收。
根據另一實施例，穀值電流控制器698接收補償電壓611、電流感測電壓695、以及峰值電壓控制信號697，將電流感測電壓695與穀值電壓閾值(例如，Vth_va)進行比較，並生成穀值電壓控制信號699。例如，穀值電壓閾值(例如，Vth_va)對應于穀值電流閾值(例如，Ith_va)。在另一示例中，如果電流感測電壓695大於穀值電壓閾值(例如，Vth_va)，則流過電晶體644的電流大於穀值電流閾值(例如，Ith_va)。在又一示例中，如果電流感測電壓695等於穀值電壓閾值(例如，Vth_va)，則流過電晶體644的電流等於穀值電流閾值(例如，Ith_va)。在又一示例中，如果電流感測電壓695小於穀值電壓閾值(例如，Vth_va)，則流過電晶體644的電流小於穀值電流閾值(例如，Ith_va)。
在又一示例中，如果補償電壓611增大，則穀值電流控制器698使得穀值電壓閾值(例如，Vth_va)變大；如果補償電壓611減小，則穀值電流控制器698使得穀值電壓閾值(例如，Vth_va)變小。在又一示例中，如果電流感測電壓695變得等於或小於穀值電壓閾值，則穀值電壓控制信號699從邏輯低位準變為邏輯高位準，並且保持在邏輯高位準直到峰值電壓控制信號697從邏輯低位準變為邏輯高位準為止。在又一示例中，如果峰值電壓控制信號697從邏輯低位準變為邏輯高位準，則穀值電壓控制信號699從邏輯高位準變回邏輯低位準。在又一示例中，穀值電壓控制信號699被SR觸發器622的設置端子接收。
在一個實施例中，SR觸發器622接收峰值電壓控制信號697和穀值電壓控制信號699，生成調變信號623(例如，脈寬調製信號)，並將調變信號623 輸出到邏輯控制器620。例如，邏輯控制器620至少部分地基於調變信號623生成邏輯信號631和635。在另一示例中，邏輯信號631被驅動器630接收，該驅動器作為回應而輸出接通或關斷電晶體640的驅動信號633。在又一示例中，邏輯信號635被驅動器634接收，該驅動器作為回應而輸出接通或關斷電晶體644的驅動信號637。
在另一實施例中，當電晶體640變為關斷時，在預定死區時間段之後，電晶體644變為接通(例如，變為接通以允許電感器650的自由滑動)。例如，在驅動器630生成處於邏輯高位準的驅動信號633以關斷電晶體640(例如，PMOS電晶體)後的預定死區時間段，驅動器634生成邏輯高位準的驅動信號637以接通電晶體644(例如，NMOS電晶體)。在又一實施例中，當電晶體644變為關斷時，在另一預定死區時間段之後，電晶體640變為接通(例如，變為接通以向輸出端供應能量)。例如，在驅動器634生成處於邏輯低位準的驅動信號637以關斷電晶體644(例如，NMOS電晶體)之後的另一預定死區時間段，驅動器630生成處於邏輯低位準的驅動信號633以接通電晶體640(例如，PMOS電晶體)。在另一示例中，預定死區時間段的大小等於另一預定死區時間段的大小。在又一示例中，預定死區時間段的大小不等於另一預定死區時間段的大小。
根據一個實施例，電晶體640和644影響流過電感器650的電流651。例如，當電晶體640接通並且電晶體644關斷時，電流651等於流過電晶體640的電流，並且電流651的大小由電流感測電壓691代表。在另一示例中，當電晶體640關斷並且電晶體644接通時，電流651等於流過電晶體644的電流，並且電流651的大小由電流感測電壓695代表。
根據另一實施例，如果電流651等於流過電晶體640的電流並且如果電流感測電壓691大於或等於峰值電壓閾值(例如，Vth_pe)，則電流651大於或等於峰值電流閾值(例如，Ith_pe)。根據又一實施例，如果電流651等於流過電晶體644的電流並且如果電流感測電壓695小於或等於穀值電壓閾值(例如，Vth_va)，則電流651小於或等於穀值電流閾值(例如，Ith_va)。
根據又一實施例，電晶體640(例如，功率電晶體)是PMOS電晶體，並且電晶體644(例如，功率電晶體)是NMOS電晶體。例如，PMOS電晶體640的閘極端子連接到驅動器630，並且PMOS電晶體640的源極端子接收輸入電壓680。在另一示例中，NMOS電晶體644的閘極端子連接到驅動器634，並且NMOS電 晶體644的源極端子偏置到地。在又一示例中，PMOS電晶體640的閘極端子和NMOS電晶體644的閘極端子都連接到電感器650的一個端子。在又一示例中，電感器650的另一端子連接到電容器660的一個端子，並且電容器6601的另一端子接地。
第7圖是根據本發明實施例的功率變換器600的簡化時序圖。該示意圖僅僅是示例，其不應該不適當地限制權利要求的範圍。本領域普通技術人員將認識到很多變形、替代、以及修改。波形797代表作為時間函數的峰值電壓控制信號697，波形799代表作為時間函數的穀值電壓控制信號699，並且波形751代表作為時間函數的電流651。
在一個實施例中，當功率電晶體640變為關斷時，在預定死區時間段之後，功率電晶體644變為接通。例如，預定死區時間段相對較短，所以該預定死區時間段的影響沒有在圖7中示出。在另一實施例中，當功率電晶體644變為關斷時，在另一預定死區時間段後，功率電晶體640變為接通。例如，另一預定死區時間段較短，所以該另一預定死區時間段的影響沒有在第7圖中示出。
根據一個實施例，在時間t21，電流651如波形751所示變得等於或小於穀值電流閾值(例如，Ith_va)，使得穀值電壓控制信號699如波形799所示從邏輯低位準變為邏輯高位準。例如，在時間t21，穀值電壓控制信號697處於邏輯低位準，如波形797所示。在另一示例中，在時間t21，調變信號623從邏輯高位準變為邏輯低位準。在又一示例中，在時間t21，電晶體644變為關斷並且電晶體640變為接通。在又一示例中，在時間t21，驅動信號633被有延遲或者沒有延遲(例如，有延遲)地改變為邏輯低位準，以接通電晶體640(例如，PMOS電晶體)，並且驅動信號637被有延遲或者沒有延遲(例如，沒有延遲)地改變為邏輯低位準，以關斷電晶體644(例如，NMOS電晶體)。
根據另一實施例，從時間t21到時間t22，穀值電壓控制信號699如波形799所示保持在邏輯高位準，並且峰值電壓控制信號697如波形797所示保持在邏輯低位準。例如，從時間t21到時間t22，調變信號623保持在邏輯低位準。在另一示例中，從時間t21到時間t22，電晶體640保持接通，並且電晶體644保持關斷。在又一示例中，從時間t21到時間t22，處於邏輯低位準的驅動信號633被有延遲或沒有延遲(例如，有延遲)地生成，從而使得電晶體640(例如，PMOS電晶體)保持接通，處於邏輯低位準的驅動信號637被有延遲或沒有延遲(例如，沒有延遲)地生 成，從而使得電晶體644(例如，NMOS電晶體)保持關斷。在又一示例中，從時間t21到時間t22，電流651如波形751所示增大(例如，逐漸線性增大)。
在一個實施例中，在時間t22，電流651如波形751所示變得等於或大於峰值電流閾值(例如，Ith_pe)，使得峰值電壓控制信號697如波形797所示從邏輯低位準變為邏輯高位準、穀值電壓控制信號699如波形799所示從邏輯高位準變為邏輯低位準。例如，在時間t22，調變信號623從邏輯低位準變為邏輯高位準。在另一示例中，在時間t22，電晶體640變為關斷，並且電晶體644變為接通。在另一示例中，在時間t22，驅動信號633被有延遲或者沒有延遲(例如，沒有延遲)地改變為邏輯高位準以關斷電晶體640(例如，PMOS電晶體)，驅動信號637被有延遲或者沒有延遲地(例如，有延遲)地改變為邏輯高位準以接通電晶體644(例如，NMOS電晶體)。
在另一實施例中，從時間t22到時間t23，峰值電壓控制信號697如波形797所示保持在邏輯高位準，並且穀值電壓控制信號699如波形799所示保持在邏輯低位準。例如，從時間t22到時間t23，調製信號623保持在邏輯高位準。在另一示例中，從時間t22到時間t23，電晶體640保持關斷，並且電晶體644保持接通。在又一示例中，從時間t22到時間t23，電流651如波形751所示減小(例如，逐漸和/或線性減小)。在又一示例中，從時間t22到時間t23的持續時間在大小上等於預定時間段(例如，Tp)，以形成峰值電壓控制信號697的具有預定脈寬(例如，Tp)的信號脈衝(如波形797所示)。
根據一個實施例，在時間t23，峰值電壓控制信號697從邏輯高位準變為邏輯低位準，如波形797所示。例如，在時間t23，穀值電壓控制信號699處於邏輯低位準，如波形799所示。在另一示例中，在時間t23，調變信號623保持在邏輯高位準。在又一示例中，在時間t23，電晶體640保持關斷，電晶體644保持接通。
根據另一實施例，從時間t23到時間t24，峰值電壓控制信號697如波形797所示保持在邏輯低位準，並且穀值電壓控制信號699如波形799所示保持在邏輯低位準。例如，從時間t23到時間t24，調變信號623保持在邏輯高位準。在另一示例中，從時間t23到時間t24，電晶體640保持關斷，並且電晶體644保持接通。在又一示例中，從時間t23到時間t24，電流651減小(例如，逐漸和/或線性減小)，如波形751所示。
根據又一實施例，從時間t22到時間t24，處於邏輯高位準的驅動信號633被有延遲或者沒有延遲(例如，沒有延遲)地生成，從而使得電晶體640(例如，PMOS電晶體)保持關斷；處於邏輯低位準的驅動信號637被有延遲或者沒有延遲(例如，有延遲)地生成，從而使得電晶體644(例如，NMOS電晶體)保持接通。例如，從時間t22到時間t24，電流651減小(例如，逐漸和/或線性減小)，如波形751所示。
根據又一實施例，在時間t24，電流651如波形751所示變得等於或小於穀值電流閾值(例如，Ith_va)，使得穀值電壓控制信號699如波形799所示從邏輯低位準變為邏輯高位準。例如，在時間t24，峰值電壓控制信號697如波形797所示處於邏輯低位準。在另一示例中，在時間t24，調變信號623從邏輯高位準變為邏輯低位準。在另一示例中，在在時間t24，電晶體644變為關斷並且電晶體640變為接通。
在一個實施例中，在時間t21，峰值電壓控制信號697處於邏輯低位準，穀值電壓控制信號699從邏輯低位準變為邏輯高位準，電晶體640變為接通，並且電晶體644變為關斷。在另一實施例中，在時間t22，峰值電壓控制信號697從邏輯低位準變為邏輯高位準，穀值電壓控制信號699從邏輯高位準變為邏輯低位準，電晶體640變為關斷，並且電晶體644變為導通。
返回參考第6圖，根據一些實施例，如果輸出電流688改變，則輸出電壓682偏離期望大小。例如，如果輸出電壓682偏離期望大小，則參考電壓686減去回饋電壓684的結果被誤差放大器610放大，該誤差放大器作為回應而與補償網路612一起生成補償電壓611。在另一示例中，如果回饋電壓684變大，則補償電壓611變小並且穀值電壓閾值(例如，Vth_va)也變小。在另一示例中，如果回饋電壓684變小，則補償電壓611變大並且穀值電壓閾值(例如，Vth_va)也變大。
根據一些實施例，穀值電壓閾值(例如，Vth_va)改變，直到功率變換器600的輸入功率和輸出功率達到平衡。在一個實施例中，如果輸出電流688增大，則功率變換器600的輸入功率變得小於功率變換器600的輸出功率，功率變換器的輸入功率與功率變換器600的輸出功率不平衡。例如，如果功率變換器600的輸入功率變得小於功率變換器600的輸出功率，則電容器660向輸出端提供額外的能量，使得輸出電壓682逐漸減小從而使得回饋電壓684也逐漸減小。在另一示例中， 回應於回饋電壓684減小，穀值電壓閾值(例如，Vth_va)增大，以使得功率變換器600的輸入功率變大。在另一示例中，如果功率變換器600的輸入功率變得大於功率變換器600的輸出功率，則輸出電壓682逐漸增大並且回饋電壓684也逐漸增大。在又一示例中，如果功率變換器600的輸入功率變得等於功率變換器600的輸出功率從而與功率變換器600的輸出功率平衡，則輸出電壓682停止改變並且穀值電壓閾值(例如，Vth_va)也停止改變。
在另一實施例中，如果輸出電流688減小，則功率變換器600的輸入功率變得大於功率變換器600的輸出功率，並且功率變換器的輸入功率與功率變換器600的輸出功率不平衡。例如，如果功率變換器600的輸入功率變得大於功率變換器600的輸出功率，則電容器660存儲來自輸出端的額外能量，使得輸出電壓682逐漸增大從而使得回饋電壓684也逐漸增大。在另一示例中，回應於回饋電壓684增大，穀值電壓閾值(例如，Vth_va)減小，以使得功率變換器600的輸入功率變小。在另一示例中，如果功率變換器600的輸入功率變得小於功率變換器600的輸出功率，則輸出電壓682逐漸減小並且回饋電壓684也逐漸減小。在又一示例中，如果功率變換器600的輸入功率變得等於功率變換器600的輸出功率從而與功率變換器600的輸出功率平衡，則輸出電壓682停止改變並且穀值電壓閾值(例如，Vth_va)也停止改變。
根據一個實施例，如第7所示，從時間t21到時間t22，電流651如波形751所示從穀值電流閾值(例如，Ith_va)增大(例如，線性增大)到峰值電流閾值(例如，Ith_pe)；從時間t22到時間t24，電流651如波形751所示地從峰值電流閾值(例如，Ith_pe)減小(例如，線性減小)到穀值電流閾值(例如，Ith_va)。例如，穀值電流閾值(例如，Ith_va)大於零。在另一示例中，功率變換器600在連續導通模式(CCM)操作。
在又一示例中，從時間t21到時間t22，電流651的增加量如下確定：
其中，△IA代表電流651從時間t21到時間t22的增加量。另外，Vin代表輸入電壓680，Vout代表輸出電壓682。另外，L代表電感器650的電感值。TA等於從第7圖所示的時間t21到時間t22的持續 時間。
在又一示例中，從時間t22到時間t24，電流651的減少量如下確定：
其中，△IB代表電流651從時間t22到時間t24的減少量。另外，Vout代表輸出電壓682，L代表電感器650的電感值。TB等於從第7圖所示的時間t22到時間t24的持續時間，如第7圖所示。
根據另一實施例，如果功率變換器600的輸入功率等於功率變換器600的輸出功率從而與功率變換器600的輸出功率平衡，則電流651從時間t21到時間t22的增加量(例如，△IA)等於電流651從時間t22到時間t24的減少量(例如，△IB)。例如，如果△IA和△IB相等，則基於等式1和2，得到以下等式：
根據另一實施例，如果功率變換器600的輸入功率等於功率變換器600的輸出功率從而與功率變換器600的輸出功率平衡，則電流651的平均值等於輸出電流688，即：I L_ave =I out (公式4)
其中，IL_ave代表電流651的平均值，Iout代表輸出電流688。例如，如波形751所示，電流651的平均值如下確定：
其中，IL_ave代表電流651。另外，Ith_pe代表峰值電流閾值，Ith_va代表谷值電流閾值。在另一示例中，基於等式4和5，輸出電流688如下確定：
其中，Iout代表輸出電流688。另外，Ith_pe代表峰值電流閾值，Ith_va代表谷值電流閾值。 根據又一實施例，輸出電流688與電流651的峰值電流閾值和輸出電壓682具有以下關係：
其中，Iout代表輸出電流688。另外，Ith_pe代表峰值電流閾值，Vout代表輸出電壓682。另外，L代表電感器650的電感值，TB等於從第7圖所示的時間t22到時間t24的持續時間。例如，在連續導通模式(CCM)下，功率變換器600的切換頻率如下確定：
其中，fsw代表功率變換器600的切換頻率。另外，Vout代表輸出電壓682，Vin代表輸入電壓680。另外，L代表電感器650的電感值，Ith_pe代表峰值電流閾值，Iout代表輸出電流688。
在另一示例中，根據公式8，在連續導通模式(CCM)下，如果輸入電壓680、輸出電壓682、電感器650的電感值、以及峰值電流閾值恒定，則功率變換器600的切換頻率隨著輸入電流688的增大而增大，並且功率變換器600的切換頻率隨著輸出電流688的減小而減小。
如第6圖和第7圖所示，根據一些實施例的功率變換器600(例如，降壓變換器)是磁滯變換器。例如，如波形751所示，電流651在峰值電流閾值(例如，Ith_pe)和穀值電流閾值(例如，Ith_va)之間改變。在另一示例中，峰值電流閾值(例如，Ith_pe)和穀值電流閾值(例如，Ith_va)之間的差形成電流遲滯視窗。
第8圖是根據本發明另一實施例的降壓變換器的簡化示意圖。該示意圖僅僅是示例，其不應該不適當地限制權利要求的範圍。本領域普通技術人員將認識到很多變形、替代、和修改。功率變換器800(例如，降壓變換器)包括誤差放大器810、補償網路812、邏輯控制器820、SR觸發器822、驅動器830和834、電晶體840和844、電感器850、比較器852、NOT門854、NAND門856、AND門858、電容器860、電阻器870和872、感測電路890和894、峰值電流控制器896、以 及穀值電流控制器898。例如，SR觸發器822包括兩個NOR門。在另一示例中，功率變換器800在連續導通模式(CCM)和不連續導通模式(DCM)操作。
例如，誤差放大器810、補償網路812、邏輯控制器820、SR觸發器822、驅動器830和834、比較器852、NOT門854、NAND門856、AND門858、峰值電流控制器896、穀值電流控制器898、電晶體840和844、以及感測電路890和894在晶片802上。在另一示例中，電感器850、電容器860、以及電阻器870和872不在晶片802上。
如第8圖所示，根據一些實施例，電晶體840是包括汲極端子的PMOS電晶體，電晶體844是包括汲極端子的NMOS電晶體。例如，PMOS電晶體840的汲極端子和NMOS電晶體844的汲極端子連接。在另一示例中，電感器850包括兩個端子。在又一示例中，電感器850的一個端子連接到PMOS電晶體840的汲極端子和NMOS電晶體844的汲極端子，並且電感器850的另一端子處於輸出電壓882。
在一個實施例中，輸入電壓880被功率變換器800接收，該降壓變換器作為回應而生成輸出電壓882和輸出電流888。例如，輸出電壓882被包括電阻器870和872的分壓器變換為回饋電壓884，並且回饋電壓884與輸出電壓882成比例。在另一示例中，回饋電壓884被誤差放大器810的負輸入端子接收，參考電壓886被誤差放大器810的正輸入端子接收。在又一示例中，誤差放大器810與補償網路812一起，至少部分地基於回饋電壓884和參考電壓886生成補償電壓811。例如，補償電壓811被穀值電流控制器898接收。在另一示例中，如果回饋電壓884增大並且參考電壓886保持不變，則補償電壓811減小。在又一示例中，如果回饋電壓884減小並且參考電壓886保持不變，則補償電壓811增大。
在又一示例中，補償網路812執行環路相位補償，並且包括兩個端子。在又一示例中，補償網路812的一個端子連接到誤差放大器810的端子864和穀值電流控制器898的端子866。在又一示例中，補 償網路812的另一端子接地。
在另一實施例中，感測電路890感測流過電晶體840的電流並生成電流感測電壓891，感測電路894感測流過電晶體844的電流並生成電流感測電壓695。例如，電流感測電壓891代表流過電晶體840的電流的大小，電流感測電壓695代表流過電晶體844的電流的大小。在另一示例中，電流感測電壓891被峰值電流控制器896接收。在又一示例中，電流感測電壓895被穀值電流控制器898接收。
根據一個實施例，峰值電流控制器896接收電流感測電壓891，將電流感測電壓891與峰值電壓閾值(例如，Vth_pe)進行比較，並生成峰值電壓控制信號897。例如，峰值電壓閾值(例如，Vth_pe)對應於峰值電流閾值(例如，Ith_pe)。在另一示例中，如果電流感測電壓891大於峰值電壓閾值(例如，Vth_pe)，則流過電晶體840的電流大於峰值電流閾值(例如，Ith_pe)。在又一示例中，如果電流感測電壓891等於峰值電壓閾值(例如，Vth_pe)，則流過電晶體840的電流等於峰值電流閾值(例如，Ith_pe)。在又一示例中，如果電流感測電壓891小於峰值電壓閾值(例如，Vth_pe)，則流過電晶體840的電流小於峰值電流閾值(例如，Ith_pe)。
在又一示例中，如果電流感測電壓891變得等於或大於峰值電壓閾值(例如，Vth_pe)，則峰值電壓控制信號897從邏輯低位準變為邏輯高位準，並且在變回邏輯低位準之前保持在邏輯高位準達預定時間段(例如，Tp)，以形成具有預定脈寬(例如，Tp)的信號脈衝。在又一示例中，峰值電壓控制信號897被SR觸發器822的重置端子接收。在又一示例中，峰值電壓控制信號897還被穀值電流控制器898接收。
根據另一實施例，穀值電流控制器898接收補償電壓811、電流感測電壓895、以及峰值電壓控制信號897，將電流感測電壓895與穀值電壓閾值(例如，Vth_va)進行比較，並生成穀值電壓控制信號899和模式控制信號861。例如，穀值電壓閾值(例如，Vth_va)對應于穀值電流閾值(例如，Ith_va)。在另一示例中，如果電流感測電壓895大於穀值電壓閾值(例如，Vth_va)，則流過電晶體844的電流大於穀值 電流閾值(例如，Ith_va)。在又一示例中，如果電流感測電壓895等於穀值電壓閾值，則流過電晶體844的電流等於穀值電流閾值(例如，Ith_va)。在又一示例中，如果電流感測電壓895小於穀值電壓閾值(例如，Vth_va)，則流過電晶體844的電流小於穀值電流閾值(例如，Ith_va)。
在又一示例中，如果補償電壓811增大，則穀值電流控制器898使得穀值電壓閾值(例如，Vth_va)變大；如果補償電壓811減小，則穀值電流控制器898使得穀值電壓閾值(例如，Vth_va)變小。在又一示例中，如果電流感測電壓895變得等於或小於穀值電壓閾值，則穀值電壓控制信號899從邏輯低位準變為邏輯高位準，並且保持在邏輯高位準直到峰值電壓控制信號897從邏輯低位準變為邏輯高位準為止。在又一示例中，如果峰值電壓控制信號897從邏輯低位準變為邏輯高位準，則穀值電壓控制信號899從邏輯高位準變回邏輯低位準。在又一示例中，穀值電壓控制信號899被AND門858接收。
在又一示例中，如果穀值電壓閾值(例如，Vth_va)大於模式閾值(例如，Vth_mod)，則穀值電流控制器898生成處於邏輯低位準的模式控制信號861。在又一示例中，如果穀值電壓閾值(例如，Vth_va)等於或小於模式閾值(例如，Vth_mod)，則穀值電流控制器898生成處於邏輯高位準的模式控制信號861。在又一示例中，模式控制信號861被NAND門856接收。
在一個實施例中，比較器852在比較器852的正端子接收參考電壓886並在比較器852的負端子接收回饋電壓884，並生成比較信號853(例如，脈寬調製信號)。例如，如果參考電壓886大於回饋電壓884，則比較信號853處於邏輯高位準。在另一示例中，如果參考電壓886小於回饋電壓884，則比較信號853處於邏輯低位準。在又一示例中，比較信號853被NOT門854接收。
在另一實施例中，NOT門854接收比較信號853並生成信號855。例如，如果比較信號853處於邏輯高位準，則信號855處於邏輯低位準。在另一示例中，如果比較信號853處於邏輯低位準，則信號 855處於邏輯高位準。在又一示例中，信號855被NAND門856接收。
在又一實施例中，NAND門856接收信號855和模式控制信號861，並生成信號857(例如，脈寬調製信號)。例如，如果模式控制信號861處於邏輯低位準，則信號857處於邏輯高位準。在另一示例中，如果模式控制信號861處於邏輯高位準，則信號857是信號855的邏輯補並且與比較信號853相同。在又一示例中，信號857被AND門858和邏輯控制器820接收。
在又一實施例中，AND門858接收信號857和穀值電壓控制信號899並生成信號859。例如，如果模式控制信號861處於邏輯低位準，則信號859與穀值電壓控制信號899相同。在另一示例中，如果模式控制信號861處於邏輯高位準，則信號859由對比較信號853和穀值電壓控制信號899執行的AND運算確定。在又一示例中，信號859被SR觸發器822的設置端子接收。
在一個實施例中，SR觸發器822接收峰值電壓控制信號897和信號859，生成調製信號823，並將調製信號823輸出到邏輯控制器820，該邏輯控制器還接收信號857。例如，邏輯控制器820至少部分地基於脈寬調變信號823和/或信號857生成邏輯信號831和835。在另一示例中，邏輯信號831被驅動器830接收，該驅動器作為回應而輸出接通或關斷電晶體840的驅動信號833。在又一示例中，邏輯信號835被驅動器834接收，該驅動器作為回應而輸出接通或關斷電晶體844的驅動信號837。
在另一實施例中，如果信號857處於邏輯低位準，則邏輯控制器820不考慮調製信號823而生成邏輯信號831和835，以關斷電晶體840和844。例如，如果信號857處於邏輯低位準，則邏輯控制器820不考慮調製信號823而生成邏輯信號831，使得驅動器830生成處於邏輯高位準的驅動信號833以關斷電晶體840。在另一示例中，如果信號857處於邏輯低位準，則邏輯控制器820不考慮調製信號823而生成邏輯信號835，使得驅動器834生成處於邏輯低位準的驅動信號837以關斷電晶體844。
在另一實施例中，如果信號857處於邏輯高位準，則當電晶體840變為關斷時，在預定死區時間段之後，電晶體844變為接通(例如，變為導通以允許電感器850的自由滑動)。例如，如果信號857處於邏輯高位準，則在驅動器830生成邏輯高位準的驅動信號833以關斷電晶體840之後的預定死區時間段，驅動器834生成處於邏輯高位準的驅動信號837以接通電晶體844(例如，NMOS電晶體)。
在又一實施例中，如果信號857處於邏輯高位準，則當電晶體844變為關斷時，在另一預定死區時間段之後，電晶體840變為導通(例如，變為接通以向輸出端供應能量)。例如，如果信號857處於邏輯高位準，則在驅動器830生成處於邏輯低位準的驅動信號837以關斷電晶體844(例如，NMOS電晶體)之後的另一預定死區時間段，驅動器830生成處於邏輯低位準的驅動信號830以接通電晶體840(例如，PMOS電晶體)。在另一示例中，預定死區時間段的大小等於另一預定死區時間段的大小。在又一示例中，預定死區時間段的大小不等於另一預定死區時間段的大小。
根據一個實施例，電晶體840和844影響流過電感器850的電流851。例如，當電晶體840接通並且電晶體844關斷時，電流851等於流過電晶體840的電流，並且電流851的大小由電流感測電壓891代表。在另一示例中，當電晶體840關斷並且電晶體844接通時，電流851等於流過電晶體844的電流，並且電流851的大小由電流感測電壓895代表。在又一示例中，當電晶體840關斷並且電晶體844關斷時，電流851的大小等於零。
根據另一實施例，如果電流851等於流過電晶體840的電流並且如果電流感測電壓891大於或等於峰值電壓閾值(例如，Vth_pe)，則電流851大於或等於峰值電流閾值(例如，Ith_pe)。根據又一實施例，如果電流851等於流過電晶體844的電流並且如果電流感測電壓895小於或等於穀值電壓閾值(例如，Vth_va)，則電流851小於或等於穀值電流閾值(例如，Ith_va)。
根據又一實施例，電晶體840(例如，功率電晶體)是 PMOS電晶體，並且電晶體844(例如，功率電晶體)是NMOS電晶體。例如，PMOS電晶體840的閘極端子連接到驅動器830，並且PMOS電晶體840的源極端子接收輸入電壓880。在另一示例中，NMOS電晶體844的閘極端子連接到驅動器834，並且NMOS電晶體844的源極端子偏置到地。在又一示例中，PMOS電晶體840的汲極端子和NMOS電晶體844的汲極端子都連接到電感器850的一個端子。在又一示例中，電感器850的另一端子連接到電容器860的一個端子，並且電容器860的另一端子接地。
在一個實施例中，如果輸出電流888變小，則輸出電壓882和回饋電壓884變大。例如，如果回饋電壓884變大，則參考電壓886減去回饋電壓884的結果變小，使得穀值電壓閾值(例如，Vth_va)也變小。在另一示例中，如果穀值電壓閾值(例如，Vth_va)變得等於或小於模式閾值(例如，Vth_mod)，則模式控制信號861從邏輯低位準變為邏輯高位準。在又一示例中，在模式控制信號861變為邏輯高位準後，功率變換器800在不連續導通模式(DCM)操作。
在另一實施例中，如果輸出電流888變大，則輸出電壓882和回饋電壓884變小。例如，如果回饋電壓884變小，則參考電壓886減去回饋電壓884的結果變大，使得穀值電壓閾值(例如，Vth_va)也變大。在另一示例中，如果穀值電壓閾值(例如，Vth_va)變得大於模式閾值(例如，Vth_mod)，則模式控制信號861從邏輯高位準變為邏輯低位準。在又一示例中，如果模式控制信號861處於邏輯低位準，則功率變換器800在連續導通模式(CCM)操作。
第9圖是根據本發明實施例的功率變換器800的簡化時序圖。該示意圖僅僅是示例，其不應該不適當地限制權利要求的範圍。本領域普通技術人員將認識到很多變形、替代、以及修改。波形988代表作為時間函數的輸出電流888，波形997代表作為時間函數的峰值電壓控制信號897，波形999代表作為時間函數的穀值電壓控制信號899，波形957代表作為時間函數的信號857，並且波形951代表作為時間函數的電流851。
在一個實施例中，如果信號857處於邏輯高位準，則當功率電晶體840變為關斷時，在預定死區時間段之後，功率電晶體844變為接通。例如，預定死區時間段相對較短，所以預定死區時間段的影響沒有在第9圖中示出。在另一實施例中，如果信號857處於邏輯高位準，則當功率電晶體844變為關斷時，在另一預定死區時間段後，功率電晶體840變為接通。例如，另一預定死區時間段較短，所以該另一預定死區時間段的影響沒有在第9圖中示出。
根據一個實施例，在時間t40，輸出電流888從高電流大小(例如，Io1)下降到低電流大小(例如，Io2)；從時間t40到時間t50，輸出電流888保持在低電流大小(例如，Io2)，如波形988所示。例如，從時間t40到時間t50，功率變換器800的輸入功率大於功率變換器800的輸出功率，使得輸出電壓882逐漸增大、回饋電壓883也逐漸增大。在另一示例中，從時間t40到時間t50，回應於回饋電壓844增大，參考電壓886減去回饋電壓884的結果變小，穀值電壓閾值(例如，Vth_va)和穀值電流閾值(例如，Ith_va)也變小，如波形951所示。
在又一示例中，從時間t40到時間t50，即使穀值電壓閾值(例如，Vth_va)變小，穀值電壓閾值(例如，Vth_va)仍然保持大於模式閾值(例如，Vth_mod)，並且模式控制信號861保持處於邏輯低位準。在又一示例中，從時間t40到時間t50，模式控制信號861保持處於邏輯低位準，信號857保持處於邏輯高位準，如波形957所示。在又一示例中，從時間t40到時間t50，模式控制信號861保持處於邏輯低位準，信號859保持與穀值電壓控制信號899相同，如波形999所示。
根據另一實施例，在時間t50，穀值電壓閾值(例如，Vth_va)變得等於或小於模式閾值(例如，Vth_mod)，使得模式控制信號861從邏輯低位準變為邏輯高位準。例如，模式閾值(例如，Vth_mod)大於零。在另一示例中，在時間t50，模式控制信號861從邏輯低位準變為邏輯高位準，信號858變得與比較信號853相同。在又一示例中，在時間t50，比較信號853處於邏輯高位準，信號857保持處於邏輯高位準，如波形957所示。在又一示例中，在時間t50，穀值電壓控制信 號899如波形999所示處於邏輯低位準，信號859也處於邏輯低位準。在又一示例中，在時間t50，信號859處於邏輯低位準，峰值電壓控制信號897也處於邏輯低位準，如波形997所示。在又一示例中，在時間t50，脈寬調變信號823處於邏輯高位準，信號857保持處於邏輯高位準。在又一示例中，在時間t50，電晶體840關斷，電晶體844接通。
根據又一實施例，從時間t50到時間t56，模式控制信號861保持處於邏輯高位準，並且信號857保持與比較信號853相同。例如，從時間t50到時間t56，信號859由對波形957和999所示的信號857和穀值電壓控制信號899執行的AND運算確定。在另一示例中，從時間t50到時間t56，模式控制信號861保持處於邏輯高位準，信號859由對比較信號853和穀值電壓控制信號899執行的AND運算確定。在又一示例中，從時間t50到時間t56，輸出電流888保持處於低電流大小(例如，Io2)，如波形988所示。
在一個實施例中，從時間t50到時間t51，模式控制信號861保持處於邏輯高位準，比較信號853保持處於邏輯高位準，信號857也保持處於絡高位準，如波形957所示。例如，從時間t50到時間t51，穀值電壓控制信號899如波形999所示處於邏輯低位準，信號859也保持處於邏輯低位準。在另一示例中，從時間t50到時間t51，信號859保持處於邏輯低位準，峰值電壓控制信號897也保持處於邏輯低位準，如波形997所示。在又一示例中，從時間t50到時間t51，調製信號823保持處於邏輯高位準，信號857也保持處於邏輯高位準。在又一實施例中，從時間t50到時間t51，電晶體840保持關斷，電晶體844保持接通。在又一示例中，如圖9所示，從時間t50到時間t51，電流851減小(例如，逐漸和/或線性減小)到零，如波形951所示。
在一個實施例中，在時間t51，電流851如波形951所示變得等於或小於穀值電流閾值(例如，Ith_va)，使得穀值電壓控制信號899如波形999所示從邏輯低位準變為邏輯高位準。例如，如圖9所示，在時間t51，穀值電壓閾值(例如，Vth_va)等於零，穀值電流閾值(例如，Ith_va)等於零，電流851的大小也等於零，如波形951所示。在另 一示例中，在時間t51，模式控制信號861處於邏輯高位準，比較信號853從邏輯高位準變為邏輯低位準，信號857也如波形957所示從邏輯高位準變為邏輯低位準，並且信號859保持處於邏輯低位準。在又一示例中，在時間t51，信號859處於邏輯低位準，峰值電壓控制信號897如波形997所示也處於邏輯低位準。在又一示例中，在時間t51，信號857如波形957所示從邏輯高位準變為邏輯低位準，電晶體840和844都關斷。
在另一實施例中，從時間t51到時間t52，模式控制信號861保持處於邏輯高位準，比較信號853保持處於邏輯低位準，信號857如波形957所示處於邏輯低位準，並且信號859也保持處於邏輯低位準。例如，從時間t51到時間t52，穀值電壓控制信號899保持處於邏輯高位準，如波形999所示。在另一示例中，從時間t51到時間t52，信號859保持處於邏輯低位準，峰值電壓控制信號897也如波形997所示保持處於邏輯低位準。在又一示例中，從時間t51到時間t52，信號857如波形957所示保持處於邏輯低位準，並且電晶體840和844保持關斷。在又一示例中，如第9圖所示，從時間t51到時間t52，穀值電壓閾值(例如，Vth_va)保持等於零，穀值電流閾值(例如，Ith_va)保持等於零，電流851如波形951所示保持大小等於零。
在又一實施例中，在時間t52，模式控制信號861處於邏輯高位準，穀值電壓控制信號899如波形999所示處於邏輯高位準，但是比較信號853從邏輯低位準變為邏輯高位準，並且信號857如波形957所示從邏輯低位準變為邏輯高位準，使得信號859從邏輯低位準變為邏輯高位準。例如，在時間t52，峰值電壓控制信號897處於邏輯低位準，如波形997所示。在另一示例中，在時間t52，調製信號823從邏輯高位準變為邏輯低位準，信號857如波形957所示從邏輯低位準變為邏輯高位準。在又一示例中，在時間t52，電晶體844關斷，電晶體840接通。在又一示例中，在時間t52，電流851的大小等於零，如波形951所示。
在又一實施例中，從時間t52到時間t53，模式控制信號861保持處於邏輯高位準，穀值電壓控制信號899如波形999所示保持處於邏輯高位準，比較信號853保持處於邏輯高位準，信號857如波形957 所示保持處於邏輯高位準，信號859保持處於邏輯高位準。例如，從時間t52到時間t53，峰值電壓控制信號897保持處於邏輯低位準，如波形997所示。在另一示例中，從時間t52到時間t53，調製信號823保持處於邏輯低位準，信號857如波形957所示保持處於邏輯高位準。在又一實施例中，從時間t52到時間t53，電晶體840保持接通，電晶體844保持關斷。在又一示例中，從時間t52到時間t53，電流851增大(例如，逐漸和/或線性增大)，如波形951所示。
根據一個實施例，在時間t53，電流851如波形951所示變得等於或大於峰值電流閾值(例如，Ith_pe)，使得峰值電壓控制信號897如波形997所示從邏輯低位準變為邏輯高位準、穀值電壓控制信號899如波形999所示從邏輯高位準變為邏輯低位準。例如，在時間t53，穀值電壓控制信號899如波形999所示從邏輯高位準變為邏輯低位準，信號859從邏輯高位準變為邏輯低位準。在另一示例中，在時間t53，調變信號823從邏輯低位準變為邏輯高位準。在又一示例中，在時間t53，模式控制信號861保持處於邏輯高位準，比較信號853保持處於邏輯高位準，信號857如波形957所示保持處於邏輯高位準。在又一示例中，在時間t53，電晶體840變為關斷，電晶體844變為導通。
根據另一實施例，從時間t53到時間t54，峰值電壓控制信號897如波形997所示處於邏輯高位準，穀值電壓控制信號899如波形999所示處於邏輯低位準。例如，從時間t53到時間t54，穀值電壓控制信號899如波形999所示保持處於邏輯低位準，並且信號859保持處於邏輯低位準。在另一示例中，從時間t53到時間t54，調1變信號823保持處於邏輯高位準。在又一示例中，從時間t53到時間t54，模式控制信號861保持處於邏輯高位準，比較信號853保持處於邏輯高位準，信號857如波形957所示處於邏輯高位準。在又一示例中，從時間t53到時間t54，電晶體840保持關斷，電晶體844保持接通。在又一示例中，從時間t53到時間t54，電流851減小(例如，逐漸和/或線性減小)，如波形951所示。在又一示例中，從時間t53到時間t54的持續時間的大小等於預定時間段(例如，Td)，以形成峰值電壓控制信號897的具有預定脈寬(例如， Tq)的信號脈衝(如波形997所示)。
根據又一實施例，在時間t54，峰值電壓控制信號897如波形997所示從邏輯高位準變為邏輯低位準，穀值電壓控制信號899如波形999所示處於邏輯低位準。例如，在時間t54，穀值電壓控制信號899如波形999所示處於邏輯低位準，信號859處於邏輯低位準。在另一示例中，在時間t54，調變信號823保持處於邏輯高位準。在又一示例中，在時間t54，模式控制信號861保持處於邏輯高位準，比較信號853保持處於邏輯高位準，信號857如波形957所示處於邏輯高位準。在又一示例中，在時間t54，電晶體840保持關斷，電晶體844保持接通。
根據又一實施例，從時間t54到時間t55，峰值電壓控制信號897如波形997所示保持處於邏輯低位準，穀值電壓控制信號899如波形999所示保持處於邏輯低位準。例如，從時間t54到時間t55，穀值電壓控制信號899如波形999所示處於邏輯低位準，信號859保持處於邏輯低位準。在另一示例中，從時間t54到時間t55，調變信號823處於邏輯高位準。在又一示例中，從時間t54到時間t55，模式控制信號861保持處於邏輯高位準，比較信號853保持處於邏輯高位準，信號857如波形957所示保持處於邏輯高位準。在又一示例中，從時間t54到時間t55，電晶體840保持關斷，電晶體844保持接通。在又一示例中，從時間t54到時間t55，電流851減小(例如，逐漸和/或線性減小)，如波形951所示。
在一個實施例中，在時間t55，電流851如波形951所示變得等於或小於穀值電流閾值(例如，Ith_va)，使得穀值電壓控制信號899如波形999所示從邏輯低位準變為邏輯高位準。例如，在時間t55，穀值電流閾值(例如，Ith_va)等於零，電流851如波形951所示也等於零。在另一示例中，在時間t55，模式控制信號861處於邏輯高位準，比較信號853從邏輯高位準變為邏輯低位準，信號857也如波形957所示從邏輯高位準變為邏輯低位準，並且信號859處於邏輯低位準。在又一示例中，在時間t55，信號859處於邏輯低位準，峰值電壓控制信號897也如波形997所示處於邏輯低位準。在又一示例中，在時間t55，信號857如波形957所示從邏輯高位準變為邏輯低位準，並且電晶體840和844都關 斷。
在另一實施例中，從時間t55到時間t56，模式控制信號861保持處於邏輯高位準，比較信號853保持處於邏輯低位準，信號857如波形957所示保持處於邏輯低位準，並且信號859也保持處於邏輯低位準。例如，從時間t55到時間t56，穀值電壓控制信號899如波形999所示保持處於邏輯高位準。在另一示例中，從時間t55到時間t56，信號859保持處於邏輯低位準，峰值電壓控制信號897如波形997所示保持處於邏輯低位準。在又一示例中，從時間t55到時間t56，信號857如波形957所示保持處於邏輯低位準，電晶體840和844都保持關斷。在又一示例中，從時間t55到時間t56，電流851的大小保持為零，如波形951所示。
在又一實施例中，在時間t56，模式控制信號861處於邏輯高位準，穀值電壓控制信號899如波形999所示處於邏輯高位準，但是比較信號853從邏輯低位準變為邏輯高位準，信號857如波形957所示從邏輯低位準變為邏輯高位準，使得信號859從邏輯低位準變為邏輯高位準。例如，在時間t56，峰值電壓控制信號897處於邏輯低位準，如波形997所示。在另一示例中，在時間t56，調變信號823從邏輯高位準變為邏輯低位準，信號857如波形957所示從邏輯低位準變為邏輯高位準。在又一示例中，在時間t56，電晶體844關斷，電晶體840接通。
如第9圖所示，根據一些實施例，功率變換器800在時間t50之前在連續導通模式(CCM)操作，在時間t52開始在不連續導通模式(DCM)操作。例如，從時間t52開始，功率變換器800以等於從時間t52到時間t56的持續時間的切換週期在不連續導通模式(DCM)操作。
在另一示例中，從時間t52到時間t53，電流851的增加量如下確定：
其中，△IC代表電流851從時間t52到時間t53的增加量。另外，Vin代表輸入電壓880，Vout代表輸出電壓882。再者，L代表電感器850的電感值。Tc等於從第9圖所示的時間t52到時間t53的持續時 間。
在又一示例中，電流851在時間t52等於零，並且在時間t53等於峰值電流閾值(例如，Ith_pe)，等式9如下改變：
其中，Ith_pe代表峰值電流閾值。另外，Vin代表輸入電壓880，Vout代表輸出電壓882。再者，L代表電感器850的電感值。Tc等於從第9圖所示的時間t52到時間t53的持續時間。
在又一示例中，從時間t53到時間t55，電流851的減少量如下確定：
其中，△ID代表電流651從時間t53到時間t55的減少量。另外，Vout代表輸出電壓882，L代表電感器850的電感值。TD等於從第9圖所示的時間t53到時間t55的持續時間。
在又一示例中，電流851在時間t53等於峰值電流閾值(例如，Ith_pe)並且在時間t55等於零，等式11如下改變：
其中，Ith_pe代表峰值電流閾值。另外，Vout代表輸出電壓882，L代表電感器850的電感值。TD等於從第9圖所示的時間t53到時間t55的持續時間。
在一個實施例中，如果功率變換器800的輸入功率等於功率變換器800的輸出功率從而與功率變換器800的輸出功率平衡，則電流851的平均值等於輸出電流888，即：I L_ave =I out (公式13)
其中，IL_ave代表電流851的平均值，Iout代表輸出電流888。在另一實施例中，輸出電流888與電流851的峰值電流閾值具有以下關係：
其中，Iout代表輸出電流888。Ith_pe代表峰值電流閾值。Tc等於從第9圖所示的時間t52到時間t53的持續時間。TD等於從第9圖所示的時間t53到時間t55的持續時間。T代表等於從第9圖所示的時間t52到時間t56的持續時間的切換週期。
例如，在不連續導通模式(DCM)下，功率變換器800的切換頻率如下確定：
其中，fsw代表功率變換器800的切換頻率。另外，Iout代表輸出電流888，Vout代表輸出電壓882，Vin代表輸入電壓880。另外，Ith_pe代表峰值電流閾值，L代表電感器850的電感值。
在另一示例中，根據公式15，在不連續導通模式(DCM)下，如果輸出電壓882、輸入電壓880、峰值電流閾值、以及電感器850的電感值恒定，則功率變換器800的切換頻率隨著輸出電流888的增大而增大，並且功率變換器800的切換頻率隨著輸出電流888的減小而減小。
如第8圖和第9圖所示，根據一些實施例，功率變換器800(例如，降壓變換器)是磁滯變換器。例如，如波形951所示，電流851在峰值電流閾值(例如，Ith_pe)和穀值電流閾值(例如，Ith_va)之間改變。在另一示例中，峰值電流閾值(例如，Ith_pe)和穀值電流閾值(例如，Ith_va)之間的差形成電流遲滯視窗。
第10圖是根據本發明又一實施例的降壓變換器的簡化示意圖。該示意圖僅僅是示例，其不應該不適當地限制權利要求的範圍。本領域普通技術人員將認識到很多變形、替代、和修改。功率變換器1000(例如，降壓變換器)包括誤差放大器1010、補償網路1012、邏輯控制器1020、SR觸發器1022、驅動器1030和1034、電晶體1040和1044、電感器1050、比較器1052、NOT門1054、NAND門1056、AND門1058、電容器1060、電阻器1070和1072、感測電路1090和1094、峰值電流控制器1096、以及穀值電流控制器1098。例如，SR觸發器1022包括兩個NOR門。在另一示例中，功率變換器1000在連續導通模式(CCM)和不 連續導通模式(DCM)操作。
例如，誤差放大器1010、補償網路1012、邏輯控制器1020、SR觸發器1022、驅動器1030和1034、比較器1052、NOT門1054、NAND門1056、AND門1058、峰值電流控制器1096、穀值電流控制器1098、電晶體1040和1044、以及感測電路1090和1094在晶片1002上。在另一示例中，電感器1050、電容器1060、以及電阻器1070和1072不在晶片1002上。
如第10圖所示，根據一些實施例，電晶體1040是包括汲極端子的PMOS電晶體，電晶體1044是包括汲極端子的NMOS電晶體。例如，PMOS電晶體1040的汲極端子和NMOS電晶體1044的汲極端子連接。在另一示例中，電感器1050包括兩個端子。在又一示例中，電感器1050的一個端子連接到PMOS電晶體1040的漏極端子和NMOS電晶體1044的漏極端子，並且電感器1050的另一端子處於輸出電壓1082。
在一個實施例中，輸入電壓1080被降壓變換器1000接收，該降壓變換器作為回應而生成輸出電壓1082和輸出電流1088。例如，輸出電壓1082被包括電阻器1070和1072的分壓器變換為回饋電壓1084，並且回饋電壓1084與輸出電壓1082成比例。在另一示例中，回饋電壓1084被誤差放大器1010的負輸入端子接收，參考電壓1086被誤差放大器1010的正輸入端子接收。在又一示例中，誤差放大器1010與補償網路1012一起，至少部分地基於回饋電壓1084和參考電壓1086生成補償電壓1011。例如，補償電壓1011被穀值電流控制器1096和穀值電流控制器1098接收。在另一示例中，如果回饋電壓1084增大並且參考電壓1086保持不變，則補償電壓1011減小。在又一示例中，如果回饋電壓1084減小並且參考電壓1086保持不變，則補償電壓1011增大。
在又一示例中，補償網路1012執行環路相位補償，並且包括兩個端子。在又一示例中，補償網路1012的一個端子連接到誤差放大器1010的端子1064和穀值電流控制器1098的端子1066。在又一示例中，補償網路1012的另一端子接地。
在另一實施例中，感測電路1090感測流過電晶體1040 的電流並生成電流感測電壓1091，感測電路1094檢測流過電晶體1044的電流並生成電流感測電壓1095。例如，電流感測電壓1091代表流過電晶體1040的電流的大小，電流感測電壓1095代表流過電晶體1044的電流的大小。在另一示例中，電流感測電壓1091被峰值電流控制器1096接收。在又一示例中，電流感測電壓1095被穀值電流控制器1098接收。
根據一個實施例，峰值電流控制器1096接收補償電壓1011和電流感測電壓1091，將電流感測電壓1091與峰值電壓閾值(例如，Vth_pe)進行比較，並生成峰值電壓控制信號1097。例如，峰值電壓閾值(例如，Vth_pe)對應於峰值電流閾值(例如，Ith_pe)。在另一示例中，如果電流感測電壓1091大於峰值電壓閾值(例如，Vth_pe)，則流過電晶體1040的電流大於峰值電流閾值(例如，Ith_pe)。在又一示例中，如果電流感測電壓1091等於峰值電壓閾值(例如，Vth_pe)，則流過電晶體1040的電流等於峰值電流閾值(例如，Ith_pe)。在又一示例中，如果電流感測電壓1091小於峰值電壓閾值(例如，Vth_pe)，則流過電晶體1040的電流小於峰值電流閾值(例如，Ith_pe)。
在又一示例中，如果補償電壓1011增大，則峰值電流控制器1096使峰值電壓閾值(例如，Vth_pe)變大；如果補償電壓1011減小，則峰值電流控制器1096使峰值電壓閾值(例如，Vth_pe)變小。在又一示例中，如果電流感測電壓1091變得等於或大於峰值電壓閾值(例如，Vth_pe)，則峰值電壓控制信號1097從邏輯低位準變為邏輯高位準，並且在變回邏輯低位準之前保持在邏輯高位準達預定時間段(例如，Tp)，以形成具有預定脈寬(例如，Tp)的信號脈衝。在又一示例中，峰值電壓控制信號1097被SR觸發器1022的重置端子接收。在又一示例中，峰值電壓控制信號1097還被穀值電流控制器1098接收。
根據另一實施例，穀值電流控制器1098接收補償電壓1011、電流感測電壓1095、以及峰值電壓控制信號1097，將電流感測電壓1095與穀值電壓閾值(例如，Vth_va)進行比較，並生成穀值電壓控制信號1099和模式控制信號1061。例如，穀值電壓閾值(例如，Vth_va)對應于穀值電流閾值(例如，Ith_va)。在另一示例中，如果電流感測電 壓1095大於穀值電壓閾值(例如，Vth_va)，則流過電晶體1044的電流大於穀值電流閾值(例如，Ith_va)。在又一示例中，如果電流感測電壓1095等於穀值電壓閾值，則流過電晶體1044的電流等於穀值電流閾值(例如，Ith_va)。在又一示例中，如果電流感測電壓1095小於穀值電壓閾值(例如，Vth_va)，則流過電晶體1044的電流小於穀值電流閾值(例如，Ith_va)。
在又一示例中，如果補償電壓1011增大，則穀值電流控制器1098使得穀值電壓閾值(例如，Vth_va)變大；如果補償電壓1011減小，則穀值電流控制器1098使得穀值電壓閾值(例如，Vth_va)變小。在又一示例匯總，如果補償電壓1011增大，則峰值電壓閾值(例如，Vth_va)和穀值電壓閾值(例如，Vth_va)變大，但是峰值電壓閾值(例如，Vth_pe)減去穀值電壓閾值(例如，Vth_va)的結果保持相同。在又一示例中，如果補償電壓1011增大，則峰值電壓閾值(例如，Vth_va)和穀值電壓閾值(例如，Vth_va)變大，並且峰值電壓閾值(例如，Vth_pe)減去穀值電壓閾值(例如，Vth_va)的結果也改變。在又一示例中，如果補償電壓1011減小，則峰值電壓閾值(例如，Vth_va)和穀值電壓閾值(例如，Vth_va)變小，但是峰值電壓閾值(例如，Vth_pe)減去穀值電壓閾值(例如，Vth_va)的結果保持相同。在又一示例中，如果補償電壓1011減小，則峰值電壓閾值(例如，Vth_va)和穀值電壓閾值(例如，Vth_va)變大，並且電壓閾值(例如，Vth_pe)減去穀值電壓閾值(例如，Vth_va)的結果也改變。
在又一示例中，如果電流感測電壓1095變得等於或小於穀值電壓閾值，則穀值電壓控制信號1099從邏輯低位準變為邏輯高位準，並且保持在邏輯高位準直到峰值電壓控制信號1097從邏輯低位準變為邏輯高位準為止。在又一示例中，如果峰值電壓控制信號1097從邏輯低位準變為邏輯高位準，則穀值電壓控制信號1099從邏輯高位準變回邏輯低位準。在又一示例中，穀值電壓控制信號1099被AND門1058接收。
在又一示例中，如果穀值電壓閾值(例如，Vth_va)大 於模式閾值(例如，Vth_mod)，則穀值電流控制器1098生成處於邏輯低位準的模式控制信號1061。在又一示例中，如果穀值電壓閾值(例如，Vth_va)等於或小於模式閾值(例如，Vth_mod)，則穀值電流控制器1098生成處於邏輯高位準的模式控制信號861。在又一示例中，模式控制信號1061被NAND門1056接收。
在一個實施例中，比較器1052在比較器1052的正端子接收參考電壓1086並在比較器1052的負端子接收回饋電壓1084，並生成比較信號1053(例如，脈寬調製信號)。例如，如果參考電壓1086大於回饋電壓1084，則比較信號1053處於邏輯高位準。在另一示例中，如果參考電壓1086小於回饋電壓1084，則比較信號1053處於邏輯低位準。在又一示例中，比較信號1053被NOT門1054接收。
在另一實施例中，NOT門1054接收比較信號1053並生成信號1055。例如，如果比較信號1053處於邏輯高位準，則信號1055處於邏輯低位準。在另一示例中，如果比較信號1053處於邏輯低位準，則信號1055處於邏輯高位準。在又一示例中，信號1055被NAND門1056接收。
在又一實施例中，NAND門1056接收信號1055和模式控制信號1061，並生成信號1057(例如，脈寬調製信號)。例如，如果模式控制信號1061處於邏輯低位準，則信號1057處於邏輯高位準。在另一示例中，如果模式控制信號1061處於邏輯高位準，則信號1057是信號1055的邏輯補並且與比較信號1053相同。在又一示例中，信號1057被AND門1058和邏輯控制器1020接收。
在又一實施例中，AND門1058接收信號1057和穀值電壓控制信號1099並生成信號1059。例如，如果模式控制信號1061處於邏輯低位準，則信號1059與穀值電壓控制信號1099相同。在另一示例中，如果模式控制信號1061處於邏輯高位準，則信號1059由對比較信號1053和穀值電壓控制信號1099執行的AND運算確定。在又一示例中，信號1059被SR觸發器1022的設置端子接收。
在一個實施例中，SR觸發器1022接收峰值電壓控制信 號1097和信號1059，生成調變信號1023，並將調變信號1023輸出到邏輯控制器1020，該邏輯控制器還接收信號1057。例如，邏輯控制器1020至少部分地基於調變信號1023和/或信號1057，生成邏輯信號1031和1035。在另一示例中，邏輯信號1031被驅動器1030接收，該驅動器作為回應而輸出接通或關斷電晶體1040的驅動信號1033。在又一示例中，邏輯信號1035被驅動器1034接收，該驅動器作為回應而輸出接通或關斷電晶體1044的驅動信號1037。
在另一實施例中，如果信號1057處於邏輯低位準，則邏輯控制器1020不考慮調製信號1023而生成邏輯信號1031和1035，以關斷電晶體1040和1044。例如，如果信號1057處於邏輯低位準，則邏輯控制器1020不考慮調變信號1023而生成邏輯信號1031，使得驅動器1030生成處於邏輯高位準的驅動信號1033以關斷電晶體1040。在另一示例中，如果信號1057處於邏輯低位準，則邏輯控制器1020不考慮調變信號1023而生成邏輯信號1035，使得驅動器1034生成處於邏輯低位準的驅動信號1037以關斷電晶體1044。
在另一實施例中，如果信號1057處於邏輯高位準，則當電晶體1040變為關斷時，在預定死區時間段之後，電晶體1044變為導通(例如，變為導通以允許電感器1050的自由滑動)。例如，如果信號1057處於邏輯高位準，則在驅動器1030生成邏輯高位準的驅動信號1033以關斷電晶體1040之後的預定死區時間段，驅動器1034生成處於邏輯高位準的驅動信號1037以接通電晶體1044(例如，NMOS電晶體)。在又一實施例中，如果信號1057處於邏輯高位準，則當電晶體1044變為關斷時，在另一預定死區時間段之後，電晶體1040變為導通(例如，變為導通以向輸出端供應能量)。例如，如果信號1057處於邏輯高位準，則在驅動器1034生成處於邏輯低位準的驅動信號1037以關斷電晶體1044(例如，NMOS電晶體)的另一預定死區時間段，驅動器1030生成處於邏輯低位準的驅動信號1033以接通電晶體1040(例如，PMOS電晶體)。在另一示例中，預定死區時間段的大小等於另一預定死區時間段的大小。在又一示例中，預定死區時間段的大小不等於另一預定死區時間段的大小。
根據一個實施例，電晶體1040和1044影響流過電感器1050的電流1051。例如，當電晶體1040接通並且電晶體1044關斷時，電流1051等於流過電晶體1040的電流，並且電流1051的大小由電流感測電壓1091代表。在另一示例中，當電晶體1040關斷並且電晶體1044接通時，電流1051等於流過電晶體1044的電流，並且電流1051的大小由電流感測電壓1095代表。在又一示例中，當電晶體1040關斷並且電晶體1044關斷時，電流1051的大小等於零。
根據另一實施例，如果電流1051等於流過電晶體1040的電流並且如果電流感測電壓1091大於或等於峰值電壓閾值(例如，Vth_pe)，則電流1051大於或等於峰值電流閾值(例如，Ith_pe)。根據又一實施例，如果電流1051等於流過電晶體1044的電流並且如果電流感測電壓1095小於或等於穀值電壓閾值(例如，Vth_va)，則電流1051小於或等於穀值電流閾值(例如，Ith_va)。
根據又一實施例，電晶體1040(例如，功率電晶體)是PMOS電晶體，並且電晶體1044(例如，功率電晶體)是NMOS電晶體。例如，PMOS電晶體1040的閘極端子連接到驅動器1030，並且PMOS電晶體1040的源極端子接收輸入電壓1080。在另一示例中，NMOS電晶體1044的閘極端子連接到驅動器1034，並且NMOS電晶體1044的源極端子偏置到地。在又一示例中，PMOS電晶體1040的汲極端子和NMOS電晶體1044的汲極端子都連接到電感器1050的一個端子。在又一示例中，電感器1050的另一端子連接到電容器1060的一個端子，並且電容器1060的另一個端子接地。
在一個實施例中，如果輸出電流1088變小，則輸出電壓1082和回饋電壓1084變大。例如，如果回饋電壓1084變大，則參考電壓1086減去回饋電壓1084的結果變小，使得峰值電壓閾值(例如，Vth_pe)和穀值電壓閾值(例如，Vth_va)也變小。在另一示例中，如果穀值電壓閾值(例如，Vth_va)變得等於或小於模式閾值(例如，Vth_mod)，則模式控制信號1061從邏輯低位準變為邏輯高位準。在又一示例中，在模式通知信號1061變為邏輯高位準後，功率變換器1000在不 連續導通模式(DCM)操作。
在另一實施例中，如果輸出電流1088變大，則輸出電壓1082和回饋電壓1084變小。例如，如果回饋電壓1084變小，則參考電壓1086減去回饋電壓1084的結果變大，使得峰值電壓閾值(例如，Vth_pe)和穀值電壓閾值(例如，Vth_va)也變大。在另一示例中，如果穀值電壓閾值(例如，Vth_va)變得大於模式閾值(例如，Vth_mod)，則模式控制信號1061從邏輯高位準變為邏輯低位準。在又一示例中，如果模式控制信號1061處於邏輯低位準，則功率變換器1000在連續導通模式(CCM)操作。
第11圖是根據本發明實施例的功率變換器1000的簡化時序圖。該示意圖僅僅是示例，其不應該不適當地限制權利要求的範圍。本領域普通技術人員將認識到很多變形、替代、以及修改。波形1188代表作為時間函數的輸出電流1088，波形1197代表作為時間函數的峰值電壓控制信號1097，波形1199代表作為時間函數的穀值電壓控制信號1099，並且波形1157代表作為時間函數的信號1057，波形1151代表作為時間函數的電流1051。
在一個實施例中，如果信號1057處於邏輯高位準，則當功率電晶體1040變為關斷時，在預定死區時間段之後，功率電晶體1044變為接通。例如，預定死區時間段相對較短，所以預定死區時間段的影響沒有在第11圖中示出。在另一實施例中，如果信號1057處於邏輯高位準，則當功率電晶體1044變為關斷時，在另一預定死區時間段後，功率電晶體1040變為接通。例如，另一預定死區時間段較短，所以該另一預定死區時間段的影響沒有在第11圖中示出。
根據一個實施例，在時間t70，輸出電流1088從高電流大小(例如，Io3)下降到低電流大小(例如，Io4)；從時間t70到時間t80，輸出電流保持在低電流大小(例如，Io4)，如波形1188所示。例如，從時間t70到時間t80，功率變換器1000的輸入功率大於功率變換器1000的輸出功率，使得輸出電壓1082逐漸增大、回饋電壓1084也逐漸增大。在另一示例中，從時間t70到時間t80，回應於回饋電壓1044增大， 參考電壓1086減去回饋電壓1084的結果變小，峰值電壓閾值(例如，Vth_pe)和峰值電流閾值(例如，Ith_pe)也變小，如波形1151所示。在又一示例中，從時間t70到時間t80，回應於回饋電壓1084增大，參考電壓1086減去回饋電壓1084的結果變小，並且穀值電壓閾值(例如，Vth_va)和穀值電流閾值(例如，Ith_va)也變小，如波形1151所示。
在又一實施例中，從時間t70到時間t80，即使穀值電壓閾值(例如，Vth_va)變小，穀值電壓閾值(例如，Vth_va)仍然保持大於模式閾值(例如，Vth_mod)，並且模式控制信號1061保持處於邏輯低位準。在又一示例中，從時間t70到時間t80，模式控制信號1061保持處於邏輯低位準，信號1057保持處於邏輯高位準，如波形1157所示。在又一示例中，從時間t70到時間t80，模式控制信號1061保持處於邏輯低位準，信號1059保持與穀值電壓控制信號1099相同，如波形1199所示。
根據另一實施例，在時間t80，穀值電壓閾值(例如，Vth_va)變得等於或小於模式閾值(例如，Vth_mod)，使得模式控制信號1061從邏輯低位準變為邏輯高位準。例如，模式閾值(例如，Vth_mod)大於零。在另一示例中，在時間t80，模式控制信號1061從邏輯低位準變為邏輯高位準，信號1057變得與比較信號1053相同。在又一示例中，在時間t80，比較信號1053處於邏輯高位準，信號1057保持處於邏輯高位準，如波形1157所示。在又一示例中，在時間t80，穀值電壓控制信號1099如波形1199所示處於邏輯低位準，信號1059也處於邏輯低位準。在又一示例中，在時間t80，信號1059處於邏輯低位準，峰值電壓控制信號1097也處於邏輯低位準，如波形997所示。在又一示例中，在時間t80，調變信號1023處於邏輯高位準，信號1057保持處於邏輯高位準。在又一示例中，在時間t80，電晶體1040關斷，電晶體1044接通。
根據又一實施例，從時間t80到時間t86，模式控制信號1061保持處於邏輯高位準，並且信號1057保持與比較信號1053相同。例如，從時間t80到時間t86，信號1059由對波形1157和1199所示的信號1057和穀值電壓控制信號1099執行的AND運算確定。在另一示例中，從時間t80到時間t86，模式控制信號1061保持處於邏輯高位準，信號1059 由對比較信號1053和穀值電壓控制信號1099執行的AND運算確定。在又一示例中，從時間t80到時間t86，輸出電流1088保持處於低電流大小(例如，Io4)，如波形1188所示。
在一個實施例中，從時間t80到時間t81，模式控制信號1061保持處於邏輯高位準，比較信號1053保持處於邏輯高位準，信號1057也保持處於邏輯高位準，如波形1157所示。例如，從時間t80到時間t81，穀值電壓控制信號1099如波形1199所示處於邏輯低位準，信號1059也保持處於邏輯低位準。在另一示例中，從時間t80到時間t81，信號1059保持處於邏輯低位準，峰值電壓控制信號1097也保持處於邏輯低位準，如波形1197所示。在又一示例中，從時間t80到時間t81，調變信號1023保持處於邏輯高位準，信號1057也保持處於邏輯高位準。在又一實施例中，從時間t80到時間t81，電晶體1040保持關斷，電晶體1044保持接通。在又一示例中，如圖11所示，從時間t80到時間t81，電流1051減小(例如，逐漸和/或線性減小)到零，如波形1151所示。
在一個實施例中，在時間t81，電流1051如波形1151所示變得等於或小於穀值電流閾值(例如，Ith_va)，使得穀值電壓控制信號1099如波形1199所示從邏輯低位準變為邏輯高位準。例如，如圖11所示，在時間t81，穀值電壓閾值(例如，Vth_va)等於零，穀值電流閾值(例如，Ith_va)等於零，電流1051的大小也等於零，如波形1151所示。
例如，在時間t81，穀值電壓閾值(例如，Vth_va)大於零，穀值電流閾值(例如，Ith_va)也大於零。在另一示例中，在時間t81，模式控制信號1061處於邏輯高位準，比較信號1053從邏輯高位準變為邏輯低位準，信號1057也如波形1157所示從邏輯高位準變為邏輯高位準，信號1059保持處於邏輯低位準。在又一示例中，在時間t81，信號1059保持處於邏輯低位準，峰值電壓控制信號1097也如波形1197所示處於邏輯低位準。在又一示例中，在時間t81，信號1057如波形1157所示從邏輯高位準變為邏輯低位準，電晶體1040和1044都關斷。
在另一實施例中，從時間t81到時間t82，模式控制信號 1061處於邏輯高位準，比較信號1053保持處於邏輯低位準，信號1057也如波形1157所示保持處於邏輯低位準，並且信號1059也保持處於邏輯低位準。例如，從時間t81到時間t82，穀值電壓控制信號1099如波形1199所示保持處於邏輯高位準。在另一示例中，從時間t58到時間t82，信號1059保持處於邏輯低位準，峰值電壓控制信號1097如波形1197所示也保持處於邏輯低位準。在又一示例中，從時間t81到時間t82，信號1057如波形1157所示保持處於邏輯低位準，電晶體1040和1044都保持關斷。在又一示例中，如第11圖所示，從時間t81到時間t82所示，穀值電壓閾值(例如，Vth_pe)保持等於零，穀值電流閾值(例如，Ith_va)保持等於零，並且電流1051也如波形1151所示保持大小等於零。
在又一實施例中，在時間t82，模式控制信號1061處於邏輯高位準，穀值電壓控制信號1099如波形1199所示處於邏輯高位準，但是比較信號1053從邏輯低位準變為邏輯高位準，並且信號1057如波形1157所示從邏輯低位準變為邏輯高位準，使得信號1059從邏輯低位準變為邏輯高位準。例如，在時間t82，峰值電壓控制信號1097處於邏輯低位準，如波形1197所示。在另一示例中，在時間t82，調變信號1023從邏輯高位準變為邏輯低位準，信號1057如波形1157所示從邏輯高位準變為邏輯高位準。在又一示例中，在時間t82，電晶體1044關斷，電晶體1040接通。在又一示例中，在時間t82，電流1051的大小等於零，如波形1151所示。
在又一實施例中，從時間t82到時間t83，模式控制信號1061保持處於邏輯高位準，穀值電壓控制信號1099如波形1199所示保持處於邏輯高位準，比較信號1053保持處於邏輯高位準，信號1057如波形1157所示保持處於邏輯高位準，信號1059保持處於邏輯高位準。例如，從時間t82到時間t83，峰值電壓控制信號1097保持處於邏輯低位準，如波形1197所示。在另一示例中，從時間t82到時間t83，調變信號1023保持處於邏輯低位準，信號1057如波形1157所示保持處於邏輯高位準。在又一實施例中，從時間t82到時間t83，電晶體1040保持接通，電晶體1044保持關斷。在又一示例中，從時間t82到時間t83，電流1051增大 (例如，逐漸和/或線性增大)，如波形1151所示。
根據一個實施例，在時間t83，電流1051如波形1151所示變得等於或大於峰值電流閾值(例如，Ith_pe)，使得峰值電壓控制信號1097如波形1197所示從邏輯低位準變為邏輯高位準、穀值電壓控制信號1099如波形1199所示從邏輯高位準變為邏輯低位準。例如，在時間t83，穀值電壓控制信號1099如波形1199所示從邏輯高位準變為邏輯低位準，信號1059從邏輯高位準變為邏輯低位準。在另一示例中，在時間t83，調變信號1023從邏輯低位準變為邏輯高位準。在又一示例中，在時間t83，模式控制信號1061保持處於邏輯高位準，比較信號1053保持處於邏輯高位準，信號1057如波形1157所示保持處於邏輯高位準。在又一示例中，在時間t83，電晶體1040變為關斷，電晶體1044變為導通。
根據另一實施例，從時間t83到時間t84，峰值電壓控制信號1097如波形1197所示保持處於邏輯高位準，穀值電壓控制信號1099如波形1199所示處於邏輯低位準。例如，從時間t83到時間t84，穀值電壓控制信號1099如波形1199所示保持處於邏輯低位準，並且信號1059保持處於邏輯低位準。在另一示例中，從時間t83到時間t84，調變信號1023保持處於邏輯高位準。在又一示例中，從時間t83到時間t84，模式控制信號1061保持處於邏輯高位準，比較信號1053保持處於邏輯高位準，信號1057如波形1157所示保持處於邏輯高位準。在又一示例中，從時間t83到時間t84，電晶體1040保持關斷，電晶體1044保持接通。在又一示例中，從時間t83到時間t84，電流1051減小(例如，逐漸和/或線性減小)，如波形1151所示。在又一示例中，從時間t83到時間t84的持續時間的大小等於預定時間段(例如，Td)，以形成波形1197所示的峰值電壓控制信號1097的具有預定脈寬(例如，Tq)的信號脈衝。
根據又一實施例，在時間t84，峰值電壓控制信號1097如波形1197所示從邏輯高位準變為邏輯低位準，穀值電壓控制信號1099如波形1199所示處於邏輯低位準。例如，在時間t84，穀值電壓控制信號1099如波形1199所示處於邏輯低位準，信號1059處於邏輯低位準。在另一示例中，在時間t84，調製信號1023保持處於邏輯高位準。在又一示例 中，在時間t84，模式控制信號1061保持處於邏輯高位準，比較信號1053保持處於邏輯高位準，信號1057如波形1157所示保持處於邏輯高位準。在又一示例中，在時間t84，電晶體1040保持關斷，電晶體1044保持接通。
根據又一實施例，從時間t84到時間t85，峰值電壓控制信號1097如波形1197所示保持處於邏輯低位準，穀值電壓控制信號1099如波形1199所示保持處於邏輯低位準。例如，從時間t84到時間t85，穀值電壓控制信號1099如波形1199所示保持處於邏輯低位準，信號1059處於邏輯低位準。在另一示例中，從時間t84到時間t85，調製信號1023處於邏輯高位準。在又一示例中，從時間t84到時間t85，模式控制信號1061保持處於邏輯高位準，比較信號1053保持處於邏輯高位準，信號1057如波形1157所示保持處於邏輯高位準。在又一示例中，從時間t84到時間t85，電晶體1040保持關斷，電晶體1044保持接通。在又一示例中，從時間t84到時間t85，電流1051減小(例如，逐漸和/或線性減小)，如波形1151所示。
在一個實施例中，在時間t85，電流1051如波形1151所示變得等於或小於穀值電流閾值(例如，Ith_va)，使得穀值電壓控制信號1099如波形1199所示從邏輯低位準變為邏輯高位準。例如，在時間t85，穀值電流閾值(例如，Ith_va)等於零，電流1051如波形1151所示也等於零。在另一示例中，在時間t85，模式控制信號1061處於邏輯高位準，比較信號1053從邏輯高位準變為邏輯低位準，信號1057也如波形1157所示從邏輯高位準變為邏輯低位準，並且信號1059也處於邏輯低位準。在另一示例中，在時間t85，信號1059處於邏輯低位準，峰值電壓控制信號1097如波形1197所示也處於邏輯低位準。在又一示例中，在時間t85，信號1057如波形1157所示從邏輯高位準變為邏輯低位準，並且電晶體1040和1044都關斷。
在另一實施例中，從時間t85到時間t86，模式控制信號1061保持處於邏輯高位準，比較信號1053保持處於邏輯低位準，信號1057如波形1157所示保持處於邏輯低位準，並且信號1059也保持處於邏 輯低位準。例如，從時間t85到時間t86，穀值電壓控制信號1099如波形1199所示保持處於邏輯高位準。在另一示例中，從時間t85到時間t86，信號1059保持處於邏輯低位準，峰值電壓控制信號1097如波形1197所示保持處於邏輯低位準。在又一示例中，從時間t85到時間t86，信號1057如波形1157所示保持處於邏輯低位準，電晶體1040和1044都保持關斷。在又一示例中，從時間t85到時間t86，電流1051的大小保持為零，如波形1151所示。
在又一實施例中，在時間t86，模式控制信號1061處於邏輯高位準，穀值電壓控制信號1099如波形1199所示處於邏輯高位準，但是比較信號1053從邏輯低位準變為邏輯高位準，信號1057如波形1157所示從邏輯低位準變為邏輯高位準，使得信號1059從邏輯低位準變為邏輯高位準。例如，在時間t86，峰值電壓控制信號1097處於邏輯低位準，如波形1197所示。在另一示例中，在時間t86，調變信號1023從邏輯高位準變為邏輯低位準，信號1057如波形1157所示從邏輯低位準變為邏輯高位準。在又一示例中，在時間t86，電晶體1044關斷，電晶體1140接通。
如第11圖所示，根據一些實施例，功率變換器1000在時間t80之前在連續導通模式(CCM)操作，在時間t82開始在不連續導通模式(DCM)操作。例如，從時間t82開始，功率變換器1000以等於從時間t82到時間t86的持續時間的切換週期在不連續導通模式(DCM)操作。
如第10圖和第11圖所示，根據一些實施例，功率變換器1000(例如，降壓變換器)是磁滯變換器。例如，如波形1151所示，電流1051在峰值電流閾值(例如，Ith_pe)和穀值電流閾值(例如，Ith_va)之間改變。在另一示例中，峰值電流閾值(例如，Ith_pe)和穀值電流閾值(例如，Ith_va)之間的差形成電流遲滯視窗
根據一些實施例，如第9圖所示，從時間t52開始，功率變換器800在不連續導通模式(DCM)操作。根據一些實施例，如第11圖所示，從時間t82開始，功率變換器1000在不連續導通模式(DCM) 操作。例如，當在不連續導通模式(DCM)操作時，功率變換器1000的峰值電流閾值(例如，Ith_pe)小於功率變換器800的峰值電流閾值(例如，Ith_pe)。在另一示例中，當在不連續導通模式(DCM)操作時，功率變換器1000具有比功率變換器800更小的輸出紋波。
本發明的一些實施例提供了一種包括峰值電流控制器和穀值電流控制器的降壓變換器，其中，穀值電流控制器回應於回饋電壓改變、參考電壓恒定而調節穀值電壓閾值，以實現輸入和輸出功率平衡。本發明的一些實施例提供了一種包括峰值電流控制器和穀值電流控制器的降壓變換器，其中，峰值電流控制器回應於回饋電壓改變、參考電壓恒定而調節峰值電壓閾值，穀值電流控制器回應於回饋電壓改變、參考電壓恒定而調節穀值電壓閾值，以實現輸入和輸出功率平衡。
本發明的一些實施例提供了一種具有比傳統的磁滯模式降壓變換器更好的穩定性和更強的抗雜訊能力的降壓變換器。本發明的一些實施例提供了一種能夠根據輸出功率自動調節切換頻率、並能夠實現比傳統的電流模式降壓變換器和/或傳統的電壓模式降壓變換器更高的效率的降壓變換器。
根據另一實施例，用於功率變換器(例如，功率變換器600)的系統控制器(例如，晶片602)包括：第一電流控制器(例如，峰值電流控制器696)，被配置為接收第一輸入信號(例如，電流感測電壓691)，並至少部分地基於第一輸入信號生成第一輸出信號(例如，峰值電壓控制信號697)；第二電流控制器(例如，穀值電流控制器698)，被配置為接收補償信號(例如，補償信號611)和第二輸入信號(例如，電流感測電壓695)，並至少部分地基於第二輸入信號生成第二輸出信號(例如，電流感測電壓695)；以及驅動信號生成器(例如，邏輯控制器620、SR觸發器622、以及驅動器630和634的組合)，被配置為接收第一輸出信號和第二輸出信號，至少部分地基於第一輸出信號和第二輸出信號生成第一驅動信號(例如，驅動信號633)，並至少部分地基於第一輸出信號和第二輸出信號生成第二驅動信號(例如，驅動信號637)。第一電流控制器(例如，峰值電流控制器696)被配置為，回應於第一輸入信 號(例如，電流感測電壓691)變得等於或大於第一閾值(例如，峰值電壓閾值Vth_pe)，將第一輸出信號(例如，峰值電壓控制信號697)從第一邏輯位準變為第二邏輯位準；第二電流控制器(例如，穀值電流控制器698)被配置為，回應於第二輸入信號(例如，電流感測電壓695)變得等於或小於第二閾值(例如，穀值電壓閾值Vth_va)，將第二輸出信號(例如，穀值電壓控制信號699)從第一邏輯位準變為第二邏輯位準。其中，所述驅動信號生成器(例如，邏輯控制器620、SR觸發器622、以及驅動器630和634的組合)被配置為：回應於第一輸出信號(例如，峰值電壓控制信號697)處於第一邏輯位準並且第二輸出信號(例如，穀值電壓控制信號699)處於第二邏輯位準，以第一延遲或沒有第一延遲地生成處於第三邏輯位準的第一驅動信號(例如，驅動信號633)；回應於第一輸出信號(例如，峰值電壓控制信號697)處於第二邏輯位準並且第二輸出信號(例如，穀值電壓控制信號699)處於第一邏輯位準，以第二延遲或者沒有第二延遲地生成處於第四邏輯位準的第一驅動信號(例如，驅動信號633)，第四邏輯位準不同於第三邏輯位準。第二電流控制器(例如，穀值電流控制器698)進一步被配置為，在連續導通模式下：回應於補償信號的大小增大，增大第二閾值(例如，穀值電壓閾值Vth_va)的大小；並且回應於補償信號的大小減小，減小第二閾值(例如，穀值電壓閾值Vth_va)的大小。例如，系統控制器(例如，晶片602)是至少根據第6圖實現的。
在另一示例中，第一電流控制器(例如，峰值電流控制器696)被配置為，回應於第一輸入信號(例如，電流感測電壓691)變得等於或大於第一閾值(例如，峰值電壓閾值Vth_pe)，將第一輸出信號(例如，峰值電壓控制信號697)從第一邏輯位準變為第二邏輯位準；將第一輸出信號(例如，峰值電壓控制信號697)保持在第二邏輯位準達預定時間段(例如，預定時間段Tp)；以及將第一輸出信號(例如，峰值電壓控制信號697)從第二邏輯位準變回第一邏輯位準。
在又一示例中，第二電流控制器(例如，穀值電流控制器698)進一步被配置為接收第一輸出信號(例如，峰值電壓控制信號 697)。在又一示例中，第二電流控制器(例如，穀值電流控制器698)進一步被配置為：回應於第二輸入信號(例如，電流感測電壓695)變得等於或小於第二閾值(例如，穀值電壓閾值Vth_va)，將第二輸出信號(例如，穀值電壓控制信號699)從第一邏輯位準變為第二邏輯位準；以及回應於第一輸出信號(例如，峰值電壓控制信號697)從第一邏輯位準變為第二邏輯位準，將第二輸出信號(例如，穀值電壓控制信號699)從第二邏輯位準變回第一邏輯位準。
在又一示例中，驅動信號生成器(例如，邏輯控制器620、SR觸發器622、以及驅動器630和634的組合)進一步被配置為：將第一驅動信號(例如，驅動信號633)輸出到第一電晶體(例如，電晶體640)，該第一電晶體包括第一電晶體端子；以及將第二驅動信號(例如，驅動信號637)輸出到第二電晶體(例如，電晶體644)，該第二電晶體包括連接到第一電晶體端子的第二電晶體端子。第一電晶體端子和第二電晶體端子連接到電感器(例如，電感器650)的第一電感器端子；電感器(例如，電感器650)包括與端子電壓(例如，輸出電壓682)相關聯的第二電感器端子。在又一示例中，系統控制器進一步包括：誤差放大器(例如，誤差放大器610)，被配置為接收參考電壓(例如，參考電壓686)和回饋電壓(例如，回饋電壓684)，回饋電壓與端子電壓(例如，輸出電壓682)成比例；以及補償網路(例如，補償網路612)。誤差放大器(例如，誤差放大器610)進一步被配置為與補償網路(例如，補償網路612)一起，至少部分地基於參考電壓(例如，參考電壓686)和回饋電壓(例如，回饋電壓684)生成補償信號(例如，補償電壓611)。在又一示例中，第一輸入信號(例如，電流感測電壓691)代表流過第一電晶體(例如，電晶體640)的第一電晶體電流的大小；第二輸入信號(例如，電流感測電壓695)代表流過第二電晶體(例如，電晶體644)的第二電晶體電流的大小。
在又一示例中，驅動信號生成器包括：觸發器(例如，SR觸發器622)，被配置為接收第一輸出信號和第二輸出信號，並至少部分地基於第一輸出信號和第二輸出信號生成調製信號(例如，調製信號 623)；邏輯控制器(例如，邏輯控制器620)，被配置為接收調製信號(例如，調製信號623)，並至少部分地基於調製信號生成第一邏輯信號(例如，邏輯信號631)和第二邏輯信號(例如，邏輯信號635)；第一驅動器(例如，驅動器630)，被配置為接收第一邏輯信號(例如，邏輯信號631)，並至少部分地基於第一邏輯信號(例如，邏輯信號631)生成第一驅動信號(例如，驅動信號633)；以及第二驅動器(例如，驅動器634)，被配置為接收第二邏輯信號(例如，邏輯信號635)，並至少部分地基於第二邏輯信號(例如，邏輯信號635)生成第二驅動信號(例如，驅動信號637)。
在又一示例中，第一邏輯位準是邏輯低位準；第二邏輯位準是邏輯高位準。在又一示例中，第三邏輯位準是所述邏輯低位準；第四邏輯位準是邏輯高位準。在又一示例中，驅動信號生成器(例如，邏輯控制器620、SR觸發器622、以及驅動器630和634的組合)進一步被配置為，回應於第一輸出信號(例如，峰值電壓控制信號697)處於第一邏輯位準並且第二輸出信號(例如，穀值電壓控制信號699)從第一邏輯位準變為第二邏輯位準，以第一延遲或者沒有第一延遲地將第一驅動信號(例如，驅動信號633)從第四邏輯位準變為第三邏輯位準；並且以第三延遲或者沒有第三延遲地將第二驅動信號(例如，驅動信號637)從第四邏輯位準變為第三邏輯位準。在又一示例中，驅動信號生成器(例如，邏輯控制器620、SR觸發器622、以及驅動器630和634的組合)進一步被配置為，回應於第一輸出信號(例如，峰值電壓控制信號697)處於第一邏輯位準並且第二輸出信號(例如，穀值電壓控制信號699)從第一邏輯位準變為第二邏輯位準，以第一延遲將第一驅動信號(例如，驅動信號633)從第四邏輯位準變為所述邏輯位準；並且沒有第三延遲地將第二驅動信號(例如，驅動信號637)從第四邏輯位準變為第三邏輯位準。
在又一示例中，驅動信號生成器(例如，邏輯控制器620、SR觸發器622、以及驅動器630和634的組合)進一步被配置為，回應於第一輸出信號(例如，峰值電壓控制信號697)從第一邏輯位準變為第二邏輯位準並且第二輸出信號(例如，穀值電壓控制信號699)從第 二邏輯位準變為第一邏輯位準，以第二延遲或者沒有第二延遲地將第一驅動信號(例如，驅動信號633)從第三邏輯位準變為第四邏輯位準；以及以第三延遲或者沒有第三延遲地將第二驅動信號(例如，驅動信號637)從第三邏輯位準變為第四邏輯位準。在又一示例中，驅動信號生成器(例如，邏輯控制器620、SR觸發器622、以及驅動器630和634的組合)進一步被配置為，回應於第一輸出信號(例如，峰值電壓控制信號697)從第一邏輯位準變為第二邏輯位準並且第二輸出信號(例如，穀值電壓控制信號699)從第二邏輯位準變為第一邏輯位準，沒有第二延遲地將第一驅動信號(例如，驅動信號633)從第三邏輯位準變為第四邏輯位準；並且以第三延遲將第二驅動信號(例如，驅動信號637)從第三邏輯位準變為第四邏輯位準。
根據又一實施例，用於功率變換器(例如，功率變換器800)的系統控制器(例如，晶片802)包括：第一電流控制器(例如，峰值電流控制器896)，被配置為接收第一輸入信號(例如，電流感測電壓891)，並至少部分地基於第一輸入信號生成第一輸出信號(例如，峰值電壓控制信號897)；第二電流控制器(例如，穀值電流控制器898)，被配置為接收第二輸入信號(例如，電流感測電壓895)，至少部分地基於第二輸入信號生成第二輸出信號(例如，穀值電壓控制信號899)，並生成第三輸出信號(例如，模式控制信號861)。另外，該系統控制器(例如，晶片802)進一步包括：輸出信號生成器(例如，NAND門856和AND門858的組合)，被配置為接收第三輸入信號(例如，信號855)、第三輸出信號(例如，模式控制信號861)、以及第二輸出信號(例如，穀值電壓控制信號899)，並至少部分地基於第三輸入信號(例如，信號855)、第三輸出信號(例如，模式控制信號861)、以及第二輸出信號(例如，穀值電壓控制信號899)生成第四輸出信號(例如，信號859)；以及驅動信號生成器(例如，邏輯控制器820、SR觸發器822、以及驅動器830和834的組合)，被配置為接收第一輸出信號(例如，峰值電壓控制信號897)和第四輸出信號(例如，信號859)，至少部分地基於第一輸出信號和第四輸出信號生成第一驅動信號(例如，驅動 信號833)，並至少部分地基於第一輸出信號和第四輸出信號生成第二驅動信號(例如，驅動洗腦837)。第一電流控制器(例如，峰值電流控制器896)被配置為，回應於第一輸入信號(例如，電流感測電壓891)變得等於或大於第一閾值(例如，峰值電壓閾值Vth_pe)，將第一輸出信號(例如，峰值電壓控制信號897)從第一邏輯位準變為第二邏輯位準；第二電流控制器(例如，穀值電流控制器898)被配置為，回應於第二輸入信號(例如，電流感測電壓895)變得等於或小於第二閾值(例如，穀值電壓閾值Vth_va)，將第二輸出信號(例如，穀值電壓控制信號899)從第一邏輯位準變為第二邏輯位準。驅動信號生成器(例如，邏輯控制器820、SR觸發器822、以及驅動器830和834的組合)被配置為：回應於第一輸出信號(例如，峰值電壓控制信號897)處於第一邏輯位準並且第四輸出信號(例如，信號859)處於第二邏輯位準，以第一延遲或者沒有第一延遲地生成處於第三邏輯位準的第一驅動信號(例如，驅動信號833)；以及回應於第一輸出信號(例如，峰值電壓控制信號897)處於第二邏輯位準並且第四輸出信號(例如，信號859)處於第一邏輯位準，以第二延遲或者沒有第二延遲地生成處於第四邏輯位準的第一驅動信號(例如，驅動信號833)，第四邏輯位準不同於第三邏輯位準。第二電流控制器(例如，穀值電流控制器898)進一步被配置為：回應於第二閾值(例如，穀值電壓閾值Vth_va)大於預定閾值(例如，模式閾值Vth_mod)，生成處於第五邏輯位準的第三輸出信號(例如，模式控制信號861)；以及回應於第二閾值(例如，穀值電壓閾值Vth_va)小於預定閾值(例如，模式閾值Vth_mod)，生成處於第六邏輯位準的第三輸出信號(例如，模式控制信號861)，第六邏輯位準不同於第五邏輯位準。例如，該系統控制器(晶片802)是至少根據第8圖實現的。
在另一示例中，第五邏輯位準對應於連續導通模式；第六邏輯位準對應於不連續導通模式。在又一示例中，第五邏輯位準是邏輯低位準；第六邏輯位準是邏輯高位準。在又一示例中，第二電流控制器(例如，穀值電流控制器898)進一步被配置為，在連續導通模式下，回應於補償信號的大小增大，增大第二閾值(例如，穀值電壓閾值Vth_va) 的大小；並且回應於補償信號的大小減小，減小第二閾值(例如，穀值電壓閾值Vth_va)的大小。
在又一示例中，控制信號生成器包括：NAND門(例如，NAND門856)，被配置為接收第三輸入信號(例如，信號855)和第三輸出信號(例如，模式控制信號861)，並至少部分地基於第三輸入信號(例如，信號855)和第三輸出信號(例如，模式控制信號861)生成門信號(例如，信號857)；以及AND門(例如，AND門858)，被配置為接收門信號(例如，信號857)和第二輸出信號(例如，穀值電壓控制信號899)，並至少部分地基於門信號(例如，信號857)和第二輸出信號(例如，穀值電壓控制信號899)生成第四輸出信號(例如，信號859)。
在又一示例中，第一電流控制器(例如，峰值電流控制器896)被配置為，回應於第一輸入信號(例如，電流感測電壓891)變得等於或大於第一閾值(例如，峰值電壓閾值Vth_pe)，將第一輸出信號(例如，峰值電壓控制信號897)從第一邏輯位準變為第二邏輯位準；將第一輸出信號(例如，峰值電壓控制信號897)保持在第二邏輯位準達預定時間段(例如，預定時間段Tq)；以及將第一輸出信號(例如，峰值電壓控制信號897)從第二邏輯位準變回第一邏輯位準。
在又一示例中，第二電流控制器(例如，穀值電流控制器898)進一步被配置為接收第一輸出信號(例如，峰值電壓控制信號897)。在又一示例中，第二電流控制器(例如，穀值電流控制器898)進一步被配置為：回應於第二輸入信號(例如，電流感測電壓895)變得等於或小於第二閾值(例如，穀值電壓閾值Vth_va)，將第二輸出信號(例如，穀值電壓控制信號899)從第一邏輯位準變為第二邏輯位準；以及回應於第一輸出信號(例如，峰值電壓控制信號897)從第一邏輯位準變為第二邏輯位準，將第二輸出信號(例如，穀值電壓控制信號899)從第二邏輯位準變回第一邏輯位準。
在又一示例中，驅動信號生成器(例如，邏輯控制器820、SR觸發器822、以及驅動器830和834的組合)進一步被配置為： 將第一驅動信號(例如，驅動信號833)輸出到第一電晶體(例如，電晶體840)，該第一電晶體包括第一電晶體端子；以及將第二驅動信號(例如，驅動信號837)輸出到第二電晶體(例如，電晶體844)，該第二電晶體包括連接到第一電晶體端子的第二電晶體端子。第一電晶體端子和第二電晶體端子連接到電感器(例如，電感器850)的第一電感器端子；並且該電感器(例如，電感器850)包括與端子電壓(例如，輸出電壓882)相關聯的第二電感器端子。在又一示例中，該系統控制器進一步包括：誤差放大器(例如，誤差放大器810)，被配置為接收參考電壓(例如，參考電壓886)和回饋電壓(例如，回饋電壓884)，回饋電壓與端子電壓(例如，輸出電壓882)成比例；以及補償網路(例如，補償網路812)。誤差放大器(例如，誤差放大器810)進一步被配置為，與補償網路(例如，補償網路812)一起至少部分地基於參考電壓(例如，參考電壓886)和回饋電壓(例如，回饋電壓884)生成補償信號(例如，補償電壓811)。在又一示例中，該系統控制器進一步包括：比較器(例如，比較器852)，被配置為接收參考電壓(例如，參考電壓886)和回饋電壓(例如，回饋電壓884)，並至少部分地基於參考電壓(例如，參考電壓886)和回饋電壓(例如，回饋電壓884)生成比較信號(例如，比較信號853)；以及NOT門(例如，NOT門854)，被配置為接收比較信號(例如，比較信號853)，並至少部分地基於比較信號(例如，比較信號853)生成第三輸入信號(例如，信號855)。在又一示例中，系該統控制器進一步包括：第一輸入信號(例如，電流感測電壓891)代表流過第一電晶體(例如，電晶體840)的第一電晶體電流的大小；並且第二輸入信號(例如，電流感測電壓895)代表流過第二電晶體(例如，電晶體844)的第二電晶體電流的大小。
在又一示例中，驅動信號生成器包括：觸發器(例如，SR觸發器822)，被配置為接收第一輸出信號(例如，峰值電壓控制信號897)和第四輸出信號(例如，信號859)，並至少部分地基於第一輸出信號和第四輸出信號生成調變信號(例如，調變信號823)；邏輯控制器(例如，邏輯控制器820)，被配置為接收調變信號(例如，調製信號 823)，並至少部分地基於調製信號生成第一邏輯信號(例如，邏輯信號831)和第二邏輯信號(例如，邏輯信號835)；第一驅動器(例如，驅動器830)，被配置為接收第一邏輯信號(例如，邏輯信號831)，並至少部分地基於第一邏輯信號(例如，邏輯信號831)生成第一驅動信號(例如，驅動信號833)；以及第二驅動器(例如，驅動器834)，被配置為接收第二邏輯信號(例如，邏輯信號835)，並至少部分地基於第二邏輯信號(例如，邏輯信號835)生成第二驅動信號(例如，驅動信號837)。
在又一示例中，第一邏輯位準是邏輯低位準；第二邏輯位準是邏輯高位準。在又一示例中，第三邏輯位準是邏輯低位準；第四邏輯位準是邏輯高位準。在又一示例中，驅動信號生成器(例如，邏輯控制器820、SR觸發器822、以及驅動器830和834的組合)進一步被配置為，回應於第一輸出信號(例如，峰值電壓控制信號897)處於第一邏輯位準並且第四輸出信號(例如，信號859)從第一邏輯位準變為第二邏輯位準，以第一延遲或者沒有第一延遲地將第一驅動信號(例如，驅動信號833)從第四邏輯位準變為第三邏輯位準；以及以第三延遲或者沒有第三延遲地將第二驅動信號(例如，驅動信號837)從第四邏輯位準變為第三邏輯位準。在又一示例中，驅動信號生成器(例如，邏輯控制器820、SR觸發器822、以及驅動器830和834的組合)進一步被配置為，回應於第一輸出信號(例如，峰值電壓控制信號897)處於第一邏輯位準並且第四輸出信號(例如，信號859)從第一邏輯位準變為第二邏輯位準，以第一延遲將第一驅動信號(例如，驅動信號833)從第四邏輯位準變為第三邏輯位準；以及沒有第三延遲地將第二驅動信號(例如，驅動信號837)從第四邏輯位準變為第三邏輯位準。
在又一示例中，驅動信號生成器(例如，邏輯控制器820、SR觸發器822、以及驅動器830和834的組合)進一步被配置為，回應於第一輸出信號(例如，峰值電壓控制信號897)從第一邏輯位準變為第二邏輯位準並且第四輸出信號(例如，信號859)從第二邏輯位準變為第一邏輯位準，以第二延遲或者沒有第二延遲地將第一驅動信號(例 如，驅動信號833)從第三邏輯位準變為第四邏輯位準；以及以第三延遲或者沒有第三延遲地將第二驅動信號(例如，驅動信號837)從第三邏輯位準變為第四邏輯位準。在又一示例中，驅動信號生成器(例如，邏輯控制器820、SR觸發器822、以及驅動器830和834的組合)進一步被配置為，回應於第一輸出信號(峰值電壓控制信號897)從第一邏輯位準變為第二邏輯位準並且第四輸出信號(例如，信號859)從第二邏輯位準變為第一邏輯位準，沒有第二延遲地將第一驅動信號(例如，驅動信號833)從第三邏輯位準變為第四邏輯位準；以及以第三延遲將第二驅動信號(例如，驅動信號837)從第三邏輯位準變為第四邏輯位準。
根據又一實施例，用於功率變換器(例如，功率變換器1000)的系統控制器(例如，晶片1002)包括：第一電流控制器(例如，峰值電流控制器1096)，被配置為接收補償信號(例如，補償電壓1011)和第一輸入信號(例如，電流感測電壓1091)，並至少部分地基於第一輸入信號生成第一輸出信號(例如，峰值電壓控制信號1097)；第二電流控制器(例如，穀值電流控制器1098)，被配置為接收第二輸入信號(例如，電流感測電壓1095)，並至少部分地基於第二輸入信號生成第二輸出信號(例如，穀值電壓控制信號1099)；以及驅動信號生成器(例如，邏輯控制器1020、SR觸發器1022、以及驅動器1030和1034的組合)，被配置為接收第一輸出信號(例如，峰值電壓控制信號1097)和與第二輸出信號(例如，穀值電壓控制信號1099)有關的第三輸出信號(例如，信號1059)，至少部分地基於第一輸出信號和第三輸出信號生成第一驅動信號(例如，驅動信號1033)，並至少部分地基於第一輸出信號和第三輸出信號生成第二驅動信號(例如，驅動信號1037)。第一電流控制器(例如，峰值電流控制器1096)被配置為，回應於第一輸入信號(例如，電流感測電壓1091)變得等於或大於第一閾值(例如，峰值電壓閾值Vth_pe)，將第一輸出信號(例如，峰值電壓控制信號1097)從第一邏輯位準變為第二邏輯位準；以及第二電流控制器(例如，穀值電流控制器1098)被配置為，回應於第二輸入信號(例如，電流感測電壓1095)變得等於或小於第二閾值(例如，穀值電壓閾值Vth_va)，將第二輸出信號 (例如，穀值電壓控制信號1099)從第一邏輯位準變為第二邏輯位準。驅動信號生成器(例如，邏輯控制器1020、SR觸發器1022、以及驅動器1030和1034的組合)被配置為：回應於第一輸出信號(例如，峰值電壓控制信號1097)處於第一邏輯位準並且第三輸出信號(例如，信號1059)處於第二邏輯位準，以第一延遲或者沒有第一延遲地生成處於第三邏輯位準的第一驅動信號(例如，驅動信號1033)；以及回應於第一輸出信號(例如，峰值電壓控制信號1097)處於第二邏輯位準並且第三輸出信號(例如，信號1059)處於第一邏輯位準，以第二延遲或者沒有第二延遲地生成處於第四邏輯位準的第一驅動信號(例如，驅動信號1033)，第四邏輯位準不同於第三邏輯位準。第一電流控制器(例如，峰值電流控制器1096)進一步被配置為，在連續導通模式下，回應於補償信號的大小增大，增大第一閾值(例如，峰值電壓閾值Vth_pe)的大小；並且回應於補償信號的大小減小，減小第一閾值(例如，峰值電壓閾值Vth_pe)的大小。例如，該系統控制器(例如，晶片1002)是至少根據圖10實現的。
在另一示例中，第二電流控制器(例如，穀值電流控制器1098)進一步被配置為接收所償信號(例如，補償電壓1011)。在又一示例中，第二電流控制器(例如，穀值電流控制器1098)進一步被配置為，在連續導通模式下，回應於第二閾值(例如，穀值電壓閾值Vth_va)大於預定閾值(例如，模式閾值Vth_mod)，生成處於第五邏輯位準的第四輸出信號(例如，模式控制信號1061)；以及回應於第二閾值(例如，穀值電壓閾值Vth_va)小於預定閾值(例如，模式閾值Vth_mod)，生成處於第六邏輯位準的第四輸出信號(例如，模式控制信號1061)，第六邏輯位準不同於第五邏輯位準。在又一示例中，第五邏輯位準對應於連續導通模式；第六邏輯位準對應於不連續導通模式。在又一示例中，第五邏輯位準是邏輯低位準；第六邏輯位準是邏輯高位準。
在又一示例中，第二電流控制器(例如，穀值電流控制器1098)進一步被配置為，在連續導通模式下，回應於補償信號的大小增大，增大第二閾值(例如，穀值電壓閾值Vth_va)的大小；並且回應於補償信號的大小減小，減小第二閾值(例如，穀值電壓閾值Vth_va)的大 小。在又一示例中，第一電流控制器(例如，峰值電流控制器1096)和第二電流控制器(例如，穀值電流控制器1098)進一步被配置為，在連續導通模式下，回應於補償信號的大小增大，保持第一閾值(例如，峰值電壓閾值Vth_pe)減去第二閾值(例如，穀值電壓閾值Vth_va)的結果恒定；並且回應於補償信號的大小減小，保持第一閾值(例如，峰值電壓閾值Vth_pe)減去第二閾值(例如，穀值電壓閾值Vth_va)的結果恒定。在又一示例中，第一電流控制器(例如，峰值電流控制器1096)和第二電流控制器(例如，穀值電流控制器1098)進一步被配置為，在連續導通模式下，回應於補償信號的大小增大，改變第一閾值(例如，峰值電壓閾值Vth_pe)減去第二閾值(例如，穀值電壓閾值Vth_va)的結果；並且回應於補償信號的大小減小，改變第一閾值(例如，峰值電壓閾值Vth_pe)減去第二閾值(例如，穀值電壓閾值Vth_va)的結果。
在又一示例中，第二電流控制器(例如，穀值電流控制器1098)被配置為生成第四輸出信號(例如，模式控制信號1061)。在又一示例中，該系統控制器進一步包括：輸出信號生成器(例如，NAND門1056和AND門1058的組合)，被配置為接收第三輸入信號(例如，信號1055)、第四輸出信號(例如，模式控制信號1061)、以及第二輸出信號(例如，穀值電壓控制信號1099)，並至少部分地基於第三輸入信號(例如，信號1055)、第四輸出信號(例如，模式控制信號1061)、以及第二輸出信號(例如，穀值電壓控制信號1099)生成述第三輸出信號(例如，信號1059)。在又一示例中，輸出信號生成器包括：NAND門(例如，NAND門1056)，被配置為接收第三輸入信號(例如，信號1055)和第四輸出信號(例如，模式控制信號1061)，並至少部分地基於第三輸入信號(例如，信號1055)和第四輸出信號(例如，模式控制信號1061)生成門信號(例如，門信號1057)；以及AND門(例如，AND門1058)，被配置為接收門信號(例如，們信號1057)和第二輸出信號(例如，穀值電壓控制信號1099)，並至少部分地基於門信號(例如，信號1057)和第二輸出信號(例如，穀值電壓控制信號1099)生成第三輸出信號(例如，信號1059)。
在又一示例中，第一電流控制器(例如，峰值電流控制器1096)被配置為，回應於第一輸入信號(例如，電流感測電壓1091)變得等於或大於第一閾值(例如，峰值電壓閾值Vth_pe)，將第一輸出信號(例如，峰值電壓控制信號1097)從第一邏輯位準變為第二邏輯位準；將第一輸出信號(例如，峰值電壓控制信號1097)保持在第二邏輯位準達預定時間段(例如，預定時間段Tr)；以及將第一輸出信號(例如，峰值電壓控制信號1097)從第二邏輯位準變回第一邏輯位準。
在又一示例中，第二電流控制器(例如，穀值電流控制器1098)進一步被配置為接收第一輸出信號(例如，峰值電壓控制信號1097)。在又一示例中，第二電流控制器(例如，穀值電流控制器1098)進一步被配置為：回應於第二輸入信號(例如，電流感測電壓1095)變得等於或小於第二閾值(例如，穀值電壓閾值Vth_va)，將第二輸出信號(例如，穀值電壓控制信號1099)從第一邏輯位準變為第二邏輯位準；以及回應於第一輸出信號(例如，峰值電壓控制信號1097)從第一邏輯位準變為第二邏輯位準，將第二輸出信號(例如，穀值電壓控制信號1099)從第二邏輯位準變回第一邏輯位準。
在又一示例中，驅動信號生成器(例如，邏輯控制器1020、SR觸發器1022、以及驅動器1030和1034的組合)進一步被配置為：將第一驅動信號(例如，驅動信號1033)輸出到第一電晶體(例如，電晶體1040)，該第一電晶體包括第一電晶體端子；以及將第二驅動信號(例如，驅動信號1037)輸出到第二電晶體(例如，電晶體1044)，該第二電晶體包括連接到第一電晶體端子的第二電晶體端子。第一電晶體端子和第二電晶體端子連接到電感器(例如，電感器1050)的第一電感器端子；並且該電感器(例如，電感器1050)包括與端子電壓(例如，輸出電壓1082)相關聯的第二電感器端子。在又一示例中，該系統控制器進一步包括：誤差放大器(例如，誤差放大器1010)，被配置為接收參考電壓(例如，參考電壓1086)和回饋電壓(例如，回饋電壓1084)，回饋電壓與端子電壓(例如，輸出電壓1082)成比例；以及補償網路(例如，補償網路1012)。誤差放大器(例如，誤差放大器1010)進一步被配置 為，與補償網路(例如，補償網路1012)一起至少部分地基於參考電壓(例如，參考電壓1086)和回饋電壓(例如，回饋電壓1084)生成補償信號(例如，補償電壓1011)。在又一示例中，系統控制器進一步包括：比較器(例如，比較器1052)，被配置為接收參考電壓(例如，參考電壓1086)和回饋電壓(例如，回饋電壓1084)，並至少部分地基於參考電壓(例如，參考電壓1086)和回饋電壓(例如，回饋電壓1084)生成比較信號(例如，比較信號1053)；以及NOT門(例如，NOT門1054)，被配置為接收比較信號(例如，比較信號1053)，並至少部分地基於比較信號(例如，比較信號1053)生成第三輸入信號(例如，信號1055)。在又一示例中，系統控制器進一步包括：第一輸入信號(例如，電流感測電壓1091)代表流過第一電晶體(例如，電晶體1040)的第一電晶體電流的大小；並且第二輸入信號(例如，電流感測電壓1095)代表流過第二電晶體(例如，電晶體1044)的第二電晶體電流的大小。
在又一示例中，驅動信號生成器包括：觸發器(例如，SR觸發器1022)，被配置為接收第一輸出信號(例如，峰值電壓控制信號1097)和第三輸出信號(例如，信號1059)，並至少部分地基於第一輸出信號和第三輸出信號生成調變信號(例如，調變信號1023)；邏輯控制器(例如，邏輯控制器1020)，被配置為接收調變信號(例如，調變信號1023)，並至少部分地基於調變信號生成第一邏輯信號(例如，邏輯信號1031)和第二邏輯信號(例如，邏輯信號1035)。另外，驅動信號生成器進一步包括：第一驅動器(例如，驅動器1030)，被配置為接收第一邏輯信號(例如，邏輯信號1031)，並至少部分地基於第一邏輯信號(例如，邏輯信號1031)生成第一驅動信號(例如，驅動信號1033)；以及第二驅動器(例如，驅動器1034)，被配置為接收第二邏輯信號(例如，邏輯信號1035)，並至少部分地基於第二邏輯信號(例如，邏輯信號1035)生成第二驅動信號(例如，驅動信號1037)。
在又一示例中，第一邏輯位準是邏輯低位準；第二邏輯位準是邏輯高位準。在又一示例中，第三邏輯位準是邏輯低位準；第四邏輯位準是邏輯高位準。在又一示例中，驅動信號生成器(例如，邏輯控制 器1020、SR觸發器1022、以及驅動器1030和1034的組合)進一步被配置為，回應於第一輸出信號(例如，峰值電壓控制信號1097)處於第一邏輯位準並且第三輸出信號(例如，信號1059)從第一邏輯位準變為第二邏輯位準，以第一延遲或者沒有第一延遲地將第一驅動信號(例如，驅動信號1033)從第四邏輯位準變為第三邏輯位準；以及以第三延遲或者沒有第三延遲地將第二驅動信號(例如，驅動信號1037)從第四邏輯位準變為第三邏輯位準。在又一示例中，驅動信號生成器(例如，邏輯控制器1020、SR觸發器1022、以及驅動器1030和1034的組合)進一步被配置為，回應於第一輸出信號(例如，峰值電壓控制信號1097)處於第一邏輯位準並且第三輸出信號(例如，信號1059)從第一邏輯位準變為第二邏輯位準，以第一延遲將第一驅動信號(例如，驅動信號1033)從第四邏輯位準變為第三邏輯位準；以及沒有第三延遲地將第二驅動信號(例如，驅動信號1037)從第四邏輯位準變為第三邏輯位準。
在又一示例中，驅動信號生成器(例如，邏輯控制器1020、SR觸發器1022、以及驅動器1030和1034的組合)進一步被配置為，回應於第一輸出信號(例如，峰值電壓控制信號1097)從第一邏輯位準變為第二邏輯位準並且第三輸出信號(例如，信號1059)從第二邏輯位準變為第一邏輯位準，以第二延遲或者沒有第二延遲地將第一驅動信號(例如，驅動信號1033)從第三邏輯位準變為第四邏輯位準；以及以第三延遲或者沒有第三延遲地將第二驅動信號(例如，驅動信號1037)從第三邏輯位準變為第四邏輯位準。在又一示例中，驅動信號生成器(例如，邏輯控制器1020、SR觸發器1022、以及驅動器1030和1034的組合)進一步被配置為，回應於第一輸出信號(例如，峰值電壓控制信號1097)從第一邏輯位準變為第二邏輯位準並且第三輸出信號(例如，信號1059)從第二邏輯位準變為第一邏輯位準，沒有第二延遲地將第一驅動信號(例如，驅動信號1033)從第三邏輯位準變為第四邏輯位準；以及以第三延遲將第二驅動信號(例如，驅動信號1037)從第三邏輯位準變為第四邏輯位準。
根據又一實施例，用於功率變換器(例如，功率變換器600)的方法包括：接收第一輸入信號(例如，電流感測電壓691)；至少 部分地基於第一輸入信號，生成第一輸出信號(例如，峰值電壓控制信號697)；接收補償信號(例如，補償電壓611)；在連續導通模式下，至少部分地基於補償信號(例如，補償電壓611)確定第二閾值(例如，穀值電壓閾值Vth_va)。另外，該方法進一步包括：接收第二輸入信號(例如，電流感測電壓695)；至少部分地基於第二輸入信號，生成第二輸出信號(例如，穀值電壓控制信號699)；接收第一輸出信號和第二輸出信號；至少部分地基於第一輸出信號和第二輸出信號，生成第一驅動信號(例如，驅動信號633)；以及至少部分地基於第一輸出信號和第二輸出信號，生成第二驅動信號(例如，驅動信號637)。至少部分地基於第一輸入信號生成第一輸出信號(例如，峰值電壓控制信號697)的處理包括：回應於第一輸入信號(例如，電流感測電壓691)變得等於或大於第一閾值(例如，峰值電壓閾值Vth_pe)，將第一輸出信號(例如，峰值電壓控制信號697)從第一邏輯位準變為第二邏輯位準。至少部分地基於第二輸入信號生成第二輸出信號(例如，穀值電壓控制信號699)的處理包括：回應於第二輸入信號(例如，電流感測電壓695)變得等於或小於第二閾值(例如，穀值電壓閾值Vth_va)，將第二輸出信號(例如，穀值電壓控制信號699)從第一邏輯位準變為第二邏輯位準。至少部分地基於第一輸出信號和第二輸出信號生成第一驅動信號(例如，驅動信號633)的處理包括：回應於第一輸出信號(例如，峰值電壓控制信號697)處於第一邏輯位準並且第二輸出信號(例如，穀值電壓控制信號699)處於第二邏輯位準，以第一延遲或者沒有第一延遲地生成處於第三邏輯位準的第一驅動信號(例如，驅動信號633)；以及回應於第一輸出信號(例如，峰值電壓控制信號697)處於第二邏輯位準並且第二輸出信號(例如，穀值電壓控制信號699)處於第一邏輯位準，以第二延遲或者沒有第二延遲地生成處於第四邏輯位準的第一驅動信號(例如，驅動信號633)，第四邏輯位準不同於第三邏輯位準。在連續導通模式下至少部分地基於補償信號(例如，補償電壓611)確定第二閾值(例如，穀值電壓閾值Vth_va)的處理包括，在連續導通模式下：回應於補償信號的大小增大，增大第二閾值(例如，穀值電壓閾值Vth_va)的大小；以及回應於補償信號的大小減 小，減小第二閾值(例如，穀值電壓閾值Vth_va)的大小。
根據又一實施例，用於功率變換器(例如，功率變換器800)的方法包括：接收第一輸入信號(例如，電流感測電壓891)；至少部分地基於第一輸入信號，生成第一輸出信號(例如，峰值電壓控制信號897)；接收第二輸入信號(例如，電流感測電壓895)；至少部分地基於第二輸入信號，生成第二輸出信號(例如，穀值電壓控制信號899)。另外，該方法進一步包括：生成第三輸入信號(例如，模式控制信號861)；接收第三輸入信號(例如，信號855)、第三輸出信號(例如，模式控制信號861)、以及第二輸出信號(例如，穀值電壓控制信號899)；至少部分地基於第三輸入信號(例如，信號855)、第三輸出信號(例如，模式控制信號861)、以及第二輸出信號(例如，穀值電壓控制信號899)，生成第四輸出信號(例如，信號859)。另外，該方法進一步包括：接收第一輸出信號(例如，峰值電壓控制信號897)和第四輸出信號(例如，信號859)；至少部分地基於第一輸出信號和第四輸出信號，生成第一驅動信號(例如，驅動信號833)；至少部分地基於第一輸出信號和第四輸出信號，生成第二驅動信號(例如，驅動信號837)。至少部分地基於第一輸入信號生成第一輸出信號(例如，峰值電壓控制信號897)的處理包括：回應於第一輸入信號(例如，電流感測電壓891)變得等於或大於第一閾值(例如，峰值電壓閾值Vth_pe)，將第一輸出信號(例如，峰值電壓控制信號897)從第一邏輯位準變為第二邏輯位準。至少部分地基於第二輸入信號生成第二輸出信號(例如，穀值電壓控制信號899)的處理包括：回應於第二輸入信號(例如，電流感測電壓895)變得等於或小於第二閾值(例如，穀值電壓閾值Vth_va)，將第二輸出信號(例如，穀值電壓控制信號899)從第一邏輯位準變為第二邏輯位準。至少部分地基於第一輸入信號和第四輸出信號生成第一驅動信號(例如，驅動信號833)的處理包括：回應於第一輸出信號(例如，峰值電壓控制信號897)處於第一邏輯位準並且第四輸出信號(例如，信號859)處於第二邏輯位準，以第一延遲或者沒有第一延遲地生成處於第三邏輯位準的第一驅動信號(例如，驅動信號833)；以及回應於第一輸出信號(例如， 峰值電壓控制信號897)處於第二邏輯位準並且第四輸出信號(例如，信號859)處於第一邏輯位準，以第二延遲或者沒有第二延遲地生成處於第四邏輯位準的第一驅動信號(例如，驅動信號833)。第四邏輯位準不同於第三邏輯位準。生成第三輸出信號(例如，模式控制信號861)的處理包括：回應於第二閾值(例如，穀值電壓閾值Vth_va)大於預定閾值(例如，模式閾值Vth_mod)，生成處於第五邏輯位準的第三輸出信號(例如，模式控制信號861)；以及回應於第二閾值(例如，穀值電壓閾值Vth_va)小於預定閾值(例如，模式閾值Vth_mod)，生成處於第六邏輯位準的第三輸出信號(例如，模式控制信號861)。第六邏輯位準不同於第五邏輯位準。例如，該方法是至少根據圖8實現的。
根據又一實施例，用於功率變換器(例如，功率變換器1000)的方法包括：接收補償信號(例如，補償電壓1011)；在連續導通模式下，至少部分地基於補償信號(例如，補償電壓1011)確定第一閾值(例如，峰值電壓閾值Vth_pe)；接收第一輸入信號(例如，電流感測電壓1091)；至少部分地基於第一輸入信號，生成第一輸出信號(例如，峰值電壓控制信號1097)。另外，該方法進一步包括：接收第二輸入信號(例如，電流感測電壓1095)；至少部分地基於第二輸入信號，生成第二輸出信號(例如，穀值電壓控制信號1099)。另外，該方法進一步包括：接收第一輸出信號(例如，峰值電壓控制信號1097)和與第二輸出信號(例如，穀值電壓控制信號1099)有關的第三輸出信號(例如，信號1059)；至少部分地基於第一輸出信號和第三輸出信號，生成第一驅動信號(例如，驅動信號1033)；至少部分地基於第一輸出信號和第三輸出信號，生成第二驅動信號(例如，驅動信號1037)。至少部分地基於第一輸入信號生成第一輸出信號的處理(例如，峰值電壓控制信號1097)包括：回應於第一輸入信號(例如，電流感測電壓1091)變得等於或大於第一閾值(例如，峰值電壓閾值Vth_pe)，將第一輸出信號(例如，峰值電壓控制信號1097)從第一邏輯位準變為第二邏輯位準。至少部分地基於第二輸入信號生成第二輸出信號的處理(例如，穀值電壓控制信號1099)包括：回應於第二輸入信號(例如，電流感測電壓1095)變得等於或小於第二閾 值(例如，穀值電壓閾值Vth_va)，將第二輸出信號(例如，穀值電壓閾值Vth_Va)從第一邏輯位準變為第二邏輯位準。至少部分地基於第一輸出信號和第三輸出信號生成第一驅動信號(例如，驅動信號1033)的處理包括：回應於第一輸出信號(例如，峰值電壓控制信號1097)處於第一邏輯位準並且第三輸出信號(例如，信號1059)處於第二邏輯位準，以第一延遲或者沒有第一延遲地生成處於第三邏輯位準的第一驅動信號(例如，驅動信號1033)；以及回應於第一輸出信號(例如，峰值電壓控制信號1097)處於第二邏輯位準並且第三輸出信號(例如，信號1059)處於第一邏輯位準，以第二延遲或者沒有第二延遲地生成處於第四邏輯位準的第一驅動信號(例如，驅動信號1033)，第四邏輯位準不同於第三邏輯位準。在連續導通模式下，至少部分地基於補償信號(例如，補償電壓1011)確定第一閾值(例如，峰值電壓閾值Vth_pe)的處理包括，在連續導通模式下：回應於補償信號的大小增大，增大第一閾值(例如，峰值電壓閾值Vth_pe)的大小；以及回應於補償信號的大小減小，減小第一閾值(例如，峰值電壓閾值Vth_pe)的大小。例如，該方法是至少根據圖10實現的。
例如，本發明的各種實施例的一些或所有元件分別單獨和/或與至少另一元件結合是使用一個或多個軟體元件、一個或多個硬體元件、和/或軟體和硬體元件的一個或多個組合實現的。在另一示例中，本發明的各種實施例的一些或所有元件分別單獨和/或與至少另一元件結合被實現在一個或多個電路中，這些電路例如是，一個或多個類比電路和/或一個或多個數位電路。在又一示例中，本發明的各種實施例和/或示例可以結合在一起。
儘管描述了本發明的具體實施例，但是本領域技術人員將理解的是，存在與所描述的實施例等同的其他實施例。因此，應該理解，本發明不限於所具體示出的實施例，而僅受所附權利要求的範圍的限制。

Claims (61)

  1. 一種用於功率變換器的系統控制器，所述系統控制器包括：第一電流控制器，被配置為接收第一輸入信號，並至少部分地基於所述第一輸入信號生成第一輸出信號；第二電流控制器，被配置為接收補償信號和第二輸入信號，並至少部分地基於所述第二輸入信號生成第二輸出信號；以及驅動信號生成器，被配置為接收所述第一輸出信號和所述第二輸出信號，至少部分地基於所述第一輸出信號和所述第二輸出信號生成第一驅動信號，並至少部分地基於所述第一輸出信號和所述第二輸出信號生成第二驅動信號；其中：所述第一電流控制器被配置為，回應於所述第一輸入信號變得等於或大於第一閾值，將所述第一輸出信號從第一邏輯位準變為第二邏輯位準；所述第二電流控制器被配置為，回應於所述第二輸入信號變得等於或小於第二閾值，將所述第二輸出信號從所述第一邏輯位準變為所述第二邏輯位準；其中，所述驅動信號生成器被配置為：回應於所述第一輸出信號處於所述第一邏輯位準並且所述第二輸出信號處於所述第二邏輯位準，以第一延遲或沒有所述第一延遲地生成處於第三邏輯位準的所述第一驅動信號；回應於所述第一輸出信號處於所述第二邏輯位準並且所述第二輸出信號處於所述第一邏輯位準，以第二延遲或者沒有所述第二延遲地生成處於第四邏輯位準的所述第一驅動信號，所述第四邏輯位準不同於所述第三邏輯位準；其中，所述第二電流控制器進一步被配置為，在連續導通模式下：回應於所述補償信號的大小增大，增大所述第二閾值的大小；並且回應於所述補償信號的大小減小，減小所述第二閾值的大小。
  2. 如申請專利範圍第1項所述的系統控制器，其中，所述第一電流控 制器被配置為，回應於所述第一輸入信號變得等於或大於所述第一閾值，將所述第一輸出信號從所述第一邏輯位準變為所述第二邏輯位準；將所述第一輸出信號保持在所述第二邏輯位準達預定時間段；以及將所述第一輸出信號從所述第二邏輯位準變回所述第一邏輯位準。
  3. 如申請專利範圍第1項所述的系統控制器，其中，所述第二電流控制器進一步被配置為接收所述第一輸出信號。
  4. 如申請專利範圍第3項所述的系統控制器，其中，所述第二電流控制器進一步被配置為：回應於所述第二輸入信號變得等於或小於所述第二閾值，將所述第二輸出信號從所述第一邏輯位準變為所述第二邏輯位準；以及響應於所述第一輸出信號從所述第一邏輯位準變為所述第二邏輯位準，將所述第二輸出信號從所述第二邏輯位準變回所述第一邏輯位準。
  5. 如申請專利範圍第1項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為：將所述第一驅動信號輸出到第一電晶體，所述第一電晶體包括第一電晶體端子；以及將所述第二驅動信號輸出到第二電晶體，所述第二電晶體包括連接到所述第一電晶體端子的第二電晶體端子；其中：所述第一電晶體端子和所述第二電晶體端子連接到電感器的第一電感器端子；以及所述電感器包括與端子電壓相關聯的第二電感器端子。
  6. 如-申請專利範圍第5項所述的系統控制器，進一步包括：誤差放大器，被配置為接收參考電壓和回饋電壓，所述回饋電壓與所述端子電壓成比例；以及補償網路；其中，所述誤差放大器進一步被配置為，與所述補償網路一起至少部分地基於所述參考電壓和所述回饋電壓生成所述補償信號。
  7. 如申請專利範圍第5項所述的系統控制器，其中： 所述第一輸入信號代表流過所述第一電晶體的第一電晶體電流的大小；並且所述第二輸入信號代表流過所述第二電晶體的第二電晶體電流的大小。
  8. 如申請專利範圍第1項所述的系統控制器，其中，所述驅動信號生成器包括：觸發器，被配置為接收所述第一輸出信號和所述第二輸出信號，並至少部分地基於所述第一輸出信號和所述第二輸出信號生成調製信號；邏輯控制器，被配置為接收所述調製信號，並至少部分地基於所述調製信號生成第一邏輯信號和第二邏輯信號；第一驅動器，被配置為接收所述第一邏輯信號，並至少部分地基於所述第一邏輯信號生成所述第一驅動信號；以及第二驅動器，被配置為接收所述第二邏輯信號，並至少部分地基於所述第二邏輯信號生成所述第二驅動信號。
  9. 如申請專利範圍第1項所述的系統控制器，其中：所述第一邏輯位準是邏輯低位準；並且所述第二邏輯位準是邏輯高位準。
  10. 如申請專利範圍第9項所述的系統控制器，其中：所述第三邏輯位準是所述邏輯低位準；並且所述第四邏輯位準是所述邏輯高位準。
  11. 如申請專利範圍第1項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為，回應於所述第一輸出信號處於所述第一邏輯位準並且所述第二輸出信號從所述第一邏輯位準變為所述第二邏輯位準，以所述第一延遲或者沒有所述第一延遲地將所述第一驅動信號從所述第四邏輯位準變為所述第三邏輯位準；並且以第三延遲或者沒有所述第三延遲地將所述第二驅動信號從所述第四邏輯位準變為所述第三邏輯位準。
  12. 如申請專利範圍第11項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為，回應於所述第一輸出信號處於所述第一邏輯位準 並且所述第二輸出信號從所述第一邏輯位準變為所述第二邏輯位準，以所述第一延遲將所述第一驅動信號從所述第四邏輯位準變為所述第三邏輯位準；並且沒有所述第三延遲地將所述第二驅動信號從所述第四邏輯位準變為所述第三邏輯位準。
  13. 如申請專利範圍第1項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為，回應於所述第一輸出信號從所述第一邏輯位準變為所述第二邏輯位準並且所述第二輸出信號從所述第二邏輯位準變為所述第一邏輯位準，以所述第二延遲或者沒有所述第二延遲地將所述第一驅動信號從所述第三邏輯位準變為所述第四邏輯位準；以及以第三延遲或者沒有所述第三延遲地將所述第二驅動信號從所述第三邏輯位準變為所述第四邏輯位準。
  14. 如申請專利範圍第13項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為，回應於所述第一輸出信號從所述第一邏輯位準變為所述第二邏輯位準並且所述第二輸出信號從所述第二邏輯位準變為所述第一邏輯位準，沒有所述第二延遲地將所述第一驅動信號從所述第三邏輯位準變為所述第四邏輯位準；並且以所述第三延遲將所述第二驅動信號從所述第三邏輯位準變為所述第四邏輯位準。
  15. 一種用於功率變換器的系統控制器，所述系統控制器包括：第一電流控制器，被配置為接收第一輸入信號，並至少部分地基於所述第一輸入信號生成第一輸出信號；第二電流控制器，被配置為接收第二輸入信號，至少部分地基於所述第二輸入信號生成第二輸出信號，並生成第三輸出信號；輸出信號生成器，被配置為接收第三輸入信號、所述第三輸出信號、以及所述第二輸出信號，並至少部分地基於所述第三輸入信號、所述第三輸出信號、以及所述第二輸出信號生成第四輸出信號；以及 驅動信號生成器，被配置為接收所述第一輸出信號和所述第四輸出信號，至少部分地基於所述第一輸出信號和所述第四輸出信號生成第一驅動信號，並至少部分地基於所述第一輸出信號和所述第四輸出信號生成第二驅動信號；其中：所述第一電流控制器被配置為，回應於所述第一輸入信號變得等於或大於第一閾值，將所述第一輸出信號從第一邏輯位準變為第二邏輯位準；所述第二電流控制器被配置為，回應於所述第二輸入信號變得等於或小於第二閾值，將所述第二輸出信號從所述第一邏輯位準變為所述第二邏輯位準；其中，所述驅動信號生成器被配置為：回應於所述第一輸出信號處於所述第一邏輯位準並且所述第四輸出信號處於所述第二邏輯位準，以第一延遲或者沒有所述第一延遲地生成處於第三邏輯位準的所述第一驅動信號；以及回應於所述第一輸出信號處於所述第二邏輯位準並且所述第四輸出信號處於所述第一邏輯位準，以第二延遲或者沒有所述第二延遲地生成處於第四邏輯位準的所述第一驅動信號，所述第四邏輯位準不同於所述第三邏輯位準；其中，所述第二電流控制器進一步被配置為：響應於所述第二閾值大於預定閾值，生成處於第五邏輯位準的所述第三輸出信號；以及響應於所述第二閾值小於所述預定閾值，生成處於第六邏輯位準的所述第三輸出信號，所述第六邏輯位準不同於所述第五邏輯位準。
  16. 如申請專利範圍第15項所述的系統控制器，其中：所述第五邏輯位準對應於連續導通模式；並且所述第六邏輯位準對應於不連續導通模式。
  17. 如申請專利範圍第16項所述的系統控制器，其中：所述第五邏輯位準是邏輯低位準；並且所述第六邏輯位準是邏輯高位準。
  18. 如申請專利範圍第16項所述的系統控制器，其中，所述第二電流控制器進一步被配置為，在所述連續導通模式下：回應於所述補償信號的大小增大，增大所述第二閾值的大小；並且回應於所述補償信號的大小減小，減小所述第二閾值的大小。
  19. 如申請專利範圍第15項所述的系統控制器，其中，所述輸出信號生成器包括：NAND門，被配置為接收所述第三輸入信號和所述第三輸出信號，並至少部分地基於所述第三輸入信號和所述第三輸出信號生成門信號；以及AND門，被配置為接收所述門信號和所述第二輸出信號，並至少部分地基於所述門信號和所述第二輸出信號生成所述第四輸出信號。
  20. 如申請專利範圍第15項所述的系統控制器，其中，所述第一電流控制器被配置為，回應於所述第一輸入信號變得等於或大於所述第一閾值，將所述第一輸出信號從所述第一邏輯位準變為所述第二邏輯位準；將所述第一輸出信號保持在所述第二邏輯位準達預定時間段；以及將所述第一輸出信號從所述第二邏輯位準變回所述第一邏輯位準。
  21. 如申請專利範圍第15項所述的系統控制器，其中，所述第二電流控制器進一步被配置為接收所述第一輸出信號。
  22. 如申請專利範圍第21項所述的系統控制器，其中，所述第二電流控制器進一步被配置為：回應於所述第二輸入信號變得等於或小於所述第二閾值，將所述第二輸出信號從所述第一邏輯位準變為所述第二邏輯位準；以及響應於所述第一輸出信號從所述第一邏輯位準變為所述第二邏輯位準，將所述第二輸出信號從所述第二邏輯位準變回所述第一邏輯位準。
  23. 如申請專利範圍第15項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為：將所述第一驅動信號輸出到第一電晶體，所述第一電晶體包括第一電晶體端子；以及將所述第二驅動信號輸出到第二電晶體，所述第二電晶體包括連接到 所述第一電晶體端子的第二電晶體端子；其中：所述第一電晶體端子和所述第二電晶體端子連接到電感器的第一電感器端子；並且所述電感器包括與端子電壓相關聯的第二電感器端子。
  24. 如申請專利範圍第23項所述的系統控制器，進一步包括：誤差放大器，被配置為接收參考電壓和回饋電壓，所述回饋電壓與所述端子電壓成比例；以及補償網路；其中，所述誤差放大器進一步被配置為，與所述補償網路一起至少部分地基於所述參考電壓和所述回饋電壓生成所述補償信號。
  25. 如申請專利範圍第24項所述的系統控制器，進一步包括：比較器，被配置為接收所述參考電壓和所述回饋電壓，並至少部分地基於所述參考電壓和所述回饋電壓生成比較信號；以及NOT門，被配置為接收所述比較信號，並至少部分地基於所述比較信號生成所述第三輸入信號。
  26. 如申請專利範圍第23項所述的系統控制器，進一步包括：第一輸入信號代表流過所述第一電晶體的第一電晶體電流的大小；並且所述第二輸入信號代表流過所述第二電晶體的第二電晶體電流的大小。
  27. 如申請專利範圍第15項所述的系統控制器，其中，所述驅動信號生成器包括：觸發器，被配置為接收所述第一輸出信號和所述第四輸出信號，並至少部分地基於所述第一輸出信號和所述第四輸出信號生成調製信號；邏輯控制器，被配置為接收所述調製信號，並至少部分地基於所述調製信號生成第一邏輯信號和第二邏輯信號；第一驅動器，被配置為接收所述第一邏輯信號，並至少部分地基於所述第一邏輯信號生成所述第一驅動信號；以及 第二驅動器，被配置為接收所述第二邏輯信號，並至少部分地基於所述第二邏輯信號生成所述第二驅動信號。
  28. 如申請專利範圍第15項所述的系統控制器，其中：所述第一邏輯位準是邏輯低位準；並且所述第二邏輯位準是邏輯高位準。
  29. 如申請專利範圍第28項所述的系統控制器，其中：所述第三邏輯位準是所述邏輯低位準；並且所述第四邏輯位準是所述邏輯高位準。
  30. 如申請專利範圍第15項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為，回應於所述第一輸出信號處於所述第一邏輯位準並且所述第四輸出信號從所述第一邏輯位準變為所述第二邏輯位準，以所述第一延遲或者沒有所述第一延遲地將所述第一驅動信號從所述第四邏輯位準變為所述第三邏輯位準；以及以所述第三延遲或者沒有所述第三延遲地將所述第二驅動信號從所述第四邏輯位準變為所述第三邏輯位準。
  31. 如申請專利範圍第30項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為，回應於所述第一輸出信號處於所述第一邏輯位準並且所述第四輸出信號從所述第一邏輯位準變為所述第二邏輯位準，以所述第一延遲將所述第一驅動信號從所述第四邏輯位準變為所述第三邏輯位準；以及沒有所述第三延遲地將所述第二驅動信號從所述第四邏輯位準變為所述第三邏輯位準。
  32. 如申請專利範圍第15項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為，回應於所述第一輸出信號從所述第一邏輯位準變為所述第二邏輯位準並且所述第四輸出信號從所述第二邏輯位準變為所述第一邏輯位準，以所述第二延遲或者沒有所述第二延遲地將所述第一驅動信號從所述第三邏輯位準變為所述第四邏輯位準；以及以第三延遲或者沒有所述第三延遲地將所述第二驅動信號從所述第三 邏輯位準變為所述第四邏輯位準。
  33. 如申請專利範圍第32項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為，回應於所述第一輸出信號從所述第一邏輯位準變為所述第二邏輯位準並且所述第四輸出信號從所述第二邏輯位準變為所述第一邏輯位準，沒有所述第二延遲地將所述第一驅動信號從所述第三邏輯位準變為所述第四邏輯位準；以及以所述第三延遲將所述第二驅動信號從所述第三邏輯位準變為所述第四邏輯位準。
  34. 一種用於功率變換器的系統控制器，所述系統控制器包括：第一電流控制器，被配置為接收補償信號和第一輸入信號，並至少部分地基於所述第一輸入信號生成第一輸出信號；第二電流控制器，被配置為接收第二輸入信號，並至少部分地基於所述第二輸入信號生成第二輸出信號；以及驅動信號生成器，被配置為接收所述第一輸出信號和與所述第二輸出信號有關的第三輸出信號，至少部分地基於所述第一輸出信號和所述第三輸出信號生成第一驅動信號，並至少部分地基於所述第一輸出信號和所述第三輸出信號生成第二驅動信號；其中：所述第一電流控制器被配置為，回應於所述第一輸入信號變得等於或大於第一閾值，將所述第一輸出信號從第一邏輯位準變為第二邏輯位準；以及所述第二電流控制器被配置為，回應於所述第二輸入信號變得等於或小於第二閾值，將所述第二輸出信號從所述第一邏輯位準變為所述第二邏輯位準；其中，所述驅動信號生成器被配置為：回應於所述第一輸出信號處於所述第一邏輯位準並且所述第三輸出信號處於所述第二邏輯位準，以第一延遲或者沒有所述第一延遲地生成處於第三邏輯位準的所述第一驅動信號；以及 回應於所述第一輸出信號處於所述第二邏輯位準並且所述第三輸出信號處於所述第一邏輯位準，以第二延遲或者沒有所述第二延遲地生成處於第四邏輯位準的所述第一驅動信號，所述第四邏輯位準不同於所述第三邏輯位準；其中，所述第一電流控制器進一步被配置為，在連續導通模式下：回應於所述補償信號的大小增大，增大所述第一閾值的大小；並且回應於所述補償信號的大小減小，減小所述第一閾值的大小。
  35. 如申請專利範圍第34項所述的系統控制器，其中，所述第二電流控制器進一步被配置為接收所述補償信號。
  36. 如申請專利範圍第35項所述的系統控制器，其中，所述第二電流控制器進一步被配置為，在所述連續導通模式下：回應於所述第二閾值大於預定閾值，生成處於第五邏輯位準的第四輸出信號；以及響應於所述第二閾值小於所述預定閾值，生成處於第六邏輯位準的所述第四輸出信號，所述第六邏輯位準不同於所述第五邏輯位準。
  37. 如申請專利範圍第36項所述的系統控制器，其中：所述第五邏輯位準對應於所述連續導通模式；並且所述第六邏輯位準對應於不連續導通模式。
  38. 如申請專利範圍第37項所述的系統控制器，其中：所述第五邏輯位準是邏輯低位準；並且所述第六邏輯位準是邏輯高位準。
  39. 如申請專利範圍第34項所述的系統控制器，其中，所述第二電流控制器進一步被配置為，在所述連續導通模式下：回應於所述補償信號的大小增大，增大所述第二閾值的大小；並且回應於所述補償信號的大小減小，減小所述第二閾值的大小。
  40. 如申請專利範圍第39項所述的系統控制器，其中，所述第一電流控制器和所述第二電流控制器進一步被配置為，在所述連續導通模式下：回應於所述補償信號的大小增大，保持所述第一閾值減去所述第二閾值的結果恒定；並且 回應於所述補償信號的大小減小，保持所述第一閾值減去所述第二閾值的結果恒定。
  41. 如申請專利範圍第39項所述的系統控制器，其中，所述第一電流控制器和所述第二電流控制器進一步被配置為，在所述連續導通模式下：回應於所述補償信號的大小增大，改變所述第一閾值減去所述第二閾值的結果；並且回應於所述補償信號的大小減小，改變所述第一閾值減去所述第二閾值的結果。
  42. 如申請專利範圍第34項所述的系統控制器，其中，所述第二電流控制器被配置為生成第四輸出信號。
  43. 如申請專利範圍第42項所述的系統控制器，進一步包括輸出信號生成器，被配置為接收第三輸入信號、所述第四輸出信號、以及所述第二輸出信號，並至少部分地基於所述第三輸入信號、所述第四輸出信號、以及所述第二輸出信號生成所述第三輸出信號。
  44. 如申請專利範圍第43項所述的系統控制器，其中，所述輸出信號生成器包括：NAND門，被配置為接收所述第三輸入信號和所述第四輸出信號，並至少部分地基於所述第三輸入信號和所述第四輸出信號生成門信號；以及AND門，被配置為接收所述門信號和所述第二輸出信號，並至少部分地基於所述門信號和所述第二輸出信號生成所述第三輸出信號。
  45. 如申請專利範圍第34項所述的系統控制器，其中，所述第一電流控制器被配置為，回應於所述第一輸入信號變得等於或大於所述第一閾值：將所述第一輸出信號從所述第一邏輯位準變為所述第二邏輯位準；將所述第一輸出信號保持在所述第二邏輯位準達預定時間段；以及將所述第一輸出信號從所述第二邏輯位準變回所述第一邏輯位準。
  46. 如申請專利範圍第34項所述的系統控制器，其中，所述第二電流控制器進一步被配置為接收所述第一輸出信號。
  47. 如申請專利範圍第46項所述的系統控制器，其中，所述第二電流 控制器進一步被配置為：回應於所述第二輸入信號變得等於或小於所述第二閾值，將所述第二輸出信號從所述第一邏輯位準變為所述第二邏輯位準；以及響應於所述第一輸出信號從所述第一邏輯位準變為所述第二邏輯位準，將所述第二輸出信號從所述第二邏輯位準變回所述第一邏輯位準。
  48. 如申請專利範圍第34項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為：將所述第一驅動信號輸出到第一電晶體，所述第一電晶體包括第一電晶體端子；以及將所述第二驅動信號輸出到第二電晶體，所述第二電晶體包括連接到所述第一電晶體端子的第二電晶體端子；其中：所述第一電晶體端子和所述第二電晶體端子連接到電感器的第一電感器端子；並且所述電感器包括與端子電壓相關聯的第二電感器端子。
  49. 如申請專利範圍第48項所述的系統控制器，進一步包括：誤差放大器，被配置為接收參考電壓和回饋電壓，所述回饋電壓與所述端子電壓成比例；以及補償網路；其中，所述誤差放大器進一步被配置為，與所述補償網路一起至少部分地基於所述參考電壓和所述回饋電壓生成所述補償信號。
  50. 如申請專利範圍第49項所述的系統控制器，進一步包括：比較器，被配置為接收所述參考電壓和所述回饋電壓，並至少部分地基於所述參考電壓和所述回饋電壓生成比較信號；以及NOT門，被配置為接收所述比較信號，並至少部分地基於所述比較信號生成所述第三輸入信號。
  51. 如申請專利範圍第48項所述的系統控制器，進一步包括：所述第一輸入信號代表流過所述第一電晶體的第一電晶體電流的大小；並且 所述第二輸入信號代表流過所述第二電晶體的第二電晶體電流的大小。
  52. 如申請專利範圍第34項所述的系統控制器，其中，所述驅動信號生成器包括：觸發器，被配置為接收所述第一輸出信號和所述第三輸出信號，並至少部分地基於所述第一輸出信號和所述第三輸出信號生成調製信號；邏輯控制器，被配置為接收所述調製信號，並至少部分地基於所述調製信號生成第一邏輯信號和第二邏輯信號；第一驅動器，被配置為接收所述第一邏輯信號，並至少部分地基於所述第一邏輯信號生成所述第一驅動信號；以及第二驅動器，被配置為接收所述第二邏輯信號，並至少部分地基於所述第二邏輯信號生成所述第二驅動信號。
  53. 如申請專利範圍第34項所述的系統控制器，其中：所述第一邏輯位準是邏輯低位準；並且所述第二邏輯位準是邏輯高位準。
  54. 如申請專利範圍第54項所述的系統控制器，其中：所述第三邏輯位準是所述邏輯低位準；並且所述第四邏輯位準是所述邏輯高位準。
  55. 如申請專利範圍第34項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為，回應於所述第一輸出信號處於所述第一邏輯位準並且所述第三輸出信號從所述第一邏輯位準變為所述第二邏輯位準，以所述第一延遲或者沒有所述第一延遲地將所述第一驅動信號從所述第四邏輯位準變為所述第三邏輯位準；以及以第三延遲或者沒有所述第三延遲地將所述第二驅動信號從所述第四邏輯位準變為所述第三邏輯位準。
  56. 如申請專利範圍第55項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為，回應於所述第一輸出信號處於所述第一邏輯位準並且所述第三輸出信號從所述第一邏輯位準變為所述第二邏輯位準：以所述第一延遲將所述第一驅動信號從所述第四邏輯位準變為所述第 三邏輯位準；以及沒有所述第三延遲地將所述第二驅動信號從所述第四邏輯位準變為所述第三邏輯位準。
  57. 如申請專利範圍第34項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為，回應於所述第一輸出信號從所述第一邏輯位準變為所述第二邏輯位準並且所述第三輸出信號從所述第二邏輯位準變為所述第一邏輯位準：以所述第二延遲或者沒有所述第二延遲地將所述第一驅動信號從所述第三邏輯位準變為所述第四邏輯位準；以及以第三延遲或者沒有所述第三延遲地將所述第二驅動信號從所述第三邏輯位準變為所述第四邏輯位準。
  58. 如申請專利範圍第57項所述的系統控制器，其中，所述驅動信號生成器進一步被配置為，回應於所述第一輸出信號從所述第一邏輯位準變為所述第二邏輯位準並且所述第三輸出信號從所述第二邏輯位準變為所述第一邏輯位準，沒有所述第二延遲地將所述第一驅動信號從所述第三邏輯位準變為所述第四邏輯位準；以及以所述第三延遲將所述第二驅動信號從所述第三邏輯位準變為所述第四邏輯位準。
  59. 一種用於功率變換器的方法，所述方法包括：接收第一輸入信號；至少部分地基於所述第一輸入信號生成第一輸出信號；接收補償信號；在連續導通模式下，至少部分地基於所述補償信號確定第二閾值；接收第二輸入信號；至少部分地基於所述第二輸入信號生成第二輸出信號；接收所述第一輸出信號和所述第二輸出信號；至少部分地基於所述第一輸出信號和所述第二輸出信號生成第一驅動信號；以及 至少部分地基於所述第一輸出信號和所述第二輸出信號生成第二驅動信號；其中：至少部分地基於所述第一輸入信號生成第一輸出信號的處理包括：回應於所述第一輸入信號變得等於或大於第一閾值，將所述第一輸出信號從第一邏輯位準變為第二邏輯位準；以及至少部分地基於所述第二輸入信號生成第二輸出信號的處理包括：回應於所述第二輸入信號變得等於或小於第二閾值，將所述第二輸出信號從所述第一邏輯位準變為所述第二邏輯位準；其中，至少部分地基於所述第一輸出信號和所述第二輸出信號生成第一驅動信號的處理包括：回應於所述第一輸出信號處於所述第一邏輯位準並且所述第二輸出信號處於所述第二邏輯位準，以第一延遲或者沒有所述第一延遲地生成處於第三邏輯位準的所述第一驅動信號；以及回應於所述第一輸出信號處於所述第二邏輯位準並且所述第二輸出信號處於所述第一邏輯位準，以第二延遲或者沒有所述第二延遲地生成處於第四邏輯位準的所述第一驅動信號，所述第四邏輯位準不同於所述第三邏輯位準；其中，在連續導通模式下，至少部分地基於所述補償信號確定第二閾值的處理包括，在所述連續導通模式下：回應於所述補償信號的大小增大，增大所述第二閾值的大小；以及回應於所述補償信號的大小減小，減小所述第二閾值的大小。
  60. 一種用於功率變換器的方法，所述方法包括：接收第一輸入信號；至少部分地基於所述第一輸入信號生成第一輸出信號；接收第二輸入信號；至少部分地基於所述第二輸入信號生成第二輸出信號；生成第三輸出信號；接收第三輸入信號、所述第三輸出信號、以及所述第二輸出信號； 至少部分地基於所述第三輸入信號、所述第三輸出信號、以及所述第二輸出信號生成第四輸出信號；接收所述第一輸出信號和所述第四輸出信號；至少部分地基於所述第一輸出信號和所述第四輸出信號生成第一驅動信號；至少部分地基於所述第一輸出信號和所述第四輸出信號生成第二驅動信號；其中：至少部分地基於所述第一輸入信號生成第一輸出信號的處理包括：回應於所述第一輸入信號變得等於或大於第一閾值，將所述第一輸出信號從第一邏輯位準變為第二邏輯位準；以及至少部分地基於所述第二輸入信號生成第二輸出信號的處理包括：回應於所述第二輸入信號變得等於或小於第二閾值，將所述第二輸出信號從所述第一邏輯位準變為所述第二邏輯位準；其中，至少部分地基於所述第一輸入信號和所述第四輸出信號生成第一驅動信號的處理包括：回應於所述第一輸出信號處於所述第一邏輯位準並且所述第四輸出信號處於所述第二邏輯位準，以第一延遲或者沒有所述第一延遲地生成處於第三邏輯位準的所述第一驅動信號；以及回應於所述第一輸出信號處於所述第二邏輯位準並且所述第四輸出信號處於所述第一邏輯位準，以第二延遲或者沒有所述第二延遲地生成處於第四邏輯位準的所述第一驅動信號，所述第四邏輯位準不同於所述第三邏輯位準；其中，生成第三輸出信號的處理包括：響應於所述第二閾值大於預定閾值，生成處於第五邏輯位準的所述第三輸出信號；以及響應於所述第二閾值小於所述預定閾值，生成處於第六邏輯位準的所述第三輸出信號，所述第六邏輯位準不同於所述第五邏輯位準。
  61. 一種用於功率變換器的方法，所述方法包括： 接收補償信號；在連續導通模式下，至少部分地基於所述補償信號確定第一閾值；接收第一輸入信號；至少部分地基於所述第一輸入信號生成第一輸出信號；接收第二輸入信號；至少部分地基於所述第二輸入信號生成第二輸出信號；接收所述第一輸出信號和與所述第二輸出信號有關的第三輸出信號；至少部分地基於所述第一輸出信號和所述第三輸出信號生成第一驅動信號；至少部分地基於所述第一輸出信號和所述第三輸出信號生成第二驅動信號；其中：至少部分地基於所述第一輸入信號生成第一輸出信號的處理包括：回應於所述第一輸入信號變得等於或大於所述第一閾值，將所述第一輸出信號從第一邏輯位準變為第二邏輯位準；以及至少部分地基於所述第二輸入信號生成第二輸出信號的處理包括：回應於所述第二輸入信號變得等於或小於第二閾值，將所述第二輸出信號從所述第一邏輯位準變為所述第二邏輯位準；其中，至少部分地基於所述第一輸出信號和所述第三輸出信號生成第一驅動信號的處理包括：回應於所述第一輸出信號處於所述第一邏輯位準並且所述第三輸出信號處於所述第二邏輯位準，以第一延遲或者沒有所述第一延遲地生成處於第三邏輯位準的所述第一驅動信號；以及回應於所述第一輸出信號處於所述第二邏輯位準並且所述第三輸出信號處於所述第一邏輯位準，以第二延遲或者沒有所述第二延遲地生成處於第四邏輯位準的所述第一驅動信號，所述第四邏輯位準不同於所述第三邏輯位準；其中，在連續導通模式下，至少部分地基於所述補償信號確定第一閾值的處理包括，在所述連續導通模式下： 回應於所述補償信號的大小增大，增大所述第一閾值的大小；以及回應於所述補償信號的大小減小，減小所述第一閾值的大小。
TW107113752A 2018-02-13 2018-04-23 用於調節功率變換器中的一個或多個閾值的系統和方法 TWI677176B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201810149765.X 2018-02-13
CN201810149765.XA CN108418427B (zh) 2018-02-13 2018-02-13 用于调节功率变换器中的一个或多个阈值的***和方法

Publications (2)

Publication Number Publication Date
TW201935831A true TW201935831A (zh) 2019-09-01
TWI677176B TWI677176B (zh) 2019-11-11

Family

ID=63128743

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113752A TWI677176B (zh) 2018-02-13 2018-04-23 用於調節功率變換器中的一個或多個閾值的系統和方法

Country Status (3)

Country Link
US (4) US10396666B1 (zh)
CN (1) CN108418427B (zh)
TW (1) TWI677176B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622894B2 (en) * 2016-12-22 2020-04-14 Signify Holding B.V. Synchronous converter
CN108418427B (zh) 2018-02-13 2020-07-14 昂宝电子（上海）有限公司 用于调节功率变换器中的一个或多个阈值的***和方法
US10897203B2 (en) * 2019-04-04 2021-01-19 Ambiq Micro, Inc. Buck converter with inductor sensor
CN110190748B (zh) * 2019-06-05 2020-10-27 电子科技大学 一种用于降压型电压转换器的瞬态响应增强电路
US11050347B2 (en) * 2019-07-01 2021-06-29 Nxp Usa, Inc. Dynamic enhancement of loop response upon recovery from fault conditions
US11552565B2 (en) * 2019-08-12 2023-01-10 Texas Instruments Incorporated Switch-mode power supply with load current based throttling
US11936284B2 (en) * 2021-09-29 2024-03-19 Texas Instruments Incorporated Constant ripple algorithm in DCM for buck converter
US20230283184A1 (en) * 2022-03-07 2023-09-07 Infineon Technologies Ag Minimum peak current for power converter
CN115085515B (zh) * 2022-08-22 2022-11-22 成都动芯微电子有限公司 一种输出功率可调电路

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042203B2 (en) * 2002-06-04 2006-05-09 Koninklijke Philips Electronics N.V. DC-DC converter
US6906500B2 (en) 2002-11-14 2005-06-14 Fyre Storm, Inc. Method of operating a switching power converter
US7365525B2 (en) * 2005-02-08 2008-04-29 Linear Technology Corporation Protection for switched step up/step down regulators
JP4203490B2 (ja) * 2005-03-24 2009-01-07 パナソニック株式会社 Ｄｃ−ｄｃコンバータ
US20070019450A1 (en) * 2005-07-13 2007-01-25 Texas Instruments Incorporated System and method for regulating an output of a switching supply circuit
JP5091028B2 (ja) * 2008-06-26 2012-12-05 株式会社リコー スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置
CN101552560B (zh) * 2009-01-13 2011-06-22 成都芯源***有限公司 一种开关稳压电路及其控制方法
US8415933B2 (en) * 2010-12-17 2013-04-09 National Semiconductor Corporation Buck or boost DC-DC converter
US8823421B2 (en) 2011-06-30 2014-09-02 Stmicroelectronics International N.V. Pre-emphasis circuit
US8432208B2 (en) 2011-09-28 2013-04-30 Microchip Technology Incorporated Maintaining pulse width modulation data-set coherency
EP2621090A1 (en) 2012-01-27 2013-07-31 ST-Ericsson SA Switching circuit and method
US9013165B2 (en) * 2012-03-23 2015-04-21 Micrel, Inc. Switching regulator including a configurable multi-mode PWM controller implementing multiple control schemes
JP6069700B2 (ja) * 2013-02-18 2017-02-01 ミツミ電機株式会社 スイッチング電源回路、電子装置、および半導体集積回路装置
US9678521B2 (en) * 2013-04-15 2017-06-13 Virginia Tech Intellectual Properties, Inc. External ramp autotuning for current mode control of switching converter
CN105897009A (zh) * 2015-02-13 2016-08-24 上海芯熠微电子有限公司 交流-直流转换器及其方法
US10256735B2 (en) 2015-03-06 2019-04-09 Fairchild Semiconductor Corporation Power supply with near valley switching
CN106033930B (zh) * 2015-03-19 2018-11-13 晶豪科技股份有限公司 切换式稳压器
US9606564B2 (en) 2015-04-06 2017-03-28 Cree, Inc. Hybrid analog and digital power converter controller
US9837901B1 (en) * 2015-06-22 2017-12-05 Maxim Integrated Products, Inc. Single-input multiple-output inverting and non-inverting buck/boost switching regulator control method and apparatus
TWI593222B (zh) * 2015-07-22 2017-07-21 茂達電子股份有限公司 用於磁滯電流控制模式的單電感雙輸出電源轉換器及其控制方法
US9680378B2 (en) * 2015-08-28 2017-06-13 Sanken Electric Co., Ltd. Switching power-supply device
CN106558995A (zh) * 2015-09-30 2017-04-05 株式会社村田制作所 Dc/dc转换装置
JP2017123374A (ja) 2016-01-05 2017-07-13 ソニー株式会社 半導体集積回路及びその制御方法
TWI587611B (zh) 2016-01-08 2017-06-11 立錡科技股份有限公司 雙固定時間之升降壓切換式電源電路及其控制電路及其方法
JP6594810B2 (ja) * 2016-03-23 2019-10-23 ルネサスエレクトロニクス株式会社 電流検出回路及びそれを備えたｄｃｄｃコンバータ
US10917009B2 (en) * 2016-08-09 2021-02-09 California Institute Of Technology Digital multiphase hysteretic point-of-load DC/DC converter
CN106100395B (zh) 2016-08-10 2019-05-10 江苏林洋能源股份有限公司 低功耗单相储能变换器及其控制方法与控制***
CN205945546U (zh) 2016-08-10 2017-02-08 江苏林洋能源股份有限公司 低功耗单相储能变换器
CN111697828A (zh) * 2016-10-09 2020-09-22 昂宝电子（上海）有限公司 Buck变换器及其控制方法
CN107580395B (zh) * 2017-09-30 2024-07-09 富满微电子集团股份有限公司 功率控制装置、方法及***
CN108418427B (zh) 2018-02-13 2020-07-14 昂宝电子（上海）有限公司 用于调节功率变换器中的一个或多个阈值的***和方法

Also Published As

Publication number Publication date
TWI677176B (zh) 2019-11-11
CN108418427A (zh) 2018-08-17
US10693375B2 (en) 2020-06-23
US20190393784A1 (en) 2019-12-26
US20190386568A1 (en) 2019-12-19
US10693374B2 (en) 2020-06-23
US20190252968A1 (en) 2019-08-15
CN108418427B (zh) 2020-07-14
US20190252969A1 (en) 2019-08-15
US10411598B2 (en) 2019-09-10
US10396666B1 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
TWI677176B (zh) 用於調節功率變換器中的一個或多個閾值的系統和方法
US9685858B2 (en) DC/DC converter, control circuit and control method thereof, and electronic apparatus
US9301278B2 (en) Power supply control circuit, power supply device, electronic apparatus, and power supply control method
US8022680B2 (en) Switching DC-DC converter with adaptive-minimum-on-time control and method of adaptively controlling minimum-on-time of a switching DC-DC converter
US8988052B2 (en) Control circuit for power supply including a detection circuit and a regulation circuit for regulating switching timing
US7881076B2 (en) Buck-boost PFC converters
US9891648B2 (en) Switching converter with smart frequency generator and control method thereof
US8018210B2 (en) Voltage converting circuit and method thereof
US10205393B2 (en) Comparator circuit, power supply control IC, and switching power supply device
US20080218145A1 (en) Current-mode DC-to-DC-converter
WO2016137654A1 (en) Multi-level switching regulator circuits and methods with finite state machine control
US9083238B2 (en) Control circuit, power supply device, and method of controlling power supply
KR20100090188A (ko) Ｄｃ­ｄｃ 컨버터 및 스위칭 제어 회로
KR20120039726A (ko) Ｄｃ-ｄｃ 컨버터들과 관련된 향상
WO2009125860A1 (en) Variable voltage dc-dc converter
US9847720B2 (en) SIDO power converter operable in discontinuous conduction mode and control method thereof
US7019501B2 (en) DC/DC converter
US9711108B2 (en) Low power high frequency digital pulse frequency modulator
WO2020047200A1 (en) Digitally-assisted dynamic multi-mode power supply circuit
US20230188037A1 (en) Fixed-frequency hysteretic dc-dc converter
US20220352816A1 (en) Scc-based dc-dc power conversion system capable of receiving switching control adjustable by output voltage thereof, and power conversion method thereof
US8907705B2 (en) Fully integrated circuit for generating a ramp signal
JP2020191700A (ja) 電源制御装置、およびスイッチング電源装置