JP6144955B2

JP6144955B2 - 受電装置

Info

Publication number: JP6144955B2
Application number: JP2013090893A
Authority: JP
Inventors: 美沙子三輪; 塩野入　豊; 豊塩野入
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2012-04-27
Filing date: 2013-04-24
Publication date: 2017-06-07
Anticipated expiration: 2033-04-24
Also published as: JP2017135983A; JP2013243909A; JP2020036531A; JP6461231B2; JP6882435B2; JP2019047729A; US20160187946A1; JP2021141809A; US20130290747A1; JP6629951B2; US9829946B2; US9285848B2

Description

本発明は、無線により電力が供給される受電装置とその制御装置に関する。また無線により電力の送受電を行う送受電システムに関する。また無線により電力が供給可能な電子機器に関する。

電磁誘導方式を利用して送電装置から受電装置に無線で電力を供給する無線給電の技術は、以前から研究が進められており、実用化にまで至っている。また近年では、電磁誘導方式の場合よりも長い伝送距離での電力の伝送が可能である電磁共鳴（電磁共振結合）方式を利用した無線給電の技術に注目が高まっている。電磁共鳴方式は、電磁誘導方式とは異なり、伝送距離が数ｍ程度でも高い電力伝送効率を実現することができ、且つ送電装置の備えるアンテナと受電装置の備えるアンテナの位置ずれによる電力損失を小さく抑えることができる。例えば、特許文献１には電磁共鳴方式を採用した無線給電の技術について開示されている。

また、受電装置を備える機器（受電機器）の安全性を確保するために、受電機器の個別認証や充電状態、要求電力などの情報を、送電装置と受電装置の間で通信し、送電を制御する方法が知られている（特許文献２参照）。

特開２０１０−２１９８３８号公報特開２０１１−２２３７１６号公報

給電方式によって高い電力伝送効率が実現されていたとしても、受電装置の消費電力が高いとそれだけ損失となってしまう。特に上述のような通信機能を備えた受電装置においては、通信を制御する制御部の消費電力を低減することが求められている。

本発明はこのような技術的背景のもとでなされたものである。本発明の一態様は、無線給電時の消費電力が低減された受電装置を提供することを課題の一とする。また、無線給電時の消費電力が低減された電子機器、または送受電システムを提供することを課題の一とする。

本発明の一態様は、上記課題のうち少なくとも一を解決するものである。

上記課題を解決するために、本発明は送電装置と受電装置との間で間欠的に行われる通信の休止期間において、通信を制御する通信制御部への電源電圧の供給を一時的に停止可能な受電制御装置を受電装置に設ける構成に想到した。送電装置から受電した受電信号を元にクロック信号を生成し、当該クロック信号を用いて間欠的に行われる通信の期間を計測可能な構成とする。さらに、通信の休止期間において、受電制御装置内の通信制御部に対する電源電圧の供給を停止可能な構成とすればよい。

すなわち、本発明の一態様の受電制御装置は、受電信号を検知し、検知信号を出力する受電検知部と、受電信号からクロック信号を生成するクロック生成部と、送電装置から送信される受信信号に基づいて、送電装置に送信する送信信号を生成する通信制御部と、検知信号に基づいて起動し、通信制御部への電源電圧の供給を制御する電源制御部と、クロック信号に基づいて通信を行う期間を計測し、通信を行うより前に電源制御部に対して電源電圧の供給を要求し、通信を終えた後に電源制御部に対して電源電圧の供給の停止を要求する、カウンタ部とを備える。

このような構成とすることにより、受電中にクロック生成部により生成されたクロック信号に基づいて、カウンタ部により間欠的に行われる通信のタイミングを計測することができ、通信の休止期間で確実に通信制御部への電源電圧の供給を停止することができる。また、受電を行わない期間では受電検知部のみを活性化すればよく、それ以外を不活性化することが可能で、待機状態における消費電力を低減できる。ここで、回路等が活性化しているとは、電源電圧が供給され、動作可能な状態であることを意味し、回路等が非活性化しているとは、電源電圧の供給が停止している状態を意味する。

また、上記受電制御装置における通信制御部が、演算部と記憶部と、を有し、当該記憶部は、電源電圧が供給される期間においてデータの書き込みと読み出しが可能で、且つ電源電圧の供給が停止してもデータを保持できる記憶素子を備えることが好ましい。

このような構成とすることにより、通信制御部への電源電圧の供給が停止している期間においても、通信のために用いるデータを保持しておくことが可能で、電源電圧の供給が再開された後に、通信制御部は当該データに基づいて送信信号を生成することができる。

また、上記受電制御装置における通信制御部が、演算部と記憶部と、を有し、当該記憶部は、電源電圧が供給される期間においてデータの書き込みと読み出しが可能な揮発性の記憶素子と、電源電圧の供給が停止する前に揮発性の記憶素子に格納されているデータを待避可能で、且つ電源電圧の供給が停止してもデータを保持できる記憶素子と、を有することが好ましい。

このような構成とすることにより、電源電圧が供給されている期間では、書き込み及び読み出し動作が高速に行える揮発性の記憶素子を用いて演算部が処理を行うことにより、高速通信が可能となる。さらに、電源電圧の供給が停止する直前に揮発性の記憶素子に保持されたデータを電源電圧の供給が停止してもデータを保持できる記憶素子（不揮発性の記憶素子ともいう）に待避することで、当該データの消失を防止することができる。電源電圧の供給が再開された時には不揮発性の記憶素子に記憶したデータを揮発性の記憶素子に転送することにより、速やかに通信動作を開始することができる。

高速動作が可能な揮発性の記憶素子としては、フリップフロップやＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などが挙げられる。

また、上記電源電圧の供給が停止してもデータを保持できる記憶素子としては、ＭＲＡＭ（ＭａｇｎｅｔｏｒｅｓｉｓｔｉｖｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＲｅＲＡＭ（ＲｅｓｉｓｔａｎｃｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＦｅＲＡＭ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などを用いることができる。

また特に、電源電圧の供給が停止されてもデータを保持することができる、オフ電流の著しく小さいトランジスタにより容量素子やフローティングノードへの電荷の供給、保持、放出が制御される記憶素子を用いることが好ましい。当該トランジスタは、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体をチャネル形成領域に含む。このような記憶素子を用いた場合、電荷の供給によりデータの書き込みを行うため、ＭＲＡＭなどに比べてデータの書き込みに要する電流を１／１００程度に抑えることができる。よって、上記記憶素子を有する記憶部を受電制御装置に用いることで、消費電力をさらに抑えることができる。

また、本発明の一態様は、上述のいずれかの受電制御装置と、受電信号が入力され、受電信号に含まれる交流電力を直流電力に変換する整流回路と、直流電力を蓄電する蓄電装置と、を備える、受電装置である。

このように本発明の一態様の受電制御装置を備えた受電装置とすることで、受電中のみならず、受電を行わない期間中においても消費電力が低減された受電装置を実現できる。

また、上述の受電装置において、蓄電装置の充電状態を検知して通信制御部に送信する充電検知部を有し、通信制御部は、充電状態に基づいて充電が不要な場合に、送電装置に受電信号の送信の停止を要求する送信信号を生成することが好ましい。

このような構成とすることにより、蓄電装置の過充電を防止することができるため、安全性の高い受電装置とすることができる。

また、本発明の一態様は、上述のいずれかの受電装置と、当該受電装置からの送信信号に基づいて、受電信号の送信を制御する送電装置と、を備える、送受電システムである。

このように本発明の一態様の受電装置と送電装置を組み合わせることで、無線給電時の消費電力が低減され、電力伝送効率が向上した送受電システムを実現できる。

また、本発明の一態様は、上述のいずれかの受電装置を備える電子機器である。

このように本発明の一態様の受電装置を電子機器に搭載することで、無線給電時の消費電力が低減された電子機器を実現できる。

本発明によれば、無線給電時の消費電力が低減された受電装置を提供できる。また、無線給電時の消費電力が低減された電子機器、または送電システムを提供できる。

本発明の一態様の、受電装置の構成例を説明する図。本発明の一態様の、受電装置の動作例を説明する図。本発明の一態様の、受電装置の構成例を説明する図。本発明の一態様の、電源制御部の構成例を説明する図。本発明の一態様の、シフトレジスタの構成例を説明する図。本発明の一態様の、シフトレジスタの構成例を説明する図。本発明の一態様の、記憶部の構成例を説明する図。本発明の一態様の、電子機器の例を説明する図。本発明の一態様の、電子機器の例を説明する図。本発明の一態様の、自動車の例を説明する図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）を含む。

また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

また、本明細書等において、トランジスタのソース、又はドレインのどちらか一方のことを「第１電極」と呼び、ソース、又はドレインの他方を「第２電極」とも呼ぶことがある。なお、この際、ゲートについては「ゲート」又は「ゲート電極」とも呼ぶ。

また、本明細書等において、コイルや抵抗、容量などの２端子素子の２つの端子をそれぞれ「第１端子」、「第２端子」、または「「第１電極」、「第２電極」、などと呼ぶことがある。また、これらの端子の一つを単純に「端子」、「電極」、「一端」、「一方」などと呼ぶこともある。

また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。

なお、本明細書等においてノードとは、回路を構成する素子の電気的な接続を可能とする素子（例えば、配線など）のことをいう。したがって、”Ａが接続されたノード”とは、Ａと電気的に接続され、且つＡと同電位と見なせる配線のことをいう。なお、配線の途中に電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が１個以上配置されていても、Ａと同電位と見なせれば、その配線はＡが接続されたノードと見なせる。

（実施の形態１）
本実施の形態では本発明の一態様の受電制御装置を備えた受電装置について、図面を参照して説明する。

［構成例］
図１（Ａ）は、本実施の形態で例示する受電装置１００のブロック図である。図１（Ａ）中の実線で示した矢印は、主な構成要素を駆動させるための電源電圧の供給される向きを示している。また破線で示した矢印は、主な構成要素間での信号の向きを示している。

受電装置１００は、受電制御装置１０１と、受電部１０３と、整流回路１０５と、蓄電装置１０７と、充電検知部１０９を有する。

受電部１０３は、無線給電により送電装置から電力を受電し、受電信号Ｓ０として各部に出力する。受電部１０３は例えば電磁誘導方式、電界結合方式、電磁共鳴方式などの無線給電の方式で用いられるコイルやアンテナなどを備える。また受電部１０３にはインピーダンスを調整するための容量などが設けられていてもよい。

また、受電信号Ｓ０には、送電装置から送信された受信信号が含まれている。例えば受電信号Ｓ０には、高周波電圧に振幅変調などの変調方法により受信信号が重畳された信号を用いることができる。

整流回路１０５は、受電部１０３から入力される交流電力を整流し、直流電力に変換する。整流回路１０５の構成は特に限定されないが、整流効率の高い全波整流回路を用いることが好ましい。また、整流回路にレギュレータなどの定電圧回路や、ＤＣＤＣコンバータなどを設けてもよい。

蓄電装置１０７は、整流回路１０５によって変換された直流電力を蓄電する。蓄電装置１０７としては繰り返し充放電が可能な二次電池を用いることができ、例えばリチウムイオン電池などを用いればよい。

充電検知部１０９は、蓄電装置１０７の充電状態を検知し、その情報を後に説明する演算部１２３に出力する。蓄電装置１０７の充電状態を検知する方法としては、二次電池の一対の電極間の電位差（電圧）を測定することなどが挙げられる。ここで、充電検知部１０９はＡＤコンバータを備え、測定した電圧をデジタル信号に変換して演算部１２３に出力することが好ましい。

受電制御装置１０１は、送電装置との通信を制御する。受電制御装置１０１は、電源制御部１１１、クロック生成部１１３、カウンタ部１１５、受電検知部１１７、及び通信制御部１２０を備える。

電源制御部１１１は、通信制御部１２０、カウンタ部１１５、及びクロック生成部１１３に供給する電源電圧の供給を制御する。ここで、電源制御部１１１から通信制御部１２０に供給する電源電圧をＶ_ＤＤ１、電源制御部１１１からカウンタ部１１５及びクロック生成部１１３に供給する電源電圧をＶ_ＤＤ２とする。

クロック生成部１１３は、受電信号Ｓ０が入力され、受電信号Ｓ０に含まれる高周波電圧から所望の周波数のクロック信号ＣＫを生成する。

クロック生成部１１３としては、例えばＰＬＬ（Ｐｈａｓｅ−ＬｏｃｋｅｄＬｏｏｐ）回路を用いることができる。

カウンタ部１１５は、クロック生成部１１３によって生成された上記クロック信号ＣＫが入力され、当該クロック信号ＣＫに基づいて間欠的に行われる通信動作の期間を計測する。また、通信動作の期間の計測結果に基づき、電源制御部１１１に対して送信する信号Ｓ２により、電源電圧Ｖ_ＤＤ１の供給の開始を要求する。具体的には、通信動作を行うより前に電源電圧Ｖ_ＤＤ１の供給を開始するよう、電源制御部１１１に要求する。

さらに、カウンタ部１１５には、後に説明する通信制御部１２０内の演算部１２３から、通信の終了を示す信号が入力される。カウンタ部１１５は当該信号に応じて、電源制御部１１１に対して送信する信号Ｓ２により、電源電圧Ｖ_ＤＤ１の供給の停止を要求する。したがって、通信動作が終了した後に電源電圧Ｖ_ＤＤ１の供給が停止する。

受電検知部１１７は、整流回路１０５の出力電位を検知することにより、受電部１０３が受電しているかどうかを検知し、検知信号Ｓ１を電源制御部１１１に出力する。受電検知部１１７は、例えばコンパレータなどを用いて構成すればよい。

受電検知部１１７は、受電部１０３が受電していない状態であっても活性化されている（動作可能な状態である）ことが好ましく、その場合には蓄電装置１０７から電源電圧の供給を受ける構成とすればよい。なお、受電検知部１１７への電源電圧の供給を定期的に行い、受電検知部１１７を間欠的に活性化させる（動作可能な状態とする）構成とすると、受電制御装置１０１の待機電力を低減することができる。

ここで、電源制御部１１１は、受電検知部１１７からの検知信号Ｓ１に応じて起動することができる。具体的には、受電検知部１１７が受電を検知した場合に検知信号Ｓ１に応じて電源制御部１１１が起動し、通信制御部１２０対し電源電圧Ｖ_ＤＤ１、カウンタ部１１５及びクロック生成部１１３に対し電源電圧Ｖ_ＤＤ２の供給を開始する。

図１（Ｂ）に、受電中における受電信号Ｓ０、クロック信号ＣＫ、電源電圧Ｖ_ＤＤ１及び通信の状態の時間推移についての概略図を示す。

受電中では、送電装置から常に高周波電圧が送信され、これを受電した受電部１０３からは受電信号Ｓ０が出力される。また受電信号Ｓ０に応じて、クロック生成部１１３によりクロック信号ＣＫが生成される。ここで、通信動作が開始されるよりも前に、通信制御部１２０に電源電圧Ｖ_ＤＤ１が供給され、通信制御部１２０が活性化（起動）して通信が開始される。また、通信動作が終了した後に、電源電圧Ｖ_ＤＤ１の供給が停止し、通信制御部１２０が非活性化する。

ここで例えば、一度の通信動作に要する時間は数１０μ秒から数ｍ秒であり、通信動作が終了してから次の通信動作が開始されるまでの期間（休止期間）は数１００ｍ秒から数秒程度である。このように、受電中の通信動作を行う時間は僅かであり、残りの休止期間中に通信制御部１２０を非活性化しておくことで、受電時の消費電力を低減することができる。ここで、回路等が活性化しているとは、電源電圧が供給され、動作可能な状態であることを意味し、回路等が非活性化しているとは、電源電圧の供給が停止している状態を意味する。

また、例えば通信障害などの事情で送電装置から受信信号を受信できなかった場合には、次の受信信号を受信するまで通信制御部１２０は活性化された状態を維持することにより、通信を再開することができる。また、このときカウンタ部１１５は通信が終了した時点からあらためて計測を開始するため、上述した通信障害などが起きても、速やかに正常動作に復帰できる。

通信制御部１２０は、インターフェース１２１、演算部１２３、記憶部１２５を有する。

インターフェース１２１は、受電信号Ｓ０が入力され、受電信号Ｓ０に含まれる受信信号を復調してデジタル信号に変換し、演算部１２３に送信する。またインターフェース１２１は演算部１２３から入力されるデジタル信号である送信信号を変調して受電部１０３に出力する。

演算部１２３は、受信信号に含まれる命令にしたがって演算処理を行い、送電装置に送信する送信信号を生成する。なお、演算部１２３が生成した送信信号はインターフェース１２１で変調され、受電部１０３を介して送電装置に送信される。

また演算部１２３は、演算処理に用いるデータを記憶部１２５から読み出す、または記憶部１２５に書き込むことができる。

また演算部１２３には充電検知部１０９から入力される、蓄電装置１０７の充電状態の情報に応じて、送信信号を生成する。

ここで、演算部１２３が生成する送信信号には、受電装置１００（または受電装置１００が組み込まれた機器）の個別認証の情報、蓄電装置１０７の充電状態の情報などが含まれる。また蓄電装置１０７の充電が完了している場合には、送電装置へ送電の停止を要求する信号などが含まれていてもよい。

また、演算部１２３は充電検知部１０９から入力される信号Ｓ３によって蓄電装置１０７の異常を検知して、送電装置へ送電の停止を要求することもできる。例えば、蓄電装置１０７の電位が想定される上限よりも高い場合には過充電の異常と判断する、または当該電位が想定される下限よりも低い場合には蓄電装置１０７にリークなどの不具合が生じていると判断し、送電装置に送電の停止を要求する。

また送電装置と受電装置１００の間で個別認証を行うことにより、意図しない電子機器へ給電することによって電子機器が故障してしまうことを防止することができる。

記憶部１２５は、少なくとも電源電圧の供給が停止してもデータを保持できる記憶素子（不揮発性の記憶素子ともいう）を備える。不揮発性の記憶素子により電源電圧Ｖ_ＤＤ１の供給が停止している期間でも送信信号の生成に用いるためのデータを保持しておくことができる。

また、記憶部１２５は、書き込みや読み出しにおける高速動作が可能な揮発性の記憶素子と、不揮発性の記憶素子の両方を備えていることが好ましい。電源電圧Ｖ_ＤＤ１が供給されている期間は、揮発性の記憶素子を用いることにより通信制御部１２０の動作の高速化が実現される。また電源電圧Ｖ_ＤＤ１の供給が停止する直前に、揮発性の記憶素子に保持されたデータを不揮発性の記憶素子に待避することで、当該データの消失を防止することができる。また電源電圧Ｖ_ＤＤ１の供給が再開された時には不揮発性の記憶素子に待避したデータを揮発性の記憶素子に転送することにより、速やかに通信動作を開始することができる。

高速動作が可能な揮発性の記憶素子としては、フリップフロップやＳＲＡＭなどが挙げられる。

また、電源電圧の供給が停止してもデータを保持できる記憶素子としては、ＭＲＡＭ、ＲｅＲＡＭ、ＦｅＲＡＭなどを用いることができる。

このほか、個別認証など固有のデータを保持する記憶素子には、ＭＲＯＭ（ＭａｓｋＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＰＲＯＭ（ＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＯＴＰＲＯＭ（ＯｎｅＴｉｍｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）などの不揮発性の記憶素子を用いてもよい。

また特に、オフ電流の著しく小さいトランジスタにより容量素子やフローティングノードへの電荷の供給、保持、放出が制御される記憶素子を用いることが好ましい。このような記憶素子を用いた場合、電荷の供給によりデータの書き込みを行うため、ＭＲＡＭなどに比べてデータの書き込みに要する電流を１／１００程度にまで抑えることができる。よって、このような記憶素子を記憶部１２５に適用することにより、消費電力をさらに抑えることができる。

オフ電流の著しく小さいトランジスタを備えた不揮発性の記憶素子を記憶部１２５に適用する例については、実施の形態３で説明する。

以上が図１（Ａ）に示した受電制御装置１０１を備える受電装置１００の構成例についての説明である。

［動作例］
続いて、受電制御装置１０１の動作例について説明する。図２は、受電制御装置１０１の動作にかかるフローチャートである。

＜Ａ０１：待機状態＞
待機状態は受電検知部１１７によって受電が検知されていない状態、すなわち受電が行われていない状態である。

このとき、受電検知部１１７は活性化されている。また電源制御部１１１は非活性化され、通信制御部１２０に供給する電源電圧Ｖ_ＤＤ１、並びにカウンタ部１１５及びクロック生成部１１３に供給する電源電圧Ｖ_ＤＤ２はいずれも供給が停止している状態である。したがって、カウンタ部１１５、クロック生成部１１３、通信制御部１２０はそれぞれ非活性化された状態である。

このように、受電が行われていない場合に受電検知部１１７以外を不活性化させることで、受電制御装置１０１の待機時の消費電力を低減することができる。

＜Ｂ０１：受電検知＞
続いて、受電検知部１１７によって受電が検知された場合には、次のフェーズ（通信状態）へ移行する。一方受電が検知されない場合には待機状態が維持される。

＜Ａ０２：通信状態＞
受電検知部１１７が受電を検知すると、電源制御部１１１は入力される検知信号Ｓ１に応じて起動し、通信制御部１２０に対し電源電圧Ｖ_ＤＤ１の供給を、カウンタ部１１５及びクロック生成部１１３に対し電源電圧Ｖ_ＤＤ２の供給を、それぞれ開始する。

通信状態は、クロック生成部１１３、カウンタ部１１５、通信制御部１２０内の各部がそれぞれ活性化された状態である。

通信状態では、通信制御部１２０により、上述した通信動作が行われる。

＜Ｂ０２：通信終了＞
通信が終了し、演算部１２３からカウンタ部１１５へ通信が終了を告げる信号が送信された場合には、次のフェーズ（無通信状態）に移行する。なお当該信号が送信されるまでは通信状態が維持される。

＜Ａ０３：無通信状態＞
演算部１２３から入力される通信の終了を告げる信号に応じて、カウンタ部１１５は電源制御部１１１に対して送信する信号Ｓ２により、電源電圧Ｖ_ＤＤ１の供給の停止を要求する。これに応じて、電源制御部１１１は通信制御部１２０に対して電源電圧Ｖ_ＤＤ１の供給を停止する。一方、クロック生成部１１３とカウンタ部１１５へ供給する電源電圧Ｖ_ＤＤ２は供給したままであるため、クロック生成部１１３及びカウンタ部１１５は活性化された状態が維持される。

またカウンタ部１１５は演算部１２３から入力された通信終了の信号と、クロック生成部１１３から入力されるクロック信号ＣＫに基づいて、通信が終了してから次の通信が行われるまでの時間を計測する。

このようにして、通信が行われない休止期間で通信制御部１２０への電源電圧Ｖ_ＤＤ１の供給を停止することで、受電制御装置１０１の消費電力を低減することができる。

＜Ｂ０３：通信準備＞
カウンタ部１１５の計測結果に基づき、通信の休止期間が終了し、次の通信が行われるよりも前に、カウンタ部１１５から出力される信号Ｓ２により電源制御部１１１に対して電源電圧Ｖ_ＤＤ１の供給を再開するよう要求すると、通信状態に移行する。カウンタ部１１５からの要求がない場合には、無通信状態が維持される。

＜Ａ０２：通信状態＞
カウンタ部１１５からの要求に応じて、電源制御部１１１は通信制御部１２０に対して電源電圧Ｖ_ＤＤ１の供給を再開する。これにより、受電制御装置１０１は通信状態となる。

このように、上述した一連の動作が行われることにより、受電制御装置１０１の低消費電力動作が実現される。

なお、通信状態において、充電検知部１０９からの信号により演算部１２３が送電装置に対して送電の停止を要求した場合には、送電装置からの送電が停止する。送電装置からの送電が停止すると、受電検知部１１７から電源制御部１１１に入力される検知信号Ｓ１により、電源制御部１１１が非活性化し、電源電圧Ｖ_ＤＤ１及び電源電圧Ｖ_ＤＤ２の供給が停止することで待機状態に移行する。

以上が受電制御装置１０１の動作についての説明である。

［変形例］
上記では、受電部１０３によって受信信号が含まれた受電信号Ｓ０を受電する構成としたが、電力を受電する受電部と通信に用いる送受信部とを別々に設ける構成としてもよい。

図３には、電力を受電する受電部１０３と、送電装置との通信を行うための送受信部１０４を備えた受電装置１００の構成を示している。

受電部１０３から出力される受電信号Ｓ０は、整流回路１０５と受電制御装置１０１内のクロック生成部１１３に出力される。

また、送受信部１０４で受信した受信信号は、通信制御部１２０内のインターフェース１２１に入力され、インターフェース１２１によって信号が復調されて演算部１２３に出力される。また、演算部１２３で生成した送信信号はインターフェース１２１によって変調されて送受信部１０４を介して送電装置に送信される。

このような構成とすることにより、比較的振幅の大きな受電信号Ｓ０が直接インターフェース１２１に入力されることが無いため、インターフェース１２１に耐圧の比較的低いトランジスタや容量などの素子を適用することができるため好適である。

以上が変形例についての説明である。

本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、実施の形態１で例示した電源制御部１１１の構成例について、図面を参照して説明する。

図４（Ａ）に示す電源制御部１１１は、パワーコントローラ１３１とパワースイッチ１３３を有する。また、それぞれ異なる定電位が与えられる配線１３２ａと配線１３２ｂが電気的に接続されている。

配線１３２ａにはハイレベル電位又はローレベル電位の一方が与えられる。また配線１３２ｂにはハイレベル電位又はローレベル電位の他方が与えられる。ここで、ハイレベル電位とローレベル電位の電位差が、電源電圧Ｖ_ＤＤ１及び電源電圧Ｖ_ＤＤ２となる。

なお、ここでは電源電圧Ｖ_ＤＤ１と電源電圧Ｖ_ＤＤ２とを等しい電圧としたが、これらを異なる電圧とする場合には、上記ハイレベル電位とローレベル電位とは異なる電位が与えられる配線をさらに設け、３つの配線にそれぞれ与えられる電位のうち、いずれか２つの電位の電位差を電源電圧として用いればよい。

パワースイッチ１３３は、スイッチ１３４ａ及びスイッチ１３４ｂを備える。

スイッチ１３４ａは、第１端子が配線１３２ａに電気的に接続し、第２端子がクロック生成部１１３及びカウンタ部１１５に電気的に接続する。またスイッチ１３４ｂは、第１端子が配線１３２ａに電気的に接続し、第２端子がインターフェース１２１、演算部１２３、記憶部１２５に電気的に接続する。またクロック生成部１１３、カウンタ部１１５、インターフェース１２１、演算部１２３、記憶部１２５のそれぞれは、配線１３２ｂと電気的に接続している。

パワーコントローラ１３１は、受電検知部１１７から入力される検知信号Ｓ１やカウンタ部１１５から入力される信号Ｓ２に応じて、スイッチ１３４ａおよびスイッチ１３４ｂをオン状態とするか、オフ状態とするかを制御する。

スイッチ１３４ａがオン状態のとき、スイッチ１３４ａを介して配線１３２ａに与えられる電位がクロック生成部１１３及びカウンタ部１１５に入力される。したがって、クロック生成部１１３及びカウンタ部１１５には電源電圧Ｖ_ＤＤ２が供給される。一方、スイッチ１３４ａがオフ状態の時には、クロック生成部１１３及びカウンタ部１１５に対してハイレベル電位またはローレベル電位のいずれか一方が入力されないため、電源電圧Ｖ_ＤＤ２の供給が停止した状態となる。すなわち、クロック生成部１１３及びカウンタ部１１５が非活性化された状態となる。

同様に、スイッチ１３４ｂがオン状態のときには、インターフェース１２１、演算部１２３、記憶部１２５に電源電圧Ｖ_ＤＤ１が供給され、スイッチ１３４ｂがオフ状態の時には、インターフェース１２１、演算部１２３、記憶部１２５への電源電圧Ｖ_ＤＤ１の供給が停止した状態となる。

電源制御部１１１をこのような構成とすることにより、各部に対する電源電圧の供給、及び電源電圧の供給の停止を確実に制御することができる。

ここで、パワースイッチ１３３は、電源電圧を供給する各部よりもハイレベル電位が与えられる配線側に配置する（ハイサイドに配置する、ともいう。）と、電源電圧の供給が停止している際に各部にハイレベル電位が与えられないため、各部を構成する素子が不意にショートしてしまうなどの不具合を抑制することができる。また、パワースイッチ１３３をローレベル電位が与えられる配線側に配置する（ローサイドに配置する、ともいう。）と、電源電圧の供給が停止した状態から供給が再開される際に、速やかに起動することができるため、動作を高速化できる。

また、図４（Ｂ）に示すように、２つのパワースイッチ（パワースイッチ１３３ａ、パワースイッチ１３３ｂ）をそれぞれハイサイド及びローサイドに配置する構成としてもよい。このような構成では、電源電圧の供給が停止している際に各部にいずれの電位も与えられていないため、素子のリークに起因する電力消費をさらに抑制することができる。

またその場合、電源電圧の供給を開始または再開する際に、パワースイッチ１３３ａ及びパワースイッチ１３３ｂ内の一対のスイッチを同時にオン状態にするのではなく、タイミングをずらしてオン状態とすることにより、電源電圧の供給開始時における貫通電流の発生を抑制できるため好ましい。

（実施の形態３）
本実施の形態では、実施の形態１で例示した受電制御装置１０１内の記憶部１２５に適用可能な記憶装置の構成例について、図面を参照して説明する。

上述のように、記憶部１２５の構成として、高速動作可能な揮発性の記憶素子と、電源電圧の供給が停止してもデータを保持できる記憶素子（不揮発性の記憶素子）の両方を備える構成とすることが好ましい。

このとき、揮発性の記憶素子を複数備える記憶装置と、不揮発性の記憶素子を複数備える記憶装置をそれぞれ別途に設け、データの転送が可能なように電気的に接続する構成とすることもできる。しかしながら、その場合、各々の記憶装置を駆動する駆動回路を別途設ける必要や、各々の記憶装置を電気的に接続する接続配線を設ける必要であるため、記憶部の回路規模や記憶部の占める設置面積の縮小が困難である。また、各々の記憶装置を駆動する必要があるため消費電力を抑制することが難しいといった問題がある。

したがって、１（記憶素子が３値以上のデータを記憶可能の場合には１より大きい）ビットのデータを記憶する単位記憶回路を、揮発性の記憶素子と不揮発性の記憶素子の両方を備え、それぞれの記憶素子間でデータの転送が可能な構成とし、駆動回路や配線を共通化することが好ましい。

以下では、記憶装置の一例として高速動作可能な揮発性の記憶素子と、電源電圧の供給が停止する前に揮発性の記憶素子に格納されているデータを待避させることができる不揮発性の記憶素子と、を備える単位記憶回路を備えたシフトレジスタの構成例について説明する。

［構成例１］
図５は、本構成例で例示するシフトレジスタ１５０の回路図である。以下では説明を容易にするため、一例として２ビットのシフトレジスタの構成例を示すが、３ビット以上の構成にも適用可能なことは、当業者であれば容易に想到できることは言うまでもない。

シフトレジスタ１５０は、インバータ１５２ａ、単位記憶回路１５１ａ、インバータ１５２ｂ、単位記憶回路１５１ｂが順に直列に接続されている。ここで、単位記憶回路１５１ａと単位記憶回路１５１ｂは同様の構成である。またインバータ１５２ａの入力端子には、データ信号Ｄが入力される。

インバータは論理を反転させる論理素子（ＮＯＴゲートともいう）として機能し、例えばインバータ回路やクロックドインバータ回路等を用いることができる。本構成例では、インバータ１５２ａ、１５２ｂ、及びインバータ１７２にクロックドインバータを用いる構成としたが、この構成に限られない。

単位記憶回路１５１ａは、第１の記憶素子１６１と、第２の記憶素子１６２ａ及び１６２ｂと、スイッチ１６３ａ及び１６３ｂを備える。

第１の記憶素子１６１は、インバータ１７１とインバータ１７２を備える。インバータ１７１は、入力端子がインバータ１５２ａの出力端子、インバータ１７２の出力端子、及びスイッチ１６３ａの第１端子に電気的に接続し、出力端子がインバータ１５２ｂの入力端子、インバータ１７２の入力端子、及びスイッチ１６３ｂの第１端子に電気的に接続する。

ここで、インバータ１７１の出力端子と電気的に接続されるノードが、単位記憶回路１５１ａの出力ノードに相当し、出力データＱ１が出力される。同様に、単位記憶回路１５１ｂの出力ノードからは出力データＱ２が出力される。

スイッチ１６３ａは、第２端子が第２の記憶素子１６２ａの第１端子に電気的に接続する。またスイッチ１６３ｂは、第２端子が第２の記憶素子１６２ｂの第１端子に電気的に接続する。また第２の記憶素子１６２ａ及び１６２ｂの第２端子には電位Ｖが与えられる。

スイッチ１６３ａ及び１６３ｂのそれぞれのゲートには制御信号Ｓが入力される。当該制御信号Ｓによりスイッチ１６３ａ及び１６３ｂの導通状態が制御される。

第２の記憶素子１６２ａ及び１６２ｂとしては、導電性の変化を利用した不揮発性の記憶素子を適用できる。例えばＭＲＡＭに用いるＭＴＪ（磁気トンネル接合：ＭａｇｎｅｔｉｃＴｕｎｎｅｌＪｕｎｃｔｉｏｎ）素子や、ＲｅＲＡＭに用いる電界誘起巨大抵抗変化（ＣＥＲ：ＣｏｌｏｓｓａｌＥｌｅｃｔｒｏ−Ｒｅｓｉｓｔａｎｃｅ）効果を利用した素子などを用いることができる。

続いて、シフトレジスタ１５０の動作について説明する。

まず、電源電圧が供給されているときの通常動作について説明する。このとき、制御信号Ｓとして、スイッチ１６３ａ及びスイッチ１６３ｂをオフ状態とする信号が入力される。したがって各々の単位記憶回路において、第２の記憶素子が電気的に切り離された状態であるため、シフトレジスタ１５０はインバータのみで構成されたシフトレジスタとして扱うことができる。したがって、極めて高速に書き込み及び読み出し動作が可能となる。

続いて、電源電圧の供給が停止するよりも前に、その時点での第１の記憶素子１６１の状態を第２の記憶素子１６２ａ及び１６２ｂに記憶させる。

具体的には、制御信号Ｓとしてスイッチ１６３ａ及びスイッチ１６３ｂをオン状態とする信号が入力される。したがって、インバータ１７１の入力端子が接続されるノードの電位と電位Ｖの電位差によって第２の記憶素子１６２ａに情報が書き込まれる。同様にして第２の記憶素子１６２ｂにはインバータ１７１の出力端子が接続されるノードの電位と電位Ｖの電位差に応じた情報が書き込まれる。このとき、第２の記憶素子１６２ａと１６２ｂは、いずれかが導通状態であり、いずれかが非導通状態となっている。

続いて、電源電圧の供給が停止する。ここで、第２の記憶素子１６２ａと１６２ｂは上述した状態が維持される。

その後、電源電圧の供給が再開された後、制御信号Ｓとしてスイッチ１６３ａ及びスイッチ１６３ｂをオン状態とする信号が入力される。ここで、電源電圧の供給が再開した直後は、第１の記憶素子１６１の状態が不定となっているが、第２の記憶素子１６２ａと１６２ｂのうち、導通状態である素子を介して、インバータ１７１の入力端子またはインバータ１７２の入力端子に電位Ｖが入力されることにより、第１の記憶素子１６１の状態が、電源電圧が停止される前の状態に復帰する。

このような動作により、電源電圧の供給時には高速動作が実現され、且つ電源電圧の供給が停止する前に揮発性の記憶素子に格納されている情報を不揮発性の記憶素子に待避させることができる。

以上が本構成例についての説明である。

［構成例２］
本構成例では、構成例１における第２の記憶素子として、オフ電流の著しく小さいトランジスタにより容量素子やフローティングノードへの電荷の供給、保持、放出が制御される記憶素子を適用したシフトレジスタの構成例について説明する。

図６（Ａ）に本構成例で例示するシフトレジスタ１８０の回路図を示す。シフトレジスタ１８０は、構成例１で例示したシフトレジスタ１５０と対比して、主に第２の記憶素子の構成が異なる点以外は共通している。

シフトレジスタ１８０は、シフトレジスタ１５０内のスイッチ１６３ａ、１６３ｂ及び第２の記憶素子１６２ａ、１６２ｂに換えて、第２の記憶素子１８２を有する。

第２の記憶素子１８２は、トランジスタ１８３と容量素子１８４を有する。第２のトランジスタ１８３は、第１端子がインバータ１７１の出力端子と電気的に接続し、第２端子が容量素子１８４の第１端子と電気的に接続する。またトランジスタ１８３のゲートには制御信号Ｓが入力され、容量素子１８４の第２端子には電位Ｖが入力される。

トランジスタ１８３は、オフ電流が著しく小さいことが望ましい。トランジスタ１８３のオフ電流が小さいことで、トランジスタ１８３を介してリークする電荷の量を小さく抑えることができるので、第２の記憶素子１８２においてデータが保持される期間を長く確保することができる。酸化物半導体などのバンドギャップの広い半導体をチャネル形成領域に含むトランジスタは、オフ電流が著しく小さいので、トランジスタ１８３として用いるのに望ましい。

またトランジスタ１８３は、酸化物半導体を含む半導体膜を挟んで上下に２つのゲート電極を有するトランジスタとすることもできる。一方のゲート電極に制御信号Ｓを入力し、他方のゲート電極には、閾値電圧制御用の信号を入力することができる。閾値電圧制御用の信号は、一定の電位の信号であってもよい。なお、半導体膜を挟んで上下に設けられた２つのゲート電極を接続し、制御信号Ｓを入力してもよい。トランジスタ１８３の他方のゲート電極に入力される信号によって、トランジスタ１８３の閾値電圧を制御することができる。閾値電圧を制御することで、トランジスタ１８３のオフ電流を更に低減することもできる。

ここで本構成例では、トランジスタ１８３はｎチャネル型のトランジスタとする。

容量素子１８４の第２端子に入力される電位Ｖとして、例えばハイレベル電位やローレベル電位などの一定電位を用いることができる。本構成例では電位Ｖとしてローレベル電位を用いることとする。

続いて、シフトレジスタ１８０の動作について説明する。

まず、電源電圧が供給されている通常動作において、制御信号Ｓとしてトランジスタ１８３をオフ状態とする信号（ここではローレベル電位）が入力される。したがって、構成例１と同様、シフトレジスタ１８０はインバータのみで構成されたシフトレジスタとして動作する。

続いて、電源電圧の供給が停止するよりも前に、制御信号Ｓとしてトランジスタ１８３をオン状態とする信号が入力される。したがって、インバータ１７１の出力端子が接続されるノードの電位が容量素子１８４の第１端子に与えられ、当該電位と電位Ｖとの電位差に応じて容量素子１８４の一対の電極間に電荷が蓄積される。

その後、制御信号Ｓとしてトランジスタ１８３をオフ状態とする信号が与えられることにより、容量素子１８４の第１端子に接続されるノードの電位が保持される。

続いて、電源電圧の供給が停止する。ここで、制御信号Ｓとしてトランジスタ１８３をオフ状態とする信号が常に与えられる。また、制御信号Ｓとして電位Ｖと等しいローレベル電位が与えられていてもよい。トランジスタ１８３はオフ電流が著しく低いため、トランジスタ１８３オフ状態を維持することで、電源電圧の供給が停止していても容量素子１８４に蓄積された電荷がトランジスタ１８３を介して減少することが抑制され、その結果第２の記憶素子１８２に記憶された情報が保持される。

その後、電源電圧の供給が再開された後、制御信号Ｓとしてトランジスタ１８３をオン状態とする信号が入力される。このとき、電源電圧の供給が停止する前に、容量素子１８４の第１端子に与えられた電位がハイレベル電位の場合には、インバータ１７２の入力端子にハイレベル電位が与えられる。当該電位がローレベル電位の場合には、インバータ１７２の入力端子にローレベル電位が与えられる。このようにして第１の記憶素子１６１の状態が、電源電圧の供給が停止する以前の状態に復帰することができる。

ここで、構成例１で例示したように、素子の導電性の変化を利用した記憶素子を第２の記憶素子に適用した場合には、一種類（構成例１では電位Ｖ）の電位情報しか記憶できないため、電源電圧の供給が再開された後に第１の記憶素子１６１の状態を確定するためには、インバータ１７１及び１７２のそれぞれの入力端子に接続する一対の記憶素子を設ける必要があった。しかし、本構成例に示す第２の記憶素子は、ハイレベル電位とローレベル電位の二種類の電位情報を記憶することが可能であるため、インバータ１７１または１７２のいずれか一方の入力端子に接続する一つの記憶素子を設けるのみでよく、回路構成を簡略化できる。

また、図６（Ｂ）に示すシフトレジスタ１９０のように、インバータ１７１及び１７２のそれぞれの入力端子に接続する一対の第２の記憶素子（第２の記憶素子１８２ａ及び１８２ｂ）を設ける構成としてもよい。このような構成とすると、電源電圧の供給が再開された際に第１の記憶素子１６１の状態が確定するまでの期間を短くできるため、高速動作に適している。

ここで、上記では、電源電圧が供給されている通常動作の際にトランジスタ１８３がオフ状態となるとして説明したが、通常動作の際にトランジスタ１８３をオン状態としていてもよい。

その場合、容量素子１８４の第１端子の電位として、単位記憶回路１８１ａの出力データＱ１の電位が常に維持されることとなる。したがって、電源電圧の供給が停止される際に、容量素子１８４を充放電する必要がなく、トランジスタ１８３をオフ状態とするのみでよいため、高速動作が実現される。

また、容量素子１８４の容量としては、電源電圧の供給が再開された後に、インバータ１７２及びインバータ１５２ｂの出力を反転させるだけの電位が、これらの入力端子が接続されるノードに与えられるような値とすればよい。具体的には、インバータ１７２及びインバータ１５２ｂのそれぞれの入力部のゲート容量と同等の容量とすればよい。したがって、容量素子１８４の充放電に要する電流は極めて小さいため、上述のように通常動作時においてトランジスタ１８３を常にオン状態としていても、シフトレジスタ１８０は高速に動作させることができる。

なお、上述のようにオフ電流の著しく小さいトランジスタにより容量素子やフローティングノードへの電荷の供給、保持、放出が制御される第２記憶素子を用いた単位記憶回路１８１ａは、ＭＲＡＭなどを第２記憶素子に用いたシフトレジスタに比べて、データの待避及び復帰により消費される電力（オーバーヘッド）が小さい。具体的に、ＭＲＡＭは、データの書き込みに要する電流が５０μＡ〜５００μＡと言われているが、本構成例で例示した単位記憶回路１８１ａでは、容量素子１８４への電荷の供給によりデータの待避を行っているので、データの書き込みに要する電流をＭＲＡＭの１／１００程度に抑えることができる。よって、本構成例で例示した単位記憶回路１８１ａでは、オーバーヘッドと電源の遮断により削減される電力とが等しくなる電源の遮断時間、すなわち損益分岐時間（ＢＥＴ：ＢｒｅａｋＥｖｅｎＴｉｍｅ）を、ＭＲＡＭを用いる場合より短くすることができ、受電制御装置１０１の消費電力を抑えることができる。

以上が本構成例についての説明である。

［変形例］
ここで、第２の記憶素子としてＦｅＲＡＭ素子を用いる場合には、本構成例で例示した回路構成を適用することができる。その場合には、容量素子１８４（または、容量素子１８４ａ及び１８４ｂ）の誘電体として強誘電体を用いることにより実現できる。なお、ＦｅＲＡＭを用いる場合には、トランジスタ１８３（または、トランジスタ１８３ａ及び１８３ｂ）として、必ずしもオフ電流の著しく小さいトランジスタを適用しなくてもよい。

（実施の形態４）
本実施の形態では、チャネルが形成される半導体層に酸化物半導体を用いた、オフ電流が著しく低いトランジスタと、これを上記実施の形態に適用する例について説明する。

酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、酸化物半導体を適切な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体層が適用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オフ電流）を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる。

例えば、記憶部１２５に上述した酸化物半導体が適用されたトランジスタを用いる場合、記憶部１２５を構成する他の素子をＣＭＯＳプロセスによって作製し、その上層に当該トランジスタを積層して形成し、コンタクトプラグを介してこれらを電気的に接続する構成とすることが好ましい。このような構成とすることにより、制御部の占有面積を縮小することができる。

また、用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３等の原子数比のＩｎ：Ｇａ：Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

トランジスタの半導体層に用いることのできる酸化物半導体膜は単結晶でも、非単結晶を有していてもよい。非単結晶は、例えば、ＣＡＡＣ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。

好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜とする。

酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。

酸化物半導体膜は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。

なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。

なお、酸化物半導体膜は、例えば、単結晶を有してもよい。

酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。

以下、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜の結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界、結晶部と結晶部の境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えばｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。したがって結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃う。

酸化物半導体膜として、ＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を形成する方法としては、三つ挙げられる。

一つめは、成膜温度を２００℃以上６００℃以下として酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。

二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。

三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。

例えば、スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を成膜する場合、成膜時の基板温度を高くすることが好ましい。例えば、基板加熱温度を１００℃以上６００℃以下、好ましくは２００℃以上５００℃以下、さらに好ましくは１５０℃以上４５０℃以下として酸化物膜を成膜することによりＣＡＡＣ−ＯＳ膜を成膜することができる。

また、スパッタリング法に用いる電源として、直流（ＤＣ）電源を用いることが好ましい。なお、高周波（ＲＦ）電源、交流（ＡＣ）電源を用いることもできる。ただし、ＲＦ電源は、大面積の基板へ成膜可能なスパッタリング装置への適用が困難である。また、以下に示す観点からＡＣ電源よりもＤＣ電源が好ましいと考えられる。

スパッタリング用ターゲットとしてＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットを用いる場合、例えばＩｎＯ_ｘ粉末、ＧａＯ_ｙ粉末、及びＺｎＯ_ｚ粉末を２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、３：１：２、３：１：４、１：６：４、１：６：９等のｍｏｌ数比で混合して形成したＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットを用いることが好ましい。ｘ、ｙ、及びｚは任意の正の数である。なお、スパッタリング用ターゲットは、多結晶であってもよい。

また、マグネトロンを用い、磁場によりスパッタリング用ターゲットの近傍のプラズマ空間を高密度化してもよい。マグネトロンスパッタリング装置では、例えば、スパッタリング用ターゲットの前方に磁場を形成するため、スパッタリング用ターゲットの後方に磁石組立体が配置される。当該磁場は、スパッタリング用ターゲットのスパッタリング時において、電離した電子やスパッタリングにより生じた二次電子を捉える。このようにして補足された電子は成膜室内の希ガス等の不活性ガスとの衝突確率を高め、その結果プラズマ密度が高まる。これにより、例えば被素子形成層の温度を著しく上昇させることなく、成膜の速度を上げることができる。

スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を形成する場合、例えば、スパッタリング装置の成膜室内に存在する不純物（水素、水、二酸化炭素、及び窒素など）を低減することが好ましい。また、成膜ガス中の不純物を低減することが好ましい。例えば、酸素ガスやアルゴンガスの成膜ガスとして、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで高純度化したガスを用いることにより、ＣＡＡＣ−ＯＳ膜に対する不純物の混入を抑制することができる。

スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を形成する場合、成膜ガス中の酸素割合を高くし、電力を最適化して成膜時のプラズマダメージを抑制させることが好ましい。例えば、成膜ガス中の酸素割合を、３０体積％以上、好ましくは１００体積％にすることが好ましい。

スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を成膜する場合、成膜時の基板加熱に加え、加熱処理を行ってもよい。加熱処理により、例えば酸化物膜中の不純物濃度を低減させることができる。

上記加熱処理は、例えば３５０℃以上基板の歪み点未満の温度、さらには、３５０℃以上４５０℃以下で行ってもよい。なお、加熱処理を複数回行ってもよい。

上記加熱処理に用いられる加熱処理装置としては、ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置又はＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置などのＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置を用いてもよい。なお、これに限定されず、電気炉など、別の加熱処理装置を用いてもよい。

上記工程に示すように、成膜中に、水素や水などを膜中に含ませないようにすることにより、酸化物半導体膜に含まれる不純物濃度を低減する。また、酸化物半導体膜の成膜後に、加熱処理を行うことにより、酸化物半導体膜に含まれる水素や水などを除去することによって、不純物濃度を低減してもよい。この後に、酸化物半導体膜に酸素を供給し、酸素欠損を補填することにより、酸化物半導体膜を高純度化することができる。また、酸化物半導体膜に酸素を添加してもよい。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

以上がＣＡＡＣ−ＯＳ膜の説明である。

酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、または水分を除去して不純物が極力含まれないように高純度化し、脱水化処理（脱水素化処理）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うことが好ましい。また、本明細書等において、酸化物半導体膜に酸素を供給する場合を、、加酸素化処理と記す場合がある、または酸化物半導体膜に含まれる酸素を化学量論的組成よりも多くする場合を過酸素化処理と記す場合がある。

このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化またはｉ型に限りなく近い酸化物半導体膜とすることができる。このような高純度化された酸化物半導体膜中には、ドナーに由来するキャリアが極めて少なく（ゼロに近く）、キャリア濃度は１×１０^１７／ｃｍ^３未満、さらには１×１０^１５／ｃｍ^３未満、さらには１×１０^１４／ｃｍ^３未満、さらには１×１０^１３／ｃｍ^３未満、さらには１×１０^１２／ｃｍ^３未満、さらには１×１０^１１／ｃｍ^３未満、さらには１．４５×１０^１０／ｃｍ^３未満となる。

またこのように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠損に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層を備えるトランジスタは、極めて優れたオフ電流特性を実現できる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は、１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０^−２１Ａ）以下、望ましくは、１０ｚＡ以下となる。また、８５℃では、１００ｚＡ（１×１０^−１９Ａ）以下、望ましくは１０ｚＡ（１×１０^−２０Ａ）以下となる。このように、ｉ型（真性）化または実質的にｉ型化された酸化物半導体層を用いることで、極めて優れたオフ電流特性のトランジスタを得ることができる。

このようなトランジスタを適用することにより、不揮発性の記憶素子を実現でき、オーバーヘッドと損益分岐時間を低減でき、受電制御装置１０１の消費電力を抑えることができる。

続いて、図６（Ａ）に示すトランジスタ１８３としてチャネルが形成される半導体層に酸化物半導体を用いたトランジスタが適用された単位記憶回路の構成の一例について説明する。ここでは、トランジスタ１８３及び容量素子１８４が、ＣＭＯＳプロセスで形成された第１の記憶素子１６１を構成する他の素子の上層に、積層して形成した例について説明する。

図７に示す断面概略図では、チャネルが形成され、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体層を含むトランジスタと、チャネルが形成される酸化物半導体層を含むトランジスタを用いて構成される。このとき、チャネルが形成される酸化物半導体層を含むトランジスタは、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体層を含むトランジスタの上に積層させることができる。元素周期表における第１４族の半導体（シリコンなど）を含有する半導体層を含むトランジスタは、例えば図６におけるインバータ１７１、１７２やインバータ１５２ａ、１５２ｂ等を構成するトランジスタに適用される。

図７には、インバータ１７２の入力部を構成するトランジスタ３０１と、トランジスタ３０１と電気的に接続され、当該トランジスタ３０１の上層に形成された容量素子３０２及びトランジスタ３０３を示す。ここでトランジスタ３０３は、図６（Ａ）におけるトランジスタ１８３に相当し、容量素子３０２は、容量素子１８４に相当する。

図７では、半導体層３１１と、絶縁層３１４と、導電層３１５と、絶縁層３１６と、絶縁層３１７と、接続層３１８と、導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃと、絶縁層３２０と、接続層３２１と、半導体層３３１と、絶縁層３３３と、導電層３３４と、導電層３３６ａ及び導電層３３６ｂと、導電層３３８と、絶縁層３３９と、接続層３４１と、導電層３４２と、により、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体層を含むトランジスタ３０１と、チャネルが形成される酸化物半導体層を含むトランジスタ３０３と、容量素子３０２が構成される。

さらに、半導体層３１１は、領域３１３ａ及び領域３１３ｂを有する。また、半導体層３１１の一部の領域に設けられた絶縁層３１２により、隣接するトランジスタが電気的に分離されている。

半導体層３１１としては、例えば半導体基板を用いることができる。また、別の基板の上に設けられた半導体層を半導体層３１１として用いることもできる。

領域３１３ａ及び領域３１３ｂは、互いに離間して設けられ、ｎ型またはｐ型の導電型を付与するドーパントが添加された領域である。領域３１３ａ及び領域３１３ｂは、上記ｐチャネル型トランジスタのソース領域又はドレイン領域としての機能を有する。また、領域３１３ａ及び領域３１３ｂは、それぞれ接続層３１８を介して導電層３１９ａまたは導電層３１９ｂに電気的に接続されている。

トランジスタ３０１がｎチャネル型のトランジスタの場合は、上記ドーパントとして、ｎ型の導電性を付与する元素を用いる。一方、ｐチャネル型のトランジスタの場合には、ｐ型の導電性を付与する元素を用いる。

なお、領域３１３ａ及び３１３ｂの一部に低濃度領域を設けてもよい。このとき低濃度領域の深さは、それ以外の領域の深さより小さくてもよいが、これに限定されない。

絶縁層３１４は、絶縁層３１２に挟まれた半導体層３１１の領域の上に設けられる。絶縁層３１４は、トランジスタ３０１のゲート絶縁層としての機能を有する。

絶縁層３１４としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、有機絶縁材料（例えばポリイミド又はアクリルなど）などの材料の層を用いることができる。また、絶縁層３１４に適用可能な材料を積層して絶縁層３１４を構成してもよい。

導電層３１５は、絶縁層３１４を介して半導体層３１１に重畳する。導電層３１５に重畳する半導体層３１１の領域がトランジスタ３０１のチャネル形成領域になる。導電層３１５は、トランジスタ３０１のゲートとしての機能を有する。

導電層３１５としては、例えばモリブデン、マグネシウム、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層３１５に適用可能な材料を積層して導電層３１５を構成することもできる。

絶縁層３１６は、絶縁層３１４の上に設けられ、導電層３１５における、互いに対向する一対の側面に接して設けられる。

絶縁層３１７は、導電層３１５、絶縁層３１６の上に設けられる。

絶縁層３１６、絶縁層３１７としては、上述した絶縁層３１４に適用可能な材料のうち、絶縁層３１４に適用した材料と同じ材料の層又は異なる材料の層を用いることができる。また、絶縁層３１６及び絶縁層３１７に適用可能な材料を積層して、絶縁層３１６又は絶縁層３１７を構成することもできる。

接続層３１８は、絶縁層３１７に設けられた開口部を埋めるようにして設けられ、領域３１３ａ又は領域３１３ｂと電気的に接続される。

導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃは、絶縁層３１７上に設けられる。導電層３１９ａは接続層３１８を介して領域３１３ａと電気的に接続する。導電層３１９ｂは接続層３１８を介して領域３１３ｂと電気的に接続する。また導電層３１９ｃは図示しない接続層３１８を介して導電層３１５と電気的に接続する。

接続層３１８、並びに導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃとしては、上述した導電層３１５に適用可能な材料のうち、導電層３１５に適用した材料と同じ材料の層又は異なる材料の層を用いることができる。また、接続層３１８、並びに導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃに適用可能な材料を積層して、接続層３１８、並びに導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃを構成することもできる。

絶縁層３２０は、絶縁層３１７、並びに導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃ上に設けられる。絶縁層３２０の構成としては、絶縁層３１７と同様の構成を用いることができる。

接続層３２１は、絶縁層３２０に設けられた開口部を埋めるようにして設けられ、導電層３１９ｃと電気的に接続される。接続層３２１の構成としては、接続層３１８と同様の構成を用いることができる。

半導体層３３１は、絶縁層３２０の上に設けられる。半導体層３３１としては、上述した材料の層を用いることができる。

なお、半導体層３３１の導電層３３６ａ及び導電層３３６ｂと重なる領域にドーパントが添加された領域を設けてもよい。ドーパントとしては、１５族元素（代表的には窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。なお、当該領域は必ずしも設けなくともよい。

導電層３３６ａ及び導電層３３６ｂはそれぞれ互いに離間して設けられ、半導体層３３１に接して電気的に接続される。導電層３３６ａおよび導電層３３６ｂは、トランジスタのソース電極またはドレイン電極として機能する。また、導電層３３６ｂは接続層３２１と電気的に接続される。また、導電層３３６ａは、容量素子３０２の一方の電極としても機能する。

導電層３３６ａ及び導電層３３６ｂとしては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）などの金属、または、上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素の窒化物などを用いて形成することができる。また、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）などの金属元素を用いてもよい。

絶縁層３３３は、半導体層３３１、導電層３３６ａ、導電層３３６ｂの上に設けられる。また絶縁層３３３は、トランジスタのゲート絶縁層としての機能を有する。また、絶縁層３３３は、容量素子３０２の誘電層としての機能をも有する。

絶縁層３３３としては、例えば窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化タンタル、または酸化ランタンから選ばれた材料を、単層でまたは積層して形成することができる。

また、絶縁層３３３として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることで、実質的な（例えば、酸化シリコン換算の）ゲート絶縁膜の厚さを変えないまま、物理的なゲート絶縁膜を厚くすることにより、ゲートリークを低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、及び酸化ガリウムのいずれか一以上との積層構造とすることができる。

導電層３３４は、絶縁層３３３を介して半導体層３３１に重畳する。導電層３３４は、トランジスタのゲートとしての機能を有する。また導電層３３４の一部が導電層３３６ａ及び３３６ｂと重畳して設けられることが好ましい。

導電層３３４としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた金属、または上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素の窒化物などを用いて形成することができる。また、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）などの金属元素を用いてもよい。

また、導電層３３４は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを積層する二層構造、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する二層構造、窒化タンタル上にタングステンを積層する二層構造、Ｃｕ−Ｍｇ−Ａｌ合金上にＣｕを積層する二層構造、チタンと、そのチタン上にアルミニウムを積層し、さらにその上にチタンを形成する三層構造などがある。

また、導電層３３４は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

また、導電層３３４と半導体層３３１に重畳し、かつ、導電層３３４と絶縁層３３３に接して、酸化ガリウムや、窒素を含むインジウムガリウム亜鉛酸化物や、窒素を含むインジウム錫酸化物や、窒素を含むインジウムガリウム酸化物や、窒素を含むインジウム亜鉛酸化物や、窒素を含む酸化錫や、窒素を含むインジウム酸化物や、金属窒化物（ＩｎＮ、ＺｎＮなど）を形成してもよい。

これらの材料は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、絶縁層３３３を介して半導体層３３１と重畳させることで、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏを用いる場合、少なくとも半導体層３３１より高い窒素濃度、具体的には窒素濃度が７原子％以上のＩｎ−Ｇａ−Ｚｎ−Ｏを用いる。

導電層３３８は、絶縁層３３３を介して導電層３３６ａ上に設けられる。

ここで、導電層３３６ａ、絶縁層３３３、及び導電層３３８により容量素子３０２が形成される。

絶縁層３３９は、絶縁層３３３、導電層３３４及び導電層３３８の上に設けられる。

絶縁層３３９には、絶縁層３１７と同様の材料を用いることができる。

接続層３４１は、絶縁層３３９に設けられた開口部を埋めるように設けられ、導電層３３８と電気的に接続する。

接続層３４１は、接続層３１８と同様の構成とすることができる。

導電層３４２は、絶縁層３３９上に設けられる。導電層３４２は接続層３４１を介して導電層３３８と電気的に接続する。

導電層３４２は、導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃと同様の構成とすることができる。

このようにして、ＣＭＯＳプロセスで形成された第１の記憶素子を構成する素子（例えばトランジスタ３０１）の上層に、トランジスタ３０３及び容量素子３０２が積層された単位記憶回路を構成することができる。

このような構成とすることにより、トランジスタ３０３及び容量素子３０２を、他の素子の直上に形成することができるため、単位記憶回路の占有面積が増大することなく、揮発性の第１の記憶素子に保持された情報を保持する機能を追加することができる。さらに、トランジスタ３０３としてオフ状態におけるリーク電流が極めて低い、酸化物半導体を用いたトランジスタを適用することにより、不揮発性の記憶素子を実現でき、オーバーヘッドと損益分岐時間を低減でき、受電制御装置１０１の消費電力を抑えることができる。

（実施の形態５）
本発明の一態様の受電制御装置が適用された受電装置は、外部からの電力の供給を無線で受けられる電子機器に適用可能である。本発明の一態様に係る電子機器の具体例として、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。

そのほか、本発明の一態様に係る電子機器の具体例として、照明装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯無線機、自動車電話、電卓、電子手帳、電子翻訳機、音声入力機器、電気シェーバ、電気歯ブラシ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、ドライヤー、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、リチウム二次電池からの電力を用いて電動機により推進する移動体なども、電気機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。

図８（Ａ）に、本発明の一態様に係る電子機器の一つである、ノート型パーソナルコンピュータを示す。図８（Ａ）に示すノート型パーソナルコンピュータは、筐体５２０１、表示部５２０２、キーボード５２０３、タッチパッド５２０４、送電装置５２０５、受電装置５２０７等を有する。受電装置５２０７には、本発明の一態様に係る受電装置が設けられている。

図８（Ａ）に示すノート型パーソナルコンピュータは、受電装置５２０７において、電磁共鳴方式の送電装置からの電力を、無線で受けることができる。また、送電装置５２０５を介して、電力を他の電子機器に供給することができる。

例えば、図８（Ａ）では、送電装置５２０５を介して、ポインティングデバイスの一つであるマウス５２０６に、電力を供給する場合を例示する。マウス５２０６は本発明の一態様の受電装置５２０８を備えている。具体的に、図８（Ａ）では、マウス５２０６を、ノート型パーソナルコンピュータの送電装置５２０５上に、矢印で示すように移載する。

図８（Ｂ）に、マウス５２０６が、送電装置５２０５上に載置されている様子を示す。上記状態において、送電装置５２０５を介してマウス５２０６内の受電装置５２０８に無線で供給することができる。なお、マウス５２０６が電磁共鳴方式である場合、マウス５２０６が電磁誘導方式である場合とは異なり、充電の対象となるマウス５２０６を、必ずしも送電装置５２０５上に載置する必要はない。マウス５２０６が電磁共鳴方式である場合、送電装置５２０５を介して無線給電を行うことで、電力伝送効率を落とすことなく、送電装置とマウス５２０６の間における電力の伝送距離を長くすることができる。

図９（Ａ）に本発明の一態様の受電装置を備えるスマートフォンを示す。図９（Ａ）に示すスマートフォンは、筐体５４０１、受電装置５４０２、スピーカ５４０３、マイク５４０４、操作ボタン５４０５、タッチ操作が可能な表示部５４０６などを有している。なお、受電装置５４０２に本発明の一態様の受電装置を備える。

また、図９（Ｂ）には、送電装置を備えるクレードルを示している。図９（Ｂ）に示すクレードルは、筐体５４５１内に送電装置５４５２を備え、コネクタ５４５３によって必要な電力が外部から供給されている。

スマートフォンに電力を供給する場合、図９（Ｃ）に示すようにスマートフォンをクレードルに設置する。このとき、スマートフォン内の受電装置５４０２とクレードル内の送電装置５４５２が重なるように設置する。また、クレードルに支持部を設け、送電装置５４５２と受電装置５４０２の相対位置がずれないようにスマートフォンが固定されていることが好ましい。

なお、クレードルはスマートフォンを固定支持できればよく、図９（Ｂ）の構成に限られない。例えばスマートフォンを縦向きから横向きに回転する回転機構を設けていてもよい。

また、本発明の一態様に係る受電装置は、電力を用いて電動機により推進する移動体に適用することもできる。上記移動体には、自動車（自動二輪車、三輪以上の普通自動車）、電動アシスト自転車を含む原動機付自転車、航空機、船舶、鉄道車両などが、その範疇に含まれる。

図１０（Ａ）に、本発明の一態様に係る受電装置が適用された普通自動車を示す。図１０（Ａ）に示す普通自動車は、車体５６０１、車輪５６０２、ダッシュボード５６０３、ライト５６０４、受電装置５６０５、電動機５６０６等を有する。受電装置５６０５には、本発明の一態様に係る受電装置が設けられている。なお、図１０（Ａ）に示す普通自動車では、受電装置５６０５が車体５６０１の底部に設けられている場合を例示しているが、受電装置５６０５を車体５６０１の底部以外の箇所に設けることも可能である。

図１０（Ａ）に示す普通自動車は、受電装置５６０５において、送電装置からの電力を、無線で受けることができる。電動機５６０６とライト５６０４は、負荷に相当し、上記電力を用いて駆動する。或いは、普通自動車が二次電池を有している場合、上記電力を二次電池に蓄電することもできる。電動機５６０６が駆動することで、車輪５６０２の動作を制御することができる。

なお、図１０（Ａ）に示す普通自動車は、原動機として電動機のみを用いている場合を例示しているが、電動機及び燃焼機関を原動機として用いていてもよい。燃焼機関は、給電装置から供給された電力によりプラグ点火が行われることで始動し、車輪５６０２の動作を制御することができる。

また、図１０（Ａ）に示す普通自動車は車体内に送電装置を備え、電力を他の電子機器に供給することもできる。

例えば、図１０（Ａ）では、ダッシュボード５６０３内に埋め込まれた送電装置５６０８を介して、携帯電話の一つであるスマートフォン５６０７に、電力を供給することができる。図１０（Ａ）では、スマートフォン５６０７を、普通自動車のダッシュボード５６０３上に、矢印で示すように移載する。

図１０（Ｂ）に、スマートフォン５６０７が、ダッシュボード５６０３上に載置されている様子を示す。なお、図１０（Ｂ）では、普通自動車におけるスマートフォン５６０７と送電装置５６０８の位置関係を明確にするために、普通自動車の輪郭と、ダッシュボード５６０３と、送電装置５６０８と、スマートフォン５６０７とを示す。このような状態において、送電装置５６０８から出力される電力を、スマートフォン５６０７に無線で供給することができる。

以上のように、本発明の一態様の受電装置を電子機器や移動体に搭載することで、無線給電時の消費電力が低減された電子機器または移動体を実現できる。

１００受電装置
１０１受電制御装置
１０３受電部
１０５整流回路
１０７蓄電装置
１０９充電検知部
１１１電源制御部
１１３クロック生成部
１１５カウンタ部
１１７受電検知部
１２０通信制御部
１２１インターフェース
１２３演算部
１２５記憶部
１３１パワーコントローラ
１３２ａ配線
１３２ｂ配線
１３３パワースイッチ
１３３ａパワースイッチ
１３３ｂパワースイッチ
１３４ａスイッチ
１３４ｂスイッチ
１５０シフトレジスタ
１５１ａ単位記憶回路
１５１ｂ単位記憶回路
１５２ａインバータ
１５２ｂインバータ
１６１第１の記憶素子
１６２ａ第２の記憶素子
１６２ｂ第２の記憶素子
１６３ａスイッチ
１６３ｂスイッチ
１７１インバータ
１７２インバータ
１８０シフトレジスタ
１８１ａ単位記憶回路
１８１ｂ単位記憶回路
１８２第２の記憶素子
１８２ａ第２の記憶素子
１８２ｂ第２の記憶素子
１８３トランジスタ
１８３ａトランジスタ
１８３ｂトランジスタ
１８４容量素子
１８４ａ容量素子
１８４ｂ容量素子
１９０シフトレジスタ
３０１トランジスタ
３０２容量素子
３０３トランジスタ
３１１半導体層
３１２絶縁層
３１３ａ領域
３１３ｂ領域
３１４絶縁層
３１５導電層
３１６絶縁層
３１７絶縁層
３１８接続層
３１９ａ導電層
３１９ｂ導電層
３１９ｃ導電層
３２０絶縁層
３２１接続層
３３１半導体層
３３３絶縁層
３３４導電層
３３６ａ導電層
３３６ｂ導電層
３３８導電層
３３９絶縁層
３４１接続層
３４２導電層
５２０１筐体
５２０２表示部
５２０３キーボード
５２０４タッチパッド
５２０５送電装置
５２０６マウス
５２０７受電装置
５２０８受電装置
５４０１筐体
５４０２受電装置
５４０３スピーカ
５４０４マイク
５４０５操作ボタン
５４０６表示部
５４５１筐体
５４５２送電装置
５４５３コネクタ
５６０１車体
５６０２車輪
５６０３ダッシュボード
５６０４ライト
５６０５受電装置
５６０６電動機
５６０７スマートフォン
５６０８送電装置

Claims

通信制御部と、
電源制御部と、
クロック生成部と、
受電検知部と、
カウンタ部と、
蓄電装置と、を有し
前記受電検知部は、受電信号を検知し、検知信号を出力する機能を有し、
前記電源制御部は、前記検知信号に基づいて起動し、前記通信制御部への電源電圧の供給を制御する機能を有し、
前記クロック生成部は、前記受電信号からクロック信号を生成する機能を有し、
前記カウンタ部は、前記クロック信号に基づいて通信を行う期間を計測し、前記通信を行うより前に前記電源制御部に対して前記電源電圧の供給を要求し、前記通信を終えた後に前記電源制御部に対して前記電源電圧の供給の停止を要求する機能を有し、
前記蓄電装置は、前記受電信号から電力を蓄電する機能を有し、
前記通信制御部は、記憶部を有し、
前記記憶部は、
半導体層を有する第１のトランジスタと
前記第１のトランジスタ上の絶縁膜と、
前記絶縁膜上の酸化物半導体層を有する第２のトランジスタと、を有することを特徴とする受電装置。
請求項１において、
前記蓄電装置は、二次電池を有することを特徴とする受電装置。
請求項１又は請求項２において、
前記第２のトランジスタのチャネル幅１μｍあたりのオフ電流は、８５℃において１×１０^−１９Ａ以下であることを特徴とする受電装置。
請求項１乃至請求項３のいずれか一において、
前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有することを特徴とする受電装置。