JP6143591B2 - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置 Download PDF

Info

Publication number
JP6143591B2
JP6143591B2 JP2013147294A JP2013147294A JP6143591B2 JP 6143591 B2 JP6143591 B2 JP 6143591B2 JP 2013147294 A JP2013147294 A JP 2013147294A JP 2013147294 A JP2013147294 A JP 2013147294A JP 6143591 B2 JP6143591 B2 JP 6143591B2
Authority
JP
Japan
Prior art keywords
laser
pulse
semiconductor substrate
semiconductor
laser pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013147294A
Other languages
English (en)
Other versions
JP2015023039A (ja
Inventor
若林 直木
直木 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Priority to JP2013147294A priority Critical patent/JP6143591B2/ja
Publication of JP2015023039A publication Critical patent/JP2015023039A/ja
Application granted granted Critical
Publication of JP6143591B2 publication Critical patent/JP6143591B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、キャリアのライフタイムキラーを有する半導体装置の製造方法及び製造装置に関する。
絶縁ゲートバイポーラトランジスタ(IGBT)の応答速度を高めるために、IGBTのドリフト領域に格子欠陥を形成する技術が知られている(特許文献1)。格子欠陥が、電子とホールとの再結合中心として働くことにより、少数キャリアの寿命が短くなる。このような格子欠陥は、ライフタイムキラーと呼ばれる。特許文献1に開示された方法では、半導体基板に水素やヘリウムのイオンビームを照射して格子欠陥を発生させる。
特開平10−50724号公報
本発明の目的は、工程数の増加を抑制し、簡易な方法でライフタイムキラーを発生させることが可能な半導体装置の製造方法及び製造装置を提供することである。
本発明の一観点によると、
半導体基板にイオン注入を行うことにより、前記半導体基板の表層部に格子欠陥を生じさせる工程と、
前記格子欠陥が生じた前記半導体基板にレーザビームを入射させることにより、前記表層部の前記格子欠陥の密度を低減させ、深さ10μmより深い深層部の格子欠陥の密度を高める工程と
を有する半導体装置の製造方法が提供される。
本発明の他の観点によると、
第1のレーザパルスを出射する半導体レーザ発振器と、
不純物をイオン注入することによって格子欠陥が形成された半導体基板を保持するステージと、
前記第1のレーザパルスを、前記ステージに保持された半導体基板に入射させる伝搬光学系と、
前記半導体レーザ発振器から出射される前記第1のレーザパルスの出射タイミング及びパルス幅を制御する制御装置と
を有し、
前記半導体基板への前記第1のレーザパルスの入射によって、前記半導体基板の表面を溶融させることなく、イオン注入によって形成された前記格子欠陥を深さ10μmより深い深層部まで移動させる半導体装置の製造装置が提供される。
レーザビームの入射により、深層部の格子欠陥密度を高めることができる。この格子欠陥がライフタイムキラーとして働く。このレーザビームは、不純物の活性化アニール用のレーザビームと共用することも可能である。これにより、工程数の増加を抑制することができる。
図1は、実施例による半導体装置の製造方法で用いられるレーザ照射装置の概略図である。 図2は、実施例による方法で製造される半導体装置の断面図である。 図3A及び図3Bは、実施例による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。 図4Aは、半導体基板に入射するレーザパルス波形の概略を示すグラフであり、図4B及び図4Cは、レーザパルスのビーム入射領域の平面図である。 図5Aは、評価実験でシリコン基板に照射した第1のレーザパルス及び第2のレーザパルスの波形を示すグラフであり、図5Bは、第1のレーザパルス及び第2のレーザパルスのビーム入射領域の平面図である。 図6は、深さ方向に関する不純物プロファイル及びキャリアのプロファイルの測定結果を示すグラフである。 図7は、シリコン基板の断面からのカソードルミネッセンスのスペクトルの一例を示すグラフである。 図8A及び図8Bは、カソードルミネッセンスのスペクトルのピークWの発光強度と深さとの関係を示すグラフである。 図9A及び図9Bは、カソードルミネッセンスのスペクトルのピークWの発光強度と深さとの関係を示すグラフである。
図1に、実施例による半導体装置の製造方法で用いられるレーザ照射装置の概略図を示す。半導体レーザ発振器21が、例えば波長808nmのパルスレーザビームを出射する。なお、波長950nm以下のパルスレーザビームを出射する半導体レーザ発振器を用いてもよい。
半導体レーザ発振器21には、複数のレーザダイオードを二次元にアレイ化したレーザダイオードアレイが用いられる。以下、レーザダイオードアレイの構造について説明する。複数のレーザダイオードがモノリシックに一次元アレイ化されてレーザバーが構成される。複数のレーザバーを積み重ねることにより、二次元アレイ化したレーザダイオードアレイが構成される。レーザバーを構成する複数のレーザダイオードが配列する方向を遅軸という。複数のレーザバーが積み重ねられた方向を速軸という。レーザバーごとにシリンドリカルレンズが配置されている。シリンドリカルレンズは、レーザバーから出射されたレーザビームを、速軸方向、または速軸方向と遅軸方向との2方向に関して収束させる。
固体レーザ発振器31が、緑色の波長域のパルスレーザビームを出射する。固体レーザ発振器31には、例えば第2高調波を出射するNd:YAGレーザ、Nd:YLFレーザ、Nd:YVOレーザ等が用いられる。
半導体レーザ発振器21から出射したパルスレーザビーム及び固体レーザ発振器31から出射したパルスレーザビームが、伝搬光学系27を経由して、アニールの対象の半導体基板50に入射する。半導体レーザ発振器21から出射したパルスレーザビームと固体レーザ発振器31から出射したパルスレーザビームとは、半導体基板50の表面の同一の領域に入射する。
次に、伝搬光学系27の構成及び作用について説明する。半導体レーザ発振器21から出射したパルスレーザビームが、アッテネータ22、ビームエキスパンダ23、シリンドリカルレンズアレイ群24、ダイクロイックミラー25、及びコンデンサレンズ26を経由して、半導体基板50に入射する。
固体レーザ発振器31から出射したパルスレーザビームが、アッテネータ32、ビームエキスパンダ33、シリンドリカルレンズアレイ群34、ベンディングミラー35、ダイクロイックミラー25、及びコンデンサレンズ26を経由して、半導体基板50に入射する。
ビームエキスパンダ23、33は、入射したパルスレーザビームをコリメートするとともに、ビーム径を拡大する。シリンドリカルレンズアレイ群24、34及びコンデンサレンズ26は、半導体基板50の表面におけるビーム断面を長尺形状に整形するとともに、ビームプロファイル(光強度分布)を均一化する。半導体レーザ発振器21から出射したパルスレーザビームと、固体レーザ発振器31から出射したパルスレーザビームとは、半導体基板50の表面において、ほぼ同一の長尺領域に入射する。シリンドリカルレンズアレイ群24及びコンデンサレンズ26が、半導体レーザ発振器21から出射されたレーザビーム用のホモジナイザとして機能し、シリンドリカルレンズアレイ群34及びコンデンサレンズ26が、固体レーザ発振器31から出射されたレーザビーム用のホモジナイザとして機能する。
半導体基板50は、ステージ41に保持されている。半導体基板50の表面に平行な面をXY面とし、半導体基板50の表面の法線方向をZ方向とするXYZ直交座標系を定義する。制御装置20が、半導体レーザ発振器21、固体レーザ発振器31、及びステージ41を制御する。ステージ41は、制御装置20からの制御を受けて、半導体基板50をX方向及びY方向に移動させる。
図2に、実施例による方法で製造される半導体装置の例として、絶縁ゲートバイポーラトランジスタ(IGBT)の断面図を示す。n型のシリコンからなる半導体基板50の第1の面50Tに、p型のベース領域51、n型のエミッタ領域52、ゲート電極53、ゲート絶縁膜54、エミッタ電極55が形成されている。半導体基板50の第2の面50Bの表層部に、p型のコレクタ層57及びn型のバッファ層56が形成されている。バッファ層56は、コレクタ層57よりも深い位置に配置される。コレクタ層57の表面にコレクタ電極58が形成されている。半導体基板50として、通常はシリコン単結晶基板が用いられる。ゲート−エミッタ間の電圧で、電流のオンオフ制御を行うことができる。
第2の面50Bからコレクタ層57とバッファ層56との界面までの深さは、例えば約0.3〜0.5μmの範囲内である。第2の面からバッファ層56の最も深い位置までの深さは、例えば1μm〜10μmの範囲内である。
ベース領域51とバッファ層56との間、すなわち第2の面50Bから見てバッファ層56よりも深い領域に、格子欠陥60が形成されている。格子欠陥60がライフタイムキラーとして働く。バッファ層56より深い領域を深層部59ということとする。
図3A及び図3Bを参照して、実施例による半導体装置の製造方法について説明する。
図3Aに示すように、半導体基板50の第1の面50Tに、p型のベース領域51、n型のエミッタ領域52、ゲート電極53、ゲート絶縁膜54、及びエミッタ電極55を形成する。これらの素子構造は、一般的なMOSFETの作製工程と同様のプロセスにより作製することができる。
半導体基板50の第2の面50Bから不純物としてボロン及びリンをイオン注入することにより、半導体基板50の第2の面50Bの表層部に、それぞれ第1の層57a及び第2の層56aを形成する。ボロンが注入された第1の層57aより深い第2の層56aに、リンがイオン注入されている。この時点では、第1の層57a内のボロン、及び第2の
層56a内のリンは、活性化していない。一般に、第1の層57aのボロン濃度は、第2の層56aのリン濃度より高い。イオン注入によって、第1の層57a及び第2の層56a内に格子欠陥60が形成される。
図3Bに示すように、半導体基板50の第2の面50BにレーザパルスLP1、LP2を入射させることにより、活性化アニールを行う。この活性化アニールに、図1に示したレーザ照射装置が適用される。活性化アニールにより、第1の層57a(図3A)内のボロン、及び第2の層56a(図3A)内のリンが活性化する。この時、活性化に必要な温度より低い温度で、第1の層57a及び第2の層56a内の格子欠陥60(図3A)が深層部59に移動する。このため、活性化アニール後に深層部59に格子欠陥60が残る。活性化アニールの後に、コレクタ層57の表面にコレクタ電極58(図2)を形成する。
図4Aに、半導体基板50(図2B)に入射するレーザパルスLP1、LP2の波形の概略を示す。図4Aでは、パルス波形を長方形で表しているが、実際のパルス波形は、パルスの立ち上がり、減衰、及び立ち下がり等の部分を含む。図4Aに示されたパルス波形の出射タイミングは、制御装置20(図1)が半導体レーザ発振器21及び固体レーザ発振器31を制御することにより決定される。半導体レーザ発振器21から出射されるレーザパルスLP1のパルス幅は、制御装置20により制御される。
時刻t1に、半導体レーザ発振器21から出射した第1のレーザパルスLP1の、半導体基板50への入射が開始する。時刻t1の後の時刻t2に、固体レーザ発振器31から出射した第2のレーザパルスLP2が半導体基板50に入射する。第1のレーザパルスLP1と第2のレーザパルスLP2とが入射する領域は、ほぼ重なる。第2のレーザパルスLP2のピークパワーは、第1のレーザパルスLP1のピークパワーより高く、第2のレーザパルスLP2のパルス幅PW2は、第1のレーザパルスLP1のパルス幅PW1より短い。時刻t3で、第2のレーザパルスLP2の入射が終了する。その後、時刻t4で、第1のレーザパルスLP1の入射が終了する。なお、時刻t4の後に、第2のレーザパルスLP2を入射させてもよい。
第1のレーザパルスLP1のパルス幅PW1は、例えば10μs以上である。第2のレーザパルスLP2のパルス幅PW2は、例えば1μs以下である。一例として、パルス幅PW1が10μs〜30μsの範囲内であり、パルス幅PW2が100ns〜200nsの範囲内である。第2のレーザパルスLP2のパルス幅PW2を、第1のレーザパルスLP1のパルス幅PW1の1/10以下とすることが好ましい。
図4Bに、半導体基板50(図2B)の第2の面50B(図2B)におけるレーザパルスの入射領域の平面図を示す。第1のレーザパルスLP1(図4A)及び第2のレーザパルスLP2(図4A)は、半導体基板50の第2の面50B(図2B)において、X方向に長い同一のビーム入射領域40に入射する。例えば、ビーム入射領域40の好適な長さL及び幅Wtは、それぞれ2mm〜4mm及び200μm〜400μmである。
アニール中は、半導体基板50(図2B)をY方向に移動させながら、第1のレーザパルスLP1及び第2のレーザパルスLP2(図4A)を、一定の繰り返し周波数で半導体基板50に入射させる。第1のレーザパルスLP1及び第2のレーザパルスLP2の繰り返し周波数の1周期の間に半導体基板50が移動する距離をWoで表す。時間軸上で隣り合う2つの第1のレーザパルスLP1のビーム入射領域40は、相互に部分的に重なる。両者の重複率Wo/Wtは、例えば50%である。
図4Aに示した時刻t1で第1のレーザパルスLP1の入射が開始すると、半導体基板50の第2の面50B(図2B)の表面の温度が上昇し始める。時刻t2の時点で、半導
体基板50の第2の面50Bの温度は、アモルファスシリコンの融点(1300K〜1430K)まで達していない。時刻t2で第2のレーザパルスLP2を入射させると、半導体基板50の第2の面50Bの表面の温度がアモルファスシリコンの融点まで達し、表面が溶融する。溶融した部分は、第1の層57a(図2B)の底面まで達する。
第2のレーザパルスLP2の入射が終了すると、半導体基板50の第1の層57aの温度が低下し、固化する。このとき、単結晶の第2の層56a(図2B)から結晶がエピタキシャル成長することにより、第1の層57aが単結晶になる。同時に、第1の層57aに注入されている不純物が活性化する。
時刻t3以降も、第1のレーザパルスLP1(図4A)の入射が継続しているため、半導体基板50の第2の面50Bから第2の層56a(図2B)まで加熱され、温度が上昇する。これにより、第2の層56aに注入されている不純物が活性化する。時刻t4で第1のレーザパルスLP1の入射が終了する時点で、半導体基板50の第2の面50Bの温度は、単結晶シリコンの融点まで到達しない。このため、再結晶化した半導体基板50の第2の面50Bの第1の層57aは再溶融しない。
相対的にパルス幅の長い第1のレーザパルスLP1により、深い位置の第2の層56a内の不純物を活性化させることができる。第2のレーザパルスLP2が入射する前に、第1のレーザパルスLP1によって半導体基板50が予熱される。これにより、半導体基板50の第1の層57a(図3A)を溶融させるために必要な第2のレーザパルスLP2のパルスエネルギ密度を低く抑えることができる。
第1のレーザパルスLP1(図4A)が照射されている期間、格子欠陥60が第1の層57a及び第2の層56a(図3A)から深層部59(図3B)に移動する。これにより、深層部59において、ライフタイムキラーとして働く格子欠陥60(図2A)が増加する。
時刻t4よりも後に第2のレーザパルスLP2を入射させる場合には、第1のレーザパルスLP1の照射によって第2の層56a(図2B)内の不純物が活性化する。その後、第2のレーザパルスLP2の照射によって第1の層57a(図2B)を溶融させる。第1の層57aが再結晶化する時に、第1の層57a内の不純物が活性化する。この場合、第1のレーザパルスLP1による熱的影響が残っている状態で、第2のレーザパルスLP2を入射させることが好ましい。
図4Bでは、半導体基板50の表面における第1のレーザパルスLP1のビーム入射領域40と第2のレーザパルスLP2のビーム入射領域40とを、ほぼ一致させたが、必ずしも両者を一致させる必要はない。図4Cに示すように、第1のレーザパルスLP1のビーム入射領域40Aを第2のレーザパルスLP2のビーム入射領域40Bよりもやや大きくしてもよい。このとき、第2のレーザパルスLP2のビーム入射領域40Bが、第1のレーザパルスLP1のビーム入射領域40Aに含まれる。
図5A〜図9Bを参照して、単結晶シリコン基板にイオン注入した不純物の活性化及びライフタイムキラーの形成を行う評価実験の結果について説明する。
図5Aに、評価実験でシリコン基板に照射した第1のレーザパルスLP1及び第2のレーザパルスLP2の波形を示す。第1のレーザパルスLP1のパルス幅PW1は15μsであり、第2のレーザパルスLP2のパルス幅PW2は150nsである。第1のレーザパルスLP1の立下り時刻t4と、第2のレーザパルスLP2の立下り時刻t3とが一致する。すなわち、第2のレーザパルスLP2の立ち上がり時刻t2は、第1のレーザパル
スLP1の立下り時刻t4よりも150ns前である。第1のレーザパルスLP1のパルスエネルギ密度(フルエンス)は6.4J/cmであり、第2のレーザパルスLP2のフルエンスは1.2J/cmである。
図5Bに、シリコン基板の表面におけるビーム断面形状を示す。第1のレーザパルスLP1のビーム入射領域40Aの長さL1は2.9mmであり、第2のレーザパルスLP2のビーム入射領域40Bの長さL2は2.6mmである。第1のレーザパルスLP1のビーム入射領域40Aの幅Wt1及び第2のレーザパルスLP2のビーム入射領域40Bの幅Wt2は、共に0.26mmである。ビーム走査時の重複率は50%である。
図6に、深さ方向に関する不純物プロファイル及びキャリアのプロファイルの測定結果を示す。横軸は、シリコン基板の表面からの深さを単位「μm」で表し、縦軸は濃度を単位「cm−3」で表す。細い破線はレーザアニール前のリン(P)濃度分布を表し、太い破線はレーザアニール前のボロン(B)濃度分布を表す。細い実線はレーザアニール後のn型キャリア(電子)濃度分布を表し、太い実線はレーザアニール後のp型キャリア(正孔)濃度分布を表す。リンのイオン注入は、加速エネルギ700keV、ドーズ量1×1013cm−2の条件で行い、ボロンのイオン注入は、加速エネルギ40keV、ドーズ量1×1015cm−2の条件で行った。
シリコン基板の表面から深さ0.5μmまでの第1の層57aに、ボロンが注入されており、深さ0.5μmから深さ2.5μmまでの第2の層56aに、リンが注入されている。p型キャリア濃度分布はボロン濃度分布にほぼ重なり、n型キャリア濃度分布はリン濃度分布にほぼ重なっている。この結果から、レーザアニールにより、ほとんどの不純物が活性化していることがわかる。
次に、シリコン基板内の格子欠陥密度をカソードルミネッセンス法により測定した結果について説明する。
図7に、シリコン基板の断面からのカソードルミネッセンスのスペクトルの一例を示す。バンドギャップエネルギに基づいてカソードルミネッセンスのスペクトルにピークが現れると共に、種々の格子欠陥が発光中心となり、カソードルミネッセンスのスペクトルにピークが現れる。具体的には、格子間シリコン原子のクラスタが発光中心となって、波長約1217nmの位置にピークWが現れ、格子間シリコン原子の作る複合センターに起因して、波長約1192nmの位置にピークXが現れる。ピークXの発光には、ピークWの発光よりも多くの格子間シリコン原子が関与する。
図8Aに、ピークWの発光強度と深さとの関係を示す。図8Bに、図8Aに示したグラフのうち深さ0μm〜3μmの範囲を拡大したグラフを示す。図8A、図8Bの中実の丸印及び中空の丸印が、それぞれレーザアニール前、及びレーザアニール後の発光強度を示す。
深さ0μm〜2.5μmの範囲において、レーザアニールによってピークWの発光強度が低下していることがわかる。これは、レーザアニールによって、第1の層57a及び第2の層56a内の格子欠陥が減少したことを意味する。逆に、深さ10μmよりも深い深層部においては、レーザアニールによってピークWの発光強度が大きくなっている。これは、深さ10μmよりも深い深層部において、格子欠陥が増加していることを意味する。表層部の格子欠陥が、レーザアニールによって深層部に移動したことにより、深層部における格子欠陥が増加したと考えられる。
図9Aに、ピークXの発光強度と深さとの関係を示す。図9Bに、図9Aに示したグラ
フのうち深さ0μm〜3μmの範囲を拡大したグラフを示す。図9A、図9Bの中実の丸印及び中空の丸印が、それぞれレーザアニール前、及びレーザアニール後の発光強度を示す。
レーザアニール前は、ピークXの原因となる格子欠陥はほとんど存在しない。レーザアニールを行うと、深さ10μmより深い深層部において、ピークXの原因となる格子欠陥が顕著に増加していることがわかる。図9Aのグラフは、図8Aのグラフと類似した傾向を示している。このことから、レーザアニールによって表層部の格子欠陥が深層部に移動する際に、格子欠陥の一部が、ピークWの発光に関与する形態からピークXに関与する形態に変化したことにより、深層部において、ピークXの原因となる形態の格子欠陥が増加したと考えられる。
実施例においては、不純物原子の活性化のためのレーザアニールが、ライフタイムキラーとして働く格子欠陥の形成のためのレーザアニールを兼ねる。このため、活性化アニールより後に実施するライフタイムキラー形成のための工程に要する時間を短くすることが可能である。場合によっては、ライフタイムキラー形成のための工程を独立して実施することなく、簡易にライフタイムキラーを形成することができる。
上記実施例では、図4A及び図5Aに示したように、第1のレーザパルスLP1が半導体基板50に入射している期間に、第2のレーザパルスLP2を立ち上げた。他の例として、第1のレーザパルスLP1の立ち下がり後に、第2のレーザパルスLP2を立ち上げてもよい。この場合にも、第1のレーザパルスLP1によって、深い領域の不純物が活性化し、第2のレーザパルスLP2によって、相対的に浅い領域の不純物が活性化する。第1のレーザパルスLP1によって、格子欠陥60(図3A)を深い領域に移動させることができる。
上記実施例では、相対的に深い領域の不純物を活性化させるために、半導体レーザ発振器21(図1)からの第1のレーザパルスLP1(図4A)を用い、相対的に浅い領域の不純物を活性化させるために、固体レーザ発振器31(図1)からの第2のレーザパルスLP2(図4A)を用いた。浅い領域のみの不純物を活性化させるためには、深さに応じて、好適なパルス幅、波長を有する1種類のレーザパルスのみを用いてもよい。
また、上記実施例では、IGBTにライフタイムキラーを形成する例について説明したが、上記実施例は、その他のライフタイムキラーを有する半導体装置の製造に適用することも可能である。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
20 制御装置
21 半導体レーザ発振器
22 アッテネータ
23 ビームエキスパンダ
24 シリンドリカルレンズアレイ群
25 ダイクロイックミラー
26 コンデンサレンズ
27 伝搬光学系
31 固体レーザ発振器
32 アッテネータ
33 ビームエキスパンダ
34 シリンドリカルレンズアレイ群
35 ベンディングミラー
40、40A、40B ビーム入射領域
41 ステージ
50 半導体基板
50T 第1の面
50B 第2の面
51 p型のベース領域
52 n型のエミッタ領域
53 ゲート電極
54 ゲート絶縁膜
55 エミッタ電極
56 バッファ層
56a 第2の層
57 コレクタ層
57a 第1の層
58 コレクタ電極
59 深層部
60 格子欠陥

Claims (5)

  1. 半導体基板にイオン注入を行うことにより、前記半導体基板の表層部に格子欠陥を生じさせる工程と、
    前記格子欠陥が生じた前記半導体基板にレーザビームを入射させることにより、前記表層部の前記格子欠陥の密度を低減させ、深さ10μmより深い深層部の格子欠陥の密度を高める工程と
    を有する半導体装置の製造方法。
  2. 前記レーザビームを入射させる工程において、前記レーザビームを入射させることによって、前記表層部の前記格子欠陥を、深さ10μmより深い深層部に移動させる請求項1に記載の半導体装置の製造方法。
  3. 前記レーザビームを入射させることにより、前記半導体基板の前記表層部にイオン注入されている不純物を活性化させる請求項1または2に記載の半導体装置の製造方法。
  4. 前記レーザビームは、半導体レーザ発振器から出射された波長950nm以下、パルス幅10μs以上のパルスレーザビームである請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
  5. 第1のレーザパルスを出射する半導体レーザ発振器と、
    不純物をイオン注入することによって格子欠陥が形成された半導体基板を保持するステージと、
    前記第1のレーザパルスを、前記ステージに保持された半導体基板に入射させる伝搬光学系と、
    前記半導体レーザ発振器から出射される前記第1のレーザパルスの出射タイミング及びパルス幅を制御する制御装置と
    を有し、
    前記半導体基板への前記第1のレーザパルスの入射によって、前記半導体基板の表面を溶融させることなく、イオン注入によって形成された前記格子欠陥を深さ10μmより深い深層部まで移動させる半導体装置の製造装置。
JP2013147294A 2013-07-16 2013-07-16 半導体装置の製造方法及び製造装置 Active JP6143591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013147294A JP6143591B2 (ja) 2013-07-16 2013-07-16 半導体装置の製造方法及び製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013147294A JP6143591B2 (ja) 2013-07-16 2013-07-16 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JP2015023039A JP2015023039A (ja) 2015-02-02
JP6143591B2 true JP6143591B2 (ja) 2017-06-07

Family

ID=52487277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013147294A Active JP6143591B2 (ja) 2013-07-16 2013-07-16 半導体装置の製造方法及び製造装置

Country Status (1)

Country Link
JP (1) JP6143591B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6398861B2 (ja) * 2015-05-12 2018-10-03 トヨタ自動車株式会社 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57177530A (en) * 1981-04-27 1982-11-01 Hitachi Ltd Processing of semiconductor wafer
JPH07226405A (ja) * 1994-12-19 1995-08-22 Meidensha Corp 半導体デバイスの製造方法
JP3413021B2 (ja) * 1996-07-30 2003-06-03 株式会社東芝 半導体装置
JP2004158627A (ja) * 2002-11-06 2004-06-03 Renesas Technology Corp 半導体装置の製造方法
JP2006278641A (ja) * 2005-03-29 2006-10-12 Elpida Memory Inc 半導体装置の製造方法
JP2006319137A (ja) * 2005-05-12 2006-11-24 Renesas Technology Corp 半導体装置及びその製造方法
JP2006351659A (ja) * 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
JP2007284324A (ja) * 2006-04-20 2007-11-01 Sumco Corp 半導体単結晶の製造装置及び製造方法
JP4857948B2 (ja) * 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法
JP2011082461A (ja) * 2009-10-09 2011-04-21 Renesas Electronics Corp 半導体装置およびその製造方法
JP4678700B1 (ja) * 2009-11-30 2011-04-27 株式会社日本製鋼所 レーザアニール装置およびレーザアニール方法
JP5641965B2 (ja) * 2011-02-09 2014-12-17 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置

Also Published As

Publication number Publication date
JP2015023039A (ja) 2015-02-02

Similar Documents

Publication Publication Date Title
JP5980043B2 (ja) レーザ照射装置
US9653299B2 (en) Semiconductor device producing method
TWI552208B (zh) Laser Annealing Device and Laser Annealing Method
JP2006351659A (ja) 半導体装置の製造方法
US11239349B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5455598B2 (ja) 半導体素子の製造方法
JP6004765B2 (ja) 半導体装置の製造方法及びレーザアニール装置
JP6143650B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP2012044046A (ja) レーザアニール装置及びレーザアニール方法
JP5500573B2 (ja) 半導体不純物の活性化方法
JP6143591B2 (ja) 半導体装置の製造方法及び製造装置
JP2008270243A (ja) 半導体デバイスの製造方法
JP2014195004A (ja) 半導体素子の製造方法及び半導体素子の製造装置
JP6095515B2 (ja) レーザアニール装置及びレーザアニール方法
WO2022176443A1 (ja) 半導体素子の製造方法及び半導体素子
JP6732371B2 (ja) レーザアニール装置
JP6497903B2 (ja) レーザアニール装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170509

R150 Certificate of patent or registration of utility model

Ref document number: 6143591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150