JP6143591B2

JP6143591B2 - Semiconductor device manufacturing method and manufacturing apparatus

Info

Publication number: JP6143591B2
Application number: JP2013147294A
Authority: JP
Inventors: 若林　直木; 直木若林
Original assignee: Sumitomo Heavy Industries Ltd
Current assignee: Sumitomo Heavy Industries Ltd
Priority date: 2013-07-16
Filing date: 2013-07-16
Publication date: 2017-06-07
Anticipated expiration: 2033-07-16
Also published as: JP2015023039A

Description

本発明は、キャリアのライフタイムキラーを有する半導体装置の製造方法及び製造装置に関する。 The present invention relates to a method and apparatus for manufacturing a semiconductor device having a lifetime killer of a carrier.

絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の応答速度を高めるために、ＩＧＢＴのドリフト領域に格子欠陥を形成する技術が知られている（特許文献１）。格子欠陥が、電子とホールとの再結合中心として働くことにより、少数キャリアの寿命が短くなる。このような格子欠陥は、ライフタイムキラーと呼ばれる。特許文献１に開示された方法では、半導体基板に水素やヘリウムのイオンビームを照射して格子欠陥を発生させる。 In order to increase the response speed of an insulated gate bipolar transistor (IGBT), a technique for forming lattice defects in the drift region of the IGBT is known (Patent Document 1). The lattice defects act as recombination centers between electrons and holes, so that the lifetime of minority carriers is shortened. Such lattice defects are called lifetime killer. In the method disclosed in Patent Document 1, lattice defects are generated by irradiating a semiconductor substrate with an ion beam of hydrogen or helium.

特開平１０−５０７２４号公報Japanese Patent Laid-Open No. 10-50724

本発明の目的は、工程数の増加を抑制し、簡易な方法でライフタイムキラーを発生させることが可能な半導体装置の製造方法及び製造装置を提供することである。 An object of the present invention is to provide a semiconductor device manufacturing method and a manufacturing apparatus capable of suppressing an increase in the number of processes and generating a lifetime killer by a simple method.

本発明の一観点によると、
半導体基板にイオン注入を行うことにより、前記半導体基板の表層部に格子欠陥を生じさせる工程と、
前記格子欠陥が生じた前記半導体基板にレーザビームを入射させることにより、前記表層部の前記格子欠陥の密度を低減させ、深さ１０μｍより深い深層部の格子欠陥の密度を高める工程と
を有する半導体装置の製造方法が提供される。
According to one aspect of the invention,
A step of causing lattice defects in a surface layer portion of the semiconductor substrate by performing ion implantation on the semiconductor substrate;
A step of reducing a density of the lattice defects in the surface layer portion and increasing a density of lattice defects in a deep layer portion deeper than 10 μm by making a laser beam incident on the semiconductor substrate in which the lattice defects have occurred. A method of manufacturing a device is provided.

本発明の他の観点によると、
第１のレーザパルスを出射する半導体レーザ発振器と、
不純物をイオン注入することによって格子欠陥が形成された半導体基板を保持するステージと、
前記第１のレーザパルスを、前記ステージに保持された半導体基板に入射させる伝搬光学系と、
前記半導体レーザ発振器から出射される前記第１のレーザパルスの出射タイミング及びパルス幅を制御する制御装置と
を有し、
前記半導体基板への前記第１のレーザパルスの入射によって、前記半導体基板の表面を溶融させることなく、イオン注入によって形成された前記格子欠陥を深さ１０μｍより深い深層部まで移動させる半導体装置の製造装置が提供される。 According to another aspect of the invention,
A semiconductor laser oscillator for emitting a first laser pulse;
A stage for holding a semiconductor substrate on which lattice defects are formed by ion implantation of impurities;
A propagation optical system for causing the first laser pulse to be incident on a semiconductor substrate held on the stage;
A control device for controlling the emission timing and pulse width of the first laser pulse emitted from the semiconductor laser oscillator;
Manufacturing of a semiconductor device that moves the lattice defects formed by ion implantation to a deep layer deeper than 10 μm without melting the surface of the semiconductor substrate by the incidence of the first laser pulse on the semiconductor substrate. An apparatus is provided.

レーザビームの入射により、深層部の格子欠陥密度を高めることができる。この格子欠陥がライフタイムキラーとして働く。このレーザビームは、不純物の活性化アニール用のレーザビームと共用することも可能である。これにより、工程数の増加を抑制することができる。 By the incidence of the laser beam, the lattice defect density in the deep layer can be increased. This lattice defect works as a lifetime killer. This laser beam can be shared with a laser beam for impurity activation annealing. Thereby, the increase in the number of processes can be suppressed.

図１は、実施例による半導体装置の製造方法で用いられるレーザ照射装置の概略図である。FIG. 1 is a schematic view of a laser irradiation apparatus used in a method for manufacturing a semiconductor device according to an embodiment. 図２は、実施例による方法で製造される半導体装置の断面図である。FIG. 2 is a cross-sectional view of a semiconductor device manufactured by the method according to the embodiment. 図３Ａ及び図３Ｂは、実施例による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。3A and 3B are cross-sectional views of the semiconductor device in the middle of the manufacturing process of the semiconductor device manufacturing method according to the embodiment. 図４Ａは、半導体基板に入射するレーザパルス波形の概略を示すグラフであり、図４Ｂ及び図４Ｃは、レーザパルスのビーム入射領域の平面図である。FIG. 4A is a graph showing an outline of a laser pulse waveform incident on the semiconductor substrate, and FIGS. 4B and 4C are plan views of a beam incident region of the laser pulse. 図５Ａは、評価実験でシリコン基板に照射した第１のレーザパルス及び第２のレーザパルスの波形を示すグラフであり、図５Ｂは、第１のレーザパルス及び第２のレーザパルスのビーム入射領域の平面図である。FIG. 5A is a graph showing waveforms of the first laser pulse and the second laser pulse irradiated to the silicon substrate in the evaluation experiment, and FIG. 5B is a beam incident area of the first laser pulse and the second laser pulse. FIG. 図６は、深さ方向に関する不純物プロファイル及びキャリアのプロファイルの測定結果を示すグラフである。FIG. 6 is a graph showing measurement results of impurity profiles and carrier profiles in the depth direction. 図７は、シリコン基板の断面からのカソードルミネッセンスのスペクトルの一例を示すグラフである。FIG. 7 is a graph showing an example of the cathodoluminescence spectrum from the cross section of the silicon substrate. 図８Ａ及び図８Ｂは、カソードルミネッセンスのスペクトルのピークＷの発光強度と深さとの関係を示すグラフである。8A and 8B are graphs showing the relationship between the emission intensity and the depth of the peak W of the cathodoluminescence spectrum. 図９Ａ及び図９Ｂは、カソードルミネッセンスのスペクトルのピークＷの発光強度と深さとの関係を示すグラフである。9A and 9B are graphs showing the relationship between the emission intensity and the depth of the peak W of the cathodoluminescence spectrum.

図１に、実施例による半導体装置の製造方法で用いられるレーザ照射装置の概略図を示す。半導体レーザ発振器２１が、例えば波長８０８ｎｍのパルスレーザビームを出射する。なお、波長９５０ｎｍ以下のパルスレーザビームを出射する半導体レーザ発振器を用いてもよい。 FIG. 1 is a schematic view of a laser irradiation apparatus used in a method for manufacturing a semiconductor device according to an embodiment. The semiconductor laser oscillator 21 emits a pulse laser beam having a wavelength of 808 nm, for example. A semiconductor laser oscillator that emits a pulse laser beam having a wavelength of 950 nm or less may be used.

半導体レーザ発振器２１には、複数のレーザダイオードを二次元にアレイ化したレーザダイオードアレイが用いられる。以下、レーザダイオードアレイの構造について説明する。複数のレーザダイオードがモノリシックに一次元アレイ化されてレーザバーが構成される。複数のレーザバーを積み重ねることにより、二次元アレイ化したレーザダイオードアレイが構成される。レーザバーを構成する複数のレーザダイオードが配列する方向を遅軸という。複数のレーザバーが積み重ねられた方向を速軸という。レーザバーごとにシリンドリカルレンズが配置されている。シリンドリカルレンズは、レーザバーから出射されたレーザビームを、速軸方向、または速軸方向と遅軸方向との２方向に関して収束させる。 As the semiconductor laser oscillator 21, a laser diode array in which a plurality of laser diodes are two-dimensionally arrayed is used. Hereinafter, the structure of the laser diode array will be described. A plurality of laser diodes are monolithically arranged in a one-dimensional array to form a laser bar. By stacking a plurality of laser bars, a two-dimensional laser diode array is formed. The direction in which a plurality of laser diodes constituting the laser bar are arranged is called a slow axis. The direction in which a plurality of laser bars are stacked is called the fast axis. A cylindrical lens is arranged for each laser bar. The cylindrical lens converges the laser beam emitted from the laser bar in the fast axis direction or two directions of the fast axis direction and the slow axis direction.

固体レーザ発振器３１が、緑色の波長域のパルスレーザビームを出射する。固体レーザ発振器３１には、例えば第２高調波を出射するＮｄ：ＹＡＧレーザ、Ｎｄ：ＹＬＦレーザ、Ｎｄ：ＹＶＯ_４レーザ等が用いられる。 The solid-state laser oscillator 31 emits a pulsed laser beam in the green wavelength region. For the solid-state laser oscillator 31, for example, an Nd: YAG laser, an Nd: YLF laser, an Nd: YVO ₄ laser, or the like that emits a second harmonic is used.

半導体レーザ発振器２１から出射したパルスレーザビーム及び固体レーザ発振器３１から出射したパルスレーザビームが、伝搬光学系２７を経由して、アニールの対象の半導体基板５０に入射する。半導体レーザ発振器２１から出射したパルスレーザビームと固体レーザ発振器３１から出射したパルスレーザビームとは、半導体基板５０の表面の同一の領域に入射する。 The pulse laser beam emitted from the semiconductor laser oscillator 21 and the pulse laser beam emitted from the solid-state laser oscillator 31 are incident on the semiconductor substrate 50 to be annealed via the propagation optical system 27. The pulse laser beam emitted from the semiconductor laser oscillator 21 and the pulse laser beam emitted from the solid-state laser oscillator 31 are incident on the same region on the surface of the semiconductor substrate 50.

次に、伝搬光学系２７の構成及び作用について説明する。半導体レーザ発振器２１から出射したパルスレーザビームが、アッテネータ２２、ビームエキスパンダ２３、シリンドリカルレンズアレイ群２４、ダイクロイックミラー２５、及びコンデンサレンズ２６を経由して、半導体基板５０に入射する。 Next, the configuration and operation of the propagation optical system 27 will be described. The pulse laser beam emitted from the semiconductor laser oscillator 21 enters the semiconductor substrate 50 via the attenuator 22, the beam expander 23, the cylindrical lens array group 24, the dichroic mirror 25, and the condenser lens 26.

固体レーザ発振器３１から出射したパルスレーザビームが、アッテネータ３２、ビームエキスパンダ３３、シリンドリカルレンズアレイ群３４、ベンディングミラー３５、ダイクロイックミラー２５、及びコンデンサレンズ２６を経由して、半導体基板５０に入射する。 The pulse laser beam emitted from the solid-state laser oscillator 31 is incident on the semiconductor substrate 50 via the attenuator 32, the beam expander 33, the cylindrical lens array group 34, the bending mirror 35, the dichroic mirror 25, and the condenser lens 26.

ビームエキスパンダ２３、３３は、入射したパルスレーザビームをコリメートするとともに、ビーム径を拡大する。シリンドリカルレンズアレイ群２４、３４及びコンデンサレンズ２６は、半導体基板５０の表面におけるビーム断面を長尺形状に整形するとともに、ビームプロファイル（光強度分布）を均一化する。半導体レーザ発振器２１から出射したパルスレーザビームと、固体レーザ発振器３１から出射したパルスレーザビームとは、半導体基板５０の表面において、ほぼ同一の長尺領域に入射する。シリンドリカルレンズアレイ群２４及びコンデンサレンズ２６が、半導体レーザ発振器２１から出射されたレーザビーム用のホモジナイザとして機能し、シリンドリカルレンズアレイ群３４及びコンデンサレンズ２６が、固体レーザ発振器３１から出射されたレーザビーム用のホモジナイザとして機能する。 The beam expanders 23 and 33 collimate the incident pulse laser beam and expand the beam diameter. The cylindrical lens array groups 24 and 34 and the condenser lens 26 shape the beam cross section on the surface of the semiconductor substrate 50 into a long shape and make the beam profile (light intensity distribution) uniform. The pulse laser beam emitted from the semiconductor laser oscillator 21 and the pulse laser beam emitted from the solid-state laser oscillator 31 are incident on substantially the same long region on the surface of the semiconductor substrate 50. The cylindrical lens array group 24 and the condenser lens 26 function as a homogenizer for the laser beam emitted from the semiconductor laser oscillator 21, and the cylindrical lens array group 34 and the condenser lens 26 are for the laser beam emitted from the solid-state laser oscillator 31. It functions as a homogenizer.

半導体基板５０は、ステージ４１に保持されている。半導体基板５０の表面に平行な面をＸＹ面とし、半導体基板５０の表面の法線方向をＺ方向とするＸＹＺ直交座標系を定義する。制御装置２０が、半導体レーザ発振器２１、固体レーザ発振器３１、及びステージ４１を制御する。ステージ４１は、制御装置２０からの制御を受けて、半導体基板５０をＸ方向及びＹ方向に移動させる。 The semiconductor substrate 50 is held on the stage 41. An XYZ orthogonal coordinate system is defined in which a plane parallel to the surface of the semiconductor substrate 50 is defined as an XY plane, and a normal direction of the surface of the semiconductor substrate 50 is defined as a Z direction. The control device 20 controls the semiconductor laser oscillator 21, the solid state laser oscillator 31, and the stage 41. The stage 41 receives the control from the control device 20 and moves the semiconductor substrate 50 in the X direction and the Y direction.

図２に、実施例による方法で製造される半導体装置の例として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の断面図を示す。ｎ型のシリコンからなる半導体基板５０の第１の面５０Ｔに、ｐ型のベース領域５１、ｎ型のエミッタ領域５２、ゲート電極５３、ゲート絶縁膜５４、エミッタ電極５５が形成されている。半導体基板５０の第２の面５０Ｂの表層部に、ｐ型のコレクタ層５７及びｎ型のバッファ層５６が形成されている。バッファ層５６は、コレクタ層５７よりも深い位置に配置される。コレクタ層５７の表面にコレクタ電極５８が形成されている。半導体基板５０として、通常はシリコン単結晶基板が用いられる。ゲート−エミッタ間の電圧で、電流のオンオフ制御を行うことができる。 FIG. 2 shows a cross-sectional view of an insulated gate bipolar transistor (IGBT) as an example of a semiconductor device manufactured by the method according to the embodiment. A p-type base region 51, an n-type emitter region 52, a gate electrode 53, a gate insulating film 54, and an emitter electrode 55 are formed on the first surface 50T of the semiconductor substrate 50 made of n-type silicon. A p-type collector layer 57 and an n-type buffer layer 56 are formed on the surface layer portion of the second surface 50 </ b> B of the semiconductor substrate 50. The buffer layer 56 is disposed at a position deeper than the collector layer 57. A collector electrode 58 is formed on the surface of the collector layer 57. As the semiconductor substrate 50, a silicon single crystal substrate is usually used. Current on / off control can be performed by the voltage between the gate and the emitter.

第２の面５０Ｂからコレクタ層５７とバッファ層５６との界面までの深さは、例えば約０．３〜０．５μｍの範囲内である。第２の面からバッファ層５６の最も深い位置までの深さは、例えば１μｍ〜１０μｍの範囲内である。 The depth from the second surface 50B to the interface between the collector layer 57 and the buffer layer 56 is, for example, in the range of about 0.3 to 0.5 μm. The depth from the second surface to the deepest position of the buffer layer 56 is, for example, in the range of 1 μm to 10 μm.

ベース領域５１とバッファ層５６との間、すなわち第２の面５０Ｂから見てバッファ層５６よりも深い領域に、格子欠陥６０が形成されている。格子欠陥６０がライフタイムキラーとして働く。バッファ層５６より深い領域を深層部５９ということとする。 A lattice defect 60 is formed between the base region 51 and the buffer layer 56, that is, in a region deeper than the buffer layer 56 when viewed from the second surface 50B. The lattice defect 60 works as a lifetime killer. A region deeper than the buffer layer 56 is referred to as a deep layer portion 59.

図３Ａ及び図３Ｂを参照して、実施例による半導体装置の製造方法について説明する。
図３Ａに示すように、半導体基板５０の第１の面５０Ｔに、ｐ型のベース領域５１、ｎ型のエミッタ領域５２、ゲート電極５３、ゲート絶縁膜５４、及びエミッタ電極５５を形成する。これらの素子構造は、一般的なＭＯＳＦＥＴの作製工程と同様のプロセスにより作製することができる。 With reference to FIG. 3A and FIG. 3B, the manufacturing method of the semiconductor device by an Example is demonstrated.
As shown in FIG. 3A, a p-type base region 51, an n-type emitter region 52, a gate electrode 53, a gate insulating film 54, and an emitter electrode 55 are formed on the first surface 50T of the semiconductor substrate 50. These element structures can be manufactured by a process similar to a general MOSFET manufacturing process.

半導体基板５０の第２の面５０Ｂから不純物としてボロン及びリンをイオン注入することにより、半導体基板５０の第２の面５０Ｂの表層部に、それぞれ第１の層５７ａ及び第２の層５６ａを形成する。ボロンが注入された第１の層５７ａより深い第２の層５６ａに、リンがイオン注入されている。この時点では、第１の層５７ａ内のボロン、及び第２の
層５６ａ内のリンは、活性化していない。一般に、第１の層５７ａのボロン濃度は、第２の層５６ａのリン濃度より高い。イオン注入によって、第１の層５７ａ及び第２の層５６ａ内に格子欠陥６０が形成される。 Boron and phosphorus are ion-implanted as impurities from the second surface 50B of the semiconductor substrate 50, thereby forming a first layer 57a and a second layer 56a in the surface layer portion of the second surface 50B of the semiconductor substrate 50, respectively. To do. Phosphorus ions are implanted into the second layer 56a deeper than the first layer 57a into which boron is implanted. At this point, boron in the first layer 57a and phosphorus in the second layer 56a are not activated. In general, the boron concentration of the first layer 57a is higher than the phosphorus concentration of the second layer 56a. By the ion implantation, lattice defects 60 are formed in the first layer 57a and the second layer 56a.

図３Ｂに示すように、半導体基板５０の第２の面５０ＢにレーザパルスＬＰ１、ＬＰ２を入射させることにより、活性化アニールを行う。この活性化アニールに、図１に示したレーザ照射装置が適用される。活性化アニールにより、第１の層５７ａ（図３Ａ）内のボロン、及び第２の層５６ａ（図３Ａ）内のリンが活性化する。この時、活性化に必要な温度より低い温度で、第１の層５７ａ及び第２の層５６ａ内の格子欠陥６０（図３Ａ）が深層部５９に移動する。このため、活性化アニール後に深層部５９に格子欠陥６０が残る。活性化アニールの後に、コレクタ層５７の表面にコレクタ電極５８（図２）を形成する。 As shown in FIG. 3B, activation annealing is performed by causing laser pulses LP1 and LP2 to enter the second surface 50B of the semiconductor substrate 50. The laser irradiation apparatus shown in FIG. 1 is applied to this activation annealing. The activation annealing activates boron in the first layer 57a (FIG. 3A) and phosphorus in the second layer 56a (FIG. 3A). At this time, the lattice defect 60 (FIG. 3A) in the first layer 57a and the second layer 56a moves to the deep layer portion 59 at a temperature lower than the temperature necessary for activation. For this reason, the lattice defect 60 remains in the deep layer portion 59 after the activation annealing. After the activation annealing, a collector electrode 58 (FIG. 2) is formed on the surface of the collector layer 57.

図４Ａに、半導体基板５０（図２Ｂ）に入射するレーザパルスＬＰ１、ＬＰ２の波形の概略を示す。図４Ａでは、パルス波形を長方形で表しているが、実際のパルス波形は、パルスの立ち上がり、減衰、及び立ち下がり等の部分を含む。図４Ａに示されたパルス波形の出射タイミングは、制御装置２０（図１）が半導体レーザ発振器２１及び固体レーザ発振器３１を制御することにより決定される。半導体レーザ発振器２１から出射されるレーザパルスＬＰ１のパルス幅は、制御装置２０により制御される。 FIG. 4A schematically shows waveforms of laser pulses LP1 and LP2 incident on the semiconductor substrate 50 (FIG. 2B). In FIG. 4A, the pulse waveform is represented by a rectangle, but the actual pulse waveform includes portions such as a rising edge, an attenuation, and a falling edge of the pulse. The emission timing of the pulse waveform shown in FIG. 4A is determined by controlling the semiconductor laser oscillator 21 and the solid-state laser oscillator 31 by the control device 20 (FIG. 1). The pulse width of the laser pulse LP 1 emitted from the semiconductor laser oscillator 21 is controlled by the control device 20.

時刻ｔ１に、半導体レーザ発振器２１から出射した第１のレーザパルスＬＰ１の、半導体基板５０への入射が開始する。時刻ｔ１の後の時刻ｔ２に、固体レーザ発振器３１から出射した第２のレーザパルスＬＰ２が半導体基板５０に入射する。第１のレーザパルスＬＰ１と第２のレーザパルスＬＰ２とが入射する領域は、ほぼ重なる。第２のレーザパルスＬＰ２のピークパワーは、第１のレーザパルスＬＰ１のピークパワーより高く、第２のレーザパルスＬＰ２のパルス幅ＰＷ２は、第１のレーザパルスＬＰ１のパルス幅ＰＷ１より短い。時刻ｔ３で、第２のレーザパルスＬＰ２の入射が終了する。その後、時刻ｔ４で、第１のレーザパルスＬＰ１の入射が終了する。なお、時刻ｔ４の後に、第２のレーザパルスＬＰ２を入射させてもよい。 At time t1, the first laser pulse LP1 emitted from the semiconductor laser oscillator 21 starts to enter the semiconductor substrate 50. At time t2 after time t1, the second laser pulse LP2 emitted from the solid-state laser oscillator 31 is incident on the semiconductor substrate 50. The regions where the first laser pulse LP1 and the second laser pulse LP2 are incident substantially overlap. The peak power of the second laser pulse LP2 is higher than the peak power of the first laser pulse LP1, and the pulse width PW2 of the second laser pulse LP2 is shorter than the pulse width PW1 of the first laser pulse LP1. At time t3, the incidence of the second laser pulse LP2 ends. Thereafter, at time t4, the incidence of the first laser pulse LP1 ends. Note that the second laser pulse LP2 may be incident after the time t4.

第１のレーザパルスＬＰ１のパルス幅ＰＷ１は、例えば１０μｓ以上である。第２のレーザパルスＬＰ２のパルス幅ＰＷ２は、例えば１μｓ以下である。一例として、パルス幅ＰＷ１が１０μｓ〜３０μｓの範囲内であり、パルス幅ＰＷ２が１００ｎｓ〜２００ｎｓの範囲内である。第２のレーザパルスＬＰ２のパルス幅ＰＷ２を、第１のレーザパルスＬＰ１のパルス幅ＰＷ１の１／１０以下とすることが好ましい。 The pulse width PW1 of the first laser pulse LP1 is, for example, 10 μs or more. The pulse width PW2 of the second laser pulse LP2 is, for example, 1 μs or less. As an example, the pulse width PW1 is in the range of 10 μs to 30 μs, and the pulse width PW2 is in the range of 100 ns to 200 ns. The pulse width PW2 of the second laser pulse LP2 is preferably set to 1/10 or less of the pulse width PW1 of the first laser pulse LP1.

図４Ｂに、半導体基板５０（図２Ｂ）の第２の面５０Ｂ（図２Ｂ）におけるレーザパルスの入射領域の平面図を示す。第１のレーザパルスＬＰ１（図４Ａ）及び第２のレーザパルスＬＰ２（図４Ａ）は、半導体基板５０の第２の面５０Ｂ（図２Ｂ）において、Ｘ方向に長い同一のビーム入射領域４０に入射する。例えば、ビーム入射領域４０の好適な長さＬ及び幅Ｗｔは、それぞれ２ｍｍ〜４ｍｍ及び２００μｍ〜４００μｍである。 FIG. 4B shows a plan view of a laser pulse incident region on the second surface 50B (FIG. 2B) of the semiconductor substrate 50 (FIG. 2B). The first laser pulse LP1 (FIG. 4A) and the second laser pulse LP2 (FIG. 4A) are incident on the same beam incident region 40 that is long in the X direction on the second surface 50B (FIG. 2B) of the semiconductor substrate 50. To do. For example, the preferable length L and width Wt of the beam incident region 40 are 2 mm to 4 mm and 200 μm to 400 μm, respectively.

アニール中は、半導体基板５０（図２Ｂ）をＹ方向に移動させながら、第１のレーザパルスＬＰ１及び第２のレーザパルスＬＰ２（図４Ａ）を、一定の繰り返し周波数で半導体基板５０に入射させる。第１のレーザパルスＬＰ１及び第２のレーザパルスＬＰ２の繰り返し周波数の１周期の間に半導体基板５０が移動する距離をＷｏで表す。時間軸上で隣り合う２つの第１のレーザパルスＬＰ１のビーム入射領域４０は、相互に部分的に重なる。両者の重複率Ｗｏ／Ｗｔは、例えば５０％である。 During the annealing, the first laser pulse LP1 and the second laser pulse LP2 (FIG. 4A) are incident on the semiconductor substrate 50 at a constant repetition frequency while moving the semiconductor substrate 50 (FIG. 2B) in the Y direction. The distance that the semiconductor substrate 50 moves during one cycle of the repetition frequency of the first laser pulse LP1 and the second laser pulse LP2 is represented by Wo. The beam incident regions 40 of two first laser pulses LP1 adjacent on the time axis partially overlap each other. The overlap ratio Wo / Wt of both is, for example, 50%.

図４Ａに示した時刻ｔ１で第１のレーザパルスＬＰ１の入射が開始すると、半導体基板５０の第２の面５０Ｂ（図２Ｂ）の表面の温度が上昇し始める。時刻ｔ２の時点で、半導
体基板５０の第２の面５０Ｂの温度は、アモルファスシリコンの融点（１３００Ｋ〜１４３０Ｋ）まで達していない。時刻ｔ２で第２のレーザパルスＬＰ２を入射させると、半導体基板５０の第２の面５０Ｂの表面の温度がアモルファスシリコンの融点まで達し、表面が溶融する。溶融した部分は、第１の層５７ａ（図２Ｂ）の底面まで達する。 When the incidence of the first laser pulse LP1 starts at time t1 shown in FIG. 4A, the temperature of the surface of the second surface 50B (FIG. 2B) of the semiconductor substrate 50 starts to rise. At the time t2, the temperature of the second surface 50B of the semiconductor substrate 50 has not reached the melting point (1300K-1430K) of amorphous silicon. When the second laser pulse LP2 is incident at time t2, the surface temperature of the second surface 50B of the semiconductor substrate 50 reaches the melting point of amorphous silicon, and the surface is melted. The melted portion reaches the bottom surface of the first layer 57a (FIG. 2B).

第２のレーザパルスＬＰ２の入射が終了すると、半導体基板５０の第１の層５７ａの温度が低下し、固化する。このとき、単結晶の第２の層５６ａ（図２Ｂ）から結晶がエピタキシャル成長することにより、第１の層５７ａが単結晶になる。同時に、第１の層５７ａに注入されている不純物が活性化する。 When the incidence of the second laser pulse LP2 is completed, the temperature of the first layer 57a of the semiconductor substrate 50 is lowered and solidified. At this time, the crystal grows epitaxially from the single crystal second layer 56a (FIG. 2B), so that the first layer 57a becomes a single crystal. At the same time, the impurities implanted into the first layer 57a are activated.

時刻ｔ３以降も、第１のレーザパルスＬＰ１（図４Ａ）の入射が継続しているため、半導体基板５０の第２の面５０Ｂから第２の層５６ａ（図２Ｂ）まで加熱され、温度が上昇する。これにより、第２の層５６ａに注入されている不純物が活性化する。時刻ｔ４で第１のレーザパルスＬＰ１の入射が終了する時点で、半導体基板５０の第２の面５０Ｂの温度は、単結晶シリコンの融点まで到達しない。このため、再結晶化した半導体基板５０の第２の面５０Ｂの第１の層５７ａは再溶融しない。 Since the incidence of the first laser pulse LP1 (FIG. 4A) continues after time t3, the second surface 50B of the semiconductor substrate 50 is heated to the second layer 56a (FIG. 2B), and the temperature rises. To do. As a result, the impurities implanted in the second layer 56a are activated. When the incidence of the first laser pulse LP1 ends at time t4, the temperature of the second surface 50B of the semiconductor substrate 50 does not reach the melting point of single crystal silicon. For this reason, the first layer 57a of the second surface 50B of the recrystallized semiconductor substrate 50 is not remelted.

相対的にパルス幅の長い第１のレーザパルスＬＰ１により、深い位置の第２の層５６ａ内の不純物を活性化させることができる。第２のレーザパルスＬＰ２が入射する前に、第１のレーザパルスＬＰ１によって半導体基板５０が予熱される。これにより、半導体基板５０の第１の層５７ａ（図３Ａ）を溶融させるために必要な第２のレーザパルスＬＰ２のパルスエネルギ密度を低く抑えることができる。 Impurities in the second layer 56a at a deep position can be activated by the first laser pulse LP1 having a relatively long pulse width. Before the second laser pulse LP2 is incident, the semiconductor substrate 50 is preheated by the first laser pulse LP1. As a result, the pulse energy density of the second laser pulse LP2 necessary for melting the first layer 57a (FIG. 3A) of the semiconductor substrate 50 can be kept low.

第１のレーザパルスＬＰ１（図４Ａ）が照射されている期間、格子欠陥６０が第１の層５７ａ及び第２の層５６ａ（図３Ａ）から深層部５９（図３Ｂ）に移動する。これにより、深層部５９において、ライフタイムキラーとして働く格子欠陥６０（図２Ａ）が増加する。 During the period of irradiation with the first laser pulse LP1 (FIG. 4A), the lattice defect 60 moves from the first layer 57a and the second layer 56a (FIG. 3A) to the deep layer portion 59 (FIG. 3B). Thereby, in the deep layer part 59, the lattice defect 60 (FIG. 2A) which acts as a lifetime killer increases.

時刻ｔ４よりも後に第２のレーザパルスＬＰ２を入射させる場合には、第１のレーザパルスＬＰ１の照射によって第２の層５６ａ（図２Ｂ）内の不純物が活性化する。その後、第２のレーザパルスＬＰ２の照射によって第１の層５７ａ（図２Ｂ）を溶融させる。第１の層５７ａが再結晶化する時に、第１の層５７ａ内の不純物が活性化する。この場合、第１のレーザパルスＬＰ１による熱的影響が残っている状態で、第２のレーザパルスＬＰ２を入射させることが好ましい。 When the second laser pulse LP2 is incident after the time t4, the impurities in the second layer 56a (FIG. 2B) are activated by the irradiation with the first laser pulse LP1. Thereafter, the first layer 57a (FIG. 2B) is melted by irradiation with the second laser pulse LP2. When the first layer 57a is recrystallized, the impurities in the first layer 57a are activated. In this case, it is preferable that the second laser pulse LP2 is incident while the thermal influence of the first laser pulse LP1 remains.

図４Ｂでは、半導体基板５０の表面における第１のレーザパルスＬＰ１のビーム入射領域４０と第２のレーザパルスＬＰ２のビーム入射領域４０とを、ほぼ一致させたが、必ずしも両者を一致させる必要はない。図４Ｃに示すように、第１のレーザパルスＬＰ１のビーム入射領域４０Ａを第２のレーザパルスＬＰ２のビーム入射領域４０Ｂよりもやや大きくしてもよい。このとき、第２のレーザパルスＬＰ２のビーム入射領域４０Ｂが、第１のレーザパルスＬＰ１のビーム入射領域４０Ａに含まれる。 In FIG. 4B, the beam incident region 40 of the first laser pulse LP1 and the beam incident region 40 of the second laser pulse LP2 on the surface of the semiconductor substrate 50 are substantially matched, but it is not always necessary to match them. . As shown in FIG. 4C, the beam incident area 40A of the first laser pulse LP1 may be slightly larger than the beam incident area 40B of the second laser pulse LP2. At this time, the beam incident region 40B of the second laser pulse LP2 is included in the beam incident region 40A of the first laser pulse LP1.

図５Ａ〜図９Ｂを参照して、単結晶シリコン基板にイオン注入した不純物の活性化及びライフタイムキラーの形成を行う評価実験の結果について説明する。 With reference to FIGS. 5A to 9B, description will be made on the result of an evaluation experiment for activating impurities implanted into a single crystal silicon substrate and forming a lifetime killer.

図５Ａに、評価実験でシリコン基板に照射した第１のレーザパルスＬＰ１及び第２のレーザパルスＬＰ２の波形を示す。第１のレーザパルスＬＰ１のパルス幅ＰＷ１は１５μｓであり、第２のレーザパルスＬＰ２のパルス幅ＰＷ２は１５０ｎｓである。第１のレーザパルスＬＰ１の立下り時刻ｔ４と、第２のレーザパルスＬＰ２の立下り時刻ｔ３とが一致する。すなわち、第２のレーザパルスＬＰ２の立ち上がり時刻ｔ２は、第１のレーザパル
スＬＰ１の立下り時刻ｔ４よりも１５０ｎｓ前である。第１のレーザパルスＬＰ１のパルスエネルギ密度（フルエンス）は６．４Ｊ／ｃｍ^２であり、第２のレーザパルスＬＰ２のフルエンスは１．２Ｊ／ｃｍ^２である。 FIG. 5A shows waveforms of the first laser pulse LP1 and the second laser pulse LP2 irradiated on the silicon substrate in the evaluation experiment. The pulse width PW1 of the first laser pulse LP1 is 15 μs, and the pulse width PW2 of the second laser pulse LP2 is 150 ns. The fall time t4 of the first laser pulse LP1 coincides with the fall time t3 of the second laser pulse LP2. That is, the rising time t2 of the second laser pulse LP2 is 150 ns before the falling time t4 of the first laser pulse LP1. The pulse energy density (fluence) of the first laser pulse LP1 is 6.4 J / cm ² , and the fluence of the second laser pulse LP2 is 1.2 J / cm ² .

図５Ｂに、シリコン基板の表面におけるビーム断面形状を示す。第１のレーザパルスＬＰ１のビーム入射領域４０Ａの長さＬ１は２．９ｍｍであり、第２のレーザパルスＬＰ２のビーム入射領域４０Ｂの長さＬ２は２．６ｍｍである。第１のレーザパルスＬＰ１のビーム入射領域４０Ａの幅Ｗｔ１及び第２のレーザパルスＬＰ２のビーム入射領域４０Ｂの幅Ｗｔ２は、共に０．２６ｍｍである。ビーム走査時の重複率は５０％である。 FIG. 5B shows a beam cross-sectional shape on the surface of the silicon substrate. The length L1 of the beam incident area 40A of the first laser pulse LP1 is 2.9 mm, and the length L2 of the beam incident area 40B of the second laser pulse LP2 is 2.6 mm. The width Wt1 of the beam incident area 40A of the first laser pulse LP1 and the width Wt2 of the beam incident area 40B of the second laser pulse LP2 are both 0.26 mm. The overlap rate during beam scanning is 50%.

図６に、深さ方向に関する不純物プロファイル及びキャリアのプロファイルの測定結果を示す。横軸は、シリコン基板の表面からの深さを単位「μｍ」で表し、縦軸は濃度を単位「ｃｍ^−３」で表す。細い破線はレーザアニール前のリン（Ｐ）濃度分布を表し、太い破線はレーザアニール前のボロン（Ｂ）濃度分布を表す。細い実線はレーザアニール後のｎ型キャリア（電子）濃度分布を表し、太い実線はレーザアニール後のｐ型キャリア（正孔）濃度分布を表す。リンのイオン注入は、加速エネルギ７００ｋｅＶ、ドーズ量１×１０^１３ｃｍ^−２の条件で行い、ボロンのイオン注入は、加速エネルギ４０ｋｅＶ、ドーズ量１×１０^１５ｃｍ^−２の条件で行った。 FIG. 6 shows measurement results of impurity profiles and carrier profiles in the depth direction. The horizontal axis represents the depth from the surface of the silicon substrate in the unit “μm”, and the vertical axis represents the concentration in the unit “cm ⁻³ ”. The thin broken line represents the phosphorus (P) concentration distribution before laser annealing, and the thick broken line represents the boron (B) concentration distribution before laser annealing. The thin solid line represents the n-type carrier (electron) concentration distribution after laser annealing, and the thick solid line represents the p-type carrier (hole) concentration distribution after laser annealing. Phosphorus ion implantation was performed under the conditions of an acceleration energy of 700 keV and a dose amount of 1 × 10 ¹³ cm ⁻² , and boron ion implantation was performed under the conditions of an acceleration energy of 40 keV and a dose amount of 1 × 10 ¹⁵ cm ⁻² .

シリコン基板の表面から深さ０．５μｍまでの第１の層５７ａに、ボロンが注入されており、深さ０．５μｍから深さ２．５μｍまでの第２の層５６ａに、リンが注入されている。ｐ型キャリア濃度分布はボロン濃度分布にほぼ重なり、ｎ型キャリア濃度分布はリン濃度分布にほぼ重なっている。この結果から、レーザアニールにより、ほとんどの不純物が活性化していることがわかる。 Boron is implanted into the first layer 57a having a depth of 0.5 μm from the surface of the silicon substrate, and phosphorus is implanted into the second layer 56a having a depth of 0.5 μm to 2.5 μm. ing. The p-type carrier concentration distribution substantially overlaps the boron concentration distribution, and the n-type carrier concentration distribution substantially overlaps the phosphorus concentration distribution. From this result, it can be seen that most impurities are activated by laser annealing.

次に、シリコン基板内の格子欠陥密度をカソードルミネッセンス法により測定した結果について説明する。 Next, the result of measuring the lattice defect density in the silicon substrate by the cathodoluminescence method will be described.

図７に、シリコン基板の断面からのカソードルミネッセンスのスペクトルの一例を示す。バンドギャップエネルギに基づいてカソードルミネッセンスのスペクトルにピークが現れると共に、種々の格子欠陥が発光中心となり、カソードルミネッセンスのスペクトルにピークが現れる。具体的には、格子間シリコン原子のクラスタが発光中心となって、波長約１２１７ｎｍの位置にピークＷが現れ、格子間シリコン原子の作る複合センターに起因して、波長約１１９２ｎｍの位置にピークＸが現れる。ピークＸの発光には、ピークＷの発光よりも多くの格子間シリコン原子が関与する。 FIG. 7 shows an example of the spectrum of cathodoluminescence from the cross section of the silicon substrate. Peaks appear in the spectrum of cathodoluminescence based on the band gap energy, and various lattice defects become the emission center, and peaks appear in the spectrum of cathodoluminescence. Specifically, a cluster of interstitial silicon atoms serves as the emission center, and a peak W appears at a wavelength of about 1217 nm. Due to a composite center formed by interstitial silicon atoms, a peak X appears at a position of about 1192 nm. Appears. The light emission of the peak X involves more interstitial silicon atoms than the light emission of the peak W.

図８Ａに、ピークＷの発光強度と深さとの関係を示す。図８Ｂに、図８Ａに示したグラフのうち深さ０μｍ〜３μｍの範囲を拡大したグラフを示す。図８Ａ、図８Ｂの中実の丸印及び中空の丸印が、それぞれレーザアニール前、及びレーザアニール後の発光強度を示す。 FIG. 8A shows the relationship between the emission intensity of the peak W and the depth. FIG. 8B shows a graph obtained by enlarging the depth range of 0 μm to 3 μm from the graph shown in FIG. 8A. Solid circles and hollow circles in FIGS. 8A and 8B indicate the emission intensities before and after laser annealing, respectively.

深さ０μｍ〜２．５μｍの範囲において、レーザアニールによってピークＷの発光強度が低下していることがわかる。これは、レーザアニールによって、第１の層５７ａ及び第２の層５６ａ内の格子欠陥が減少したことを意味する。逆に、深さ１０μｍよりも深い深層部においては、レーザアニールによってピークＷの発光強度が大きくなっている。これは、深さ１０μｍよりも深い深層部において、格子欠陥が増加していることを意味する。表層部の格子欠陥が、レーザアニールによって深層部に移動したことにより、深層部における格子欠陥が増加したと考えられる。 It can be seen that the emission intensity of the peak W is reduced by laser annealing in the depth range of 0 μm to 2.5 μm. This means that the lattice defects in the first layer 57a and the second layer 56a are reduced by the laser annealing. On the contrary, in the deep layer portion deeper than 10 μm, the emission intensity of the peak W is increased by laser annealing. This means that lattice defects are increasing in the deep layer portion deeper than 10 μm. It is considered that the lattice defects in the deep layer portion increased because the lattice defects in the surface layer portion moved to the deep layer portion by laser annealing.

図９Ａに、ピークＸの発光強度と深さとの関係を示す。図９Ｂに、図９Ａに示したグラ
フのうち深さ０μｍ〜３μｍの範囲を拡大したグラフを示す。図９Ａ、図９Ｂの中実の丸印及び中空の丸印が、それぞれレーザアニール前、及びレーザアニール後の発光強度を示す。 FIG. 9A shows the relationship between the emission intensity and depth of peak X. FIG. 9B shows a graph obtained by enlarging the depth range of 0 μm to 3 μm from the graph shown in FIG. 9A. Solid circles and hollow circles in FIGS. 9A and 9B indicate the emission intensity before laser annealing and after laser annealing, respectively.

レーザアニール前は、ピークＸの原因となる格子欠陥はほとんど存在しない。レーザアニールを行うと、深さ１０μｍより深い深層部において、ピークＸの原因となる格子欠陥が顕著に増加していることがわかる。図９Ａのグラフは、図８Ａのグラフと類似した傾向を示している。このことから、レーザアニールによって表層部の格子欠陥が深層部に移動する際に、格子欠陥の一部が、ピークＷの発光に関与する形態からピークＸに関与する形態に変化したことにより、深層部において、ピークＸの原因となる形態の格子欠陥が増加したと考えられる。 Before laser annealing, there are almost no lattice defects that cause the peak X. When laser annealing is performed, it can be seen that lattice defects causing the peak X are remarkably increased in the deep layer portion deeper than 10 μm. The graph of FIG. 9A shows a tendency similar to the graph of FIG. 8A. From this, when the lattice defects of the surface layer portion moved to the deep layer portion by laser annealing, a part of the lattice defects was changed from the form related to the emission of the peak W to the form related to the peak X. It is considered that the number of lattice defects that cause the peak X increased in the portion.

実施例においては、不純物原子の活性化のためのレーザアニールが、ライフタイムキラーとして働く格子欠陥の形成のためのレーザアニールを兼ねる。このため、活性化アニールより後に実施するライフタイムキラー形成のための工程に要する時間を短くすることが可能である。場合によっては、ライフタイムキラー形成のための工程を独立して実施することなく、簡易にライフタイムキラーを形成することができる。 In the embodiment, laser annealing for activating impurity atoms also serves as laser annealing for forming a lattice defect that acts as a lifetime killer. For this reason, it is possible to shorten the time required for the process for forming the lifetime killer performed after the activation annealing. In some cases, the lifetime killer can be easily formed without performing the process for forming the lifetime killer independently.

上記実施例では、図４Ａ及び図５Ａに示したように、第１のレーザパルスＬＰ１が半導体基板５０に入射している期間に、第２のレーザパルスＬＰ２を立ち上げた。他の例として、第１のレーザパルスＬＰ１の立ち下がり後に、第２のレーザパルスＬＰ２を立ち上げてもよい。この場合にも、第１のレーザパルスＬＰ１によって、深い領域の不純物が活性化し、第２のレーザパルスＬＰ２によって、相対的に浅い領域の不純物が活性化する。第１のレーザパルスＬＰ１によって、格子欠陥６０（図３Ａ）を深い領域に移動させることができる。 In the above embodiment, the second laser pulse LP2 is raised during the period in which the first laser pulse LP1 is incident on the semiconductor substrate 50, as shown in FIGS. 4A and 5A. As another example, the second laser pulse LP2 may be raised after the fall of the first laser pulse LP1. Also in this case, the impurity in the deep region is activated by the first laser pulse LP1, and the impurity in the relatively shallow region is activated by the second laser pulse LP2. The lattice defect 60 (FIG. 3A) can be moved to a deep region by the first laser pulse LP1.

上記実施例では、相対的に深い領域の不純物を活性化させるために、半導体レーザ発振器２１（図１）からの第１のレーザパルスＬＰ１（図４Ａ）を用い、相対的に浅い領域の不純物を活性化させるために、固体レーザ発振器３１（図１）からの第２のレーザパルスＬＰ２（図４Ａ）を用いた。浅い領域のみの不純物を活性化させるためには、深さに応じて、好適なパルス幅、波長を有する１種類のレーザパルスのみを用いてもよい。 In the above embodiment, the first laser pulse LP1 (FIG. 4A) from the semiconductor laser oscillator 21 (FIG. 1A) is used to activate the impurities in the relatively deep region, and the impurities in the relatively shallow region are used. To activate, the second laser pulse LP2 (FIG. 4A) from the solid state laser oscillator 31 (FIG. 1) was used. In order to activate the impurities only in the shallow region, only one type of laser pulse having a suitable pulse width and wavelength may be used according to the depth.

また、上記実施例では、ＩＧＢＴにライフタイムキラーを形成する例について説明したが、上記実施例は、その他のライフタイムキラーを有する半導体装置の製造に適用することも可能である。 Moreover, although the example which forms a lifetime killer in IGBT was demonstrated in the said Example, the said Example can also be applied to manufacture of the semiconductor device which has another lifetime killer.

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。 Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

２０制御装置
２１半導体レーザ発振器
２２アッテネータ
２３ビームエキスパンダ
２４シリンドリカルレンズアレイ群
２５ダイクロイックミラー
２６コンデンサレンズ
２７伝搬光学系
３１固体レーザ発振器
３２アッテネータ
３３ビームエキスパンダ
３４シリンドリカルレンズアレイ群
３５ベンディングミラー
４０、４０Ａ、４０Ｂビーム入射領域
４１ステージ
５０半導体基板
５０Ｔ第１の面
５０Ｂ第２の面
５１ｐ型のベース領域
５２ｎ型のエミッタ領域
５３ゲート電極
５４ゲート絶縁膜
５５エミッタ電極
５６バッファ層
５６ａ第２の層
５７コレクタ層
５７ａ第１の層
５８コレクタ電極
５９深層部
６０格子欠陥 DESCRIPTION OF SYMBOLS 20 Control apparatus 21 Semiconductor laser oscillator 22 Attenuator 23 Beam expander 24 Cylindrical lens array group 25 Dichroic mirror 26 Condenser lens 27 Propagation optical system 31 Solid-state laser oscillator 32 Attenuator 33 Beam expander 34 Cylindrical lens array group 35 Bending mirror 40, 40A, 40B Beam incident region 41 Stage 50 Semiconductor substrate 50T First surface 50B Second surface 51 p-type base region 52 n-type emitter region 53 Gate electrode 54 Gate insulating film 55 Emitter electrode 56 Buffer layer 56a Second layer 57 Collector layer 57a First layer 58 Collector electrode 59 Deep layer portion 60 Lattice defect

Claims

半導体基板にイオン注入を行うことにより、前記半導体基板の表層部に格子欠陥を生じさせる工程と、
前記格子欠陥が生じた前記半導体基板にレーザビームを入射させることにより、前記表層部の前記格子欠陥の密度を低減させ、深さ１０μｍより深い深層部の格子欠陥の密度を高める工程と
を有する半導体装置の製造方法。 A step of causing lattice defects in a surface layer portion of the semiconductor substrate by performing ion implantation on the semiconductor substrate;
A step of reducing a density of the lattice defects in the surface layer portion and increasing a density of lattice defects in a deep layer portion deeper than 10 μm by making a laser beam incident on the semiconductor substrate in which the lattice defects have occurred. Device manufacturing method.

前記レーザビームを入射させる工程において、前記レーザビームを入射させることによって、前記表層部の前記格子欠陥を、深さ１０μｍより深い深層部に移動させる請求項１に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of injecting the laser beam, the lattice defect of the surface layer portion is moved to a deep layer portion deeper than 10 μm by making the laser beam incident. 3.

前記レーザビームを入射させることにより、前記半導体基板の前記表層部にイオン注入されている不純物を活性化させる請求項１または２に記載の半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim 1, wherein an impurity ion-implanted in the surface layer portion of the semiconductor substrate is activated by making the laser beam incident thereon.

前記レーザビームは、半導体レーザ発振器から出射された波長９５０ｎｍ以下、パルス幅１０μｓ以上のパルスレーザビームである請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。 4. The method of manufacturing a semiconductor device according to claim 1, wherein the laser beam is a pulse laser beam emitted from a semiconductor laser oscillator and having a wavelength of 950 nm or less and a pulse width of 10 μs or more . 5.

第１のレーザパルスを出射する半導体レーザ発振器と、
不純物をイオン注入することによって格子欠陥が形成された半導体基板を保持するステージと、
前記第１のレーザパルスを、前記ステージに保持された半導体基板に入射させる伝搬光学系と、
前記半導体レーザ発振器から出射される前記第１のレーザパルスの出射タイミング及びパルス幅を制御する制御装置と
を有し、
前記半導体基板への前記第１のレーザパルスの入射によって、前記半導体基板の表面を溶融させることなく、イオン注入によって形成された前記格子欠陥を深さ１０μｍより深い深層部まで移動させる半導体装置の製造装置。
A semiconductor laser oscillator for emitting a first laser pulse;
A stage for holding a semiconductor substrate on which lattice defects are formed by ion implantation of impurities;
A propagation optical system for causing the first laser pulse to be incident on a semiconductor substrate held on the stage;
A control device for controlling the emission timing and pulse width of the first laser pulse emitted from the semiconductor laser oscillator;
Manufacturing of a semiconductor device that moves the lattice defects formed by ion implantation to a deep layer deeper than 10 μm without melting the surface of the semiconductor substrate by the incidence of the first laser pulse on the semiconductor substrate. apparatus.