JP6111720B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、高温長時間拡散を伴う深い不純物拡散層の形成工程を必要とする半導体装置の製造方法、特には、高耐圧の逆阻止ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）の製造方法に関する。

高耐圧パワーデバイスは電力変換装置中において中心的な役割を果たしている。このパワーデバイスのうちスイッチング素子としては、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）や金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ-Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が主要なデバイスとして用いられる。前者のＩＧＢＴはバイポーラ形デバイスであり通電時に導電度変調を伴うため、後者のＭＯＳＦＥＴより低オン電圧、低損失にできるので、近年、特に電力変換装置用のスイッチング素子として多用されるようになってきた。

また、従来は利用しなかったＩＧＢＴのコレクタ領域とドリフト層間の逆バイアス用ｐｎ接合に接合終端領域を与えることにより、逆耐圧特性を持たせた逆阻止ＩＧＢＴ（ｒｅｖｅｒｓｅ ｂｌｏｃｋｉｎｇ ＩＧＢＴ、略してＲＢ−ＩＧＢＴ）が新たに開発された。このＲＢ−ＩＧＢＴをＡＣ−ＡＣ直接変換装置やマルチレベルＤＣ−ＡＣ変換装置用のスイッチング素子として用いると、従来必要であった逆阻止用のダイオードを省くことができるため、コスト面、オン電圧面の両方でメリットが生じる。そのため、近年、このＲＢ−ＩＧＢＴを用いた電力用ＡＣ−ＡＣ直接変換装置やＤＣ−ＡＣ変換装置が現実味を増し、実用化されるようになってきた。

以下、図８を参照して、この逆阻止ＩＧＢＴの構造を簡単に説明する。
ドリフト層１となるＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）−ｎ導電型（以降、単にｎ型）のＳｉ半導体基板（以降、ウェハと略記することがある）の一方の主面（裏面とする）には、その全面にｐ導電型（以降、単にｐ型）コレクタ層１３を有する。このコレクタ層１３にはコレクタ電極１４がオーミック接触している。Ｓｉウェハの表面側には、複数設けられている各デバイス領域内の周辺部に、表面側からのボロン拡散によって形成され、反対面のコレクタ層１３に達する深いｐ型分離領域７を備える。

このｐ型分離領域７に取り囲まれる内周側のＳｉウェハ表層および表面には、複数のｐ型領域からなるフィールドリミットリング（以降、ＦＬＲと略記することがある）６と複数のポリシリコン層からなるフィールドプレート１１などの電界緩和機構とフィールド酸化膜１６からなる接合終端領域１０１を有する。さらに、この接合終端領域１０１により取り囲まれる内周側の活性領域１００のＳｉウェハ（ドリフト層１）の表層には、ｐ型ベース領域３と、このｐ型ベース領域３内の表層に形成されるｎ⁺型エミッタ領域４を備える。

ドリフト層１の表層とｎ⁺型エミッタ領域４とに挟まれるｐ型ベース領域３の表面上にはゲート絶縁膜９を介してポリシリコン層からなるゲート電極８を有する。さらに、ｐ型ベース領域３の表層には、ｎ⁺型エミッタ領域４に隣接するとともに、エミッタ電極１０に共通に表面接触するｐ型コンタクト領域５を有する。エミッタ電極１０はゲート電極８の表面上では層間絶縁膜１５を介して覆うことにより、相互の絶縁を確保している。

またさらに、複数のｐ型ベース領域３間のドリフト層１には、低オン電圧を狙いとしてドリフト層１より抵抗率の低いｎ型領域２が張り出すとともにｐ型ベース領域３全体を包む構成で配置されている。

このような従来の逆阻止ＩＧＢＴの製造方法について説明する。
図９は従来の逆阻止ＩＧＢＴの製造方法を示すプロセスフロー図である。まず、ｐ型分離領域７を形成するために、（ａ）各デバイスのチップ端部となる各デバイス領域の周辺部に、Ｓｉウェハの表面側からｐ型ドーパント（例えばボロン）を高温長時間拡散し、仕上がりのウェハ厚さと同程度かそれ以上の深さの拡散層を形成してｐ型分離領域７とする。（ｂ）このボロンの高温長時間拡散によりｐ型分離領域７とともにＳｉウェハに表面に形成される酸化膜をすべて除去する。（ｃ）１１００℃での熱酸化などにより、Ｓｉウェハに所要の厚さのフィールド酸化膜１６を形成する。（ｄ）ＰＯＡ（ポスト酸化アニール：Ｐｏｓｔ Ｏｘｉｄａｔｉｏｎ Ａｎｎｅａｌ）処理として、窒素雰囲気で１１００℃−３０分の熱処理を加える。このＰＯＡ処理温度としては、酸化膜形成温度より少し低い温度（１０００℃〜１１００℃の範囲）から選ぶことができる。（ｅ）フォトリソグラフィ工程、イオン注入および熱拡散処理などにより、ｐ型分離領域７の内周側の活性領域１００および接合終端領域１０１に、Ｓｉウェハの表層領域（ｎ型領域２、ｐ型ベース領域３、ｎ⁺型エミッタ領域４、ｐ⁺型コンタクト領域５、フィールドリミットリング６など）を形成する。（ｆ）活性領域１００内のフィールド酸化膜１６を除去する。（ｇ）ゲート酸化膜９、ゲート電極８、フィールドプレート１１、層間絶縁膜１５、エミッタ電極１０などのＳｉウェハ表面上の機能領域を形成する。その後、図示しないが、よく知られたプロセスにより、ｎ型Ｓｉウェハの裏面を、ｐ型分離領域７が裏面に露出する厚さにまで研削して薄くし、裏面からボロンをイオン注入することによりコレクタ層１３およびコレクタ電極１４を形成して逆阻止ＩＧＢＴとする。

このようにして作成した逆阻止ＩＧＢＴは、前記図８に示すように、コレクタ層１３がｐ型分離領域７の底面とデバイス領域の周辺部で接触するので、コレクタ接合１７は裏面側から表面側に折れ曲がって接合終端領域１０１内のフィールド酸化膜１６で保護された表面と交差して終端する。その結果、コレクタ接合１７にかかる逆バイアスによって生じる高電界は、接合終端領域１０１の電界緩和機構により、逆耐圧を低下させるような電界集中が緩和されるので、高い逆耐圧を持つことができる。

一般に、デバイスを高耐圧にすると、耐圧に応じて厚いドリフト層１が必要になる。従って高耐圧逆阻止ＩＧＢＴの場合、前述の分離拡散工程（ａ）において高耐圧に必要なドリフト層１の厚さに応じたｐ型分離領域７の拡散深さを確保する必要がある。そのような深いｐ型分離領域７を形成するためには、例えばドリフト層１の厚さ、すなわち拡散深さＸｊ＝１００μｍとした場合、ボロンの不純物拡散では酸素雰囲気で１３００℃前後の高温と１００時間程度の長時間の熱拡散処理が必要になる。このため、前述のボロン拡散による分離拡散工程（ａ）終了直後のＳｉウェハ内の酸素濃度は、図２（ａ）に示すように１３００℃の拡散温度での固溶度（約１×１０¹⁸ｃｍ^-3）に近い酸素濃度を示す（表面に極近い層を除く）。この酸素濃度は、酸素濃度が高いことで知られているＣＺ（チョクラルスキー）ウェハバルク部の酸素濃度に匹敵する高濃度レベルであり、半導体特性やデバイスの良品率の大きな影響を及ぼす。

一方、従来から集積回路製造用として使用されてきたＣＺウェハは、よく知られているように、その結晶成長過程で高濃度に酸素が含まれるプロセスを経て作製される。そのため、このＣＺウェハを用いたデバイスでは、従来から、ウェハ内に含まれる高濃度酸素の析出に伴って発生する微小な結晶欠陥などを利用する内因性ゲッタリング（イントリンシックゲッタリング）が用いられて、半導体特性の向上および良品率の向上が図られてきた。

この内因性ゲッタリング方法は、集積回路を中心とする半導体デバイスの製造では広く用いられ、一般的な方法となっている。例えば、ＣＺウェハ内に存在する格子間酸素を、熱処理によりウェハバルク内に酸素析出物として析出させ、この酸素析出物やあるいはそれによって誘起された微小な結晶欠陥や積層欠陥をゲッタリングシンクとして利用する方法を記載した文献が発行されている。具体的には、半導体素子を形成するウェハ表面近傍領域は、非酸化性雰囲気下で熱処理を行うことにより格子間酸素を外方拡散させた低酸素濃度層を形成させ、この低酸素濃度層を半導体素子形成領域として利用することにより、半導体素子特性および良品率の向上を図る方法である（非特許文献１、特許文献１）。このＣＺウェハの酸素外方拡散処理工程には、高温でウェハ表面の酸素を外方拡散させた後、低温での酸素析出物の核生成、またはその後の高温での酸素析出物の核成長プロセスが含まれることも記載されている。

また非特許文献２には、窒素は格子間Ｓｉ（Ｉｎｔｅｒｓｔｉｔｉａｌ Ｓｉ）と反応してウェハ表面のＳｉ格子空孔（Ｓｉ Ｖａｃａｎｃｙ）濃度を増大させるのに対し、Ａｒはそれほど格子間Ｓｉと反応しないため、ウェハ表面のＳｉ格子空孔に与える影響が軽微であることが開示されている。

特開２０１０−００３８９９号公報

Ｓｔｅｐｈｅｎ Ａ． Ｃａｍｐｂｅｌｌ， "Ｔｈｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ ｏｆ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｍａｎｕｆａｃｔｕｒｉｎｇ"， Ｏｘｆｏｒｄ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ， １９９６， ＩＳＢＮ０−１９−５１０５０８−７， ｐｐ． １９〜２０． Ｒｏｂｅｒｔ Ｄｏｅｒｎｇ， Ｙｏｓｈｉｏ Ｎｉｓｈｉ ｅｄ．， "Ｈａｎｄｂｏｏｋ ｏｆ Ｓｅｍｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ"２ｎｄ ｅｄ．， ＣＲＣ ｐｒｅｓｓ， ＩＳＢＮ１−５７４４−６７５−４， ｐｐ． ３−６６ 〜３−６７．

しかしながら、前述のＲＢ−ＩＧＢＴの場合、ボロンの分離拡散工程（ａ）後には、この分離拡散に起因する高濃度酸素と、インゴットの結晶成長過程に起因し当初からＳｉウェハに存在していたＳｉ格子空孔とが相互作用することによって、ウェハ表層にＳｉＯ₄系の酸素析出物（内壁にＳｉＯ₂のある多面体の空洞）が多数生じる。さらに、分離拡散の後工程の酸化処理でも前述と同様の相互作用の影響を受けて、二酸化珪素の結晶多形の一つであるクリストバライト（Ｃｒｙｓｔｏｂａｌｌｉｔｅ）やＯＳＦ（Ｏｘｉｄａｔｉｏｎ Ｓｔａｃｋ Ｆａｕｌｔ）欠陥が生じるという問題が発生する。

ここで、前述の分離拡散の後工程の酸化処理には、ｐ型分離領域７が特に深い場合であって、一回の分離拡散では分離拡散領域の深さが不充分となる場合に必要となる、外方拡散抑制用酸化膜の形成工程と、その後の酸素雰囲気での再分離拡散工程とを含む。さらに、分離拡散工程後の従来のＩＧＢＴの製造方法で必要な通常の酸化工程、例えば、通常のフィールド酸化膜やゲート酸化膜等の形成工程も含まれる。

特に、前記フィールド酸化膜の形成後の窒素雰囲気での前記ＰＯＡ処理では、表面格子間Ｓｉが窒素と反応して少なくなり、その分、Ｓｉ格子空孔が増加する際に（格子間Ｓｉ濃度とＳｉ格子空孔濃度との積は一定である）、Ｓｉ基板の表面近傍にＳｉ格子空孔のパイルアップが生じるという問題がある。このＳｉ格子空孔のパイルアップがフィールド酸化膜界面に形成されると、後工程で形成されるゲート酸化膜の品質低下や電気的なゲート不良に関係して不良が多くなるので問題となる。

図１０は、従来の逆阻止ＩＧＢＴの製造方法（図９）による（ｃ）、（ｄ）のステップを示すウェハ段階、すなわち、フィールド酸化膜１６および窒素雰囲気でのＰＯＡ処理後のウェハ１を示している。図１０の一点鎖線Ｂ１−Ｂ２における、表面近傍の酸素（Ｏｘｙｇｅｎ）、格子間Ｓｉ（Ｉｎｔｅｒｓｔｉｔｉａｌ Ｓｉ）、及びＳｉ格子空孔（Ｓｉ Ｖａｃａｎｃｙ）の各濃度分布（Ｏ）、（Ｉ）、（Ｖ）を図１１に示す。この図１１によれば、従来の窒素雰囲気でのＰＯＡ処理では、前述の理由で格子間ＳｉがＮ₂と反応することで表面の格子間Ｓｉ濃度（Ｉ）が低下し、その分、表面のＳｉ格子空孔濃度（Ｖ）が高くなることを示している。

この図１１において、ウェハ表面近傍で酸素濃度（Ｏ）が高いことは、酸化膜の形状異常（酸化膜のエッチングパターン精度の低下）または直下のＳｉ表層におけるＳｉＯ₄系の酸素析出物の生成に繋がるので、問題とされる。さらに、ウェハ表面近傍でＳｉ格子空孔濃度（Ｖ）が高いことは、後に形成するゲート酸化膜の品質低下や電気的なゲート特性不良に繋がるので、やはり問題となる。

本発明は以上述べた点に鑑みてなされたものであり、本発明は、高温長時間の酸素雰囲気での分離拡散後のプロセスにおける酸化膜パターンの形状不良やゲート特性不良を低減することのできる半導体装置の製造方法を提供することを目的とする。

前記目的を達成するために、本発明は、シリコンからなる第１導電型の半導体基板の第１主面に形成した第１酸化膜をマスクとして、該半導体基板内の各デバイス領域内の周辺部に第２導電型の分離領域を選択的に酸化雰囲気で形成する第１工程と、前記第１酸化膜の全面を除去し、再度前記分離領域表面に第２酸化膜を選択的に形成し、酸素外方拡散処理を施して前記分離領域の内周側の半導体基板表面に低酸素領域を形成した後、前記第２酸化膜を除去する第２工程と、第３酸化膜を形成し、アルゴン雰囲気においてポスト酸化アニール処理を施してフィールド酸化膜を形成する第３工程と、を有する半導体装置の製造方法とする。また、前記第１工程における前記第２導電型の分離領域を形成する条件が、１１５０℃〜１３３０℃の温度範囲であって拡散時間が８０時間以上３００時間以下であることが好ましい。また、前記第２工程における前記酸素外方拡散処理の条件が、アルゴン雰囲気で１０００℃〜１２５０℃のいずれかの温度と２時間〜６時間のいずれかの処理時間であり、形成される低酸素領域の深さが１０μｍ〜３０μｍの範囲のいずれかであることがより好ましい。また、前記第２工程における前記酸素外方拡散処理の条件である前記１０００℃〜１２５０℃のいずれかの温度への昇降温速度が４℃／分以上であることが好適である。ここで、前記の昇降温速度は、少なくとも６００℃〜８００℃の範囲で４℃／分以上であることが必要である。また、前記第３工程の前記ポスト酸化アニール処理の熱処理温度が１０００℃〜１１００℃の範囲いずれかの温度であることが望ましい。また、前記第１工程と前記第２工程とを、前記第２導電型の分離領域が前記半導体装置の耐圧に必要な半導体基板の厚さを超える深さになるまで繰り返し、該深さに到達後前記第３工程を行うこともできる。また、前記半導体装置の製造方法が逆阻止ＩＧＢＴの製造方法であることがより望ましい。

本発明の半導体装置の製造方法によれば、分離拡散工程で活性領域に導入される高濃度酸素を外方拡散処理により少なくできるので、後工程の酸化処理の際に生成され易い酸素析出物を抑制できる。また、フィールド酸化膜工程後のＰＯＡ処理をＡｒ雰囲気で行うので、従来のようにＳｉ格子空孔の増加によるパイルアップの形成を抑制できる。その結果、酸化膜異常に起因するパターン形成不良やゲート不良を低減できる。

本発明にかかる実施例１，２のプロセスフロー図である。 本発明にかかる酸素外方拡散処理前（ａ）処理後（ｂ）のウェハ表面近傍の酸素濃度分布図である。 本発明にかかる逆阻止ＩＧＢＴの製造方法における分離拡散後のウェハの断面図である。 本発明にかかる逆阻止ＩＧＢＴの製造方法における分離拡散後の酸化膜除去工程後のウェハの断面図である。 本発明にかかる実施例１，２における酸素外方拡散処理後のウェハの断面図である。 本発明にかかる実施例１，２における第３工程後のウェハの断面図である。 本発明にかかる実施例１，２の逆阻止ＩＧＢＴの製造方法におけるＡｒ雰囲気でのＰＯＡ処理後のウェハ（図６の一点鎖線Ａ１−Ａ２）表面近傍の酸素濃度Ｏ、格子間Ｓｉ濃度Ｉ、Ｓｉ格子空孔濃度Ｖの分布を示す図である。 ＲＢ−ＩＧＢＴの断面図である。 従来の逆阻止ＩＧＢＴの製造方法のプロセスフロー図である。 従来の逆阻止ＩＧＢＴの製造方法における窒素雰囲気でのＰＯＡ処理後のウェハの断面図である。 従来の逆阻止ＩＧＢＴの製造方法におけるＰＯＡ処理後のウェハ（図１０の一点鎖線Ｂ１−Ｂ２）における表面近傍の酸素濃度Ｏ、格子間Ｓｉ濃度Ｉ、Ｓｉ格子空孔濃度Ｖの分布をそれぞれ示す図である。

以下、本発明の半導体装置の製造方法にかかる実施例について、図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれ相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施例の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施例で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
（実施例１）
以下、図１〜図７を参照して、本発明にかかる実施例１として、逆阻止ＩＧＢＴの製造方法について説明する。

図１は、本発明にかかる実施例１，２のプロセスフロー図である。まず、ＦＺ-ｎ型Ｓｉウェハの表面（第１主面）に所定の厚さ（厚さ０．５〜１．０μｍ）のマスク酸化膜（ボロンのマスクとなる第１酸化膜２１）を熱酸化または堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ）により形成する。このマスク酸化膜にフォトリソグラフィ工程により、各デバイス領域の周辺部にｐ型分離領域７を形成するための開口部を形成する。その後、イオン注入の際のスクリーン膜として、この開口部に薄い酸化膜を熱酸化法により形成する。その厚さは例えば３０ｎｍ〜５０ｎｍとする。その後、ウェハ全面にドーズ量１×１０¹⁵ｃｍ^-2台のボロンイオンを注入する。その注入エネルギーは、たとえば、３０ｋｅＶ〜２００ｋｅＶとする。

所定量の酸素の雰囲気で、１２５０℃〜１３００℃の所定時間の熱拡散で、所定深さのｐ型分離領域７を形成する（図１（ａ））。ここで、この分離拡散工程における熱処理温度は１１５０℃〜１３３０℃の範囲が好ましい。また拡散時間は、デバイスに要求される耐圧に依存するが、ＲＢ−ＩＧＢＴは耐圧が４００Ｖクラスから応用できるアプリケーションがあるので、少なくとも８０時間は必要であり、また製造性の観点から３００時間以下であることが好ましい。拡散終了時点で、ｐ型分離領域７とともに、ウェハ１表面に厚い酸化膜（第１酸化膜＋スクリーン酸化膜＋分離拡散中の酸化膜）が形成される（図３）。次に、図４に示すようにウェハ１全面の第１酸化膜を含むすべての酸化膜を除去する（図１（ｂ））。ウェハ１全面に厚さ１００ｎｍの酸化膜（第２酸化膜２２）をＣＶＤ法により堆積形成する。その後、フォトリソグラフィ工程を施し、ｐ型分離領域７上に、後工程の熱処理の際に生じるボロンの外方拡散を防ぐための蓋となる第２酸化膜パターンを形成する（図５、図１（ｃ））。次に１１５０℃のアルゴン雰囲気で酸素の外方拡散処理を行う（図１（ｄ））。この処理で形成されるウェハ１表層の低酸素濃度層の深さＬｄを、逆阻止ＩＧＢＴの接合終端領域１０１（図８）のフィールドリミットリング６の深さ（約１０μｍ）より深く、例えばＬｄ＝２０μｍとする。また、この際、酸素の外方拡散処理温度（約１１５０℃）への昇降温速度を４℃／分以上とすることが重要である。その理由はＳｉＯ₄などの酸素析出物の核を形成する６００〜８００℃の範囲を４℃／分以上の速度で速やかに通過することで、酸素析出物の生成を抑制することができるからである。酸素外方拡散処理の熱処理条件と低酸素濃度層の深さＬｄとの関係は、前記非特許文献１に記載のように次式（１）で表される。

式（１）において、ｔおよびＴはそれぞれ酸素外方拡散処理における熱処理時間および熱処理温度であり、ｋはボルツマン定数である。一般的に、フィールドリミットリングの深さは約１０μｍ程度である。従って、例えば、表面酸素の外方拡散処理として、１１５０℃、４時間のＡｒ（アルゴン）雰囲気熱処理を実施すれば、図２（ｂ）に示すように、ウェハ表面近傍の酸素濃度が（ａ）から（ｂ）に低下してフィールドリミットリングより深い約２０μｍの深さＬｄの低酸素濃度層を有するウェハが得られる。

表面酸素の外方拡散処理として、処理温度は１０００℃〜１２５０℃から選ぶことが好ましい。また、熱処理時間は、２時間〜６時間の範囲から選択することができる。この表面酸素の外方拡散処理条件の範囲によれば、得られる低酸素濃度層の深さＬｄは１０μｍ〜３０μｍであった。酸素外方拡散処理の終了後、ウェハ表面の第２酸化膜２２を全面除去する（図１（ｅ））。

次に、フィールド酸化膜を形成するために、所要厚さの第３酸化膜２３を形成する。酸化膜形成条件は、温度１１００℃、酸化雰囲気の酸素希釈ガスはＮ₂（窒素）若しくはＡｒ（アルゴン）とする。この第３酸化膜２３の厚さは、例えば０．５〜１．０μｍとする（図１（ｆ））。第３酸化膜２３の形成後、炉出しせず高温のまま、続いてポスト酸化アニール（ＰＯＡ）処理を従来の窒素に変えてＡｒ（アルゴン）の雰囲気で行う（図６、図１（ｇ））。ポスト酸化アニール（ＰＯＡ）処理の条件は第３酸化膜２３形成温度より少し低い温度（１０００℃〜１１００℃の範囲）から選択して、例えば、１０００℃、３０分とする。その後、ウェハを所定の降温速度（４℃／分以上の速度）で低温に戻し、フィールド酸化膜とする。低温に戻した図６のステップのウェハの深さ方向（一点鎖線Ａ１−Ａ２）における酸素（Ｏｘｙｇｅｎ）、格子間Ｓｉ（Ｉｎｔｅｒｓｔｉｔｉａｌ Ｓｉ）、Ｓｉ格子空孔（Ｓｉ Ｖａｃａｎｃｙ）の濃度分布を図７に示す。この図７を、従来の同様の濃度分布を示す前記図１１と比較すればわかるように、ウェハの表層（表面から約２０μｍの深さ）で酸素濃度（Ｏ）とＳｉ格子空孔濃度（Ｖ）が低下している。酸素外方拡散処理による効果のためである。この結果、酸素濃度（Ｏ）の低下により酸化膜の形状異常（酸化膜のエッチングパターン精度の低下）が少なくなり、または直下のＳｉにおけるＳｉＯ₄系の酸素析出物の生成も少なくなるので、後工程で形成されるゲート酸化膜の品質低下や電気的なゲート不良が少なくなる。

さらに、本発明では、ＰＯＡ処理を不活性なＡｒ雰囲気で行うので、Ａｒが格子間Ｓｉ[Ｉ］と反応せず、Ｓｉ格子空孔（Ｖ）は表面の附近で低濃度となっている。そのため、本発明にかかる逆阻止ＩＧＢＴの製造方法では、それ以降の酸化工程でＳｉ格子空孔に関わる欠陥が低減され、特に、ゲート酸化膜９の作製工程で酸化膜の品質が劣化せず、酸化膜パターン形成などの中間形状不良やゲート特性不良を低減することができる。なお、ＰＯＡ処理に用いるガスは格子間Ｓｉに対して不活性であればよく、Ａｒだけでなく、非放射性希ガスまたは非放射性希ガス同士の混合体であれば使用可能である。

これ以降の逆阻止ＩＧＢＴを製造するための工程は、従来と同様の製造方法を用いることができる。前述した従来の逆阻止ＩＧＢＴの製造方法に倣って、フォトリソグラフィ工程、イオン注入および熱拡散処理などにより、ｐ型分離領域７の内周側の活性領域１００および接合終端領域１０１に、Ｓｉウェハの表層領域（ｎ型領域２、ｐ型ベース領域３、ｎ⁺型エミッタ領域４、ｐ⁺型コンタクト領域５、フィールドリミットリング６など）を形成する（図１（ｈ））。活性領域１００内のフィールド酸化膜１６を除去する（図１（ｉ））。ゲート酸化膜９、ゲート電極８、フィールドプレート１１、層間絶縁膜１５、エミッタ電極１０などのＳｉウェハ表面上の機能領域を形成する（図１（ｊ））。その後、ｎ型Ｓｉウェハの裏面を、ｐ型分離領域７が裏面に露出する厚さまで研削して薄くし、裏面からボロンのイオン注入によりコレクタ層１３およびコレクタ電極１４を形成すると、本発明にかかる逆阻止ＩＧＢＴのウェハが完成する。
（実施例２）
逆阻止ＩＧＢＴの製造工程において、１回の分離拡散工程でｐ型分離領域７に必要な深さまで拡散できない場合を実施例２として示す。

実施例１の逆阻止ＩＧＢＴより高耐圧でありドリフト層１の厚さが厚い逆阻止ＩＧＢＴを製造する場合は、ｐ型分離領域７の拡散深さを実施例１の場合より深くする必要があるが、一回の分離拡散処理で必要十分な深さにすることが困難な場合がある。例えば、高温拡散を長時間連続して処理すると、Si表面の面荒れなどが発生することがある。このような場合は、図１に示すプロセスフロー図で、（ａ）分離拡散（酸素雰囲気）工程から（ｅ）第２酸化膜除去工程までを複数回行うことにより、問題なくｐ型分離領域７を深くしてコレクタ層１３に達する深さにすることができる。

このような場合でも、分離拡散後、酸素を外方拡散する処理工程を有し、その後工程のＰＯＡ処理をＡｒ雰囲気で行うため、表面からＬｄ長さの範囲で酸素の濃度が低くなり、従来方法のような酸素析出物の生成は抑制され、酸化膜パターン形状などの中間形状不良、ゲート特性不良が減少し良品率が向上する。

以上説明したように、本発明にかかる実施例１、２によれば、初期の良品率を高めると同時に、結晶欠陥関連の潜在的信頼性リスクも低減できる。より低コスト、高品質なＲＢ−ＩＧＢＴを提供できる。また従来より深いｐ型分離領域を形成できるため、より高耐圧のＲＢ−ＩＧＢＴを高い良品率で提供できる。

１： ドリフト層
２： ｎ型領域
３： ｐ型ベース領域
４： ｎ⁺型エミッタ領域
５： ｐ⁺型コンタクト領域
６： フィールドリミットリング
７： ｐ型分離領域
８： ゲート電極
９： ゲート酸化膜
１０： エミッタ電極
１１： フィールドプレート
１３： コレクタ層
１４： コレクタ電極
１５： 層間絶縁膜
１６： フィールド酸化膜
１７： コレクタ接合
２１： 第１酸化膜
２２： 第２酸化膜
２３： 第３酸化膜
１００： 活性領域
１０１： 接合終端領域
Ｏ： 酸素濃度
Ｉ： 格子間Ｓｉ濃度
Ｖ： Ｓｉ格子空孔濃度

Claims (8)

1. シリコンからなる第１導電型の半導体基板の第１主面に形成した第１酸化膜をマスクとして、該半導体基板内の各デバイス領域内の周辺部に第２導電型の分離領域を選択的に酸化雰囲気で形成する第１工程と、前記第１酸化膜を全面除去し、再度前記分離領域表面に第２酸化膜を選択的に形成し、酸素外方拡散処理を施して前記分離領域の内周側の半導体基板表面に低酸素領域を形成した後、前記第２酸化膜を除去する第２工程と、第３酸化膜を形成し、アルゴン雰囲気においてポスト酸化アニール処理を施してフィールド酸化膜を形成する第３工程と、を有することを特徴とする半導体装置の製造方法。
2. 前記第１工程における前記分離領域を形成する条件が、１１５０℃以上１３３０℃以下の温度範囲であって、拡散時間が８０時間以上３００時間以下であることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記第２工程における前記酸素外方拡散処理の条件が、アルゴン雰囲気で１０００℃以上１２５０℃以下のいずれかの温度と２時間以上６時間以下のいずれかの処理時間であり、形成される前記低酸素領域の深さが１０μｍ以上３０μｍ以下の範囲のいずれかであることを特徴とする請求項１又は２記載の半導体装置の製造方法。
4. 前記第２工程における前記酸素外方拡散処理の条件である前記１０００℃以上１２５０℃以下の温度への昇降温速度が４℃／分以上であることを特徴とする請求項３記載の半導体装置の製造方法。
5. 前記第２工程における前記酸素外方拡散処理の昇降温速度が、少なくとも６００℃から８００℃までの範囲で４℃／分以上にされていることを特徴とする請求項３記載の半導体装置の製造方法
6. 前記第３工程において、前記ポスト酸化アニール処理の熱処理温度が１０００℃以上１１００℃以下の範囲のいずれかの温度であることを特徴とする請求項５記載の半導体装置の製造方法。
7. 前記第１工程と前記第２工程とを、前記分離領域が前記半導体装置の耐圧に必要な半導体基板の厚さを超える深さになるまで繰り返し、該深さに到達後、前記第３工程を行うことを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置の製造方法。
8. 前記半導体装置が逆阻止ＩＧＢＴであることを特徴とする請求項１記載の半導体装置の製造方法。

Images