WO2021125147A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2021125147A1
WO2021125147A1 PCT/JP2020/046623 JP2020046623W WO2021125147A1 WO 2021125147 A1 WO2021125147 A1 WO 2021125147A1 JP 2020046623 W JP2020046623 W JP 2020046623W WO 2021125147 A1 WO2021125147 A1 WO 2021125147A1
Authority
WO
WIPO (PCT)
Prior art keywords
hydrogen
semiconductor substrate
region
concentration
semiconductor device
Prior art date
Application number
PCT/JP2020/046623
Other languages
English (en)
French (fr)
Inventor
源宜 窪内
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2021565577A priority Critical patent/JP7400834B2/ja
Priority to CN202080039220.9A priority patent/CN113892185A/zh
Publication of WO2021125147A1 publication Critical patent/WO2021125147A1/ja
Priority to US17/456,381 priority patent/US20220085166A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method.
  • Patent Document 1 US Patent Application Publication No. 2015/0050754 Specification
  • Patent Document 2 Republished Patent No. 2016-204227
  • Patent Document 3 JP-A-2007-266233
  • the donor concentration in the vicinity of the depth becomes high.
  • the semiconductor device may have a top surface and a bottom surface and may include a semiconductor substrate including a bulk donor.
  • the semiconductor device may include a hydrogen increasing portion in which the hydrogen chemical concentration monotonically increases from the upper surface to the lower surface.
  • the hydrogen increasing portion may be provided over 30% or more of the thickness of the semiconductor substrate in the depth direction.
  • the donor concentration in the hydrogen-increasing part may be higher than the bulk donor concentration.
  • the hydrogen chemical concentration may increase monotonically from the upper surface to the lower surface except for the portion where the local hydrogen concentration peak is provided.
  • the hydrogen increasing portion may have a portion on the lower surface side of the semiconductor substrate in which the inclination of the hydrogen chemical concentration distribution in the depth direction increases as it approaches the lower surface.
  • the semiconductor substrate may have a hydrogen concentration peak provided in a region other than the hydrogen increasing portion.
  • the semiconductor device may include a first conductive type drift region provided on the semiconductor substrate.
  • the semiconductor device may include a second conductive type base region provided between the upper surface of the semiconductor substrate and the drift region.
  • the semiconductor device may include a first conductive type emitter region having a doping concentration higher than that of the drift region, which is provided between the upper surface of the semiconductor substrate and the base region.
  • the semiconductor device may include a first conductive type buffer region having a doping concentration higher than that of the drift region, which is provided between the lower surface of the semiconductor substrate and the drift region.
  • the semiconductor device may include a gate trench portion provided from the upper surface of the semiconductor substrate to a depth position reaching the drift region.
  • the buffer region may include a hydrogen concentration peak. The hydrogen increasing portion may be arranged between the lower end of the trench portion and the upper end of the buffer region.
  • the hydrogen increasing portion may be provided from the lower end of the trench portion to the upper end of the buffer region.
  • the hydrogen chemical concentration distribution in the buffer region may have a lower hem from the hydrogen concentration peak toward the lower surface and an upper hem from the hydrogen concentration peak toward the upper surface.
  • the hydrogen chemical concentration of the upper hem may change more steeply than that of the lower hem.
  • the hydrogen chemical concentration may increase monotonically from the lower end of the trench to the upper hem.
  • the hydrogen increasing part may include a lifetime adjusting part that adjusts the lifetime of the carrier.
  • the semiconductor device may include a first conductive type drift region provided on the semiconductor substrate.
  • the semiconductor device may include a first conductive type storage region having a doping concentration higher than that of the drift region, which is provided between the upper surface of the semiconductor substrate and the drift region.
  • the semiconductor device may include a second conductive type base region provided between the upper surface of the semiconductor substrate and the storage region.
  • the semiconductor device may include a first conductive type emitter region having a doping concentration higher than that of the drift region, which is provided between the upper surface of the semiconductor substrate and the base region.
  • a gate trench portion provided from the upper surface of the semiconductor substrate to a depth position reaching the drift region may be provided.
  • the storage region may include a hydrogen concentration peak. The hydrogen increasing portion may be arranged between the lower end of the trench portion and the lower surface of the semiconductor substrate.
  • a second aspect of the present invention provides a method for manufacturing a semiconductor device including a semiconductor substrate having an upper surface and a lower surface.
  • the manufacturing method may include a first hydrogen injection step of injecting hydrogen ions from the upper surface of the semiconductor substrate into a predetermined first injection position inside the semiconductor substrate.
  • the manufacturing method may include a grinding step of grinding the lower surface of the semiconductor substrate to remove a part of the region where hydrogen is present.
  • the manufacturing method may include a heat treatment step of heat-treating the semiconductor substrate.
  • the first injection position may be located on the lower surface side of the semiconductor substrate after the grinding step.
  • the grinding step may be before the first hydrogen injection step.
  • the area including the first injection position may be removed.
  • the first injection position may be a position within the region where the semiconductor substrate has been ground and removed.
  • the manufacturing method may include a second hydrogen injection step in which hydrogen ions are injected from the upper surface or the lower surface of the semiconductor substrate into a predetermined second injection position inside the semiconductor substrate before the heat treatment step.
  • the area including the second injection position may be removed.
  • Hydrogen is injected into the second injection position so that the first hydrogen concentration peak of the hydrogen injected in the first hydrogen injection step and the second hydrogen concentration peak of the hydrogen injected in the second hydrogen injection step overlap. Good.
  • the second injection position may be arranged at a position where it is not ground in the grinding stage.
  • FIG. 1 It is sectional drawing which shows an example of the semiconductor device 100.
  • An example of the distribution of the hydrogen chemical concentration Dh in the depth direction, the distribution of the donor concentration Dd, and the distribution of the bulk donor concentration D0 at the positions shown by the lines AA in FIG. 1 is shown.
  • Other examples of the distribution of the hydrogen chemical concentration Dh in the depth direction, the distribution of the donor concentration Dd, and the distribution of the bulk donor concentration D0 at the positions shown by the lines AA in FIG. 1 are shown.
  • FIG. 8B An example of the distribution of the hydrogen chemical concentration Dh in the depth direction, the distribution of the donor concentration Dd, and the distribution of the bulk donor concentration D0 at the positions shown by the I-I line in FIG. 8B is shown. It is a figure which shows each distribution example of the hydrogen chemical concentration Dh and the carrier concentration Dc in the AA cross section of FIG. It is another figure which shows each distribution example of the hydrogen chemical concentration Dh and the carrier concentration Dc in the AA cross section of FIG. It is a figure which shows each distribution example of the hydrogen chemical concentration Dh and the carrier concentration Dc in the CC cross section of FIG. 8A. It is another figure which shows each distribution example of the hydrogen chemical concentration Dh and the carrier concentration Dc in the CC cross section of FIG. 8A.
  • FIG. 14 is a diagram showing another distribution example of the doping concentration Ddp and the hydrogen chemical concentration Dh on the FF line in FIG. It is a figure which shows another example of the ee cross section in FIG. It is a figure which shows an example of the manufacturing method of a semiconductor device 100. It is a figure which shows another example of the manufacturing method of a semiconductor device 100.
  • FIG. 22 It is a figure which shows another example of the manufacturing method of a semiconductor device 100. It is a figure which shows another example of the manufacturing method of a semiconductor device 100. It is sectional drawing which shows the other example of the semiconductor device 100. An example of the distribution of the hydrogen chemical concentration Dh in the depth direction, the distribution of the donor concentration Dd, and the distribution of the bulk donor concentration D0 at the positions shown by the GG line in FIG. 22 is shown. It is a figure which shows another example of the manufacturing method of a semiconductor device 100. It is sectional drawing which shows an example of the semiconductor device 100. It is a figure which shows the example of the distribution of the hydrogen chemical concentration Dh in the depth direction, the distribution of a donor concentration Dd, and the distribution of a bulk donor concentration D0 at the position shown by the HH line of FIG.
  • one side in the direction parallel to the depth direction of the semiconductor substrate is referred to as "upper” and the other side is referred to as “lower”.
  • the upper surface is referred to as the upper surface and the other surface is referred to as the lower surface.
  • the “up” and “down” directions are not limited to the direction of gravity or the direction when the semiconductor device is mounted.
  • Cartesian coordinate axes of the X-axis, the Y-axis, and the Z-axis only specify the relative positions of the components and do not limit the specific direction.
  • the Z axis does not limit the height direction with respect to the ground.
  • the + Z-axis direction and the ⁇ Z-axis direction are opposite to each other. When the positive and negative directions are not described and the Z-axis direction is described, it means the direction parallel to the + Z-axis and the -Z-axis.
  • the X-axis and the Y-axis are orthogonal axes parallel to the upper surface and the lower surface of the semiconductor substrate. Further, the axis perpendicular to the upper surface and the lower surface of the semiconductor substrate is defined as the Z axis.
  • the direction of the Z axis may be referred to as a depth direction. Further, in the present specification, the direction parallel to the upper surface and the lower surface of the semiconductor substrate including the X-axis and the Y-axis may be referred to as a horizontal direction.
  • the region from the center in the depth direction of the semiconductor substrate to the upper surface of the semiconductor substrate may be referred to as the upper surface side.
  • the region from the center of the semiconductor substrate in the depth direction to the lower surface of the semiconductor substrate may be referred to as the lower surface side.
  • error When referred to as “same” or “equal” in the present specification, it may include a case where there is an error due to manufacturing variation or the like.
  • the error is, for example, within 10%.
  • the conductive type of the doping region doped with impurities is described as P type or N type.
  • an impurity may mean, in particular, either an N-type donor or a P-type acceptor, and may be referred to as a dopant.
  • doping means that a donor or acceptor is introduced into a semiconductor substrate to obtain a semiconductor exhibiting an N-type conductive type or a semiconductor exhibiting a P-type conductive type.
  • the doping concentration means the concentration of a donor or the concentration of an acceptor in a thermal equilibrium state.
  • the net doping concentration means the net concentration of the donor concentration as the concentration of positive ions and the acceptor concentration as the concentration of negative ions, including the polarity of the charge.
  • the donor concentration N D, the acceptor concentration and N A, the net doping concentration of the net at any position is N D -N A.
  • the net doping concentration may be simply referred to as a doping concentration.
  • the donor has the function of supplying electrons to the semiconductor.
  • the acceptor has a function of receiving electrons from a semiconductor.
  • Donors and acceptors are not limited to the impurities themselves.
  • a VOH defect in which pores (V), oxygen (O) and hydrogen (H) are bonded in a semiconductor functions as a donor that supplies electrons.
  • VOH defects are sometimes referred to herein as hydrogen donors.
  • the description of P + type or N + type means that the doping concentration is higher than that of P type or N type
  • the description of P-type or N-type means that the doping concentration is higher than that of P-type or N-type. It means that the concentration is low.
  • the unit system of the present specification is the SI unit system. The unit of length may be displayed in cm, but various calculations may be performed after converting to meters (m).
  • the chemical concentration refers to the atomic density of impurities measured regardless of the state of electrical activation.
  • the chemical concentration can be measured, for example, by secondary ion mass spectrometry (SIMS).
  • the net doping concentration described above can be measured by a voltage-capacity measurement method (CV method).
  • the carrier concentration measured by the spread resistance measurement method (SR method) may be used as the net doping concentration.
  • the carrier concentration measured by the CV method or the SR method may be a value in a thermal equilibrium state.
  • the donor concentration is sufficiently higher than the acceptor concentration, so that the carrier concentration in the region may be used as the donor concentration.
  • the carrier concentration in the region may be used as the acceptor concentration.
  • the doping concentration in the N-type region may be referred to as the donor concentration
  • the doping concentration in the P-type region may be referred to as the acceptor concentration.
  • the peak value may be used as the concentration of donor, acceptor or net doping in the region.
  • the concentration of donor, acceptor or net doping is substantially uniform, the average value of the concentration of donor, acceptor or net doping in the region may be used as the concentration of donor, acceptor or net doping.
  • at lesms / cm 3 or / cm 3 is used to indicate the concentration per unit volume. This unit is used for the donor or acceptor concentration in the semiconductor substrate, or the chemical concentration. The at Budapestms notation may be omitted.
  • the carrier concentration measured by the SR method may be lower than the concentration of the donor or acceptor.
  • the carrier mobility of the semiconductor substrate may be lower than the value in the crystalline state. The decrease in carrier mobility occurs when carriers are scattered due to disorder of the crystal structure due to lattice defects or the like.
  • the concentration of the donor or acceptor calculated from the carrier concentration measured by the CV method or the SR method may be lower than the chemical concentration of the element indicating the donor or acceptor.
  • the donor concentration of phosphorus or arsenic as a donor in a silicon semiconductor, or the acceptor concentration of boron (boron) as an acceptor is about 99% of these chemical concentrations.
  • the donor concentration of hydrogen as a donor in a silicon semiconductor is about 0.1% to 10% of the chemical concentration of hydrogen.
  • Each concentration in the present specification may be a value at room temperature.
  • the value at room temperature may be the value at 300 K (Kelvin) (about 26.9 ° C.).
  • FIG. 1 is a cross-sectional view showing an example of the semiconductor device 100.
  • the semiconductor device 100 includes a semiconductor substrate 10.
  • the semiconductor substrate 10 is a substrate made of a semiconductor material.
  • the semiconductor substrate 10 is a silicon substrate.
  • At least one of a transistor element such as an insulated gate type bipolar transistor (IGBT) and a diode element such as a freewheeling diode (FWD) is formed on the semiconductor substrate 10.
  • a transistor element such as an insulated gate type bipolar transistor (IGBT) and a diode element such as a freewheeling diode (FWD) is formed on the semiconductor substrate 10.
  • IGBT insulated gate type bipolar transistor
  • FWD freewheeling diode
  • N-type bulk donors are distributed throughout.
  • the bulk donor is a donor due to a dopant contained in the ingot substantially uniformly during the production of the ingot that is the source of the semiconductor substrate 10.
  • the bulk donor in this example is an element other than hydrogen.
  • Bulk donor dopants are, but are not limited to, for example phosphorus, antimony, arsenic, selenium or sulfur.
  • the bulk donor in this example is phosphorus.
  • Bulk donors are also included in the P-type region.
  • the semiconductor substrate 10 may be a wafer cut out from a semiconductor ingot, or may be a chip obtained by fragmenting the wafer.
  • the semiconductor ingot may be manufactured by any one of a Czochralski method (CZ method), a magnetic field application type Czochralski method (MCZ method), and a float zone method (FZ method).
  • CZ method Czochralski method
  • MCZ method magnetic field application type Czochralski method
  • FZ method float zone method
  • the ingot in this example is manufactured by the MCZ method.
  • the oxygen concentration contained in the substrate manufactured by the MCZ method is 1 ⁇ 10 17 to 7 ⁇ 10 17 / cm 3 .
  • the oxygen concentration contained in the substrate manufactured by the FZ method is 1 ⁇ 10 15 to 5 ⁇ 10 16 / cm 3 . The higher the oxygen concentration, the easier it is for hydrogen donors to be produced.
  • the bulk donor concentration may use the chemical concentration of the bulk donor distributed throughout the semiconductor substrate 10, and may be a value between 90% and 100% of the chemical concentration.
  • a non-doped substrate containing no dopant such as phosphorus may be used as the semiconductor substrate 10.
  • the bulk donor concentration (D0) of the non-doping substrate is, for example, 1 ⁇ 10 10 / cm 3 or more and 5 ⁇ 10 12 / cm 3 or less.
  • the bulk donor concentration (D0) of the non-doping substrate is preferably 1 ⁇ 10 11 / cm 3 or more.
  • the bulk donor concentration (D0) of the non-doping substrate is preferably 5 ⁇ 10 12 / cm 3 or less.
  • the semiconductor substrate 10 is adjusted to a thickness corresponding to a predetermined withstand voltage by grinding the lower surface.
  • FIG. 1 the lower surface 19 before grinding and the lower surface 23 after grinding are shown. Further, the region of the semiconductor substrate 10 removed by grinding is shown by a broken line. In the present specification, unless otherwise specified, the semiconductor substrate 10 will be described as a ground substrate.
  • the ground semiconductor substrate 10 has an upper surface 21 and a lower surface 23 facing each other.
  • the upper surface 21 and the lower surface 23 are two main surfaces of the semiconductor substrate 10.
  • the orthogonal axes in the plane parallel to the upper surface 21 and the lower surface 23 are the X-axis and the Y-axis
  • the axes perpendicular to the upper surface 21 and the lower surface 23 are the Z-axis.
  • Hydrogen ions (for example, protons) are injected into the semiconductor substrate 10 before grinding from the upper surface 21 to the first injection position Zi1.
  • the first injection position Zi1 is a position where the distance from the upper surface 21 in the depth direction (Z-axis direction) is Zi1. In the present specification, unless otherwise specified, the position in the Z-axis direction is defined by the distance from the upper surface 21.
  • the average distance (also referred to as range) for hydrogen ions to pass through the inside of the semiconductor substrate 10 can be controlled by the acceleration energy for accelerating the hydrogen ions. In this example, the acceleration energy is adjusted so that the range of hydrogen ions is the distance Zi1.
  • the hydrogen chemical concentration peaks at the first injection position Zi1. Further, inside the semiconductor substrate 10, some hydrogen ions remain in the region through which the hydrogen ions have passed. Therefore, hydrogen can be distributed from the upper surface 21 to the first injection position Zi1.
  • the region through which the injected hydrogen ions have passed may be referred to as a passage region.
  • the passage region is from the upper surface 21 of the semiconductor substrate 10 to the first injection position Zi1. Hydrogen ions may be injected into the entire upper surface 21, and hydrogen ions may be injected into only a part of the region.
  • lattice defects mainly composed of vacancies such as monoatomic vacancies (V) and compound atom vacancies (VV) are formed. ing. Atoms adjacent to vacancies have dangling bonds. Lattice defects include interstitial atoms and dislocations, and may also include donors and acceptors in a broad sense. However, in the present specification, lattice defects mainly composed of vacancies are referred to as vacancies, vacancies, or vacancies. Sometimes referred to simply as a lattice defect. Further, the crystallinity of the semiconductor substrate 10 may be strongly disturbed due to the formation of many lattice defects by implanting hydrogen ions into the semiconductor substrate 10. In the present specification, this disorder of crystallinity may be referred to as disorder.
  • oxygen is contained in the entire semiconductor substrate 10.
  • the oxygen is intentionally or unintentionally introduced during the manufacture of semiconductor ingots.
  • H hydrogen
  • V pores
  • O oxygen
  • the VOH defect acts as an electron-supplying donor.
  • VOH defects may be referred to simply as hydrogen donors.
  • a hydrogen donor is formed in a region through which hydrogen ions pass.
  • the doping concentration of hydrogen donors is lower than the chemical concentration of hydrogen. Assuming that the ratio of the doping concentration of the hydrogen donor to the chemical concentration of hydrogen is the activation rate, the activation rate may be a value of 0.1% to 30%. In this example, the activation rate is 1% to 5%.
  • the donor concentration in the passing region can be made higher than the bulk donor concentration.
  • the semiconductor substrate 10 having a predetermined bulk donor concentration must be prepared according to the characteristics of the element to be formed on the semiconductor substrate 10, particularly the rated voltage or the withstand voltage.
  • the donor concentration of the semiconductor substrate 10 can be adjusted by controlling the dose amount of hydrogen ions. Therefore, the semiconductor device 100 can be manufactured by using a semiconductor substrate having a bulk donor concentration that does not correspond to the characteristics of the device or the like.
  • the dose amount of hydrogen ions can be controlled with relatively high accuracy. Therefore, the concentration of lattice defects generated by injecting hydrogen ions can be controlled with high accuracy, and the donor concentration in the passing region can be controlled with high accuracy.
  • the lower surface 19 may be ground to the vicinity of the first injection position Zi1.
  • the lower surface 19 of the semiconductor substrate 10 is ground to the upper surface 21 side of the first injection position Zi1.
  • a relatively large number of hydrogen donors are formed in the vicinity of the first injection position Zi1.
  • a relatively large number of lattice defects are formed in the vicinity of the first injection position Zi1. By grinding to the vicinity of the first injection position Zi1, at least a part of the region having many lattice defects can be removed, and the characteristics of the semiconductor device 100 can be easily adjusted.
  • the lower surface 23 after grinding may be arranged on the upper surface 21 side of the first injection position Zi1, may be arranged on the lower surface 19 side, or may be arranged at the first injection position Zi1.
  • the distance between the lower surface 23 and the first injection position Zi1 in the Z-axis direction may be 10 ⁇ m or less, 5 ⁇ m or less, or 1 ⁇ m or less.
  • the depth position of the upper surface 21 is Z1 (that is, the distance between the upper surface 21 and the depth position Z1 is 0 ⁇ m)
  • the depth position of the lower surface 23 is Z2
  • the depth position of the lower surface 19 is Let be Z3.
  • FIG. 2 shows an example of the distribution of the hydrogen chemical concentration Dh in the depth direction, the distribution of the donor concentration Dd, and the distribution of the bulk donor concentration D0 at the positions shown by the lines AA in FIG.
  • the horizontal axis of FIG. 2 is a linear axis indicating the depth position from the upper surface 21, and the vertical axis is a logarithmic axis indicating the concentration per unit volume.
  • the donor concentration Dd in FIG. 2 is measured by, for example, the CV method or the SR method.
  • the hydrogen chemical concentration Dh in FIG. 2 is, for example, the hydrogen concentration measured by the SIMS method.
  • the bulk donor concentration D0 is, for example, the phosphorus concentration measured by the SIMS method.
  • the bulk donor concentration D0 is uniform over the entire surface of the semiconductor substrate 10.
  • the hydrogen chemical concentration Dh is shown by a solid line
  • the donor concentration Dd and the bulk donor concentration D0 are shown by a broken line.
  • the central position of the semiconductor substrate 10 in the depth direction is Zc.
  • the hydrogen chemical concentration on the upper surface 21 of the semiconductor substrate 10 is Dh1
  • the donor concentration is Dd1
  • the hydrogen chemical concentration on the lower surface 23 is Dh2
  • the donor concentration is Dd2
  • the hydrogen chemical concentration at the first injection position Zi1 is Dhi1 and the donor concentration. Is Ddi1.
  • the hydrogen chemical concentration Dh has a first hydrogen concentration peak 201, and the donor concentration Dd has a first donor concentration peak 211.
  • the distribution of the hydrogen chemical concentration Dh has a lower hem 202 from the first hydrogen concentration peak 201 toward the lower surface 23 and an upper hem 203 toward the upper surface 21 from the first hydrogen concentration peak 201. Since hydrogen ions are injected from the upper surface 21 to the first injection position Zi1, the hydrogen chemical concentration sharply decreases in the region on the lower surface 23 side of the first injection position Zi1. Therefore, the lower hem 202 has a steeper change in hydrogen chemical concentration than the upper hem 203.
  • the distribution of the donor concentration Dd has a lower hem 212 from the first donor concentration peak 211 toward the lower surface 23 and an upper hem 213 from the first donor concentration peak 211 toward the upper surface 21.
  • the lower hem 212 has a steeper change in donor study concentration than the upper hem 213.
  • the semiconductor substrate 10 includes a hydrogen increasing portion 180 in which the hydrogen chemical concentration Dh monotonically increases from the upper surface 21 to the lower surface 23.
  • the monotonous increase means that there is no portion where the hydrogen chemical concentration Dh decreases from the upper surface 21 to the lower surface 23. That is, the hydrogen increasing portion 180 is composed of a region in which the hydrogen chemical concentration Dh does not change and a region in which the hydrogen chemical concentration Dh increases from the upper surface 21 to the lower surface 23. Since hydrogen ions are injected from the upper surface 21 to the first injection position Zi1, the hydrogen chemical concentration Dh tends to be higher as it is closer to the first injection position Zi1, and the hydrogen chemical concentration Dh tends to be lower as it is closer to the upper surface 21.
  • the hydrogen increasing portion 180 is continuously provided over 30% or more of the thickness Z2 in the depth direction of the semiconductor substrate 10. Thereby, the donor concentration in the region of the semiconductor substrate 10 can be adjusted.
  • the hydrogen increasing portion 180 may be continuously provided over 50% or more of the thickness Z2 of the semiconductor substrate 10, may be continuously provided over 70% or more, and may be continuously provided over 80% or more. It may be provided.
  • the hydrogen increasing portion 180 may be provided so as to straddle the central position Zc of the semiconductor substrate 10. That is, the hydrogen increasing portion 180 may be provided from the upper surface 21 side of the semiconductor substrate 10 to the lower surface 23 side.
  • the first injection position Zi1 is arranged on the lower surface 23 side of the semiconductor substrate 10.
  • the lower surface 23 is arranged on the upper surface 21 side of the first injection position Zi1.
  • the hydrogen increasing portion 180 may be provided from the upper surface 21 to the lower surface 23.
  • the first hydrogen concentration peak 201 is arranged inside the semiconductor substrate 10. In this case, the hydrogen increasing portion 180 is provided from the upper surface 21 to the first injection position Zi1.
  • the distribution of the hydrogen chemical concentration Dh in this example has a linear portion 204.
  • the straight line portion 204 is a region where the distribution shape of the hydrogen chemical concentration Dh is approximated by a straight line. In the straight portion 204, the hydrogen chemical concentration Dh increases monotonically toward the lower surface 23 or is substantially uniform.
  • the distribution of the hydrogen chemical concentration Dh has a connecting portion 205 connecting the straight portion 204 and the upper hem 203.
  • the slope of the distribution of the hydrogen chemical concentration Dh increases as it approaches the lower surface 23 at the connection portion 205.
  • the hydrogen chemical concentration Dh2 on the lower surface 23 may be twice or more, five times or more, or ten times or more the hydrogen chemical concentration Dh1 on the upper surface 21.
  • the distribution of the donor concentration Dd has a linear portion 214.
  • the straight line portion 214 is a region where the distribution shape of the donor concentration Dd is approximated by a straight line.
  • the distribution of the donor concentration Dd has a connecting portion 215 connecting the straight portion 214 and the upper hem 213.
  • the slope of the distribution of the donor concentration Dd may increase as it approaches the lower surface 23 at the connection portion 215.
  • the donor concentration Dd2 on the lower surface 23 may be twice or more, five times or more, or ten times or more the donor concentration Dd1 on the upper surface 21.
  • FIG. 3 is a diagram illustrating a distribution example of the hydrogen chemical concentration Dh in the straight line portion 204.
  • the vertical and horizontal axes of this figure are linear scales.
  • the hydrogen chemical concentration Dh in the straight portion 204 is uniform or increases monotonically toward the lower surface 23.
  • the distribution of the hydrogen chemical concentration Dh may have minute irregularities due to measurement error or the like.
  • the straight line 190 is flat or a straight line in which the hydrogen chemical concentration Dh increases from the upper surface 21 to the lower surface 23.
  • the hydrogen chemical concentration Dh in the straight line portion 204 may have a variation of ⁇ 7% or less with respect to the straight line 190.
  • the range having a width of ⁇ 7% with respect to the straight line 190 is defined as a band-shaped range 192.
  • the width of the strip range 192 may be ⁇ 17% of the value of the straight line 190 and may be ⁇ 30% of the value of the straight line 190.
  • the region where the hydrogen chemical concentration Dh falls within the band-shaped range 192 may be the linear portion 204.
  • the straight portion 204 may be continuously provided over a length of 30% or more of the thickness of the semiconductor substrate 10, may be continuously provided over a length of 50% or more, and may be continuously provided over a length of 70% or more. It may be provided continuously over the span.
  • the distribution connecting the hydrogen chemical concentrations Dh at both ends of the straight line portion 204 in the depth direction with a straight line may be defined as a straight line 190.
  • the straight line 190 may be a straight line in which the hydrogen chemical concentration Dh in a predetermined region is fitted by a linear function.
  • the absolute value of the inclination of the straight line 190 in the straight line portion 204 may be 0 / (cm 3 ⁇ ⁇ m) or more and 2 ⁇ 10 12 / (cm 3 ⁇ ⁇ m) or less with respect to the depth ( ⁇ m), and is 0. It may be larger than / (cm 3 ⁇ ⁇ m) and less than 1 ⁇ 10 12 / (cm 3 ⁇ ⁇ m). Further, the absolute value of the inclination of the straight line 190 in the straight line portion 204 is 1 ⁇ 10 10 / (cm 3 ⁇ ⁇ m) or more and 1 ⁇ 10 12 / (cm 3 ⁇ ⁇ m) or less with respect to the depth ( ⁇ m).
  • 5 ⁇ 10 11 / (cm 3 ⁇ ⁇ m) has the same inclination (equivalent) as 5 ⁇ 10 15 / cm 4.
  • a semi-logarithmic slope may be used as another index of the slope of the straight line 190.
  • the position of one end of the straight line portion 204 in the depth direction is x1 (cm), and the position of the other end is x2 (cm).
  • concentration at x1 be N1 (/ cm 3 ) and the concentration at x2 be N2 (/ cm 3 ).
  • the absolute value of the semi-log slope ⁇ of the straight line 190 in the straight line portion 204 may be 0 / cm or more and 50 / cm or less, and may be 0 / cm or more and 30 / cm or less. Further, the absolute value of the semi-log slope ⁇ of the straight line 190 in the straight line portion 204 may be 0 / cm or more and 20 / cm or less, and may be 0 / cm or more and 10 / cm or less.
  • FIG. 4 shows other examples of the distribution of the hydrogen chemical concentration Dh in the depth direction, the distribution of the donor concentration Dd, and the distribution of the bulk donor concentration D0 at the positions shown by the lines AA in FIG. There is.
  • the first injection position Zi1 and the depth position Z2 on the lower surface 23 coincide with each other.
  • the hydrogen chemical concentration Dh2 on the lower surface 23 coincides with the hydrogen chemical concentration Dhi1 of the first hydrogen concentration peak 201.
  • the entire area from the upper surface 21 to the lower surface 23 becomes the hydrogen increasing portion 180.
  • the first hydrogen concentration peak 201 is contained in the semiconductor substrate 10, hydrogen can be easily diffused to the upper surface 21 side.
  • a high-concentration N-type region can be formed.
  • FIG. 5 shows other examples of the distribution of the hydrogen chemical concentration Dh in the depth direction, the distribution of the donor concentration Dd, and the distribution of the bulk donor concentration D0 at the positions shown by the lines AA in FIG. There is.
  • the first injection position Zi1 is arranged on the upper surface 21 side of the lower surface 23.
  • the hydrogen chemical concentration Dh has a lower hem 202, a first hydrogen concentration peak 201, and an upper hem 203.
  • the depth position Z2 of the lower surface 23 may be arranged within the range provided with the lower hem 202. In this case, only a part of the lower hem 202 remains on the semiconductor substrate 10.
  • the hydrogen chemical concentration Dh2 on the lower surface 23 is smaller than the hydrogen chemical concentration Dhi1 of the first hydrogen concentration peak 201. According to this example, the diffusion of hydrogen to the upper surface 21 side is easier. In addition, a high-concentration N-type region can be formed.
  • FIG. 6 is a diagram showing another configuration example of the semiconductor device 100.
  • the semiconductor device 100 of this example is different from the examples shown in FIGS. 1 to 5 in that hydrogen ions are also injected into the second injection position Zi2.
  • Other structures are similar to the semiconductor device 100 of any aspect described with reference to FIGS. 1 to 5.
  • the second injection position Zi2 of this example is arranged on the upper surface 21 side of the semiconductor substrate 10.
  • the distance of the second injection position Zi2 in the depth direction from the upper surface 21 may be 5 ⁇ m or less, 10 ⁇ m or less, or 20 ⁇ m or less.
  • hydrogen ions are injected from the upper surface 21 to the second injection position Zi2.
  • hydrogen ions may be injected from the lower surface 23 to the second injection position Zi2.
  • FIG. 7 shows an example of the distribution of the hydrogen chemical concentration Dh in the depth direction, the distribution of the donor concentration Dd, and the distribution of the bulk donor concentration D0 at the positions shown by the lines BB in FIG.
  • the semiconductor substrate 10 of this example has a second hydrogen concentration peak 206 and a second donor concentration peak 216 at the second injection position Zi2.
  • the distribution of the hydrogen chemical concentration Dh has a lower hem 207 from the second hydrogen concentration peak 206 toward the lower surface 23 and an upper hem 208 from the second hydrogen concentration peak 206 toward the upper surface 21.
  • the full width at half maximum of the second hydrogen concentration peak 206 may be 1/10 or less of the thickness of the semiconductor substrate 10.
  • the distribution of the donor concentration Dd has a lower hem 217 from the second donor concentration peak 216 toward the lower surface 23 and an upper hem 218 from the second donor concentration peak 216 toward the upper surface 21.
  • the lower hem 217 has a steeper change in donor study concentration than the upper hem 218.
  • Other structures are similar to the semiconductor device 100 of any aspect described with reference to FIGS. 1 to 5.
  • the hydrogen chemical concentration Dhi2 of the second hydrogen concentration peak 206 may be larger or smaller than the hydrogen chemical concentration Dh2 on the lower surface 23.
  • hydrogen chemical concentration Dhi2 of the second hydrogen concentration peak 206 By increasing the hydrogen chemical concentration Dhi2 of the second hydrogen concentration peak 206, hydrogen easily diffuses toward the lower surface 23 side. Further, by reducing the hydrogen chemical concentration Dhi2 of the second hydrogen concentration peak 206, the concentration of lattice defects formed in the vicinity of the second injection position Zi2 can be reduced.
  • the hydrogen chemical concentration Dhi2 of the second hydrogen concentration peak 206 may be 10 times or more the hydrogen chemical concentration Dh2 on the lower surface 23.
  • the hydrogen chemical concentration Dhi2 of the second hydrogen concentration peak 206 may be larger or smaller than the hydrogen chemical concentration Dhi1 of the first hydrogen concentration peak 201.
  • the hydrogen chemical concentration Ddi2 of the second donor concentration peak 216 may be larger or smaller than the donor concentration Dd2 on the lower surface 23.
  • the donor concentration Ddi2 of the second donor concentration peak 216 may be 10 times or more the donor concentration Dd2 on the lower surface 23.
  • the second hydrogen concentration peak 206 is arranged in a region other than the hydrogen increasing portion 180.
  • the hydrogen increasing portion 180 is provided from the second hydrogen concentration peak 206 to the lower surface 23.
  • the hydrogen chemical concentration Dh increases monotonically from the upper surface 21 to the lower surface 23, except for the portion where the local second hydrogen concentration peak 206 (including the upper hem 208 and the lower hem 207) is provided.
  • FIG. 8A is a diagram showing another configuration example of the semiconductor device 100.
  • the semiconductor device 100 of this example is different from the examples shown in FIGS. 1 to 5 in that hydrogen ions are also injected into the second injection position Zi2.
  • Other structures are similar to the semiconductor device 100 of any aspect described with reference to FIGS. 1 to 5.
  • the second injection position Zi2 of this example is arranged on the lower surface 23 side of the semiconductor substrate 10.
  • the distance of the second injection position Zi2 in the depth direction from the lower surface 23 may be 5 ⁇ m or less, 10 ⁇ m or less, or 20 ⁇ m or less.
  • the second injection position Zi2 may be arranged between the first injection position Zi1 and the upper surface 21.
  • the distance of the second injection position Zi2 in the depth direction from the first injection position Zi1 may be 1 ⁇ m or less, 5 ⁇ m or less, or 10 ⁇ m or less.
  • the second injection position Zi2 may coincide with the first injection position Zi1.
  • the second injection position Zi2 may be located on the lower surface side of the first injection position Zi1.
  • FIG. 8B is a diagram showing another configuration example of the semiconductor device 100.
  • the semiconductor device 100 of this example differs from the example of FIG. 8A in that the position of the lower surface 23 is arranged on the upper surface 21 side of both the first injection position Zi1 and the second injection position Zi2.
  • Other structures are the same as in the example of FIG. 8A.
  • the lower surface 19 is ground after diffusing hydrogen by heat treatment. As a result, the high-concentration hydrogen at the first injection position Zi1 and the second injection position Zi2 does not remain on the ground semiconductor substrate 10.
  • FIG. 9A shows an example of the distribution of the hydrogen chemical concentration Dh in the depth direction, the distribution of the donor concentration Dd, and the distribution of the bulk donor concentration D0 at the positions shown by the CC line of FIG. 8A.
  • the semiconductor substrate 10 of this example has a second hydrogen concentration peak 206 and a second donor concentration peak 216 at the second injection position Zi2. Further, between the second injection position Zi2 and the first injection position Zi1, the valley portion 209 of the hydrogen chemical concentration and the valley portion 219 of the donor concentration are provided. The valley is the part where the concentration is the minimum value.
  • the hydrogen chemical concentration Dhi2 of the second hydrogen concentration peak 206 may be larger or smaller than the hydrogen chemical concentration Dh2 on the lower surface 23.
  • the hydrogen chemical concentration Dhi2 of the second hydrogen concentration peak 206 may be larger or smaller than the hydrogen chemical concentration Dhi1 of the first hydrogen concentration peak 201.
  • the hydrogen chemical concentration Dhi2 of the second hydrogen concentration peak 206 may be 10 times or more the hydrogen chemical concentration Dh2 on the lower surface 23, or may be 10 times or more the hydrogen chemical concentration Dhi1 of the first hydrogen concentration peak 201.
  • the first hydrogen concentration peak 201 and the second hydrogen concentration peak 206 may be arranged so as to overlap each other. Overlapping peaks may mean that the vertices of the other peak are located within the full width at half maximum of one peak. Further, when the hydrogen chemical concentration in the valley 209 is at least half of the lower of the hydrogen chemical concentration Dhi1 and the hydrogen chemical concentration Dhi2, the first hydrogen concentration peak 201 and the second hydrogen concentration peak 206 overlap. May be.
  • the hydrogen chemical concentration Ddi2 of the second donor concentration peak 216 may be larger or smaller than the donor concentration Dd2 on the lower surface 23.
  • the donor concentration Ddi2 of the second donor concentration peak 216 may be 10 times or more the donor concentration Dd2 on the lower surface 23, or may be 10 times or more the donor concentration peak 211 of the first donor concentration peak 211.
  • FIG. 9B shows an example of the distribution of the hydrogen chemical concentration Dh in the depth direction, the distribution of the donor concentration Dd, and the distribution of the bulk donor concentration D0 at the positions shown by the I-I line of FIG. 8B.
  • the depth position Z2 in this example may be closer to the upper surface 21 than the positions of the first hydrogen concentration peak 201 and the second hydrogen concentration peak 206.
  • FIG. 10A is a diagram showing distribution examples of the hydrogen chemical concentration Dh and the carrier concentration Dc in the AA cross section of FIG.
  • the distribution of the hydrogen chemical concentration Dh may be the same as in the example of FIG. 2, FIG. 4, or FIG.
  • the semiconductor device 100 of this example has a lifetime adjusting unit 231 in the hydrogen increasing unit 180.
  • the lifetime adjusting unit 231 is a portion where the density distribution of the lifetime killer such as a lattice defect shows a maximum value. Lifetime killer shortens carrier lifetime by combining with holes or electrons. Further, the lifetime adjusting unit 231 may be a portion where the lifetime of the carrier shows a minimum value.
  • the carrier concentration Dc has a carrier concentration peak 220.
  • the carrier concentration Dc may have a lifetime adjusting unit 231 in contact with the carrier concentration peak 220.
  • FIG. 10B is another diagram showing each distribution example of the hydrogen chemical concentration Dh and the carrier concentration Dc in the AA cross section of FIG. It differs from FIG. 10A in that the carrier concentration Dc does not decrease in the region on the upper surface 21 side of the carrier concentration peak 220 and the carrier lifetime adjusting unit 231 is not provided. In this example, the carrier lifetime does not have to have a local minimum.
  • the carrier concentrations Dc2 and Dci may be the same as the donor concentrations Dd2 and Ddi.
  • FIG. 11A is a diagram showing distribution examples of the hydrogen chemical concentration Dh and the carrier concentration Dc in the CC cross section of FIG. 8A.
  • the distribution of the hydrogen chemical concentration Dh may be the same as in the example of FIG. 9A.
  • the second hydrogen concentration peak 206 is arranged in contact with the first hydrogen concentration peak 201.
  • the carrier lifetime in the vicinity of the second hydrogen concentration peak 206 is restored.
  • hydrogen ions may be injected from the lower surface 23 to the second injection position Zi2.
  • the acceleration energy of hydrogen ions into the second injection position Zi2 can be reduced, and the formation of lattice defects due to the injection of hydrogen ions into the second injection position Zi2 can be suppressed.
  • the lifetime adjusting unit 230 of this example is provided in contact with the second hydrogen concentration peak 206 on the upper surface 21 side of the second hydrogen concentration peak 206. Further, by providing the second hydrogen concentration peak 206, the length of the lifetime adjusting unit 230 in the depth direction can be adjusted. Therefore, it becomes easy to control the distribution of the carrier lifetime in the depth direction.
  • the lifetime killer is formed by irradiating particles other than hydrogen such as helium.
  • the lifetime adjusting unit 230 can be formed by irradiating with hydrogen. Therefore, the lifetime adjusting unit 230 of this example does not contain helium.
  • the hydrogen chemical concentration of the upper hem 208 of the second hydrogen concentration peak 206 may change more steeply than that of the lower hem 207.
  • the hydrogen chemical concentration monotonically increases from the lower end of the gate trench portion 40 to the upper end of the upper hem 208.
  • FIG. 11B is another diagram showing each distribution example of the hydrogen chemical concentration Dh and the carrier concentration Dc in the CC cross section of FIG. 8A. It differs from FIG. 11A in that the carrier concentration Dc does not decrease in the region on the upper surface 21 side of the carrier concentration peak 220 and the carrier lifetime adjusting unit 230 is not provided. In this example, the carrier lifetime does not have to have a local minimum.
  • FIG. 12 is a top view showing an example of the semiconductor device 100.
  • FIG. 12 shows the positions where each member is projected onto the upper surface of the semiconductor substrate 10. In FIG. 12, only a part of the members of the semiconductor device 100 is shown, and some members are omitted.
  • the semiconductor device 100 includes a semiconductor substrate 10.
  • the semiconductor substrate 10 may have the hydrogen chemical concentration distribution, the donor concentration distribution, and the carrier concentration distribution described in FIGS. 1 to 11B. However, the semiconductor substrate 10 may further have other concentration peaks different from the respective concentration peaks described in FIGS. 1 to 11B.
  • hydrogen ions may be injected to form an N-type region in the semiconductor substrate 10.
  • the hydrogen chemical concentration distribution may have a local hydrogen concentration peak in addition to the distribution of the hydrogen chemical concentration Dh described in FIGS. 1 to 11B.
  • an N-type region other than hydrogen such as phosphorus may be injected to form an N-type region in the semiconductor substrate 10.
  • the donor concentration distribution may have a local donor concentration peak in addition to the donor concentration distribution described in FIGS. 1 to 11B.
  • a P-type region such as boron may be injected to form a P-type region in the semiconductor substrate 10.
  • the carrier concentration distribution may have a local carrier concentration peak in addition to the carrier concentration distribution described in FIGS. 10A to 11B.
  • the semiconductor substrate 10 has an end side 162 in a top view. When simply referred to as a top view in the present specification, it means that the semiconductor substrate 10 is viewed from the top surface side.
  • the semiconductor substrate 10 of this example has two sets of end sides 162 facing each other in a top view. In FIG. 12, the X-axis and the Y-axis are parallel to either end 162. The Z-axis is perpendicular to the upper surface of the semiconductor substrate 10.
  • the semiconductor substrate 10 is provided with an active portion 160.
  • the active portion 160 is a region in which a main current flows in the depth direction between the upper surface and the lower surface of the semiconductor substrate 10 when the semiconductor device 100 operates.
  • An emitter electrode is provided above the active portion 160, but is omitted in FIG.
  • the active unit 160 is provided with at least one of a transistor unit 70 including a transistor element such as an IGBT and a diode unit 80 including a diode element such as a freewheeling diode (FWD).
  • a transistor unit 70 including a transistor element such as an IGBT and a diode unit 80 including a diode element such as a freewheeling diode (FWD).
  • the transistor portion 70 and the diode portion 80 are alternately arranged along a predetermined arrangement direction (X-axis direction in this example) on the upper surface of the semiconductor substrate 10.
  • the active portion 160 may be provided with only one of the transistor portion 70 and the diode portion 80.
  • the symbol “I” is attached to the region where the transistor portion 70 is arranged, and the symbol “F” is attached to the region where the diode portion 80 is arranged.
  • the direction perpendicular to the arrangement direction in the top view may be referred to as a stretching direction (Y-axis direction in FIG. 12).
  • the transistor portion 70 and the diode portion 80 may each have a longitudinal length in the stretching direction. That is, the length of the transistor portion 70 in the Y-axis direction is larger than the width in the X-axis direction. Similarly, the length of the diode portion 80 in the Y-axis direction is larger than the width in the X-axis direction.
  • the stretching direction of the transistor portion 70 and the diode portion 80 may be the same as the longitudinal direction of each trench portion described later.
  • the diode portion 80 has an N + type cathode region in a region in contact with the lower surface of the semiconductor substrate 10.
  • the region provided with the cathode region is referred to as a diode portion 80. That is, the diode portion 80 is a region that overlaps with the cathode region in the top view.
  • a P + type collector region may be provided on the lower surface of the semiconductor substrate 10 in a region other than the cathode region.
  • the diode portion 80 may also include an extension region 81 in which the diode portion 80 is extended in the Y-axis direction to the gate wiring described later.
  • a collector area is provided on the lower surface of the extension area 81.
  • the transistor portion 70 has a P + type collector region in a region in contact with the lower surface of the semiconductor substrate 10. Further, in the transistor portion 70, a gate structure having an N-type emitter region, a P-type base region, a gate conductive portion and a gate insulating film is periodically arranged on the upper surface side of the semiconductor substrate 10.
  • the semiconductor device 100 may have one or more pads above the semiconductor substrate 10.
  • the semiconductor device 100 of this example has a gate pad 164.
  • the semiconductor device 100 may have pads such as an anode pad, a cathode pad, and a current detection pad. Each pad is arranged in the vicinity of the edge 162.
  • the vicinity of the end side 162 refers to a region between the end side 162 and the emitter electrode in the top view.
  • each pad may be connected to an external circuit via wiring such as a wire.
  • a gate potential is applied to the gate pad 164.
  • the gate pad 164 is electrically connected to the conductive portion of the gate trench portion of the active portion 160.
  • the semiconductor device 100 includes a gate wiring that connects the gate pad 164 and the gate trench portion. In FIG. 12, the gate wiring is hatched with diagonal lines.
  • the gate wiring of this example has an outer peripheral gate wiring 130 and an active side gate wiring 131.
  • the outer peripheral gate wiring 130 is arranged between the active portion 160 and the end side 162 of the semiconductor substrate 10 in a top view.
  • the outer peripheral gate wiring 130 of this example surrounds the active portion 160 in a top view.
  • the region surrounded by the outer peripheral gate wiring 130 in the top view may be the active portion 160.
  • the outer peripheral gate wiring 130 is connected to the gate pad 164.
  • the outer peripheral gate wiring 130 is arranged above the semiconductor substrate 10.
  • the outer peripheral gate wiring 130 may be a metal wiring containing aluminum or the like.
  • the active side gate wiring 131 is provided in the active portion 160. By providing the active side gate wiring 131 in the active portion 160, it is possible to reduce the variation in the wiring length from the gate pad 164 in each region of the semiconductor substrate 10.
  • the active side gate wiring 131 is connected to the gate trench portion of the active portion 160.
  • the active side gate wiring 131 is arranged above the semiconductor substrate 10.
  • the active side gate wiring 131 may be wiring formed of a semiconductor such as polysilicon doped with impurities.
  • the active side gate wiring 131 may be connected to the outer peripheral gate wiring 130.
  • the active side gate wiring 131 of this example is provided so as to extend in the X-axis direction from one outer peripheral gate wiring 130 to the other outer peripheral gate wiring 130 at substantially the center in the Y-axis direction so as to cross the active portion 160. There is.
  • the transistor portion 70 and the diode portion 80 may be alternately arranged in the X-axis direction in each divided region.
  • the semiconductor device 100 includes a temperature sense unit (not shown) which is a PN junction diode made of polysilicon or the like, and a current detection unit (not shown) which simulates the operation of a transistor unit provided in the active unit 160. May be good.
  • a temperature sense unit (not shown) which is a PN junction diode made of polysilicon or the like
  • a current detection unit (not shown) which simulates the operation of a transistor unit provided in the active unit 160. May be good.
  • the semiconductor device 100 of this example includes an edge termination structure portion 90 between the active portion 160 and the end side 162 in a top view.
  • the edge termination structure 90 of this example is arranged between the outer peripheral gate wiring 130 and the end edge 162.
  • the edge termination structure 90 relaxes the electric field concentration on the upper surface side of the semiconductor substrate 10.
  • the edge termination structure 90 may include at least one of a guard ring, a field plate and a resurf provided in an annular shape surrounding the active portion 160.
  • FIG. 13 is an enlarged view of the region D in FIG.
  • the region D is a region including the transistor portion 70, the diode portion 80, and the active side gate wiring 131.
  • the semiconductor device 100 of this example includes a gate trench portion 40, a dummy trench portion 30, a well region 11, an emitter region 12, a base region 14, and a contact region 15 provided inside the upper surface side of the semiconductor substrate 10.
  • the gate trench portion 40 and the dummy trench portion 30 are examples of trench portions, respectively.
  • the semiconductor device 100 of this example includes an emitter electrode 52 and an active side gate wiring 131 provided above the upper surface of the semiconductor substrate 10.
  • the emitter electrode 52 and the active side gate wiring 131 are provided separately from each other.
  • An interlayer insulating film is provided between the emitter electrode 52 and the active side gate wiring 131 and the upper surface of the semiconductor substrate 10, but this is omitted in FIG.
  • a contact hole 54 is provided so as to penetrate the interlayer insulating film.
  • each contact hole 54 is hatched with diagonal lines.
  • the emitter electrode 52 is provided above the gate trench portion 40, the dummy trench portion 30, the well region 11, the emitter region 12, the base region 14, and the contact region 15.
  • the emitter electrode 52 passes through the contact hole 54 and comes into contact with the emitter region 12, the contact region 15, and the base region 14 on the upper surface of the semiconductor substrate 10. Further, the emitter electrode 52 is connected to the dummy conductive portion in the dummy trench portion 30 through a contact hole provided in the interlayer insulating film.
  • the emitter electrode 52 may be connected to the dummy conductive portion of the dummy trench portion 30 at the tip of the dummy trench portion 30 in the Y-axis direction.
  • the active side gate wiring 131 is connected to the gate trench portion 40 through a contact hole provided in the interlayer insulating film.
  • the active side gate wiring 131 may be connected to the gate conductive portion of the gate trench portion 40 at the tip portion 41 of the gate trench portion 40 in the Y-axis direction.
  • the active side gate wiring 131 is not connected to the dummy conductive portion in the dummy trench portion 30.
  • the emitter electrode 52 is made of a material containing metal. In FIG. 13, the range in which the emitter electrode 52 is provided is shown. For example, at least a part of the emitter electrode 52 is formed of an aluminum or aluminum-silicon alloy, for example, a metal alloy such as AlSi or AlSiCu.
  • the emitter electrode 52 may have a barrier metal formed of titanium, a titanium compound, or the like in the lower layer of the region formed of aluminum or the like. Further, the contact hole may have a plug formed by embedding tungsten or the like so as to be in contact with the barrier metal and aluminum or the like.
  • the well region 11 is provided so as to overlap the active side gate wiring 131.
  • the well region 11 is extended to a predetermined width so as not to overlap with the active side gate wiring 131.
  • the well region 11 of this example is provided away from the end of the contact hole 54 in the Y-axis direction on the active side gate wiring 131 side.
  • the well region 11 is a second conductive type region having a higher doping concentration than the base region 14.
  • the base region 14 of this example is P-type, and the well region 11 is P + type.
  • Each of the transistor portion 70 and the diode portion 80 has a plurality of trench portions arranged in the arrangement direction.
  • the transistor portion 70 of this example one or more gate trench portions 40 and one or more dummy trench portions 30 are alternately provided along the arrangement direction.
  • the diode portion 80 of this example is provided with a plurality of dummy trench portions 30 along the arrangement direction.
  • the diode portion 80 of this example is not provided with the gate trench portion 40.
  • the gate trench portion 40 of this example connects two straight portions 39 (portions that are linear along the stretching direction) and two straight portions 39 that extend along the stretching direction perpendicular to the arrangement direction. It may have a tip 41.
  • the stretching direction in FIG. 13 is the Y-axis direction.
  • the tip portion 41 is provided in a curved shape in a top view.
  • the dummy trench portion 30 is provided between the straight portions 39 of the gate trench portion 40.
  • One dummy trench portion 30 may be provided between the straight portions 39, and a plurality of dummy trench portions 30 may be provided.
  • the dummy trench portion 30 may have a linear shape extending in the stretching direction, and may have a straight portion 29 and a tip portion 31 as in the gate trench portion 40.
  • the semiconductor device 100 shown in FIG. 13 includes both a linear dummy trench portion 30 having no tip portion 31 and a dummy trench portion 30 having a tip portion 31.
  • the diffusion depth of the well region 11 may be deeper than the depth of the gate trench portion 40 and the dummy trench portion 30.
  • the ends of the gate trench portion 40 and the dummy trench portion 30 in the Y-axis direction are provided in the well region 11 in the top view. That is, at the end of each trench in the Y-axis direction, the bottom of each trench in the depth direction is covered with the well region 11. Thereby, the electric field concentration at the bottom of each trench can be relaxed.
  • a mesa part is provided between each trench part in the arrangement direction.
  • the mesa portion refers to a region sandwiched between trench portions inside the semiconductor substrate 10.
  • the upper end of the mesa portion is the upper surface of the semiconductor substrate 10.
  • the depth position of the lower end of the mesa portion is the same as the depth position of the lower end of the trench portion.
  • the mesa portion of this example is provided on the upper surface of the semiconductor substrate 10 by extending in the stretching direction (Y-axis direction) along the trench.
  • the transistor portion 70 is provided with a mesa portion 60
  • the diode portion 80 is provided with a mesa portion 61.
  • a mesa portion when simply referred to as a mesa portion in the present specification, it refers to each of the mesa portion 60 and the mesa portion 61.
  • a base region 14 is provided in each mesa section. Of the base region 14 exposed on the upper surface of the semiconductor substrate 10 in the mesa portion, the region closest to the active side gate wiring 131 is referred to as the base region 14-e. In FIG. 13, the base region 14-e arranged at one end in the extending direction of each mesa portion is shown, but the base region 14-e is also arranged at the other end of each mesa portion. Has been done.
  • Each mesa portion may be provided with at least one of a first conductive type emitter region 12 and a second conductive type contact region 15 in a region sandwiched between base regions 14-e in a top view.
  • the emitter region 12 of this example is N + type
  • the contact region 15 is P + type.
  • the emitter region 12 and the contact region 15 may be provided between the base region 14 and the upper surface of the semiconductor substrate 10 in the depth direction.
  • the mesa portion 60 of the transistor portion 70 has an emitter region 12 exposed on the upper surface of the semiconductor substrate 10.
  • the emitter region 12 is provided in contact with the gate trench portion 40.
  • the mesa portion 60 in contact with the gate trench portion 40 may be provided with an exposed contact region 15 on the upper surface of the semiconductor substrate 10.
  • Each of the contact region 15 and the emitter region 12 in the mesa portion 60 is provided from one trench portion in the X-axis direction to the other trench portion.
  • the contact region 15 and the emitter region 12 of the mesa portion 60 are alternately arranged along the extending direction (Y-axis direction) of the trench portion.
  • the contact region 15 and the emitter region 12 of the mesa portion 60 may be provided in a stripe shape along the extending direction (Y-axis direction) of the trench portion.
  • an emitter region 12 is provided in a region in contact with the trench portion, and a contact region 15 is provided in a region sandwiched between the emitter regions 12.
  • the emitter region 12 is not provided in the mesa portion 61 of the diode portion 80.
  • a base region 14 and a contact region 15 may be provided on the upper surface of the mesa portion 61.
  • a contact region 15 may be provided in contact with the respective base regions 14-e in the region sandwiched between the base regions 14-e on the upper surface of the mesa portion 61.
  • a base region 14 may be provided in a region sandwiched between the contact regions 15 on the upper surface of the mesa portion 61.
  • the base region 14 may be arranged over the entire region sandwiched between the contact regions 15.
  • a contact hole 54 is provided above each mesa portion.
  • the contact hole 54 is arranged in a region sandwiched between the base regions 14-e.
  • the contact hole 54 of this example is provided above each region of the contact region 15, the base region 14, and the emitter region 12.
  • the contact hole 54 is not provided in the region corresponding to the base region 14-e and the well region 11.
  • the contact hole 54 may be arranged at the center of the mesa portion 60 in the arrangement direction (X-axis direction).
  • an N + type cathode region 82 is provided in a region adjacent to the lower surface of the semiconductor substrate 10.
  • a P + type collector region 22 may be provided on the lower surface of the semiconductor substrate 10 in a region where the cathode region 82 is not provided.
  • the cathode region 82 and the collector region 22 are provided between the lower surface 23 of the semiconductor substrate 10 and the buffer region 20. In FIG. 13, the boundary between the cathode region 82 and the collector region 22 is shown by a dotted line.
  • the cathode region 82 is arranged away from the well region 11 in the Y-axis direction.
  • the pressure resistance can be improved by securing the distance between the P-shaped region (well region 11) formed to a deep position and having a relatively high doping concentration and the cathode region 82.
  • the end of the cathode region 82 of this example in the Y-axis direction is located farther from the well region 11 than the end of the contact hole 54 in the Y-axis direction.
  • the end of the cathode region 82 in the Y-axis direction may be located between the well region 11 and the contact hole 54.
  • FIG. 14 is a diagram showing an example of an ee cross section in FIG.
  • the ee cross section is an XZ plane that passes through the emitter region 12 and the cathode region 82.
  • the semiconductor device 100 of this example has a semiconductor substrate 10, an interlayer insulating film 38, an emitter electrode 52, and a collector electrode 24 in the cross section.
  • the interlayer insulating film 38 is provided on the upper surface of the semiconductor substrate 10.
  • the interlayer insulating film 38 is a film containing at least one layer of an insulating film such as silicate glass to which impurities such as boron and phosphorus are added, a thermal oxide film, and other insulating films.
  • the interlayer insulating film 38 is provided with the contact hole 54 described in FIG.
  • the emitter electrode 52 is provided above the interlayer insulating film 38.
  • the emitter electrode 52 is in contact with the upper surface 21 of the semiconductor substrate 10 through the contact hole 54 of the interlayer insulating film 38.
  • the collector electrode 24 is provided on the lower surface 23 of the semiconductor substrate 10.
  • the emitter electrode 52 and the collector electrode 24 are made of a metal material such as aluminum.
  • the direction (Z-axis direction) connecting the emitter electrode 52 and the collector electrode 24 is referred to as a depth direction.
  • the semiconductor substrate 10 has an N-type or N-type drift region 18.
  • the drift region 18 is provided in each of the transistor portion 70 and the diode portion 80.
  • the mesa portion 60 of the transistor portion 70 is provided with an N + type emitter region 12 and a P-type base region 14 in order from the upper surface 21 side of the semiconductor substrate 10.
  • a drift region 18 is provided below the base region 14.
  • the mesa portion 60 may be provided with an N + type storage region 16.
  • the storage region 16 is arranged between the base region 14 and the drift region 18.
  • the emitter region 12 is exposed on the upper surface 21 of the semiconductor substrate 10 and is provided in contact with the gate trench portion 40.
  • the emitter region 12 may be in contact with the trench portions on both sides of the mesa portion 60.
  • the emitter region 12 has a higher doping concentration than the drift region 18.
  • the base region 14 is provided below the emitter region 12.
  • the base region 14 of this example is provided in contact with the emitter region 12.
  • the base region 14 may be in contact with the trench portions on both sides of the mesa portion 60.
  • the storage area 16 is provided below the base area 14.
  • the accumulation region 16 is an N + type region having a higher doping concentration than the drift region 18.
  • IE effect carrier injection promoting effect
  • the storage region 16 may be provided so as to cover the entire lower surface of the base region 14 in each mesa portion 60.
  • the mesa portion 61 of the diode portion 80 is provided with a P-type base region 14 in contact with the upper surface 21 of the semiconductor substrate 10.
  • a drift region 18 is provided below the base region 14.
  • the accumulation region 16 may be provided below the base region 14.
  • an N + type buffer region 20 may be provided below the drift region 18.
  • the doping concentration in the buffer region 20 is higher than the doping concentration in the drift region 18.
  • the buffer region 20 has a concentration peak 25 having a higher doping concentration than the drift region 18.
  • the doping concentration of the concentration peak 25 refers to the doping concentration at the apex of the concentration peak 25.
  • the average value of the doping concentrations in the region where the doping concentration distribution is substantially flat may be used as the doping concentration in the drift region 18.
  • the buffer region 20 of this example has three or more concentration peaks 25 in the depth direction (Z-axis direction) of the semiconductor substrate 10.
  • the concentration peak 25 of the buffer region 20 may be provided at the same depth position as the concentration peak of hydrogen (proton) or phosphorus, for example.
  • the buffer region 20 may function as a field stop layer that prevents the depletion layer extending from the lower end of the base region 14 from reaching the P + type collector region 22 and the N + type cathode region 82.
  • the depth position of the upper end of the buffer area 20 is Zf.
  • the depth position Zf may be a position where the doping concentration is higher than the doping concentration in the drift region 18.
  • a P + type collector region 22 is provided below the buffer region 20.
  • the acceptor concentration in the collector region 22 is higher than the acceptor concentration in the base region 14.
  • the collector region 22 may include the same acceptors as the base region 14, or may include different acceptors.
  • the acceptor of the collector region 22 is, for example, boron.
  • an N + type cathode region 82 is provided below the buffer region 20.
  • the donor concentration in the cathode region 82 is higher than the donor concentration in the drift region 18.
  • the donor of the cathode region 82 is, for example, hydrogen or phosphorus.
  • the elements that serve as donors and acceptors in each region are not limited to the above-mentioned examples.
  • the collector region 22 and the cathode region 82 are exposed on the lower surface 23 of the semiconductor substrate 10 and are connected to the collector electrode 24.
  • the collector electrode 24 may come into contact with the entire lower surface 23 of the semiconductor substrate 10.
  • the emitter electrode 52 and the collector electrode 24 are made of a metal material such as aluminum.
  • One or more gate trench portions 40 and one or more dummy trench portions 30 are provided on the upper surface 21 side of the semiconductor substrate 10. Each trench portion penetrates the base region 14 from the upper surface 21 of the semiconductor substrate 10 and reaches the drift region 18. In the region where at least one of the emitter region 12, the contact region 15 and the storage region 16 is provided, each trench portion also penetrates these doping regions and reaches the drift region 18. The penetration of the trench portion through the doping region is not limited to those manufactured in the order of forming the doping region and then forming the trench portion. Those in which a doping region is formed between the trench portions after the trench portion is formed are also included in those in which the trench portion penetrates the doping region.
  • the transistor portion 70 is provided with a gate trench portion 40 and a dummy trench portion 30.
  • the diode portion 80 is provided with a dummy trench portion 30 and is not provided with a gate trench portion 40.
  • the boundary between the diode portion 80 and the transistor portion 70 in the X-axis direction is the boundary between the cathode region 82 and the collector region 22.
  • the gate trench portion 40 has a gate trench, a gate insulating film 42, and a gate conductive portion 44 provided on the upper surface 21 of the semiconductor substrate 10.
  • the gate insulating film 42 is provided so as to cover the inner wall of the gate trench.
  • the gate insulating film 42 may be formed by oxidizing or nitriding the semiconductor on the inner wall of the gate trench.
  • the gate conductive portion 44 is provided inside the gate trench and inside the gate insulating film 42. That is, the gate insulating film 42 insulates the gate conductive portion 44 and the semiconductor substrate 10.
  • the gate conductive portion 44 is formed of a conductive material such as polysilicon.
  • the gate conductive portion 44 may be provided longer than the base region 14 in the depth direction.
  • the gate trench portion 40 in the cross section is covered with an interlayer insulating film 38 on the upper surface 21 of the semiconductor substrate 10.
  • the gate conductive portion 44 is electrically connected to the gate wiring. When a predetermined gate voltage is applied to the gate conductive portion 44, a channel due to an electron inversion layer is formed on the surface layer of the interface in the base region 14 in contact with the gate trench portion 40.
  • the dummy trench portion 30 may have the same structure as the gate trench portion 40 in the cross section.
  • the dummy trench portion 30 has a dummy trench, a dummy insulating film 32, and a dummy conductive portion 34 provided on the upper surface 21 of the semiconductor substrate 10.
  • the dummy conductive portion 34 is electrically connected to the emitter electrode 52.
  • the dummy insulating film 32 is provided so as to cover the inner wall of the dummy trench.
  • the dummy conductive portion 34 is provided inside the dummy trench and inside the dummy insulating film 32.
  • the dummy insulating film 32 insulates the dummy conductive portion 34 and the semiconductor substrate 10.
  • the dummy conductive portion 34 may be formed of the same material as the gate conductive portion 44.
  • the dummy conductive portion 34 is formed of a conductive material such as polysilicon.
  • the dummy conductive portion 34 may have the same length as the gate conductive portion 44 in the depth direction.
  • the gate trench portion 40 and the dummy trench portion 30 of this example are covered with an interlayer insulating film 38 on the upper surface 21 of the semiconductor substrate 10.
  • the bottom of the dummy trench portion 30 and the gate trench portion 40 may be curved downward (curved in cross section). In the present specification, the depth position of the lower end of the gate trench portion 40 is Zt.
  • the drift region 18 may have the same donor concentration as the donor concentration of the linear portion 214 or the hydrogen increasing portion 180 described in FIGS. 1 to 11B. That is, the drift region 18 has a donor concentration Dd mainly determined by a bulk donor concentration D0 and a hydrogen donor (VOH defect) concentration. Dopants are locally injected into regions other than the drift region 18. Therefore, the doping concentration in these regions is different from the donor concentration described in FIGS. 1 to 11B.
  • FIG. 15 is a diagram showing an example of distribution of the doping concentration Ddp and the hydrogen chemical concentration Dh on the FF line in FIG.
  • the semiconductor device 100 of this example does not have a lifetime adjusting unit.
  • the doping concentration Ddp may have a shape in which a local concentration peak in each region is superimposed on the distribution of the donor concentration Dd in any of the embodiments described in FIGS. 1 to 11B.
  • the emitter region 12 and the cathode region 82 contain an N-type dopant such as phosphorus.
  • the collector region 22 and the base region 14 contain a P-type dopant such as boron.
  • the storage region 16 contains an N-type dopant such as phosphorus or hydrogen.
  • the doping concentration in each region has a doping concentration peak corresponding to each dopant concentration peak.
  • the buffer region 20 of this example has a plurality of doping concentration peaks 25-1, 25-2, 25-3, and 25-4 in the distribution of the doping concentration Dp.
  • each doping concentration peak 25 is formed by locally injecting hydrogen ions.
  • any doping concentration peak 25 may be formed by injecting an N-type dopant such as phosphorus.
  • the distribution of the hydrogen chemical concentration Dh in this example has a plurality of local hydrogen concentration peaks 103 in the buffer region 20.
  • the half width of the hydrogen concentration peak 103 is 1/10 or less of the thickness of the semiconductor substrate 10 in the depth direction.
  • the distribution of the hydrogen chemical concentration Dh is flat or monotonously increases toward the lower surface 23, except for the region where the local hydrogen concentration peak 103 is provided.
  • the hydrogen increasing portion 180 is provided from the upper surface 21 of the semiconductor substrate 10 to the upper end position Zf of the buffer region 20.
  • the hydrogen increasing portion 180 may be provided up to the apex position of the hydrogen concentration peak 103-4 closest to the upper surface 21 among the plurality of hydrogen concentration peaks 103.
  • the upper end position Zf of the buffer region 20 may be the position of the apex of the hydrogen concentration peak 103-4 closest to the upper surface 21.
  • the hydrogen concentration peak 103-4 closest to the upper surface 21 may be the first hydrogen concentration peak 201 described in FIGS. 1 to 11B. That is, hydrogen ions may be injected from the upper surface 21 at the position of the hydrogen concentration peak 103. Hydrogen ions may be injected from the lower surface 23 at the positions of the other hydrogen concentration peaks 103.
  • the hydrogen increasing portion 180 is provided from the lower end position Zt of the gate trench portion 40 to the upper hem 203 of the hydrogen concentration peak 103-4.
  • the hydrogen increasing portion 180 may include an upper hem 203.
  • any two hydrogen concentration peaks 103 may be the first hydrogen concentration peak 201 and the second hydrogen concentration peak 206 described in FIG. 8A or FIG. 9A.
  • the two hydrogen concentration peaks 103 arranged adjacent to each other in the depth direction may be the first hydrogen concentration peak 201 and the second hydrogen concentration peak 206.
  • the hydrogen concentration peak 103-4 closest to the upper surface 21 is the second hydrogen concentration peak 206
  • the hydrogen concentration peak 103-3 closest to the upper surface 21 is the first hydrogen concentration peak. It may be 201.
  • Hydrogen ions may be injected from the lower surface 23 at the position of the second hydrogen concentration peak 206.
  • FIG. 16 is a diagram showing another distribution example of the doping concentration Ddp and the hydrogen chemical concentration Dh on the FF line in FIG.
  • the storage region 16 of this example is formed by injecting hydrogen ions. That is, the donor of the storage region 16 is a hydrogen donor.
  • Other structures may be the same as in the example of FIG. In the example of FIG. 16, the hydrogen concentration peak 103-4 corresponds to the first hydrogen concentration peak 201.
  • the distribution of the hydrogen chemical concentration Dh in this example has a second hydrogen concentration peak 206 at the depth position of the accumulation region 16. Hydrogen ions may be injected from the upper surface 21 at the position of the second hydrogen concentration peak 206. By forming the storage region 16 with a hydrogen donor, hydrogen can be diffused from the storage region 16 toward the lower surface 23. As a result, the hydrogen increasing portion 180 can be easily formed.
  • the hydrogen chemical concentration Dhi6 of the second hydrogen concentration peak 206 may be larger or smaller than the hydrogen chemical concentration Dhi4 of the hydrogen concentration peak 103-4.
  • the hydrogen increasing portion 180 is arranged between the lower end position Zt of the gate trench portion 40 and the lower surface 23 of the semiconductor substrate 10.
  • the hydrogen increasing portion 180 is arranged between the lower end position Zt of the gate trench portion 40 and the upper end position Zf of the buffer region 20.
  • the hydrogen increasing portion 180 is provided from the lower end position Zt of the gate trench portion 40 to the upper end position Zf of the buffer region 20.
  • the hydrogen increasing portion 180 may be provided from the lower end position of the storage region 16 to the upper end position Zf of the buffer region 20.
  • the lower end position of the storage region 16 is a position where the hydrogen chemical concentration Dh starts to increase from the lower hem 207 toward the lower surface 23.
  • FIG. 17 is a diagram showing another example of the ee cross section in FIG.
  • the semiconductor device 100 of this example has a lifetime adjusting unit 230 on the upper side of the buffer region 20.
  • Other structures are similar to the example of FIG.
  • the lifetime adjusting unit 230 may have the structure described in FIG. 11A.
  • the lifetime adjusting unit 230 of this example may be arranged in contact with the hydrogen concentration peak 103-4 (see FIG. 15 and the like) arranged on the uppermost surface 21 side in the buffer region 20.
  • the hydrogen concentration peak 103-4 may be the second hydrogen concentration peak 206 described in FIG. 11A.
  • FIG. 18 is a diagram showing an example of a manufacturing method of the semiconductor device 100.
  • the manufacturing method of this example includes an upper surface side structure forming step S1800, a first hydrogen injection step S1802, a grinding step S1804, a lower surface side structure forming step S1806, a heat treatment step S1808, and an electrode forming step S1810.
  • the structure on the upper surface 21 side of the semiconductor substrate 10 is formed among the structures of the semiconductor device 100.
  • the semiconductor substrate 10 in the upper surface side structure forming step S1800 is a substrate before grinding having a lower surface 19 (see FIG. 1).
  • the structure on the upper surface 21 side includes, for example, a base region 14, an emitter region 12, a storage region 16, a gate trench portion 40, a dummy trench portion 30, a well region 11, an emitter electrode 52, an interlayer insulating film 38, a gate wiring, and the like. ..
  • the semiconductor substrate 10 in the first hydrogen injection step S1802 is a substrate before grinding having a lower surface 19.
  • the first injection position Zi1 is arranged below the central Zc in the depth direction of the semiconductor substrate after the grinding step S1804. As described in FIG. 2 and the like, the first injection position Zi1 may be arranged in the vicinity of the lower surface 23 after grinding.
  • the first injection position Zi1 may be any position described in FIGS. 1 to 17.
  • the dose amount of hydrogen ions in the first hydrogen injection step S1802 is 1 ⁇ 10 13 ions / cm 2 or more and 1 ⁇ 10 14 ions / cm 2 or less.
  • a lattice defect is formed in the passing region from the upper surface 21 to the first injection position Zi1.
  • the lower surface 19 of the semiconductor substrate 10 is ground to remove a part of the region where hydrogen is present.
  • the position of the lower surface 23 after grinding may be the same as any of the examples described with reference to FIGS. 1 to 17.
  • the portion from the lower surface 19 to the position beyond the first injection position Zi1 is removed.
  • the structure on the lower surface 23 side of the semiconductor substrate 10 is formed.
  • the structure on the lower surface 23 side includes, for example, a collector region 22, a cathode region 82, a buffer region 20, and the like.
  • local annealing may be performed by laser annealing.
  • the oxide film such as the gate insulating film 42 shown in FIG. 17 may be formed by thermal oxidation at a high temperature of about 1000 ° C. Therefore, it is preferable that the first hydrogen injection step S1802 is performed after the thermal oxidation step.
  • the semiconductor substrate 10 is heat-treated in the heat treatment step S1808 to form a hydrogen donor (VOH defect).
  • the semiconductor substrate 10 may be put into a heat treatment furnace to heat the entire semiconductor substrate 10.
  • the heat treatment is performed under conditions that can diffuse hydrogen and promote the formation of hydrogen donors.
  • heat treatment may be performed at a temperature of 350 ° C. or higher and 380 ° C. or lower for a period of 3 hours or longer and 10 hours or lower.
  • a hydrogen donor can be formed in the hydrogen ion passing region to adjust the donor concentration and resistivity in the passing region.
  • the concentration of the formed hydrogen donor can be accurately controlled by the dose amount of hydrogen ions in the first hydrogen injection step S1802. Therefore, the donor concentration and resistivity in the passing region can be controlled accurately. Therefore, it is possible to suppress variations in the characteristics of the semiconductor device 100, particularly the withstand voltage.
  • the collector electrode 24 is formed.
  • the steps S1800 to S1810 may be performed using a semiconductor substrate in a wafer state. In this case, after S1810, the wafer may be fragmented to manufacture the semiconductor device 100 in a chip state.
  • FIG. 19 is a diagram showing another example of a method for manufacturing the semiconductor device 100.
  • the timing of performing the heat treatment step S1808 is different from the example of FIG.
  • Other steps are the same as in the example of FIG.
  • the heat treatment step S1808 is performed after the first hydrogen injection step S1802 and before the grinding step S1804. That is, a hydrogen donor is formed before the grinding step S1804.
  • the heat treatment conditions in the heat treatment step S1808 may be the same as those in the example of FIG.
  • the semiconductor device 100 can also be manufactured by such a process.
  • FIG. 20 is a diagram showing another example of the manufacturing method of the semiconductor device 100.
  • the production method of this example further includes a second hydrogen injection step S2000 in the step shown in FIG. 18 after the upper surface side structure forming step S1800 and before the heat treatment S1808.
  • Other steps are the same as in the example of FIG.
  • the second hydrogen injection step S2000 hydrogen ions are injected from the upper surface 21 or the lower surface 23 of the semiconductor substrate 10 into the predetermined second injection position Zi2 inside the semiconductor substrate 10.
  • the second injection position Zi2 may be any of the positions described in FIGS. 1 to 17.
  • the first hydrogen concentration peak 201 of the hydrogen injected in the first hydrogen injection step S1802 and the second hydrogen concentration peak 206 of the hydrogen injected in the second hydrogen injection step S2000 overlap each other.
  • Hydrogen may be injected into the second injection position Zi2.
  • the second hydrogen injection step S2000 may be performed before or after the grinding step S1804.
  • the second hydrogen injection step S2000 may be performed before or after the first hydrogen injection step S1802.
  • the second hydrogen injection step S2000 is performed between the first hydrogen injection step S1802 and the grinding step S1804.
  • the range of hydrogen ions in the second hydrogen injection step S2000 may be shorter than the range of hydrogen ions in the first hydrogen injection step S1802.
  • the acceleration energy of hydrogen ions in the second hydrogen injection step S2000 may be lower than the acceleration energy of hydrogen ions in the first hydrogen injection step S1802. As a result, the density of lattice defects formed in the vicinity of the second injection position Zi2 can be reduced.
  • the dose amount of hydrogen ions in the second hydrogen injection step S2000 is 1 ⁇ 10 13 ions / cm 2 or more and 1 ⁇ 10 15 ions / cm 2 or less.
  • the dose amount of hydrogen ions in the second hydrogen injection step S2000 may be larger than the dose amount of hydrogen ions in the first hydrogen injection step S1802. As a result, a large amount of hydrogen for forming a hydrogen donor can be supplied.
  • the grinding step S1804 is performed after the second hydrogen injection step S2000.
  • the semiconductor substrate 10 may be ground to any position described with reference to FIGS. 1 to 17.
  • the region including the second injection position Zi2 may be removed.
  • the second injection position Zi2 may be arranged in a region that is not ground in the grinding step S1804.
  • the region including the first injection position Zi1 may be removed.
  • the first injection position Zi1 may be arranged in a region that is not ground in the grinding step S1804.
  • the lower surface side structure forming step S1806, the heat treatment step S1808, and the electrode forming step S1810 are performed. As a result, the semiconductor device 100 can be manufactured.
  • FIG. 21 is a diagram showing another example of the manufacturing method of the semiconductor device 100.
  • the timing of performing the heat treatment step S1808 is different from the example of FIG.
  • Other steps are the same as in the example of FIG.
  • the heat treatment step S1808 is performed after the first hydrogen injection step S1802 and the second hydrogen injection step S2000 and before the grinding step S1804. That is, a hydrogen donor is formed before the grinding step S1804.
  • the heat treatment conditions in the heat treatment step S1808 may be the same as those in the example of FIG.
  • the semiconductor device 100 can also be manufactured by such a process.
  • the grinding step S1804 may be performed between the first hydrogen injection step S1802 and the second hydrogen injection step S2000.
  • the acceleration energy of the hydrogen ions in the second hydrogen injection step S2000 can be lowered by performing the grinding step S1804 first. As a result, damage to the semiconductor substrate 10 can be suppressed.
  • each hydrogen injection step and the heat treatment step S1808 may be performed. Further, the heat treatment step S1808 may be performed in the middle of the lower surface structure forming step S1806. Further, each hydrogen injection step may be included in the upper surface side structure forming step S1800 or the lower surface side structure forming step S1806. As described with reference to FIG. 15 and the like, each hydrogen injection step may be performed in the step of forming the buffer region 20. As described with reference to FIG. 16 and the like, the second hydrogen injection step S2000 may be performed in the step of forming the storage region 16.
  • FIG. 22 is a cross-sectional view showing another example of the semiconductor device 100.
  • the semiconductor device 100 of this example is different from the semiconductor device 100 described in FIGS. 1 to 21 in that it is formed by injecting hydrogen ions into the first injection position Zi1 after grinding the semiconductor substrate 10.
  • the semiconductor device 100 of this example is similar to any of the semiconductor devices 100 described in FIGS. 1 to 21.
  • the structure of the semiconductor device 100 of this example may be the same as that of the semiconductor device 100 described with reference to FIGS. 1 to 21.
  • the ground semiconductor substrate 10 has an upper surface 21 and a lower surface 23.
  • hydrogen ions are injected from the upper surface 21 to the first injection position Zi1.
  • the first injection position Zi1 is a position outside the semiconductor substrate 10 and a position below the lower surface 23 of the semiconductor substrate 10.
  • the first injection position Zi1 may be a position within the region where the semiconductor substrate has been ground and removed.
  • the distance between the depth position Z2 of the lower surface 23 and the first injection position Zi1 may be the same as or different from any of the examples described in FIGS. 1 to 21.
  • the acceleration energy when hydrogen ions are injected into the first injection position Zi1 may be the same as or different from any of the examples described in FIGS. 1 to 21.
  • the donor concentration of the semiconductor substrate 10 can be controlled with high accuracy.
  • FIG. 23 shows an example of the distribution of the hydrogen chemical concentration Dh in the depth direction, the distribution of the donor concentration Dd, and the distribution of the bulk donor concentration D0 at the positions shown by the GG line in FIG. 22.
  • the distribution inside the semiconductor substrate 10 is shown by a solid line, and the virtual distribution outside the semiconductor substrate 10 is shown by a broken line.
  • the virtual distribution is a concentration distribution assuming that the semiconductor substrate 10 also exists in the region.
  • the apex of the first hydrogen concentration peak 201 having a hydrogen chemical concentration Dh is arranged below the lower surface 23 of the semiconductor substrate 10. That is, the first injection position Zi1 is arranged below the depth position Z2.
  • the distance between the first injection position Zi1 and the depth position Z2 is smaller than the full width at half maximum FWHM of the first hydrogen concentration peak 201.
  • the distance between the first injection position Zi1 and the depth position Z2 may be 1 time or more, 5 times or more, and 10 times or more the half-value full width FWHM of the first hydrogen concentration peak 201. It may be.
  • the distance between two points where the hydrogen chemical concentration is 1% of the peak concentration Dhi1 on both sides of the apex of the first hydrogen concentration peak 201 is defined as FW1% M.
  • the distance between the first injection position Zi1 and the depth position Z2 may be 1 time or more, 5 times or more, or 10 times or more the FW 1% M.
  • At least one of a transistor and a diode may be formed as described in FIGS. 12 to 21.
  • the semiconductor device 100 of this example may also have each concentration distribution shown in FIG. 15 or FIG.
  • FIG. 24 is a diagram showing another example of the manufacturing method of the semiconductor device 100.
  • the manufacturing method of this example is different from the example of FIG. 18 in that the order of the grinding step S1804 and the first hydrogen injection step S1802 is switched.
  • Other steps are similar to the example in FIG.
  • the grinding step S1804 may be performed before the first hydrogen injection step S1802 as in this example.
  • FIG. 25 is a cross-sectional view showing an example of the semiconductor device 100.
  • the first injection position Zi1 is further outside the semiconductor substrate 10 than the position Z3 of the lower surface 19 before grinding the semiconductor substrate 10, according to the example described in FIGS. 1 to 24.
  • -It differs in that it is located on the Z-axis side).
  • the semiconductor device 100 of this example is similar to any of the semiconductor devices 100 described in FIGS. 1 to 24.
  • FIG. 26 shows an example of the distribution of the hydrogen chemical concentration Dh in the depth direction, the distribution of the donor concentration Dd, and the distribution of the bulk donor concentration D0 at the positions shown by the HH line in FIG. 25. It differs from FIG. 2 in that the position Z3 of the lower surface 19 of the semiconductor substrate 10 before grinding is located on the upper surface 21 side of the first hydrogen concentration peak 201. The position Z3 of the lower surface 19 may be located closer to the upper surface 21 than the upper hem 203. The position Z3 of the lower surface 19 may be located closer to the upper surface 21 than the connecting portion 205.
  • the first hydrogen concentration peak 201 is not formed on the semiconductor substrate 10.
  • a known simulation technique may be used to set the position Zi1 of the first hydrogen concentration peak 201 and the acceleration energy of hydrogen ion implantation in advance, and calculate the distribution of the hydrogen chemical concentration Dh, the distribution of the donor concentration Dd, and the like.
  • the hydrogen chemical concentration Dh2 on the lower surface 23 may be 1.2 times or more, 1.5 times or more, or twice or more the hydrogen chemical concentration Dh1 on the upper surface 21.
  • the hydrogen chemical concentration Dh2 on the lower surface 23 may be 10 times or less, 5 times or less, or 3 times or less the hydrogen chemical concentration Dh1 on the upper surface 21.
  • Hydrogen ions may be injected before grinding the semiconductor substrate 10 or after grinding. Further, the manufacturing method of this example may be the same as that of any of FIGS. 18 to 21 and 24, and the order of each step may be changed as appropriate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

上面および下面を有し、バルク・ドナーを含む半導体基板と、上面から下面に向かって、水素化学濃度が単調に増加する水素増加部とを備え、水素増加部は、半導体基板の深さ方向における厚みの３０％以上に渡って設けられ、水素増加部におけるドナー濃度は、バルク・ドナー濃度よりも高い半導体装置を提供する。半導体装置は、半導体基板の上面から、半導体基板の内部の予め定められた第１注入位置に水素イオンを注入し、半導体基板の下面を研削して、水素が存在する領域の一部を除去し、半導体基板を熱処理することで製造できる。

Description

半導体装置および半導体装置の製造方法
　本発明は、半導体装置および製造方法に関する。
　従来、半導体基板の所定の深さに水素を注入して拡散させることで、水素が通過した領域に形成された格子欠陥と水素が結合してドナー化し、ドーピング濃度を高くできる技術が知られている（例えば、特許文献１－３参照）。
　特許文献１　米国特許出願公開第２０１５／００５０７５４号明細書
　特許文献２　再公表特許第２０１６－２０４２２７号
　特許文献３　特開２００７－２６６２３３号公報
解決しようとする課題
　半導体基板の所定の深さに水素を注入すると、当該深さ近傍におけるドナー濃度が高くなってしまう。
一般的開示
　上記課題を解決するために、本発明の第１の態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、バルク・ドナーを含む半導体基板を備えてよい。半導体装置は、上面から下面に向かって、水素化学濃度が単調に増加する水素増加部を備えてよい。水素増加部は、半導体基板の前記深さ方向における厚みの３０％以上に渡って設けられてよい。水素増加部におけるドナー濃度は、バルク・ドナー濃度よりも高くてよい。
　局所的な水素濃度ピークが設けられた部分を除き、上面から下面まで水素化学濃度が単調に増加していてよい。
　水素増加部は、半導体基板の下面側において、深さ方向の水素化学濃度分布の傾きが下面に近づくほど増加する部分を有してよい。
　半導体基板において水素増加部以外の領域に設けられた水素濃度ピークを有してよい。
　半導体装置は、半導体基板に設けられた第１導電型のドリフト領域を備えてよい。半導体装置は、半導体基板の上面とドリフト領域との間に設けられた第２導電型のベース領域を備えてよい。半導体装置は、半導体基板の上面とベース領域との間に設けられた、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備えてよい。半導体装置は、半導体基板の下面とドリフト領域との間に設けられた、ドリフト領域よりもドーピング濃度の高い第１導電型のバッファ領域を備えてよい。半導体装置は、半導体基板の上面からドリフト領域に達する深さ位置まで設けられたゲートトレンチ部を備えてよい。バッファ領域は、水素濃度ピークを含んでよい。水素増加部は、トレンチ部の下端と、バッファ領域の上端の間に配置されていてよい。
　水素増加部は、トレンチ部の下端から、バッファ領域の上端まで設けられていてよい。
　バッファ領域における水素化学濃度分布は、水素濃度ピークから下面に向かう下側裾と、水素濃度ピークから上面に向かう上側裾を有してよい。上側裾は、下側裾よりも急峻に水素化学濃度が変化してよい。トレンチ部の下端から上側裾まで、水素化学濃度が単調に増加していてよい。
　水素増加部は、キャリアのライフタイムを調整するライフタイム調整部を含んでよい。
　半導体装置は、半導体基板に設けられた第１導電型のドリフト領域を備えてよい。半導体装置は、半導体基板の上面とドリフト領域との間に設けられた、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を備えてよい。半導体装置は、半導体基板の上面と蓄積領域との間に設けられた第２導電型のベース領域を備えてよい。半導体装置は、半導体基板の上面とベース領域との間に設けられた、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備えてよい。半導体基板の上面からドリフト領域に達する深さ位置まで設けられたゲートトレンチ部を備えてよい。蓄積領域は、水素濃度ピークを含んでよい。水素増加部は、トレンチ部の下端と、半導体基板の下面の間に配置されていてよい。
　本発明の第２の態様においては、上面および下面を有する半導体基板を備える半導体装置の製造方法を提供する。製造方法は、半導体基板の上面から、半導体基板の内部の予め定められた第１注入位置に水素イオンを注入する第１水素注入段階を備えてよい。製造方法は、半導体基板の下面を研削して、水素が存在する領域の一部を除去する研削段階を備えてよい。製造方法は、半導体基板を熱処理する熱処理段階を備えてよい。第１注入位置は、研削段階の後の半導体基板における下面側に配置されていてよい。研削段階は、第１水素注入段階の前であってもよい。
　研削段階において、第１注入位置を含む領域を除去してよい。第１水素注入段階の前に研削段階を行う場合、第１注入位置は、前記半導体基板が研削されて除去された領域内の位置であってもよい。製造方法は、熱処理段階の前に、半導体基板の上面または下面から、半導体基板の内部の予め定められた第２注入位置に水素イオンを注入する第２水素注入段階を備えてよい。
　研削段階において、第２注入位置を含む領域を除去してよい。
　第１水素注入段階により注入された水素の第１水素濃度ピークと、第２水素注入段階により注入された水素の第２水素濃度ピークとが重なるように、第２注入位置に水素を注入してよい。
　第２注入位置は、研削段階で研削されない位置に配置されていてよい。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す断面図である。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の例を示している。 直線部２０４における水素化学濃度Ｄｈの分布例を説明する図である。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の他の例を示している。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の他の例を示している。 半導体装置１００の他の構成例を示す図である。 図６のＢ－Ｂ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の例を示している。 半導体装置１００の他の構成例を示す図である。 半導体装置１００の他の構成例を示す図である。 図８ＡのＣ－Ｃ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の例を示している。 図８ＢのＩ－Ｉ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の例を示している。 図１のＡ－Ａ断面における水素化学濃度Ｄｈと、キャリア濃度Ｄｃの各分布例を示す図である。 図１のＡ－Ａ断面における水素化学濃度Ｄｈと、キャリア濃度Ｄｃの各分布例を示す別の図である。 図８ＡのＣ－Ｃ断面における水素化学濃度Ｄｈと、キャリア濃度Ｄｃの各分布例を示す図である。 図８ＡのＣ－Ｃ断面における水素化学濃度Ｄｈと、キャリア濃度Ｄｃの各分布例を示す別の図である。 半導体装置１００の一例を示す上面図である。 図１２における領域Ｄの拡大図である。 図１３におけるｅ－ｅ断面の一例を示す図である。 図１４におけるＦ－Ｆ線におけるドーピング濃度Ｄｄｐ、および、水素化学濃度Ｄｈの分布例を示す図である。 図１４におけるＦ－Ｆ線におけるドーピング濃度Ｄｄｐ、および、水素化学濃度Ｄｈの他の分布例を示す図である。 図１３におけるｅ－ｅ断面の他の例を示す図である。 半導体装置１００の製造方法の一例を示す図である。 半導体装置１００の製造方法の他の例を示す図である。 半導体装置１００の製造方法の他の例を示す図である。 半導体装置１００の製造方法の他の例を示す図である。 半導体装置１００の他の例を示す断面図である。 図２２のＧ－Ｇ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の例を示している。 半導体装置１００の製造方法の他の例を示す図である。 半導体装置１００の一例を示す断面図である。 図２５のＨ－Ｈ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の例を示す図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
　本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
　本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
　また、半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
　本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
　本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
　本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
　ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
　本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
　本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
　また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。
　ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
　ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。本明細書における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
　図１は、半導体装置１００の一例を示す断面図である。半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。
　半導体基板１０には、絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）等のトランジスタ素子、および、還流ダイオード（ＦＷＤ）等のダイオード素子の少なくとも一方が形成されている。図１においては、トランジスタ素子およびダイオード素子の各電極、半導体基板１０の内部に設けられた各領域を省略している。トランジスタ素子およびダイオード素子の構成例は後述する。
　本例の半導体基板１０は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板１０の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。
　半導体基板１０は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。ＭＣＺ法で製造された基板に含まれる酸素濃度は１×１０１７～７×１０１７／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素濃度は１×１０１５～５×１０１６／ｃｍ３である。酸素濃度が高い方が水素ドナーが生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板１０の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。また、半導体基板１０は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは５×１０１２／ｃｍ３以下である。
　半導体基板１０は、下面を研削することで、所定の耐圧に応じた厚みに調整される。図１においては、研削前の下面１９と、研削後の下面２３を示している。また、研削により除去された半導体基板１０の領域を破線で示している。本明細書では、特に説明した場合を除き、半導体基板１０を研削後の基板として説明する。
　研削後の半導体基板１０は、互いに向かい合う上面２１および下面２３を有する。上面２１および下面２３は、半導体基板１０の２つの主面である。本明細書では、上面２１および下面２３と平行な面における直交軸をＸ軸およびＹ軸、上面２１および下面２３と垂直な軸をＺ軸とする。
　研削前の半導体基板１０には、上面２１から、第１注入位置Ｚｉ１に水素イオン（例えばプロトン）が注入されている。第１注入位置Ｚｉ１は、深さ方向（Ｚ軸方向）における上面２１からの距離がＺｉ１の位置である。本明細書においては、特に定義される場合を除き、Ｚ軸方向における位置を上面２１からの距離で規定する。水素イオンが半導体基板１０の内部を通過する平均距離（飛程とも称される）は、水素イオンを加速する加速エネルギーにより制御できる。本例においては、水素イオンの飛程が、距離Ｚｉ１となるように加速エネルギーが調整される。
　第１注入位置Ｚｉ１において水素化学濃度がピークを示す。また、半導体基板１０の内部において、水素イオンが通過した領域には、一部の水素イオンが残留する。このため、上面２１から第１注入位置Ｚｉ１まで、水素を分布させることができる。本明細書では、注入された水素イオンが通過した領域を通過領域と称する場合がある。図１の例では、半導体基板１０の上面２１から第１注入位置Ｚｉ１までが通過領域である。上面２１の全体に水素イオンが注入されてよく、一部の領域だけに水素イオンを注入してもよい。
　半導体基板１０において水素イオンが通過した通過領域には、水素が通過したことにより、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体とする格子欠陥が形成されている。空孔に隣接する原子は、ダングリング・ボンドを有する。格子欠陥には格子間原子や転位等も含まれ、広義ではドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。また、半導体基板１０への水素イオン注入により、格子欠陥が多く形成されることで、半導体基板１０の結晶性が強く乱れることがある。本明細書では、この結晶性の乱れをディスオーダーと称する場合がある。
　また、半導体基板１０の全体には酸素が含まれる。当該酸素は、半導体のインゴットの製造時において、意図的にまたは意図せずに導入される。半導体基板１０の内部では、水素（Ｈ）、空孔（Ｖ）および酸素（Ｏ）が結合し、ＶＯＨ欠陥が形成される。また、半導体基板１０を熱処理することで水素が拡散し、ＶＯＨ欠陥の形成が促進される。ＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を単に水素ドナーと称する場合がある。本例の半導体基板１０には、水素イオンの通過領域に水素ドナーが形成される。水素ドナーのドーピング濃度は、水素の化学濃度よりも低い。水素の化学濃度に対する水素ドナーのドーピング濃度の割合を活性化率とすると、活性化率は０．１％～３０％の値であってよい。本例では、活性化率は１％～５％である。
　半導体基板１０の通過領域に水素ドナーを形成することで、通過領域におけるドナー濃度を、バルク・ドナー濃度よりも高くできる。通常は、半導体基板１０に形成すべき素子の特性、特に定格電圧または耐圧に対応させて、所定のバルク・ドナー濃度を有する半導体基板１０を準備しなければならない。これに対して、図１に示した半導体装置１００によれば、水素イオンのドーズ量を制御することで、半導体基板１０のドナー濃度を調整できる。このため、素子の特性等に対応していないバルク・ドナー濃度の半導体基板を用いて、半導体装置１００を製造できる。半導体基板１０の製造時におけるバルク・ドナー濃度のバラツキは比較的に大きいが、水素イオンのドーズ量は比較的に高精度に制御できる。このため、水素イオンを注入することで生じる格子欠陥の濃度も高精度に制御でき、通過領域のドナー濃度を高精度に制御できる。
　また、下面１９を研削する工程においては、水素が存在する領域の一部が除去される。第１注入位置Ｚｉ１の近傍まで下面１９を研削してよい。図１の例では、第１注入位置Ｚｉ１よりも上面２１側まで半導体基板１０の下面１９を研削している。第１注入位置Ｚｉ１の近傍には、水素ドナーが比較的に多く形成される。第１注入位置Ｚｉ１の近傍まで研削することで、水素ドナーの濃度ピーク近傍の高濃度領域の少なくとも一部を除去できる。これにより、不要な高濃度領域を除去して、半導体装置１００の特性を調整しやすくなる。また、第１注入位置Ｚｉ１の近傍には、格子欠陥が比較的に多く形成される。第１注入位置Ｚｉ１の近傍まで研削することで、格子欠陥が多い領域の少なくとも一部を除去して半導体装置１００の特性を調整しやすくなる。
　研削後の下面２３は、第１注入位置Ｚｉ１よりも上面２１側に配置していてよく、下面１９側に配置していてよく、第１注入位置Ｚｉ１に配置していてもよい。下面２３と第１注入位置Ｚｉ１のＺ軸方向における距離は、１０μｍ以下であってよく、５μｍ以下であってよく、１μｍ以下であってもよい。なお、本明細書においては、上面２１の深さ位置をＺ１（つまり、上面２１と深さ位置Ｚ１との距離は０μｍである）、下面２３の深さ位置をＺ２、下面１９の深さ位置をＺ３とする。
　図２は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の例を示している。図２の横軸は、上面２１からの深さ位置を示す線形軸であり、縦軸は、単位体積当たりの濃度を示す対数軸である。図２におけるドナー濃度Ｄｄは、例えばＣＶ法またはＳＲ法で計測される。図２における水素化学濃度Ｄｈは、例えばＳＩＭＳ法で計測される水素濃度である。バルク・ドナー濃度Ｄ０は、例えばＳＩＭＳ法で計測されるリン濃度である。ただし、局所的に半導体基板１０に注入されたリン濃度は除外している。バルク・ドナー濃度Ｄ０は、半導体基板１０の全面において均一である。図２では、水素化学濃度Ｄｈを実線で示し、ドナー濃度Ｄｄおよびバルク・ドナー濃度Ｄ０を破線で示している。
　図２においては、半導体基板１０の深さ方向における中央位置をＺｃとする。また、半導体基板１０の上面２１における水素化学濃度をＤｈ１、ドナー濃度をＤｄ１とし、下面２３における水素化学濃度をＤｈ２、ドナー濃度をＤｄ２とし、第１注入位置Ｚｉ１における水素化学濃度をＤｈｉ１、ドナー濃度をＤｄｉ１とする。
　第１注入位置Ｚｉ１において、水素化学濃度Ｄｈは第１水素濃度ピーク２０１を有し、ドナー濃度Ｄｄは第１ドナー濃度ピーク２１１を有する。水素化学濃度Ｄｈの分布は、第１水素濃度ピーク２０１から下面２３に向かう下側裾２０２と、第１水素濃度ピーク２０１から上面２１に向かう上側裾２０３とを有する。上面２１から第１注入位置Ｚｉ１に水素イオンを注入しているので、第１注入位置Ｚｉ１よりも下面２３側の領域では、水素化学濃度が急峻に減少する。このため、下側裾２０２は、上側裾２０３よりも水素化学濃度の変化が急峻である。ドナー濃度Ｄｄの分布は、第１ドナー濃度ピーク２１１から下面２３に向かう下側裾２１２と、第１ドナー濃度ピーク２１１から上面２１に向かう上側裾２１３とを有する。下側裾２１２は、上側裾２１３よりもドナー学濃度の変化が急峻である。
　半導体基板１０は、上面２１から下面２３に向かって、水素化学濃度Ｄｈが単調に増加する水素増加部１８０を備える。単調に増加とは、上面２１から下面２３に向かって、水素化学濃度Ｄｈが減少する部分が無いことを指す。つまり、水素増加部１８０は、上面２１から下面２３に向かって、水素化学濃度Ｄｈが変化しない領域と、水素化学濃度Ｄｈが増加する領域とで構成されている。上面２１から第１注入位置Ｚｉ１に水素イオンを注入しているので、第１注入位置Ｚｉ１に近いほど水素化学濃度Ｄｈは高くなり、上面２１に近いほど水素化学濃度Ｄｈひ低くなりやすい。また、半導体基板１０を熱処理することで、第１注入位置Ｚｉ１の近傍における高濃度の水素が上面２１に向かって拡散するので、第１注入位置Ｚｉ１に近いほど水素化学濃度Ｄｈは高くなりやすい。このため、半導体基板１０には、水素増加部１８０が形成される。
　水素増加部１８０は、半導体基板１０の深さ方向における厚みＺ２の３０％以上に渡って連続して設けられている。これにより、半導体基板１０の当該領域のドナー濃度を調整できる。水素増加部１８０は、半導体基板１０の厚みＺ２の５０％以上に渡って連続して設けられてよく、７０％以上に渡って連続して設けられてよく、８０％以上に渡って連続して設けられてもよい。
　水素増加部１８０は、半導体基板１０の中央位置Ｚｃを跨いで設けられてよい。つまり水素増加部１８０は、半導体基板１０の上面２１側から、下面２３側まで設けられてよい。なお、第１注入位置Ｚｉ１は、半導体基板１０の下面２３側に配置されている。図２の例では、下面２３が、第１注入位置Ｚｉ１よりも上面２１側に配置されている。この場合、上面２１から下面２３まで、水素増加部１８０が設けられてよい。また、下面２３が、第１注入位置Ｚｉ１よりも下面１９側に配置されている場合、半導体基板１０の内部に第１水素濃度ピーク２０１が配置される。この場合、水素増加部１８０は、上面２１から、第１注入位置Ｚｉ１まで設けられる。
　本例の水素化学濃度Ｄｈの分布は、直線部２０４を有する。直線部２０４は、水素化学濃度Ｄｈの分布形状が直線で近似される領域である。直線部２０４は、水素化学濃度Ｄｈが下面２３に向かって単調に増加し、または、ほぼ均一である。半導体基板１０の内部に上側裾２０３が残存している場合、水素化学濃度Ｄｈの分布は、直線部２０４と上側裾２０３とを接続する接続部２０５を有する。水素化学濃度Ｄｈの分布の傾きは、接続部２０５において、下面２３に近づくほど増大している。上側裾２０３を半導体基板１０に残存させることで、比較的に水素化学濃度Ｄｈの高い領域を残存させることができるので、当該領域から上面２１に向かって水素を拡散できる。このため、水素ドナーを形成しやすくなる。また、ドナー濃度Ｄｄが高い領域が残存するので、高濃度のＮ型領域として用いることができる。下面２３における水素化学濃度Ｄｈ２は、上面２１における水素化学濃度Ｄｈ１の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。
　ドナー濃度Ｄｄの分布は、直線部２１４を有する。直線部２１４は、ドナー濃度Ｄｄの分布形状が直線で近似される領域である。半導体基板１０の内部に上側裾２１３が残存している場合、ドナー濃度Ｄｄの分布は、直線部２１４と上側裾２１３とを接続する接続部２１５を有する。ドナー濃度Ｄｄの分布の傾きは、接続部２１５において、下面２３に近づくほど増大してよい。下面２３におけるドナー濃度Ｄｄ２は、上面２１におけるドナー濃度Ｄｄ１の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。
　図３は、直線部２０４における水素化学濃度Ｄｈの分布例を説明する図である。本図の縦軸および横軸はリニア・スケールである。直線部２０４における水素化学濃度Ｄｈは、均一か、または、下面２３に向かって単調に増加する。ただし、水素化学濃度Ｄｈの分布は、測定誤差等により、微小な凹凸を有していてもよい。
　上述したように、直線部２０４における水素化学濃度Ｄｈの分布は、直線１９０で近似される。直線１９０は、平坦か、または、上面２１から下面２３に向かって水素化学濃度Ｄｈが増加する直線である。直線部２０４における水素化学濃度Ｄｈは、直線１９０に対して、±７％以下の変動を有してよい。直線１９０に対して±７％の幅を有する範囲を、帯状範囲１９２とする。帯状範囲１９２の幅は、直線１９０の値の±１７％であってよく、直線１９０の値の±３０％であってもよい。
　水素化学濃度Ｄｈが帯状範囲１９２内に収まる領域を直線部２０４としてよい。直線部２０４は、半導体基板１０の厚みの３０％以上の長さに渡って連続して設けられてよく、５０％以上の長さに渡って連続して設けられてよく、７０％以上の長さに渡って連続して設けられてもよい。
　直線部２０４の深さ方向の両端の水素化学濃度Ｄｈを直線で結んだ分布を、直線１９０としてよい。直線１９０は、所定の領域における水素化学濃度Ｄｈを一次関数でフィッティングさせた直線であってもよい。
　直線部２０４における直線１９０の傾きの絶対値は、深さ（μｍ）に対して、０／（ｃｍ３・μｍ）以上、２×１０１２／（ｃｍ３・μｍ）以下であってよく、０／（ｃｍ３・μｍ）より大きく、１×１０１２／（ｃｍ３・μｍ）以下であってもよい。さらに、直線部２０４における直線１９０の傾きの絶対値は、深さ（μｍ）に対して、１×１０１０／（ｃｍ３・μｍ）以上、１×１０１２／（ｃｍ３・μｍ）以下であってよく、１×１０１０／（ｃｍ３・μｍ）以上、５×１０１１／（ｃｍ３・μｍ）以下であってもよい。ここで、５×１０１１／（ｃｍ３・μｍ）は、５×１０１５／ｃｍ４と同じ傾き（同等）である。
　直線１９０の傾きの別の指標として、片対数傾きを用いてもよい。直線部２０４の深さ方向の一方の端の位置をｘ１（ｃｍ）、他方の端の位置ｘ２（ｃｍ）とする。ｘ１における濃度をＮ１（／ｃｍ３）、ｘ２における濃度をＮ２（／ｃｍ３）とする。所定の領域における片対数傾きη（／ｃｍ）を、η＝（ｌｏｇ１０（Ｎ２）－ｌоｇ１０（Ｎ１））／（ｘ２－ｘ１）と定義する。直線部２０４における直線１９０の片対数傾きηの絶対値は、０／ｃｍ以上、５０／ｃｍ以下であってよく、０／ｃｍ以上、３０／ｃｍ以下であってもよい。さらに、直線部２０４における直線１９０の片対数傾きηの絶対値は、０／ｃｍ以上、２０／ｃｍ以下であってよく、０／ｃｍ以上、１０／ｃｍ以下であってもよい。
　図４は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の他の例を示している。本例においては、第１注入位置Ｚｉ１と、下面２３の深さ位置Ｚ２とが一致している。他の構造は、図２の例と同一である。本例では、下面２３における水素化学濃度Ｄｈ２は、第１水素濃度ピーク２０１の水素化学濃度Ｄｈｉ１と一致する。また、上面２１から下面２３までの全体が水素増加部１８０となる。本例によれば、第１水素濃度ピーク２０１が半導体基板１０に含まれるので、上面２１側への水素の拡散が容易である。また、高濃度のＮ型領域を形成できる。
　図５は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の他の例を示している。本例においては、第１注入位置Ｚｉ１が、下面２３よりも上面２１側に配置されている。他の構造は、図２の例と同一である。本例では、半導体基板１０の下面２３側において、水素化学濃度Ｄｈが、下側裾２０２と、第１水素濃度ピーク２０１と、上側裾２０３とを有する。下面２３の深さ位置Ｚ２は、下側裾２０２が設けられた範囲内に配置されてよい。この場合、半導体基板１０には、下側裾２０２の一部だけが残存する。本例では、下面２３における水素化学濃度Ｄｈ２は、第１水素濃度ピーク２０１の水素化学濃度Ｄｈｉ１より小さい。本例によれば、上面２１側への水素の拡散が更に容易である。また、高濃度のＮ型領域を形成できる。
　図６は、半導体装置１００の他の構成例を示す図である。本例の半導体装置１００は、第２注入位置Ｚｉ２にも水素イオンが注入されている点で図１から図５に示した例と異なる。他の構造は、図１から図５において説明したいずれかの態様の半導体装置１００と同様である。
　本例の第２注入位置Ｚｉ２は、半導体基板１０の上面２１側に配置されている。第２注入位置Ｚｉ２は、上面２１からの深さ方向の距離が５μｍ以下であってよく、１０μｍ以下であってよく、２０μｍ以下であってもよい。図６の例では、上面２１から第２注入位置Ｚｉ２に水素イオンを注入している。他の例では、下面２３から第２注入位置Ｚｉ２に水素イオンを注入してもよい。
　第２注入位置Ｚｉ２に水素イオンを注入した後に熱処理することで、第２注入位置Ｚｉ２から下面２３に向かって水素を拡散させることができる。これにより、第１注入位置Ｚｉ１に水素イオンを注入したときの水素イオンの通過領域に、十分な濃度の水素を供給できる。このため、水素ドナーを容易に形成できる。
　図７は、図６のＢ－Ｂ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の例を示している。本例の半導体基板１０は、第２注入位置Ｚｉ２において、第２水素濃度ピーク２０６と、第２ドナー濃度ピーク２１６を有する。水素化学濃度Ｄｈの分布は、第２水素濃度ピーク２０６から下面２３に向かう下側裾２０７と、第２水素濃度ピーク２０６から上面２１に向かう上側裾２０８とを有する。第２水素濃度ピーク２０６の半値全幅は、半導体基板１０の厚みの１／１０以下であってよい。上面２１から第２注入位置Ｚｉ２に水素イオンを注入しているので、下側裾２０７は、上側裾２０８よりも水素化学濃度の変化が急峻である。ドナー濃度Ｄｄの分布は、第２ドナー濃度ピーク２１６から下面２３に向かう下側裾２１７と、第２ドナー濃度ピーク２１６から上面２１に向かう上側裾２１８とを有する。下側裾２１７は、上側裾２１８よりもドナー学濃度の変化が急峻である。他の構造は、図１から図５において説明したいずれかの態様の半導体装置１００と同様である。
　第２水素濃度ピーク２０６の水素化学濃度Ｄｈｉ２は、下面２３における水素化学濃度Ｄｈ２より大きくてよく、小さくてもよい。第２水素濃度ピーク２０６の水素化学濃度Ｄｈｉ２を大きくすることで、下面２３側に向かって水素が拡散しやすくなる。また、第２水素濃度ピーク２０６の水素化学濃度Ｄｈｉ２を小さくすることで、第２注入位置Ｚｉ２の近傍に形成される格子欠陥の濃度を低くできる。第２水素濃度ピーク２０６の水素化学濃度Ｄｈｉ２は、下面２３における水素化学濃度Ｄｈ２の１０倍以上であってよい。第２水素濃度ピーク２０６の水素化学濃度Ｄｈｉ２は、第１水素濃度ピーク２０１の水素化学濃度Ｄｈｉ１より大きくてよく、小さくてもよい。
　第２ドナー濃度ピーク２１６の水素化学濃度Ｄｄｉ２は、下面２３におけるドナー濃度Ｄｄ２より大きくてよく、小さくてもよい。第２ドナー濃度ピーク２１６のドナー濃度Ｄｄｉ２は、下面２３におけるドナー濃度Ｄｄ２の１０倍以上であってよい。
　第２水素濃度ピーク２０６は、水素増加部１８０以外の領域に配置されている。本例においては、水素増加部１８０が、第２水素濃度ピーク２０６から、下面２３まで設けられている。また、局所的な第２水素濃度ピーク２０６（上側裾２０８および下側裾２０７を含む）が設けられた部分を除き、上面２１から下面２３まで水素化学濃度Ｄｈが単調に増加している。
　図８Ａは、半導体装置１００の他の構成例を示す図である。本例の半導体装置１００は、第２注入位置Ｚｉ２にも水素イオンが注入されている点で図１から図５に示した例と異なる。他の構造は、図１から図５において説明したいずれかの態様の半導体装置１００と同様である。
　本例の第２注入位置Ｚｉ２は、半導体基板１０の下面２３側に配置されている。第２注入位置Ｚｉ２は、下面２３からの深さ方向の距離が５μｍ以下であってよく、１０μｍ以下であってよく、２０μｍ以下であってもよい。また、第２注入位置Ｚｉ２は、第１注入位置Ｚｉ１と上面２１との間に配置されてよい。第２注入位置Ｚｉ２は、第１注入位置Ｚｉ１からの深さ方向の距離が１μｍ以下であってよく、５μｍ以下であってよく、１０μｍ以下であってもよい。第２注入位置Ｚｉ２は、第１注入位置Ｚｉ１と一致していてもよい。第２注入位置Ｚｉ２は、第１注入位置Ｚｉ１より下面側に位置してもよい。
　第２注入位置Ｚｉ２に水素イオンを注入した後に熱処理することで、第２注入位置Ｚｉ２から上面２１に向かって水素を拡散させることができる。これにより、第１注入位置Ｚｉ１に水素イオンを注入したときの水素イオンの通過領域に、十分な濃度の水素を供給できる。このため、水素ドナーを容易に形成できる。
　図８Ｂは、半導体装置１００の他の構成例を示す図である。本例の半導体装置１００は、下面２３の位置が、第１注入位置Ｚｉ１および第２注入位置Ｚｉ２のいずれよりも上面２１側に配置されている点で、図８Ａの例と相違する。他の構造は、図８Ａの例と同一である。本例では、熱処理をすることで水素を拡散させた後に、下面１９を研削する。これにより研削後の半導体基板１０には、第１注入位置Ｚｉ１および第２注入位置Ｚｉ２における高濃度の水素が残らない。
　図９Ａは、図８ＡのＣ－Ｃ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の例を示している。本例の半導体基板１０は、第２注入位置Ｚｉ２において、第２水素濃度ピーク２０６と、第２ドナー濃度ピーク２１６を有する。また、第２注入位置Ｚｉ２と第１注入位置Ｚｉ１との間において、水素化学濃度の谷部２０９と、ドナー濃度の谷部２１９とを有する。谷部は、濃度が極小値となる部分である。
　第２水素濃度ピーク２０６の水素化学濃度Ｄｈｉ２は、下面２３における水素化学濃度Ｄｈ２より大きくてよく、小さくてもよい。第２水素濃度ピーク２０６の水素化学濃度Ｄｈｉ２は、第１水素濃度ピーク２０１の水素化学濃度Ｄｈｉ１より大きくてよく、小さくてもよい。第２水素濃度ピーク２０６の水素化学濃度Ｄｈｉ２は、下面２３における水素化学濃度Ｄｈ２の１０倍以上であってよく、第１水素濃度ピーク２０１の水素化学濃度Ｄｈｉ１の１０倍以上であってもよい。
　第１水素濃度ピーク２０１と、第２水素濃度ピーク２０６とは、重なるように配置されてよい。ピークが重なるとは、一方のピークの半値全幅の範囲内に、他方のピークの頂点が配置されていることを指してよい。また、谷部２０９の水素化学濃度が、水素化学濃度Ｄｈｉ１および水素化学濃度Ｄｈｉ２の低い方の半分以上である場合に、第１水素濃度ピーク２０１と、第２水素濃度ピーク２０６とが重なっているとしてもよい。
　第２ドナー濃度ピーク２１６の水素化学濃度Ｄｄｉ２は、下面２３におけるドナー濃度Ｄｄ２より大きくてよく、小さくてもよい。第２ドナー濃度ピーク２１６のドナー濃度Ｄｄｉ２は、下面２３におけるドナー濃度Ｄｄ２の１０倍以上であってよく、第１ドナー濃度ピーク２１１の１０倍以上であってもよい。
　図９Ｂは、図８ＢのＩ－Ｉ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の例を示している。図８Ｂにおいて説明したように、本例における深さ位置Ｚ２は、第１水素濃度ピーク２０１および第２水素濃度ピーク２０６の位置よりも、上面２１側にあってよい。
　図１０Ａは、図１のＡ－Ａ断面における水素化学濃度Ｄｈと、キャリア濃度Ｄｃの各分布例を示す図である。水素化学濃度Ｄｈの分布は、図２、または図４、または図５の例と同一であってよい。本例の半導体装置１００は、水素増加部１８０にライフタイム調整部２３１を有する。ライフタイム調整部２３１は、格子欠陥等のライフタイムキラーの密度分布が極大値を示す部分である。ライフタイムキラーは、正孔または電子と結合することで、キャリアのライフタイムを短くする。また、ライフタイム調整部２３１は、キャリアのライフタイムが極小値を示す部分であってもよい。
　上面２１から第１注入位置Ｚｉ１に水素イオンを注入することで、水素イオンが通過した領域には格子欠陥が形成される。特に、第１注入位置Ｚｉ１の周辺には格子欠陥が高密度に形成される。ただし、第１注入位置Ｚｉ１の近傍においては、水素も高濃度に存在するので、格子欠陥と水素が結合して水素ドナーとなる。このため、第１注入位置Ｚｉ１において、キャリア濃度Ｄｃはキャリア濃度ピーク２２０を有する。一方で、第１注入位置Ｚｉ１よりも上面２１側の領域では、水素化学濃度が比較的に低いので、格子欠陥が多く残存しうる。このため、キャリア濃度Ｄｃは、キャリア濃度ピーク２２０と接して、ライフタイム調整部２３１を有する場合がある。
　図１０Ｂは、図１のＡ－Ａ断面における水素化学濃度Ｄｈと、キャリア濃度Ｄｃの各分布例を示す別の図である。図１０Ａとは、キャリア濃度ピーク２２０の上面２１側の領域において、キャリア濃度Ｄｃの低下がなく、キャリアのライフタイム調整部２３１を備えていない点で異なる。本例では、キャリアのライフタイムが極小値を備えなくてもよい。下面２３におけるキャリア濃度をＤｃ２とし、第１注入位置Ｚｉ１におけるキャリア濃度をＤｃｉ（図１０Ｂの例ではＤｃ２＝Ｄｃｉ）とする。キャリア濃度Ｄｃ２、Ｄｃｉは、ドナー濃度Ｄｄ２、Ｄｄｉと同一であってよい。
　図１１Ａは、図８ＡのＣ－Ｃ断面における水素化学濃度Ｄｈと、キャリア濃度Ｄｃの各分布例を示す図である。水素化学濃度Ｄｈの分布は、図９Ａの例と同一であってよい。本例においては、第１水素濃度ピーク２０１と接して、第２水素濃度ピーク２０６が配置されている。第２水素濃度ピーク２０６を設けることで、第２水素濃度ピーク２０６の近傍における格子欠陥が水素と結合して水素ドナー化する。このため、第２水素濃度ピーク２０６の近傍におけるキャリアライフタイムは回復する。本例では、下面１９を研削した後に、下面２３から第２注入位置Ｚｉ２に水素イオンを注入してよい。これにより、第２注入位置Ｚｉ２への水素イオンの加速エネルギーを小さくでき、第２注入位置Ｚｉ２に水素イオンを注入したことに起因する格子欠陥の形成を抑制できる。
　本例のライフタイム調整部２３０は、第２水素濃度ピーク２０６よりも上面２１側において、第２水素濃度ピーク２０６と接して設けられている。また、第２水素濃度ピーク２０６を設けることで、ライフタイム調整部２３０の深さ方向における長さを調整できる。このため、深さ方向におけるキャリアライフタイムの分布を制御しやすくなる。一般にライフタイムキラーは、ヘリウム等の水素以外の粒子を照射することで形成される。本例においては、水素を照射することでライフタイム調整部２３０を形成できる。このため、本例のライフタイム調整部２３０にはヘリウムが含まれていない。
　なお、第２注入位置Ｚｉ２には、半導体基板１０の下面側から水素イオンが注入されている。このため、第２水素濃度ピーク２０６の上側裾２０８は、下側裾２０７よりも水素化学濃度が急峻に変化してよい。本例では、ゲートトレンチ部４０の下端から、上側裾２０８の上端まで、水素化学濃度が単調に増加している。
　図１１Ｂは、図８ＡのＣ－Ｃ断面における水素化学濃度Ｄｈと、キャリア濃度Ｄｃの各分布例を示す別の図である。図１１Ａとは、キャリア濃度ピーク２２０の上面２１側の領域において、キャリア濃度Ｄｃの低下がなく、キャリアのライフタイム調整部２３０を備えていない点で異なる。本例では、キャリアのライフタイムが極小値を備えなくてもよい。
　図１２は、半導体装置１００の一例を示す上面図である。図１２においては、各部材を半導体基板１０の上面に投影した位置を示している。図１２においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
　半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、図１から図１１Ｂにおいて説明した水素化学濃度分布、ドナー濃度分布およびキャリア濃度分布を有してよい。ただし半導体基板１０は、図１から図１１Ｂにおいて説明した各濃度ピークとは異なる他の濃度ピークを更に有していてよい。後述するバッファ領域２０のように、水素イオンを注入して半導体基板１０におけるＮ型領域を形成する場合がある。この場合、水素化学濃度分布は、図１から図１１Ｂにおいて説明した水素化学濃度Ｄｈの分布の他に、局所的な水素濃度ピークを有し得る。また、後述するエミッタ領域１２のように、リン等の水素以外のＮ型不純物を注入して半導体基板１０におけるＮ型領域を形成する場合がある。この場合、ドナー濃度分布は、図１から図１１Ｂにおいて説明したドナー濃度分布の他に、局所的なドナー濃度ピークを有し得る。また、後述するベース領域１４のように、ボロン等のＰ型不純物を注入して半導体基板１０におけるＰ型領域を形成する場合がある。この場合、キャリア濃度分布は、図１０Ａから図１１Ｂにおいて説明したキャリア濃度分布の他に、局所的なキャリア濃度ピークを有し得る。
　半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図１２においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
　半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１２では省略している。
　活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図１２の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１６０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
　図１２においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１２ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
　ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
　トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
　半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
　ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図１２においては、ゲート配線に斜線のハッチングを付している。
　本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１６４と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
　活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のバラツキを低減できる。
　活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
　活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
　また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
　本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
　図１３は、図１２における領域Ｄの拡大図である。領域Ｄは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
　エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図１３では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図１３においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
　エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
　活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
　エミッタ電極５２は、金属を含む材料で形成される。図１３においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
　ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
　トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
　本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図１３における延伸方向はＹ軸方向である。
　先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
　トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図１３に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
　ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
　配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
　それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図１３においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
　トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
　メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
　他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
　ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
　それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
　ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図１３においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
　カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
　図１４は、図１３におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
　層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図１３において説明したコンタクトホール５４が設けられている。
　エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
　半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
　トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
　エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
　ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
　蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
　ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
　トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピーク２５を有する。濃度ピーク２５のドーピング濃度とは、濃度ピーク２５の頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。
　本例のバッファ領域２０は、半導体基板１０の深さ方向（Ｚ軸方向）において、３つ以上の濃度ピーク２５を有する。バッファ領域２０の濃度ピーク２５は、例えば水素（プロトン）またはリンの濃度ピークと同一の深さ位置に設けられていてよい。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。本明細書では、バッファ領域２０の上端の深さ位置をＺｆとする。深さ位置Ｚｆは、ドーピング濃度が、ドリフト領域１８のドーピング濃度より高くなる位置であってよい。
　トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
　ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
　半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
　上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
　ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
　ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
　ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
　本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。本明細書では、ゲートトレンチ部４０の下端の深さ位置をＺｔとする。
　ドリフト領域１８は、図１から図１１Ｂにおいて説明した直線部２１４または水素増加部１８０のドナー濃度と同一のドナー濃度を有してよい。つまりドリフト領域１８は、主にバルク・ドナー濃度Ｄ０と、水素ドナー（ＶＯＨ欠陥）濃度とによって定まるドナー濃度Ｄｄを有する。ドリフト領域１８以外の領域には、局所的にドーパントが注入されている。このため、これらの領域におけるドーピング濃度は、図１から図１１Ｂにおいて説明したドナー濃度とは異なる。
　図１５は、図１４におけるＦ－Ｆ線におけるドーピング濃度Ｄｄｐ、および、水素化学濃度Ｄｈの分布例を示す図である。本例の半導体装置１００は、ライフタイム調整部を有していない。ドーピング濃度Ｄｄｐは、図１から図１１Ｂにおいて説明したいずれかの態様のドナー濃度Ｄｄの分布に、各領域における局所的な濃度ピークを重畳した形状を有してよい。
　エミッタ領域１２およびカソード領域８２は、リン等のＮ型ドーパントを含む。コレクタ領域２２およびベース領域１４は、ボロン等のＰ型ドーパントを含む。蓄積領域１６は、リンまたは水素等のＮ型ドーパントを含む。それぞれの領域のドーピング濃度は、各ドーパント濃度ピークに応じたドーピング濃度ピークを有する。
　本例のバッファ領域２０は、ドーピング濃度Ｄｐの分布において、複数のドーピング濃度ピーク２５－１、２５－２、２５－３、２５－４を有する。本例では、それぞれのドーピング濃度ピーク２５は、水素イオンを局所的に注入することで形成されている。他の例では、いずれかのドーピング濃度ピーク２５は、リン等のＮ型ドーパントを注入することで形成されてもよい。
　本例の水素化学濃度Ｄｈの分布は、バッファ領域２０において局所的な水素濃度ピーク１０３を複数有する。水素濃度ピーク１０３の半値幅は、半導体基板１０の深さ方向における厚みの１／１０以下である。水素化学濃度Ｄｈの分布は、局所的な水素濃度ピーク１０３が設けられた領域を除き、平坦か、下面２３に向かって単調に増加する。本例では、半導体基板１０の上面２１からバッファ領域２０の上端位置Ｚｆまで、水素増加部１８０が設けられている。水素増加部１８０は、複数の水素濃度ピーク１０３のうち、最も上面２１に近い水素濃度ピーク１０３－４の頂点位置まで設けられていてもよい。バッファ領域２０の上端位置Ｚｆは、最も上面２１に近い水素濃度ピーク１０３－４の頂点の位置であってよい。
　複数の水素濃度ピーク１０３のうち、最も上面２１に近い水素濃度ピーク１０３－４が、図１から図１１Ｂにおいて説明した第１水素濃度ピーク２０１であってよい。つまり、当該水素濃度ピーク１０３の位置には、上面２１から水素イオンが注入されてよい。他の水素濃度ピーク１０３の位置には、下面２３から水素イオンが注入されてよい。本例では、水素増加部１８０が、ゲートトレンチ部４０の下端位置Ｚｔから、水素濃度ピーク１０３－４の上側裾２０３まで設けられている。水素増加部１８０は、上側裾２０３を含んでよい。
　他の例では、いずれか２つの水素濃度ピーク１０３が、図８Ａまたは図９Ａにおいて説明した第１水素濃度ピーク２０１および第２水素濃度ピーク２０６であってもよい。深さ方向において隣り合って配置された２つの水素濃度ピーク１０３が、第１水素濃度ピーク２０１および第２水素濃度ピーク２０６であってもよい。複数の水素濃度ピーク１０３のうち、最も上面２１に近い水素濃度ピーク１０３－４が、第２水素濃度ピーク２０６であり、次に上面２１に近い水素濃度ピーク１０３－３が、第１水素濃度ピーク２０１であってよい。第２水素濃度ピーク２０６の位置には、下面２３から水素イオンが注入されてよい。
　図１６は、図１４におけるＦ－Ｆ線におけるドーピング濃度Ｄｄｐ、および、水素化学濃度Ｄｈの他の分布例を示す図である。本例の蓄積領域１６は、水素イオンを注入することで形成されている。つまり蓄積領域１６のドナーは、水素ドナーである。他の構造は、図１５の例と同一であってよい。図１６の例では、水素濃度ピーク１０３－４が、第１水素濃度ピーク２０１に対応している。
　本例の水素化学濃度Ｄｈの分布は、蓄積領域１６の深さ位置に、第２水素濃度ピーク２０６を有する。第２水素濃度ピーク２０６の位置には、上面２１から水素イオンが注入されてよい。蓄積領域１６を水素ドナーで形成することで、蓄積領域１６から下面２３に向かって水素を拡散させることができる。これにより、水素増加部１８０を容易に形成できる。なお、第２水素濃度ピーク２０６の水素化学濃度Ｄｈｉ６は、水素濃度ピーク１０３－４の水素化学濃度Ｄｈｉ４より大きくてよく、小さくてもよい。
　水素増加部１８０の少なくとも一部は、ゲートトレンチ部４０の下端位置Ｚｔと、半導体基板１０の下面２３との間に配置される。バッファ領域２０が水素濃度ピーク１０３を有する場合、水素増加部１８０は、ゲートトレンチ部４０の下端位置Ｚｔと、バッファ領域２０の上端位置Ｚｆとの間に配置される。図１６の例では、水素増加部１８０は、ゲートトレンチ部４０の下端位置Ｚｔから、バッファ領域２０の上端位置Ｚｆまで設けられている。水素増加部１８０は、蓄積領域１６の下端位置から、バッファ領域２０の上端位置Ｚｆまで設けられてもよい。蓄積領域１６の下端位置は、下側裾２０７から下面２３に向かって、水素化学濃度Ｄｈが上昇し始める位置である。
　図１７は、図１３におけるｅ－ｅ断面の他の例を示す図である。本例の半導体装置１００は、バッファ領域２０の上側にライフタイム調整部２３０を有する。他の構造は、図１３の例と同様である。
　ライフタイム調整部２３０は、図１１Ａにおいて説明した構造を有してよい。本例のライフタイム調整部２３０は、バッファ領域２０において最も上面２１側に配置された水素濃度ピーク１０３－４（図１５等参照）に接して配置されてよい。水素濃度ピーク１０３－４は、図１１Ａにおいて説明した第２水素濃度ピーク２０６であってよい。
　図１８は、半導体装置１００の製造方法の一例を示す図である。本例の製造方法は、上面側構造形成段階Ｓ１８００、第１水素注入段階Ｓ１８０２、研削段階Ｓ１８０４、下面側構造形成段階Ｓ１８０６、熱処理段階Ｓ１８０８および電極形成段階Ｓ１８１０を備える。
　上面側構造形成段階Ｓ１８００において、半導体装置１００の構造のうち、半導体基板１０の上面２１側の構造を形成する。上面側構造形成段階Ｓ１８００における半導体基板１０は、下面１９（図１参照）を有する研削前の基板である。上面２１側の構造には、例えばベース領域１４、エミッタ領域１２、蓄積領域１６、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ電極５２、層間絶縁膜３８、ゲート配線等が含まれる。
　次に第１水素注入段階Ｓ１８０２において、半導体基板１０の上面２１から、半導体基板１０の内部の予め定められた第１注入位置Ｚｉ１に水素イオンを注入する。第１水素注入段階Ｓ１８０２における半導体基板１０は、下面１９を有する研削前の基板である。第１注入位置Ｚｉ１は、研削段階Ｓ１８０４の後の半導体基板の深さ方向の中央Ｚｃよりも下方に配置されている。図２等において説明したように、第１注入位置Ｚｉ１は、研削後の下面２３の近傍に配置されてよい。第１注入位置Ｚｉ１は、図１から図１７において説明したいずれの位置であってもよい。
　一例として、第１水素注入段階Ｓ１８０２における水素イオンのドーズ量は、１×１０１３ｉｏｎｓ／ｃｍ２以上、１×１０１４ｉｏｎｓ／ｃｍ２以下である。上面２１から第１注入位置Ｚｉ１までの通過領域には、格子欠陥が形成される。
　次に研削段階Ｓ１８０４において、半導体基板１０の下面１９を研削して、水素が存在する領域の一部を除去する。研削段階Ｓ１８０４においては、研削後の下面２３の位置は、図１から図１７において説明したいずれの例と同一であってもよい。例えば研削段階Ｓ１８０４において、下面１９から、第１注入位置Ｚｉ１を越えた位置までを除去する。
　次に下面側構造形成段階Ｓ１８０６において、半導体基板１０の下面２３側の構造を形成する。下面２３側の構造には、例えばコレクタ領域２２、カソード領域８２、バッファ領域２０等が含まれる。なお、第１水素注入段階Ｓ１８０２よりも後の工程では、注入した水素が半導体基板１０の外に放出されないように、半導体基板１０の全体を５００℃以上に加熱する工程が存在しないことが好ましい。下面側構造形成段階Ｓ１８０６においてコレクタ領域２２、カソード領域８２等を形成する場合、レーザーアニールで局所的なアニール行ってよい。また、図１７に示したゲート絶縁膜４２等の酸化膜は、１０００℃程度の高温による熱酸化で形成される場合がある。このため、第１水素注入段階Ｓ１８０２は、熱酸化工程よりも後に行うことが好ましい。
　次に、熱処理段階Ｓ１８０８において半導体基板１０を熱処理して、水素ドナー（ＶＯＨ欠陥）を形成する。熱処理段階Ｓ１８０８においては、半導体基板１０を熱処理炉に投入して、半導体基板１０の全体を加熱してよい。熱処理段階Ｓ１８０８においては、水素を拡散させ、また、水素ドナーの形成を促進できる条件で熱処理を行う。熱処理段階Ｓ１８０８においては、３５０℃以上、３８０℃以下の温度で、３時間以上、１０時間以下の期間、熱処理を行ってよい。熱処理段階Ｓ１８０８により、水素イオンの通過領域に水素ドナーを形成して、通過領域におけるドナー濃度および比抵抗を調整できる。形成される水素ドナーの濃度は、第１水素注入段階Ｓ１８０２における水素イオンのドーズ量で精度よく制御できる。このため、通過領域におけるドナー濃度および比抵抗を精度よく制御できる。従って、半導体装置１００の特性、特に耐圧のばらつきを抑制できる。
　次に、電極形成段階Ｓ１８１０において、コレクタ電極２４を形成する。Ｓ１８００からＳ１８１０の工程は、ウエハ状態の半導体基板を用いて行ってよい。この場合、Ｓ１８１０の後に、ウエハを個片化してチップ状態の半導体装置１００を製造してよい。
　図１９は、半導体装置１００の製造方法の他の例を示す図である。本例においては、熱処理段階Ｓ１８０８を行うタイミングが、図１８の例とは相違する。他の工程は、図１８の例と同一である。
　本例では、第１水素注入段階Ｓ１８０２の後、研削段階Ｓ１８０４の前に、熱処理段階Ｓ１８０８を行う。つまり、研削段階Ｓ１８０４よりも前に、水素ドナーを形成する。熱処理段階Ｓ１８０８における熱処理条件は、図１８の例と同一であってよい。
　熱処理段階Ｓ１８０８の後に、研削段階Ｓ１８０４、下面側構造形成段階Ｓ１８０６および電極形成段階Ｓ１８１０を行う。このような工程によっても、半導体装置１００を製造できる。
　図２０は、半導体装置１００の製造方法の他の例を示す図である。本例の製造方法は、図１８に示した工程において、上面側構造形成段階Ｓ１８００よりも後で、且つ、熱処理Ｓ１８０８よりも前に第２水素注入段階Ｓ２０００を更に備える。他の工程は、図１８の例と同一である。
　第２水素注入段階Ｓ２０００においては、半導体基板１０の上面２１または下面２３から、半導体基板１０の内部の予め定められた第２注入位置Ｚｉ２に水素イオンを注入する。第２注入位置Ｚｉ２は、図１から図１７において説明したいずれの位置であってもよい。図９Ａの例のように、第１水素注入段階Ｓ１８０２により注入された水素の第１水素濃度ピーク２０１と、第２水素注入段階Ｓ２０００により注入された水素の第２水素濃度ピーク２０６とが重なるように、第２注入位置Ｚｉ２に水素を注入してよい。
　第２水素注入段階Ｓ２０００は、研削段階Ｓ１８０４の前に行ってよく、後に行ってもよい。第２水素注入段階Ｓ２０００は、第１水素注入段階Ｓ１８０２の前に行ってよく、後に行ってもよい。図２０の例では、第１水素注入段階Ｓ１８０２と、研削段階Ｓ１８０４の間において、第２水素注入段階Ｓ２０００を行っている。
　第２水素注入段階Ｓ２０００における水素イオンの飛程は、第１水素注入段階Ｓ１８０２における水素イオンの飛程より短くてよい。第２水素注入段階Ｓ２０００における水素イオンの加速エネルギーは、第１水素注入段階Ｓ１８０２における水素イオンの加速エネルギーよりも低くてよい。これにより、第２注入位置Ｚｉ２の近傍に形成される格子欠陥の密度を小さくできる。
　一例として、第２水素注入段階Ｓ２０００における水素イオンのドーズ量は、１×１０１３ｉｏｎｓ／ｃｍ２以上、１×１０１５ｉｏｎｓ／ｃｍ２以下である。第２水素注入段階Ｓ２０００における水素イオンのドーズ量は、第１水素注入段階Ｓ１８０２における水素イオンのドーズ量よりも多くてよい。これにより、水素ドナーを形成するための水素を多く供給できる。
　図２０の例では、第２水素注入段階Ｓ２０００よりも後に、研削段階Ｓ１８０４を行う。研削段階Ｓ１８０４においては、図１から図１７において説明したいずれの位置まで半導体基板１０を研削してもよい。研削段階Ｓ１８０４においては、第２注入位置Ｚｉ２を含む領域を除去してよい。第２注入位置Ｚｉ２は、研削段階Ｓ１８０４で研削されない領域に配置されていてもよい。また、研削段階Ｓ１８０４においては、第１注入位置Ｚｉ１を含む領域を除去してよい。また、第１注入位置Ｚｉ１は、研削段階Ｓ１８０４で研削されない領域に配置されていてもよい。研削段階Ｓ１８０４の後に、下面側構造形成段階Ｓ１８０６、熱処理段階Ｓ１８０８および電極形成段階Ｓ１８１０を行う。これにより半導体装置１００を製造できる。
　図２１は、半導体装置１００の製造方法の他の例を示す図である。本例においては、熱処理段階Ｓ１８０８を行うタイミングが、図２０の例とは相違する。他の工程は、図２０の例と同一である。
　本例では、第１水素注入段階Ｓ１８０２および第２水素注入段階Ｓ２０００の後、且つ、研削段階Ｓ１８０４の前に、熱処理段階Ｓ１８０８を行う。つまり、研削段階Ｓ１８０４よりも前に、水素ドナーを形成する。熱処理段階Ｓ１８０８における熱処理条件は、図１８の例と同一であってよい。
　熱処理段階Ｓ１８０８の後に、研削段階Ｓ１８０４、下面側構造形成段階Ｓ１８０６および電極形成段階Ｓ１８１０を行う。このような工程によっても、半導体装置１００を製造できる。
　図１８から図２１において説明した各工程の順番は、適宜入れかえることができる。例えば、第１水素注入段階Ｓ１８０２と、第２水素注入段階Ｓ２０００の間に研削段階Ｓ１８０４を行ってよい。第２水素注入段階Ｓ２０００において下面側から水素イオンを注入する場合には、研削段階Ｓ１８０４を先に行うことで、第２水素注入段階Ｓ２０００における水素イオンの加速エネルギーを低くできる。これにより、半導体基板１０に与えるダメージを抑制できる。
　また、下面構造形成段階Ｓ１８０６の後に、各水素注入段階と、熱処理段階Ｓ１８０８を行ってもよい。また、熱処理段階Ｓ１８０８は、下面構造形成段階Ｓ１８０６の途中に行ってもよい。また、各水素注入段階は、上面側構造形成段階Ｓ１８００または下面側構造形成段階Ｓ１８０６に含まれていてもよい。図１５等で説明したように、バッファ領域２０を形成する工程で、各水素注入段階を行ってよい。図１６等で説明したように、蓄積領域１６を形成する工程で、第２水素注入段階Ｓ２０００を行ってもよい。
　図２２は、半導体装置１００の他の例を示す断面図である。本例の半導体装置１００は、半導体基板１０を研削した後に、第１注入位置Ｚｉ１に水素イオンを注入して形成する点で、図１から図２１において説明した半導体装置１００と相違する。他の点において、本例の半導体装置１００は、図１から図２１において説明したいずれかの半導体装置１００と同様である。本例の半導体装置１００の構造は、図１から図２１において説明した半導体装置１００と同一であってよい。
　研削後の半導体基板１０は、上面２１および下面２３を有する。本例では、上面２１から第１注入位置Ｚｉ１に水素イオンを注入する。第１注入位置Ｚｉ１は、半導体基板１０の外側の位置であり、且つ、半導体基板１０の下面２３よりも下側の位置である。第１注入位置Ｚｉ１は、前記半導体基板が研削されて除去された領域内の位置であってよい。下面２３の深さ位置Ｚ２と、第１注入位置Ｚｉ１との距離は、図１から図２１において説明したいずれかの例と同様であってよく、異なっていてもよい。第１注入位置Ｚｉ１に水素イオンを注入する場合の加速エネルギーは、図１から図２１において説明したいずれかの例と同様であってよく、異なっていてもよい。半導体基板１０のドナー濃度を高精度に制御できる。
　図２３は、図２２のＧ－Ｇ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の例を示している。なお、水素化学濃度Ｄｈの分布およびドナー濃度Ｄｄの分布のうち、半導体基板１０の内部における分布を実線で示し、半導体基板１０の外側における仮想的な分布を破線で示している。仮想的な分布は、当該領域にも半導体基板１０が存在していたと仮定した場合の濃度分布である。
　水素化学濃度Ｄｈの第１水素濃度ピーク２０１の頂点は、半導体基板１０の下面２３よりも下側に配置されている。つまり、第１注入位置Ｚｉ１は、深さ位置Ｚ２よりも下側に配置されている。図２３においては、第１注入位置Ｚｉ１と深さ位置Ｚ２との距離は、第１水素濃度ピーク２０１の半値全幅ＦＷＨＭより小さい。他の例では、第１注入位置Ｚｉ１と深さ位置Ｚ２との距離は、第１水素濃度ピーク２０１の半値全幅ＦＷＨＭの１倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。また、第１水素濃度ピーク２０１の頂点の両側において、水素化学濃度がピーク濃度Ｄｈｉ１の１％となる２点間の距離を、ＦＷ１％Ｍとする。第１注入位置Ｚｉ１と深さ位置Ｚ２との距離は、ＦＷ１％Ｍの１倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。第１注入位置Ｚｉ１と深さ位置Ｚ２との距離を大きくすることで、半導体基板１０の内部における水素化学濃度Ｄｈおよびドナー濃度Ｄｄの分布を均一にできる。
　本例の半導体装置１００においても、図１２から図２１において説明したように、トランジスタおよびダイオードの少なくとも一方が形成されてよい。本例の半導体装置１００も、図１５または図１６に示した各濃度分布を有してよい。
　図２４は、半導体装置１００の製造方法の他の例を示す図である。本例の製造方法は、研削段階Ｓ１８０４と、第１水素注入段階Ｓ１８０２の順番が入れ替わっている点で、図１８の例と相違する。他の段階は、図１８の例と同様である。なお、図１９から図２１において説明したそれぞれの例においても、本例と同様に研削段階Ｓ１８０４を、第１水素注入段階Ｓ１８０２より先に行ってよい。
　図２５は、半導体装置１００の一例を示す断面図である。本例の半導体装置１００は、図１から図２４において説明した例とは、第１注入位置Ｚｉ１が、半導体基板１０を研削する前の下面１９の位置Ｚ３よりも、さらに半導体基板１０の外側（－Ｚ軸側）に位置する点で異なる。他の点において、本例の半導体装置１００は、図１から図２４において説明したいずれかの半導体装置１００と同様である。
　図２６は、図２５のＨ－Ｈ線に示した位置における、深さ方向の水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布、および、バルク・ドナー濃度Ｄ０の分布の例を示している。図２とは、研削前の半導体基板１０の下面１９の位置Ｚ３が、第１水素濃度ピーク２０１よりも上面２１側に位置する点で異なる。下面１９の位置Ｚ３は、上側裾２０３よりも上面２１側に位置してよい。下面１９の位置Ｚ３は、接続部２０５よりも上面２１側に位置してよい。
　実際には、第１水素濃度ピーク２０１は、半導体基板１０には形成されない。しかしながら、公知のシミュレーション技術により、予め第１水素濃度ピーク２０１の位置Ｚｉ１および水素イオン注入の加速エネルギーを設定し、水素化学濃度Ｄｈの分布、ドナー濃度Ｄｄの分布等を計算してよい。
　下面２３における水素化学濃度Ｄｈ２は、上面２１における水素化学濃度Ｄｈ１の１．２倍以上であってよく、１．５倍以上であってよく、２倍以上であってもよい。下面２３における水素化学濃度Ｄｈ２は、上面２１における水素化学濃度Ｄｈ１の１０倍以下であってよく、５倍以下であってよく、３倍以下であってよい。水素イオンの注入は、半導体基板１０を研削する前に行ってよく、研削後に行ってもよい。また、本例の製造方法は、図１８から図２１、図２４のいずれかの例と同じであってよく、また、各工程の順番は、適宜入れかえてよい。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、１９・・・下面、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・濃度ピーク、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１０３・・・水素濃度ピーク、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１６０・・・活性部、１６２・・・端辺、１６４・・・ゲートパッド、１８０・・・水素増加部、１９０・・・直線、１９２・・・帯状範囲、２０１・・・第１水素濃度ピーク、２０２・・・下側裾、２０３・・上側裾、２０４・・・直線部、２０５・・・接続部、２０６・・・第２水素濃度ピーク、２０７・・・下側裾、２０８・・・上側裾、２０９・・・谷部、２１１・・・第１ドナー濃度ピーク、２１２・・・下側裾、２１３・・・上側裾、２１４・・・直線部、２１５・・・接続部、２１６・・・第２ドナー濃度ピーク、２１７・・・下側裾、２１８・・・上側裾、２１９・・・谷部、２２０・・・キャリア濃度ピーク、２３０・・・ライフタイム調整部、２３１・・・ライフタイム調整部

Claims (17)

  1. 　上面および下面を有し、バルク・ドナーを含む半導体基板と、
    　前記上面から前記下面に向かって、水素化学濃度が単調に増加する水素増加部と
    　を備え、
    　前記水素増加部は、前記半導体基板の深さ方向における厚みの３０％以上に渡って設けられ、
    　前記水素増加部におけるドナー濃度は、バルク・ドナー濃度よりも高い
    　半導体装置。
  2. 　局所的な水素濃度ピークが設けられた部分を除き、前記上面から前記下面まで前記水素化学濃度が単調に増加している
    　請求項１に記載の半導体装置。
  3. 　前記水素増加部は、前記半導体基板の下面側において、深さ方向の水素化学濃度分布の傾きが前記下面に近づくほど増加する部分を有する
    　請求項１または２に記載の半導体装置。
  4. 　前記半導体基板において前記水素増加部以外の領域に設けられた水素濃度ピークを有する
    　請求項１から３のいずれか一項に記載の半導体装置。
  5. 　前記半導体基板に設けられた第１導電型のドリフト領域と、
    　前記半導体基板の前記上面と前記ドリフト領域との間に設けられた第２導電型のベース領域と、
    　前記半導体基板の前記上面と前記ベース領域との間に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    　前記半導体基板の前記下面と前記ドリフト領域との間に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型のバッファ領域と、
    　前記半導体基板の前記上面から前記ドリフト領域に達する深さ位置まで設けられたゲートトレンチ部と
    　を備え、
    　前記バッファ領域は、前記水素濃度ピークを含み、
    　前記水素増加部は、前記ゲートトレンチ部の下端と、前記バッファ領域の上端の間に配置されている
    　請求項４に記載の半導体装置。
  6. 　前記水素増加部は、前記ゲートトレンチ部の下端から、前記バッファ領域の上端まで設けられている
    　請求項５に記載の半導体装置。
  7. 　前記バッファ領域における前記水素化学濃度の分布は、前記水素濃度ピークから前記下面に向かう下側裾と、前記水素濃度ピークから前記上面に向かう上側裾を有し、
    　前記上側裾は、前記下側裾よりも急峻に水素化学濃度が変化し、
    　前記ゲートトレンチ部の下端から前記上側裾まで、前記水素化学濃度が単調に増加している
    　請求項６に記載の半導体装置。
  8. 　前記水素増加部は、キャリアのライフタイムを調整するライフタイム調整部を含む
    　請求項１から７のいずれか一項に記載の半導体装置。
  9. 　前記半導体基板に設けられた第１導電型のドリフト領域と、
    　前記半導体基板の前記上面と前記ドリフト領域との間に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    　前記半導体基板の前記上面と前記蓄積領域との間に設けられた第２導電型のベース領域と、
    　前記半導体基板の前記上面と前記ベース領域との間に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    　前記半導体基板の前記上面から前記ドリフト領域に達する深さ位置まで設けられたゲートトレンチ部と
    　を備え、
    　前記蓄積領域は、前記水素濃度ピークを含み、
    　前記水素増加部は、前記ゲートトレンチ部の下端と、前記半導体基板の前記下面の間に配置されている
    　請求項４に記載の半導体装置。
  10. 　上面および下面を有する半導体基板を備える半導体装置の製造方法であって、
    　前記半導体基板の前記上面から、前記半導体基板の内部の予め定められた第１注入位置に水素イオンを注入する第１水素注入段階と、
    　前記半導体基板の前記下面を研削して、水素が存在する領域の一部を除去する研削段階と、
    　前記半導体基板を熱処理する熱処理段階と
    　を備え、
    　前記第１注入位置は、前記研削段階の後の前記半導体基板の深さ方向の中央よりも下方に配置されている
    　半導体装置の製造方法。
  11. 　上面および下面を有する半導体基板を備える半導体装置の製造方法であって、
    　前記半導体基板の前記下面を研削する研削段階と、
    　前記半導体基板の前記上面から、前記半導体基板の内部の予め定められた第１注入位置に水素イオンを注入する第１水素注入段階と、
    　前記半導体基板を熱処理する熱処理段階と
    　を備え、
    　前記第１注入位置は、前記研削段階の後の前記半導体基板の深さ方向の中央よりも下方に配置されている
    　半導体装置の製造方法。
  12. 　前記研削段階において、前記第１注入位置を含む領域を除去する
    　請求項１０に記載の半導体装置の製造方法。
  13. 　前記第１注入位置は、前記半導体基板が研削されて除去された領域内の位置である
    　請求項１１に記載の半導体装置の製造方法。
  14. 　前記熱処理段階の前に、前記半導体基板の前記上面または前記下面から、前記半導体基板の内部の予め定められた第２注入位置に水素イオンを注入する第２水素注入段階を備える
    　請求項１０から１３のいずれか一項に記載の半導体装置の製造方法。
  15. 　前記研削段階において、前記第２注入位置を含む領域を除去する
    　請求項１４に記載の半導体装置の製造方法。
  16. 　前記第１水素注入段階により注入された水素の第１水素濃度ピークと、前記第２水素注入段階により注入された水素の第２水素濃度ピークとが重なるように、前記第２注入位置に水素を注入する
    　請求項１４または１５に記載の半導体装置の製造方法。
  17. 　前記第２注入位置は、前記研削段階で研削されない位置に配置されている
    　請求項１４に記載の半導体装置の製造方法。
PCT/JP2020/046623 2019-12-18 2020-12-14 半導体装置および半導体装置の製造方法 WO2021125147A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021565577A JP7400834B2 (ja) 2019-12-18 2020-12-14 半導体装置および半導体装置の製造方法
CN202080039220.9A CN113892185A (zh) 2019-12-18 2020-12-14 半导体装置及半导体装置的制造方法
US17/456,381 US20220085166A1 (en) 2019-12-18 2021-11-24 Semiconductor apparatus and manufacturing method of semiconductor apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019228298 2019-12-18
JP2019-228298 2019-12-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/456,381 Continuation US20220085166A1 (en) 2019-12-18 2021-11-24 Semiconductor apparatus and manufacturing method of semiconductor apparatus

Publications (1)

Publication Number Publication Date
WO2021125147A1 true WO2021125147A1 (ja) 2021-06-24

Family

ID=76477559

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/046623 WO2021125147A1 (ja) 2019-12-18 2020-12-14 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20220085166A1 (ja)
JP (1) JP7400834B2 (ja)
CN (1) CN113892185A (ja)
WO (1) WO2021125147A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266233A (ja) * 2006-03-28 2007-10-11 Toyota Central Res & Dev Lab Inc 電力用半導体装置及びその製造方法
WO2013100155A1 (ja) * 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2014208404A1 (ja) * 2013-06-26 2014-12-31 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2019181852A1 (ja) * 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604602B (zh) * 2016-08-12 2021-06-15 富士电机株式会社 半导体装置及半导体装置的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266233A (ja) * 2006-03-28 2007-10-11 Toyota Central Res & Dev Lab Inc 電力用半導体装置及びその製造方法
WO2013100155A1 (ja) * 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2014208404A1 (ja) * 2013-06-26 2014-12-31 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2019181852A1 (ja) * 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP7400834B2 (ja) 2023-12-19
US20220085166A1 (en) 2022-03-17
CN113892185A (zh) 2022-01-04
JPWO2021125147A1 (ja) 2021-06-24

Similar Documents

Publication Publication Date Title
JP7327541B2 (ja) 半導体装置および半導体装置の製造方法
WO2021029285A1 (ja) 半導体装置
WO2021125064A1 (ja) 半導体装置および半導体装置の製造方法
JP2021182614A (ja) 半導体装置および半導体装置の製造方法
JP7476996B2 (ja) 半導体装置
WO2021075330A1 (ja) 半導体装置および半導体装置の製造方法
WO2022107727A1 (ja) 半導体装置
WO2021166980A1 (ja) 半導体装置
JP2022019921A (ja) 半導体装置
WO2020217683A1 (ja) 半導体装置および製造方法
WO2022196768A1 (ja) 半導体装置
WO2021201216A1 (ja) 半導体装置および半導体装置の製造方法
WO2021177422A1 (ja) 半導体装置、半導体装置の製造方法および半導体装置を備えた電力変換装置
WO2021125147A1 (ja) 半導体装置および半導体装置の製造方法
WO2021070584A1 (ja) 半導体装置および半導体装置の製造方法
WO2021145397A1 (ja) 半導体装置および半導体装置の製造方法
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
WO2022102711A1 (ja) 半導体装置および半導体装置の製造方法
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
WO2023145805A1 (ja) 半導体装置および製造方法
JP2024091793A (ja) 半導体装置
JP2022161357A (ja) 半導体装置および製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20902821

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021565577

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20902821

Country of ref document: EP

Kind code of ref document: A1