JP6107156B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6107156B2
JP6107156B2 JP2013006206A JP2013006206A JP6107156B2 JP 6107156 B2 JP6107156 B2 JP 6107156B2 JP 2013006206 A JP2013006206 A JP 2013006206A JP 2013006206 A JP2013006206 A JP 2013006206A JP 6107156 B2 JP6107156 B2 JP 6107156B2
Authority
JP
Japan
Prior art keywords
conductivity type
region
diffusion region
type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013006206A
Other languages
English (en)
Other versions
JP2014003271A (ja
Inventor
聖自 百田
聖自 百田
俊之 松井
俊之 松井
弘美 小山
弘美 小山
崇 椎木
崇 椎木
輝洋 福知
輝洋 福知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013006206A priority Critical patent/JP6107156B2/ja
Priority to CN201310173163.5A priority patent/CN103426911B/zh
Priority to US13/896,305 priority patent/US9236460B2/en
Priority to EP13168372.4A priority patent/EP2667418B1/en
Publication of JP2014003271A publication Critical patent/JP2014003271A/ja
Application granted granted Critical
Publication of JP6107156B2 publication Critical patent/JP6107156B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Description

この発明はパワーモジュール等に搭載されるパワーデバイスなどの半導体装置、特には高い逆回復耐量が要求される接合ダイオード構造を有する半導体装置に関する。
近年、省エネルギー化の要求に対し、電力変換装置などに用いられるパワーモジュールの適用範囲が拡大している。これらパワーモジュールの構成は、たとえば、図９に示すように、コンバータ部１００、ブレーキ部２００、インバータ部３００を備え、インバータ部３００ではＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）３０１とＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）３０２が逆並列に接続される構成を有している。
通常、インバータ部３００に用いられる前記ＦＷＤ３０２には順方向の通電状態から逆阻止状態を回復する逆回復モードがある。この逆回復モードの過渡期には、ＦＷＤ３０２に高電圧と大電流が印加される。この高電圧と大電流に対するＦＷＤの耐量、すなわち逆回復耐量が低いと、逆回復電流の集中箇所で素子破壊が起こり易い。従って、ＦＷＤ３０２には素子破壊を防ぐために高い逆回復耐量が求められる。
図８に示す従来のＦＷＤの半導体基板の要部断面図を用い、ＦＷＤの構造とともに前記逆回復モードにおける破壊が起きる過程を、内部キャリアの挙動を通して説明する。一般的なＦＷＤの構成として、ｎ型シリコン半導体基板（以降、ｎ型ドリフト層１０１と略記する）を使用し、一方の主表面層にｐ型アノード拡散領域１０２を選択的に設ける。このｐ型アノード拡散領域１０２の中央表面にＡｌ−Ｓｉなどの合金からなるアノード電極１０３をオーミック接触させる。ｎ型ドリフト層１０１の裏面にはオーミック接触が可能な表面不純物濃度を有するｎ型カソード拡散層１０４を形成し、このｎ型カソード拡散層１０４の表面に接触するＴｉ／Ｎｉ／Ａｕなどの積層金属膜からなるカソード電極１０５を形成する。
また、前記ＦＷＤのｐ型アノード拡散領域１０２を取り巻く耐圧領域１０６の表面層には、耐圧および耐圧信頼性を確保するために、絶縁膜１０９とガードリング構造１０６−１、フィールドプレート構造１０６−２、リサーフ構造（図示せず）などの電界緩和構造とがそれぞれ環状に設けられる。この耐圧領域１０６の内側のｐ型アノード拡散領域１０２の中央表面にアノード電極１０３が接触する領域は主電流が流れるので、活性領域１０７と称する。この活性領域のｐ型アノード拡散領域１０２の周辺部１０８はＰＳＧなどの絶縁膜を介して前記アノード電極で覆われる。
このようなＦＷＤ３０２と前記ＩＧＢＴ３０１との逆並列構成を含むパワーモジュールの負荷は、一般的にモーターを代表とするインダクタンスであり、前記図９に示すように各ＩＧＢＴ３０１のゲート制御によるＯＮ／ＯＦＦに応じて、還流電流がＦＷＤ３０２にも流れる。初期状態としてＦＷＤ３０２は阻止状態であって逆バイアス状態である。
還流電流が流れる際は、まず、前述のような構成を有するＦＷＤ３０２が順バイアスされる。順バイアスされたＦＷＤは図８に示すように、ｐ型アノード拡散領域１０２内の正孔の電位がｐｎ接合の拡散電位（内部電位）を超えると、ｐ型アノード拡散領域１０２から正孔がｎ−層（ｎ型ドリフト層１０１に同じ）に少数キャリアとして注入される。その結果、ｎ型ドリフト層１０１には高注入される正孔キャリアの濃度に応じた電導度変調が生じて電子キャリア（多数キャリア）濃度が増加するので、よく知られたダイオードの順方向Ｉ−Ｖ曲線に見られるように、抵抗が激減して順方向電流が急激に増加する順方向特性を示す。
次にＦＷＤ３０２が逆バイアスされると、ｎ型ドリフト層１０１に残留する少数キャリア（正孔）の、多数キャリア（電子）との再結合およびアノード（負極）側への掃き出し過程を経て、ｎ型ドリフト層１０１に空乏層が広がる。空乏層が広がりきると電圧阻止状態となる。この過程が逆回復と呼ばれる。この逆回復時の前述のキャリア掃き出し過程はマクロ的には逆回復電流と称され、逆バイアスにもかかわらず、過渡的に電流が流れる状態である。この逆回復電流は順から逆方向に移行する際の電流低減率が大きいほど、ピーク電流値が大きくなる（ハードリカバリーともいう）。
少数キャリア（正孔）が、逆バイアス時の負極側であるアノード電極１０３から引き抜かれる（または掃き出される）際、ｐ型アノード拡散領域１０２の周辺部１０８の端部の曲率部１３０に集中する。その理由は、この曲率部１３０では、逆バイアスによって生じる電界の等電位線が局部的に密になり電界が高くなり易いので、電流密度と電界強度の双方が高くなるからである（特に前記順方向から逆方向に移行時の電流低減率が大きい時）。
また、曲率部１３０において逆回復時の電流が集中する他の理由は、ＦＷＤに主電流の流れているときには、ｐ型アノード拡散領域１０２の下部だけでなく、ｐ型アノード拡散領域１０２を取り巻く周辺部の耐圧領域１０６の下部にも少数キャリアが多く存在するからである。この周辺部のキャリアが、逆回復のときに、局部的に高くなった電界によってアノード電極１０３の端部に引き寄せられることにより、曲率部１３０に電流が集中するのである。
このような曲率部１３０に集中する少数キャリアの引き抜きを緩和するために、ｐ型アノード拡散領域１０２表面に直接接触するアノード電極１０３を領域の中央方向へ少数キャリアの拡散長以上後退させる構成とする方法が知られている。この構成によれば、この後退部分のｐ型アノード拡散領域１０２を絶縁膜１０９で覆い抵抗領域として機能させることができるからである（特許文献１の要約、図１）。
また、ｐ型アノード拡散領域の周辺部表面の絶縁膜面積よりも、該絶縁膜上に重なるアノード電極部分の面積の方が小さい構成とすることにより、逆回復耐量を向上させることを記載した文献がある。また、同文献には、ｐ型アノード拡散領域の周辺部の表面幅を長くし、その上部にはアノード電極を形成しないで絶縁を露出する、あるいはこの露出部の絶縁膜を開口し、浮遊電位の電極を形成したダイオードの記載もある（特許文献２の要約、図１）。
図２は、この特許文献２に示すダイオードの構造を模式的に表した図であり、ｐ型アノード拡散領域の平面パターンの一部の平面図（ａ）と、このｐ型アノード拡散領域に対応する部分の表層部および表面上構成の要部断面図（ｂ）である。ｐ型アノード拡散領域１の表面上にはＡｌ−Ｓｉ合金からなるアノード電極７と、同じくＡｌ−Ｓｉ合金からなるアノード分離電極５（第一金属膜）とフィールドプレート６（第二金属膜）とが絶縁膜３（ＰＳＧ：Ｐｈｏｓｐｈｏ Ｓｌｉｃａｔｅ Ｇｌａｓｓ）の開口部４を介して、それぞれ直接接触する部分を有する。アノード電極７とアノード分離電極５（第一金属膜）とは絶縁膜３ａにより電気的に分離されている。ｐ型アノード拡散領域１の外周端１ａの、さらに外側の耐圧領域４０に設置されるｐ型環状領域１−１は、ｐ型アノード拡散領域１の外周を取り巻く環状の平面パターンで形成され、表面を覆う絶縁膜（ＰＳＧ）３に設けられる開口部４を介して、この絶縁膜（ＰＳＧ）３上を覆うフィールドプレート６と接している。主電流の流れる活性領域３０はｐ型アノード拡散領域１とアノード電極７とが直接導電接触する領域であり、絶縁膜３ａの中央側（図面右側）となる。
また、アノード電極と導通するアノードコンタクト領域の外側であって、チップの４隅の円弧状の曲線部に、この曲線部沿って延びるｎ型の非拡散コーナー領域を設けることにより、アバランシェ耐量を向上させる旨の記述がある（特許文献３の要約、図１〜図４）。
アノード電極とアノード半導体領域がオーミック接続されているコンタクト部に、半導体基板を上面側から平面視したときにコンタクト部が耐圧領域側に突出している凸部が形成されている構造のダイオードが示されている（特許文献４の要約、図１）。
Ｎ−半導体層の表面層に形成された主アノード領域、分離アノード領域及びアノード接続領域と、主アノード領域上に形成されたアノード電極を有するダイオードが示されている。このダイオードの主アノード領域は略矩形の外縁を有し、分離アノード領域は、主アノード領域の外縁に沿って環状に形成され、アノード接続領域は、互いに対向する分離アノード領域の内縁及び主アノード領域の直線部のいずれか一方を突出させ、他方に点接触させる形状が示されている（特許文献５の要約、図１〜図４））。
特開平９−２３２５９７号公報 特開２０１０−５０４４１号公報 特開２０１１−１７１３６３号公報 特開２０１１−４９３９９号公報 特開２０１１−１７１４０１号公報
前記特許文献１に記載のダイオード（ＦＷＤ）は、ｐ型アノード拡散領域１０２の周辺部１０８表面に絶縁膜１０９設けることにより、アノード電極１０３が直接表面に接触する活性領域１０７を中央側に後退させる構造を備えている。そして、このアノード電極１０３の後退長を、ｎ型ドリフト層１０１における正孔の拡散長よりも長くしてシート抵抗を生じさせ、このシート抵抗により、ｐ型アノード拡散領域１０２の周辺部１０８の曲率部１３０への電流集中を抑制する構造を特徴としている。
しかしながら、このダイオードの逆回復の際、図８に示すように、ｐ型アノード拡散領域１０２の周辺部１０８と、アノード電極１０３が接触している中央部分のｐ型アノード拡散領域１０２とでは電位差を発生することが問題となる場合がある。例えば、ｐ型アノード拡散領域１０２の周辺部１０８上に絶縁膜１０９を介して接触するアノード電極１０３の周辺部分において、絶縁膜１０９に何らかの欠陥に起因するスルーホールや薄膜部分があるとする。この場合、絶縁破壊を起こしてｐ型アノード拡散領域１０２とアノード電極１０３とが短絡することがある。
前述の絶縁膜１０９のスルーホールにおいてこのような短絡が生じると、オン時にはその短絡部分からの正孔の注入が増加し、逆回復時にはダイオード内の外周（耐圧領域１０６）部分に広がっていた少数キャリア（正孔）の排出が集中する。そのため、前記特許文献１に記載の、ｐ型アノード拡散領域１０２の曲率部１３０への電流集中を緩和させる効果が充分でなくなり、素子破壊の可能性が再び高くなる。前述した絶縁膜１０９に生じるスルーホールのような何らかの欠陥は、ウエハプロセス中に受けた異物や傷などに起因することが多い。一般的にウエハプロセスでは、このような欠陥の全く無い絶縁膜１０９を形成することの方が、むしろ稀であると通常考えられている。
さらに、前記特許文献１に記載のｐ型アノード拡散領域１０２の周辺部１０８のシート抵抗を高くする構成は、チップの電流容量に関係しない周辺部１０８幅を大きくする構成なので、逆回復耐量を大きくしようとするほどチップが大きくなりコストアップとなる。できる限り前記周辺部１０８幅を大きくしないで逆回復電流を抑制することができる構成が望まれる。
また、特許文献２に記載の構造（図２）とすることにより、前述の周辺部１０８上のスルーホールそのものが生じないようにすることも有効な方法である。しかしながら、逆回復時の等電位線がアノード分離電極５の形状に依存して変化するようになるため、逆回復耐量への影響を考慮する必要がある。
本発明は前記課題を解決するためになされたものである。本発明の目的は、表面の絶縁膜を介して金属電極と接触するｐ型拡散領域の周辺部のシート抵抗をできるだけ高く、コストアップはできるだけ少なくして高逆回復耐量とすることができる半導体装置を提供することである。
前記本発明の目的を達成するために、第１導電型の半導体基板の一方の主面の表面層に矩形状平面パターンの第２導電型拡散領域と該第２導電型拡散領域を取り巻く環状の耐圧領域とを有し、前記第２導電型拡散領域が、中央部表面で金属電極がオーミック接触する活性領域と、該活性領域を取り巻き、表面に絶縁膜を備える環状の周辺部とを有し、該周辺部が、前記環状の周辺部の内周端と外周端間のシート抵抗を高くするように選択的に拡散される第２導電型拡散領域延長部を有し、前記周辺部の第２導電型拡散領域延長部が、前記内周端から前記外周端に向けてストライプ状に外延する複数の第２導電型外延部と、前記半導体基板の露出面からなる複数の第１導電型ストライプ状基板表面とが交互に並列配置される梯子状延長部を備え、前記周辺部表面にオーミック接触し、前記金属電極とは電気的に離間する分離電極を備える半導体装置とする。
前記第２導電型外延部の短辺幅／前記第１導電型ストライプ状基板表面の短辺幅が、０．１以上０．５以下であることがより好ましい。
前記第２導電型拡散領域の拡散深さをＸｊとし、前記第１導電型ストライプ状基板表面の短辺幅をＬとしたとき、ＬはＸｊの１．６倍よりも長いことも好適である。
前記周辺部の表面を覆う絶縁膜を備えていることも望ましい。
前記第２導電型外延部に接し、前記第２導電型拡散領域よりも深い拡散深さを有する第２導電型環状拡散領域が、前記梯子状延長部の外周側に相互に離間して配備されていることがよい。
前記複数の第２導電型環状拡散領域の最内周端と前記第２導電型拡散領域の外周端との間隔が、前記第２導電型外延部の外周方向の長さ以上であることがより好適である。前記第２導電型外延部と複数の第２導電型環状拡散領域の最内周端とが接することいっそう好ましい。前記梯子状延長部の外側に離間して配備される前記第２導電型環状拡散領域が表面に、前記第２導電型外延部の表面と電気的に接続する前記分離電極を備えていることが望ましい。
第１導電型の半導体基板の一方の主面の表面層に矩形状平面パターンの第２導電型拡散領域と該第２導電型拡散領域を取り巻く環状の耐圧領域とを有し、前記第２導電型拡散領域が、中央部表面で金属電極がオーミック接触する活性領域と、該活性領域を取り巻き、表面に絶縁膜を備える環状の周辺部と、該周辺部が、前記周辺部の内周端と外周端間のシート抵抗を高くするように選択的に拡散される第２導電型拡散領域延長部を有し、前記周辺部表面の前記絶縁膜の活性領域側における内周端形状が、前記周辺部を経路とする逆回復電流の前記内周端での平面分布に対応して電流の多い部分で活性領域側への張り出し距離が長く、少ない部分で前記張り出し距離が短い非直線形状にされていることがより望ましい。

前記環状の周辺部の第２導電型拡散領域延長部が、矩形をなす前記半導体装置の中心から前記半導体装置の外周端に向かう方向に対して０°よりも大きく９０°よりも小さい角度θをなす複数の第１の第２導電型格子線部と、前記中心から前記半導体装置の外周端に向かう方向に対して角度−θをなす複数の第２の第２導電型格子線部とを有し、前記第１の第２導電型格子線部と前記第２の第２導電型格子線部とが角度２θにて交差していることも好ましい。
前記第２導電型拡散領域がアノード拡散領域であり、前記第１導電型半導体基板の他方の主面の表面層に前記第１導電型半導体基板よりも高濃度の第１導電型カソード拡散領域を有することにより、前記半導体装置が縦型ダイオードの機能を有することも好ましい。
前記第２導電型拡散領域が、前記第１導電型半導体基板の一方の主面の表面層に選択的に形成された第２導電型ベース領域であり、該ベース層の表面に第１導電型ソース領域が選択的に形成され、ゲート絶縁膜を介して前記第１導電型半導体基板、前記ベース領域、および前記ソース領域の表面にそれぞれ対向するようにゲート電極が形成され、前記第１導電型半導体基板の他方の主面の表面層に前記第１導電型半導体基板よりも高濃度の第１導電型ドレイン層を有することにより、前記半導体装置がＭＯＳＦＥＴの機能を有することも好ましい。
前記第２導電型拡散領域が、前記第１導電型半導体基板の一方の主面の表面層に選択的に形成された第２導電型ベース領域であり、該ベース領域の表面に第１導電型エミッタ領域が選択的に形成され、ゲート絶縁膜を介して前記第１導電型半導体基板、前記ベース領域、および前記エミッタ領域の表面にそれぞれ対向するようにゲート電極が形成され、前記第１導電型半導体基板の他方の主面の表面層に前記第１導電型半導体基板よりも高濃度の第２導電型コレクタ層を有することにより、前記半導体装置がＩＧＢＴの機能を有することも好ましい。
本発明では、アノード電極が接触するアノード拡散領域の外周にｐ型拡散領域を格子状に間引いてシート抵抗を高くした周辺部を設け、また、周辺部表面を覆う絶縁膜の内周端の平面形状を、アノード拡散領域表面に接触するアノード電極に不均一排出される逆回復電流の分布状態に応じてシート抵抗を変えて逆回復電流の集中が抑制されるような非直線形状にする構成に関するものである。この構成によれば、同じ幅の周辺部であっても、逆回復電流の通路の拡散領域が格子状に間引かれているため高シート抵抗が得られるので、少ないコストアップで逆回復電流の抑制効果が得られる。
本発明によれば、表面の絶縁膜を介して金属電極と接触するｐ型拡散領域の周辺部のシート抵抗をできるだけ高く、コストアップはできるだけ少なくして高逆回復耐量とすることができる半導体装置を提供することができる。
本発明の実施例１のダイオードにかかり、（ａ）は耐圧領域とｐ型アノード拡散領域の格子状周辺部の要部平面図、（ｂ）は（ａ）のａ−ａ’線断面図、（ｃ）は（ａ）のｂ−ｂ’線断面図である。 従来技術のダイオードにかかり、（ａ）は耐圧領域とｐ型アノード拡散領域の要部平面図、（ｂ）は（ａ）に対応する耐圧領域とｐ型アノード拡散領域の表層部断面図である。 本発明の実施例２のダイオードにかかり、（ａ）は耐圧構造領域とｐ型アノード拡散領域の要部平面図、（ｂ）は（ａ）のｃ−ｃ’線断面図である。 本発明の実施例３のダイオードにかかり、（ａ）は耐圧構造領域とｐ型アノード拡散領域の要部平面図、（ｂ）は（ａ）のｄ−ｄ’線断面図である。 本発明の実施例４のダイオードにかかり、（ａ）は耐圧構造領域とｐ型アノード拡散領域の要部平面図、（ｂ）は（ａ）のｅ−ｅ’線断面図である。 本発明の実施例５のＩＧＢＴにかかり、（ａ）は耐圧領域とｐ型アノード拡散領域の梯子状周辺部の要部平面図、（ｂ）は（ａ）のｆ−ｆ’線断面図、（ｃ）は（ａ）のｇ−ｇ’線断面図である。 本発明の実施例１にかかるダイオードチップの平面図である。 従来のダイオードの半導体基板の要部断面図である。 パワーモジュールの回路構成図である。 本発明の実施例７のダイオードにかかり、（ａ）は耐圧領域とｐ型アノード拡散領域の格子状周辺部の要部平面図、（ｂ）は（ａ）のｈ−ｈ’線断面図、（ｃ）は（ａ）のｉ−ｉ’線断面図である。 本発明の実施例８のダイオードにかかり、（ａ）は耐圧領域とｐ型アノード拡散領域の格子状周辺部の要部平面図、（ｂ）は（ａ）のｊ−ｊ’線断面図である。 本発明の実施例９のダイオードにかかり、（ａ）は耐圧領域とｐ型アノード拡散領域の格子状周辺部の要部平面図、（ｂ）は（ａ）のｋ−ｋ’線断面図、（ｃ）は（ａ）のｌ−ｌ’線断面図である。 本発明の実施例９にかかるダイオードチップの平面図である。 本発明の実施例９にかかる図１２の活性領域と周辺部の境界にあたる、層間絶縁膜端部の近傍を拡大した平面図である。
以下、本発明の半導体装置としてダイオードを採り上げ、その実施例について、図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれ相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施例の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１は、本発明の半導体装置にかかる実施例１の縦型ダイオードのｐ型アノード拡散領域の周辺部の平面パターンの一部を示す要部平面図（ａ）と図１（ａ）のａ−ａ’線による表層部断面図（ｂ）、と同じくｂ−ｂ’線による表層部断面図（ｃ）である。また、図７は実施例１のダイオードチップの平面図である。
図１（ａ）の要部平面図では、ｐ型アノード拡散領域１の外周端１ｂから伸びる周辺部２の平面形状が梯子状であることを示している。すなわち、ｐ型アノード拡散領域１の外周端１ｂから周辺部２の外周に向かって、ｐ型アノード拡散領域１がストライプ状に外延した複数のｐ型アノード外延部７０が並列形成されている。隣り合うｐ型アノード外延部７０の間には、ｎ型ドリフト層１０がストライプ状に露出する。これらのｐ型アノード外延部７０とｎ型ドリフト層１０とが、アノード電極７の周縁に沿って交互に環状方向に繰り返している。言い換えると、ｐ型アノード外延部７０が梯子状に形成されているともいえる。このように、周辺部２には、ｐ型アノード拡散領域１からｐ型アノード外延部７０が梯子状に外延する、梯子状延長部６０が形成されている。
図１（ｂ）では、ｐ型アノード拡散領域１の表面上にはＡｌ−Ｓｉ合金からなるアノード電極７が形成され、ｐ型アノード拡散領域１とオーミック接触している。主電流の流れる活性領域３０は、ｐ型アノード拡散領域１とアノード電極７とが直接導電接触する領域である。この活性領域３０は、アノード電極７と後述の分離電極との間にあって分離する絶縁膜３ａ（例えばＰｈｏｓｐｈｏ Ｓｌｉｃａｔｅ Ｇｌａｓｓ、ＰＳＧ）の中央側（図面の右側）に位置する。アノード電極７とｐ型アノード拡散領域１とが接する領域の外周端８から、ｐ型アノード外延部７０の外周側で接するｐ型環状拡散領域５０（これについては後述する）の外周端１ａまでの領域を、周辺部２とする。なお、ｐ型環状拡散領域５０を形成しない場合は、ｐ型アノード外延部７０の外周端までの領域を周辺部２とする。
梯子状延長部６０の表面上には、ｐ型アノード外延部７０とオーミック接触し、且つアノード電極７の外周を取り巻く環状平面パターンのアノード分離電極５（第一金属膜）が前記絶縁膜３ａを挟んで形成されている。このアノード分離電極５は、絶縁膜３ａを介してアノード電極７と離間することにより、アノード電極７と電気的に分離されている。周辺部２の外周端１ａの外側の耐圧領域４０には、ｐ型環状領域１−１が設置され、ｐ型環状領域１−１に接するフィールドプレート６（第二金属膜）が、ｐ型アノード拡散領域１の外周を取り巻く環状の平面パターンで形成されている。ｐ型環状領域１−１は、ｐ型アノード拡散領域１の外周端１ａの外側の耐圧領域４０に、ガードリングとして設置される。
ｐ型アノード外延部７０の外周側には、ｐ型アノード外延部７０よりも拡散深さの深いｐ型環状拡散領域５０が、ｐ型アノード外延部７０と接するように形成されていてもよい。このｐ型環状拡散領域５０については、ｐ型アノード拡散領域１に比べて、ｐ型不純物の総不純物量が多くなるように形成してもよい。その結果、ｐ型アノード拡散領域１に比べて不純物濃度が高くなる。また、このｐ型環状拡散領域５０は、その外周端１ａの曲率半径をｐ型アノード拡散領域１よりも大きくすることにより、逆バイアスが印加されたときに広がる空乏層の電界集中を緩和する効果を奏する。
図１（ｃ）は、（ａ）のｎ型ドリフト層１０が露出する基板表面部分のｂ−ｂ’線断面図である。本発明では、前記図２に示す従来のダイオードのように活性領域３０内のｐ型アノード拡散領域１をそのまま延長させてシート抵抗を増加させる周辺部ではなく、シート抵抗を増加させるために周辺部２を梯子状延長部６０としている。このような梯子状延長部６０とすることにより、従来型ダイオードよりも、周辺部２の幅（内周端と外周端の間の距離）を増加せず、すなわちチップ面積を大きくせずにシート抵抗を大きくすることができる。
以下、この梯子状延長部６０によるシート抵抗増加の作用効果を説明する。実施例１にかかるダイオードも、従来のダイオードにかかる前記図２と同様に、逆回復時にｐ型アノード拡散領域１の周辺部２直下のホール電流は、周辺部２内を主面に沿う方向（厚さ方向を縦方向とすると横方向）に流れる。そして、アノード電極７の外周端８からアノード電極７に集中して流れ込む。しかし、実施例１では、周辺部２の横方向の抵抗（シート抵抗）がｐ型アノード外延部７０の構造に起因して、より大きくされているので、外周端８近辺での電流集中が緩和される。また、実施例１にかかる図１（ｃ）の断面図のように、ｐ型アノード外延部７０内のｎ型ドリフト層１０の露出部では、逆回復時にはホールは注入されないため、残留キャリアが少なくなり、逆回復時の電流集中が緩和される。
周辺部２の梯子状延長部６０において、ストライプ状のｐ型アノード外延部７０とｎ型ドリフト層１０の露出部（ストライプ状基板表面）の繰り返しピッチに対して、ストライプ状のｐ型アノード外延部７０の幅（環状方向の幅）の比率は１０％以上５０％以下とするとよい。この比率が５０％よりも大きい場合は、シート抵抗が減少し、少数キャリアの注入抑制効果が小さくなる。また１０％よりも小さいと、前記ストライプ状のｐ型アノード外延部７０の幅が小さすぎて、かえって外周端１ａにキャリアが集中するようになる。このとき、外周端１ａの曲率部は逆回復時に電界が集中する部分であり、ここに電流が集中することにより電界強度が増強され、逆回復破壊が生じ易くなる。よって、前記ストライプ状のｐ型アノード外延部７０の幅の比率は１０％以上５０％以下が好ましい。
また、周辺部２を梯子状延長部６０とすることで、周辺部２のシート抵抗を容易に制御できるので、例えば梯子状延長部６０の外周方向の長さ（ストライプ状のｐ型アノード外延部７０の長さ）を短くしても良い。ただし、ホールの注入がかえって増加しないように、梯子状延長部６０の外周方向の長さを確保する必要がある。周辺部２の外周側に位置するｐ型環状拡散領域５０は、ｐ型アノード拡散領域１よりも高濃度かつ深い拡散深さで形成されている。そのため、梯子状延長部６０の外周方向の長さがｐ型環状拡散領域５０の長さよりも短くなるほど、ｐ型環状拡散領域５０からの少数キャリアの注入が増加する。よって、梯子状延長部６０の外周方向の長さは、少なくともｐ型環状拡散領域５０の長さと以上とすることが好ましい。
梯子状延長部６０内のｎ型ドリフト層１０の露出部（ストライプ状基板表面）の、外周方向に直角な方向（つまり梯子構造が繰り返す環状方向）の幅Ｌは、以下のようにするとなおよい。まず、梯子状延長部６０のストライプ状のｐ型アノード外延部７０をｐ型アノード拡散領域１と同時に形成する際には、ｐ型アノード拡散領域１の領域の深さに対応して面方向に広がる横方向拡散領域に起因する最小のストライプ幅とピッチ幅があることを考慮する必要がある。すなわち、横方向拡散幅を拡散深さの８０％とすると、ストライプ状のｐ型アノード外延部７０の最小幅は拡散深さの１６０％の幅以上となる。従って、ｎ型ドリフト層１０の露出部（ストライプ状基板表面）の幅は、このストライプ状基板表面を挟んで対向する両側のストライプ状のｐ型アノード外延部７０が横方向拡散によって相互に接しないように、ｎ型ドリフト層１０の露出部（ストライプ状基板表面）の幅を設定することが必要である。具体的には、ｎ型ドリフト層１０の露出部（ストライプ状基板表面）の幅Ｌは、ｐ型アノード拡散領域１の拡散深さがＸｊとすると、Ｌは１．６Ｘｊよりも大きいことが好ましい。また、梯子状延長部６０の基板表面で、梯子状延長部６０に挟まれたｎ型ドリフト層１０の露出部（ストライプ状基板表面）の幅は、正孔キャリアの拡散長以上であることが好ましい。
上述のように梯子状延長部６０を形成する場合、ｐ型アノード拡散領域１を外周方向に延長させるか、あるいはｐ型アノード拡散領域１に接続させるようにｐ型環状拡散領域５０を用いて形成してもよい。ｐ型アノード拡散領域１のシート抵抗は例えば１０００Ω／□程度で、ｐ型環状拡散領域５０は例えば５０Ω／□である。
ｐ型環状拡散領域５０を用いる場合は、梯子状延長部６０のシート抵抗は、典型的には１００Ω／□となる。好ましくは、この梯子状延長部６０のシート抵抗は、５０Ω／□以上３００Ω／□以下が良い。
梯子状延長部６０のｐ型アノード外延部７０の幅の比率が５０％よりも大きいときは、シート抵抗がおよそ５０Ω／□かそれよりも小さくなる。この場合、アノード電極からこの梯子状延長部６０に正孔が流入しやすくなり、周辺部２および耐圧領域４０の下部のキャリア密度が高くなる。これにより、逆回復時のアノード電極端部への電流集中が生じやすくなり、逆回復耐量の増強効果が弱まってしまう。よって、梯子状延長部６０のシート抵抗は、５０Ω／□以上が好ましい。
一方、ｐ型アノード外延部７０の幅の比率が１０％より小さくなると、シート抵抗がおよそ３００Ω／□かそれよりも大きくなる。この場合、逆回復時に梯子状延長部６０を正孔が通過するときの電圧降下が大きくなる（例えば１００Ｖ以上）。すると、正孔電流のほとんどはアノード分離電極に流れるようになる。このとき、アノード分離電極と梯子状延長部６０との接触端部に電流が集中し、かえって逆回復耐量が低下するようになる。以上の理由により、梯子状延長部６０のシート抵抗は、３００Ω／□以下が良い。
図３は、本発明の半導体装置にかかる実施例２のダイオードの表層部断面図である。このｐ型アノード拡散領域１の周辺部２はアノード電極７とアノード分離電極５（第一金属膜）とを絶縁するための絶縁膜３ａの幅とほぼ同じ短い距離の延長幅の梯子状延長部６０であることを特徴としている。すなわち、梯子状延長部６０は、アノード分離電極５に接続するｐ型環状拡散領域５０とは離間している。ただし、電気的には、梯子状延長部６０とｐ型環状拡散領域５０はアノード分離電極５を介して接続している。実施例２のダイオードでも、梯子状延長部６０の面積の増加を抑えてシート抵抗の増加を図ることができる。この絶縁膜３ａの幅とほぼ同じ短い距離である梯子状延長部６０の延長幅は、正孔の拡散長以上であってもよい。この結果、逆回復時に梯子状延長部６０を流れる電流の電流密度を抑制することができる。また、周辺部２内の、ｎ型ドリフト層１０の露出部では、逆回復時にはホールは注入されないため、残留キャリアが少なくなり、逆回復時の電流集中が緩和される。また、梯子状延長部６０の基板表面で、ストライプ状のｐ型アノード外延部７０に挟まれたｎ型ドリフト層１０の露出部（ストライプ状基板表面）の幅を、実施例１と同様の幅としてもよい。
図４は、本発明の半導体装置にかかる実施例３のダイオードの一部の平面図（ａ）および（ａ）のｄ−ｄ’線断面図である。周辺部２は、ｐ型環状拡散領域５０とストライプ状のｐ型アノード外延部７０と絶縁膜３に形成される広い開口部４を有しているが、図１のオーミック接触する表面金属膜（第１金属膜５）がない構成である。このような構成によっても、実施例１と同様に、梯子状延長部６０では、ｐ型アノード拡散領域１の面積の増加を抑えてシート抵抗の増加を図ることができる。この結果、逆回復時に梯子状延長部６０を流れる電流の電流密度を抑制することができる。また、梯子状延長部６０内のｎ型ドリフト層１０の露出部では、逆回復時にはホールは注入されないため、残留キャリアが少なくなり、逆回復時の電流集中が緩和される。また、前記梯子状延長部６０内のｎ型ドリフト層１０の露出部（ストライプ状基板表面）の幅を、実施例１と同様の長さとしてもよい。なお、図示しないが、本発明の全ての実施例において、通常は、耐圧領域４０から活性領域３０の外周側の一部にわたる表面には、ポリイミドやシリコン窒化膜といったパシベーション膜（保護膜）が形成される。本実施例においても、周辺部２の広い開口部４の表面は、パシベーション膜によって覆われる。
図５は、本発明の半導体装置にかかる実施例４のダイオードの表層部断面図である。周辺部２の梯子状延長部６０およびｐ型環状拡散領域５０の表面はすべて絶縁膜３ａで覆われ、表面金属膜（第１金属膜５）がない構成である。このような構成によっても、実施例１と同様に、梯子状延長部６０では、ｐ型アノード拡散領域の面積の増加を抑えてシート抵抗の増加を図ることができる。この結果、逆回復時に梯子状延長部６０を流れる電流の電流密度を抑制することができる。また、周辺部２内の梯子状延長部６０内のｎ型ドリフト層１０の露出部（ストライプ状基板表面）では、逆回復時にはホールは注入されないため、残留キャリアが少なくなり、逆回復時の電流集中が緩和される。また、前記ｎ型ドリフト層１０の露出部（ストライプ状基板表面）の幅を、実施例１と同様の長さとしてもよい。
図６は、本発明の半導体装置にかかる実施例５の縦型ＩＧＢＴのｐ型ベース領域の周辺部の平面パターンの一部を示す要部平面図（ａ）と図６（ａ）のｆ−ｆ’線による表層部断面図（ｂ）、と同じくｇ−ｇ’線による表層部断面図（ｃ）である。ＩＧＢＴの表層部断面図であるｎ−型の半導体基板（ｎ型ドリフト層１０）の第１主面側（表面側）にｐ型ベース領域１１を有する。ｐ型ベース領域１１内の表層には、ｎ型エミッタ領域１２と、このｎ型エミッタ領域１２に表面で隣接するｐ＋コンタクト領域１３とを備える。さらに前記第１主面にはストライプ状の平面パターンで複数本並列配置されるトレンチ２０を備え、この並列配置されるトレンチ２０間の前記第１主面に前記ｐ型ベース領域１１内が配置される活性領域３０を有する。このトレンチ２０の内部にはゲート酸化膜１４を介して設けられた導電性ポリシリコンからなるゲート電極１５を備える。エミッタ電極１６は前記ｎ型エミッタ領域１２の表面とｐ＋コンタクト領域１３の表面とに導電接触し、前記ゲート電極上を層間絶縁膜２１を介して覆うように構成される。さらに第２主面側（裏面）にｐ型コレクタ層１７を有し、このｐ型コレクタ層１７に接触するコレクタ電極１８を有する。
ｐ型ベース領域１１の周辺部１９の平面形状が梯子状に構成された梯子状延長部６０を有することが本発明の特徴である。すなわち、実施例１などと同様に、ｐ型ベース領域１１の外周端から周辺部１９の外周端に向かって、ｐ型ベース領域１１がストライプ状に外延した複数のｐ型ベース外延部７１が形成されている。隣り合うｐ型ベース外延部７１の間には、ｎ型ドリフト層１０がストライプ状に露出するストライプ状基板表面を備える。これらのｐ型ベース外延部７１とストライプ状ｎ型ドリフト層１０とが、エミッタ電極１６の周縁に沿って交互に環状方向に繰り返している。言い換えると、ｐ型ベース外延部７１が梯子状に形成されているともいえる。このように、周辺部１９には、ｐ型ベース領域１１からｐ型ベース外延部７１が梯子状に外延する梯子状延長部６０が形成されている。この梯子状延長部６０が前述の実施例１〜４と同様の作用によりシート抵抗の大きい領域となり、ターンオフ時にｐ型ベース領域１１の外周端近辺での電流集中を緩和する。
実施例５に記載の本発明の半導体装置において、ｐ型コレクタ層１７を、ｎ型ドリフト層１０よりも高濃度のｎ型ドレイン層に置き換えれば、ｎチャネル型ＭＯＳＦＥＴ（図示せず）となる。ＭＯＳＦＥＴには、ｐ型ベース領域１１、ｎ型ドリフト層１０、ｎ型ドレイン層からなる寄生ダイオード（内蔵ダイオードとも言う）が存在する。この寄生ダイオードが逆回復動作をする場合に、梯子状延長部６０は実施例１〜４と同様の作用によりシート抵抗の大きい領域となり、逆回復時にｐ型ベース領域１１の外周端近辺での電流集中を緩和する。
図１０は、本発明の半導体装置にかかる実施例７のダイオードを示す。本実施例７と実施例１との相違点は、実施例１におけるｐ型環状拡散領域５０を取り除いたことである。例えばｐ型アノード拡散領域１の拡散深さが５μｍ以上３０μｍ以下といった深い拡散の場合は、ｐ型アノード拡散領域１の端部の曲率半径は十分大きいため、ｐ型環状拡散領域５０を形成しなくても、ｐ型アノード拡散領域１の端部の電界強度は十分緩和できる。当然のことながら、梯子状延長部６０は、実施例１のダイオードと同様の作用によりシート抵抗の大きい領域となり、逆回復時にｐ型ベース領域１１の外周端近辺での電流集中を緩和する。
図１１は、本発明の半導体装置にかかる実施例８のダイオードの表層部断面図である。本実施例８と実施例４との相違点は、実施例４におけるｐ型環状拡散領域５０を取り除いたことである。例えばｐ型アノード拡散領域１の拡散深さが５μｍ以上３０μｍ以下といった深い拡散の場合は、ｐ型アノード拡散領域１の端部の曲率半径は十分大きいため、ｐ型環状拡散領域５０を形成しなくても、ｐ型アノード拡散領域１の端部の電界強度は十分緩和できる。当然のことながら、梯子状延長部６０は、実施例１のダイオードと同様の作用によりシート抵抗の大きい領域となり、逆回復時にｐ型ベース領域１１の外周端近辺での電流集中を緩和する。
図１２は、本発明の半導体装置にかかる実施例９のダイオードの要部平面図である。図１３は、図１２を含む本発明の半導体装置にかかる実施例９のダイオードの全体平面図である。図１２は、図１３の中で破線枠で示す部分の拡大平面図（ａ）および（ａ）のｋ−ｋ’線断面図（ｂ）およびｌ−ｌ’線断面図（ｃ）である。
周辺部２には、実施例１のような梯子状延長部６０ではなく、格子状にパターンした格子状外延部６０ａを備えている。この格子状外延部６０ａおよびｐ型環状拡散領域５０の表面はすべて絶縁膜３ａで覆われ、該絶縁膜３上をアノード電極７の周辺部２へのアノード電極延長部５ａが覆う構成である。アノード電極延長部５ａが前記ｐ型環状拡散領域５０の上を越えて耐圧領域４０側に張り出すように構成させることも外周端１ａ表面での電界緩和効果を奏することがあるので好ましい。このように格子状外延部６０ａは、前述の実施例１〜８までの梯子状延長部６０と比べて、平面パターンが異なる点で異なる。さらに、周辺部２の上部を覆う絶縁膜３の活性領域３０側のエッジ形状（端部の平面的な形状）が、直線状ではなく曲線状にされている点についても異なる。この２点目に付いては後述する。本実施例９においても、実施例１〜８と同様に、格子状外延部６０ａでは、ｐ型アノード拡散領域の面積の増加を抑えてシート抵抗の増加を図ることができる。
格子状外延部６０ａは、梯子状延長部６０に比べて、逆回復時に電流の経路となるパターンが梯子状ではなく斜めの格子状となっている。このようにｐ型格子線部５１が、外周に向かう方向に対して垂直ではなく斜めになっていることにより、外周に向かう方向の距離を前述のストライプ上パターンより長くすることができる。これにより、シート抵抗をより大きくし易くなる。そのため、逆回復電流の集中を抑制する効果が大きくなる。
一例として、本実施例９の諸元を述べる。定格電圧は６００〜６５００Ｖの使うことができ、例えば１２００Ｖである。この定格電圧に対応して、ｎ−ドリフト層を形成する半導体基板（例えばシリコン）の比抵抗は、２０〜５００Ωｃｍであり、例えば５０Ωｃｍである。基板の厚さは、６０〜５００μｍであり、例えば１２０μｍである。ｐ型アノード拡散領域の表面濃度は１×１０１６〜１×１０１８／ｃｍ３であり、例えば３×１０１６／ｃｍ３である。同層の拡散深さは１〜５μｍであり、例えば３μｍである。周辺部２の幅は１００μｍ以上１０００μｍ以下であり、例えば３００μｍである。なお、以上の諸元は、実施例９だけでなく実施例１〜８についても同様である。
格子状外延部６０ａの格子パターンを形成するｐ型格子線部５１の幅は、例えば３μｍ以上１００μｍ以下が好ましい。
ｐ型格子線部５１を形成には、ｐ型不純物（ボロン等）をイオン注入する。このイオン注入時のマスクの開口幅を１μｍとすると、拡散深さが２μｍのときにその横方向拡散部分（縦方向の８０％程度）を含めて、ｐ型格子線部５１の幅は３μｍとなる。格子状外延部６０ａのシート抵抗は、ｐ型格子線部５１の幅を３μｍとすれば、３００Ω／□かそれ以下とすることができる。
一方、耐圧構造領域は１００μｍ（例えば定格電圧６００Ｖ）〜７００μｍ（例えば定格電圧３．３ｋＶ）が典型的な長さである。よって、６００Ｖ程度の定格電圧の場合、ｐ型格子線部５１の幅自体が耐圧構造領域となる場合が生じる。ｐ型格子線部５１の幅を１００μｍとすると、それを格子状パターンにすれば格子状外延部６０ａは１００μｍよりも長くなる。よって、ｐ型格子線部５１の幅は１００μｍ以下が好ましい。
格子状パターンにおけるｐ型格子線部５１のうち、平行に隣り合うｐ型格子線部５１との繰り返しピッチＷは、４μｍ以上２００μｍ以下が好ましい。上記のようにｐ型格子線部５１の幅が３μｍ以上なので、ピッチは４μｍ以上がよい。ｐ型格子線部５１をピッチＷで割った比率が、上記のように５０％以下が良いので、ピッチＷはさらに６μｍ以上であるとよい。一方、上記のようにｐ型格子線部５１の幅を１００μｍとするときは、ピッチＷは５００μｍ以下であるとよい。
図１４に、本実施例９について、前記図１２の活性領域３０と周辺部２の境界にあたる、層間絶縁膜端部２２の近傍を拡大した平面図を示す。逆回復時の正孔電流５２が最も集まる箇所から、層間絶縁膜端部２２を最も長い距離ｄにて離間させるようにする。これにより、正孔電流密度が最も高くなる位置を、層間絶縁膜端部２２から離れた位置にすることができる。この距離ｄは、図１４に示すように、ｐ型格子線部５１とチップの外周方向に垂直な方向との角度をθとすると、前記のピッチＷとｄは、ｄ≧Ｗｓｉｎθが好ましい。
このように、格子状延長部６０ａを覆う絶縁膜３について、その活性領域３０側のエッジ（端部）形状を、斜め格子状パターンに起因する逆回復電流の流入分布に合わせるようにする。すなわち、絶縁膜３の端部のうち、逆回復時に正孔電流が集まるところでは絶縁膜３の張り出し距離を長くし、正孔電流が分散されて少ないところでは張り出しの距離を短くする。このクライテリアに則って、絶縁膜３の端部を曲線状にすることで、絶縁膜３の端部の電流集中を緩和することができる。
以上より、本実施例９の構造によれば、逆回復耐量を下げることなく、周辺部２の幅を、従来の場合よりも少なくとも１０％は縮小できる。その結果、チップサイズも縮小できるので、ウェハー１枚あたりのチップの取れ数も増え、その分、チップ単価も安くできる。
以上説明した実施例１〜９によれば、表面の金属電極と接触するｐ型拡散領域周辺部のシート抵抗を容易に高くして高逆回復耐量もしくはターンオフ耐量とすることができる半導体装置を提供することができる。
１，１０２ ｐ型アノード拡散領域
１−１ ｐ型環状領域
１ａ，１ｂ，８，１２０ 外周端
２，１９，１０８ 周辺部
３，１０９ 絶縁膜
３ａ 絶縁膜
４ 開口部
５ アノード分離電極、第一金属膜
５ａ アノード電極延長部
６ フィールドプレート、第二金属膜
７，１０３ アノード電極
１０，１０１ ｎ型ドリフト層
１１ ｐ型ベース領域
１２ ｎ型エミッタ領域
１３ ｐ＋コンタクト領域
１４ ゲート酸化膜
１５ ゲート電極
１６ エミッタ電極
１７ ｐ型コレクタ層、ｎ型ドレイン層
１８ コレクタ電極
２０ トレンチ
２１ 層間絶縁膜
２２ 層間絶縁膜端部
３０，１０７ 活性領域
４０，１０６ 耐圧領域
５０ ｐ型環状拡散領域
５１ ｐ型格子線部
５２ 正孔電流
６０ 梯子状延長部
６０ａ 格子状外延部
７０ ｐ型アノード外延部
７１ ｐ型ベース外延部
１００ コンバータ部
１０４ ｎ型カソード拡散層
１０５ カソード電極
１０６−１ ガードリング構造
１０６−２ フィールドプレート構造
１３０ 曲率部
２００ ブレーキ部
３００ インバータ部
３０１ ＩＧＢＴ
３０２ ＦＷＤ

Claims (13)

  1. 第１導電型の半導体基板の一方の主面の表面層に矩形状平面パターンの第２導電型拡散領域と該第２導電型拡散領域を取り巻く環状の耐圧領域とを有し、
    前記第２導電型拡散領域が、中央部表面で金属電極がオーミック接触する活性領域と、
    該活性領域を取り巻き、表面に絶縁膜を備える環状の周辺部と、
    該周辺部が、前記周辺部の内周端と外周端間のシート抵抗を高くするように選択的に拡散される第２導電型拡散領域延長部を有し、
    前記周辺部の第２導電型拡散領域延長部が、前記内周端から前記外周端に向けてストライプ状に外延する複数の第２導電型外延部と、前記半導体基板の露出面からなる複数の第１導電型ストライプ状基板表面とが交互に並列配置される梯子状延長部を備え、
    前記周辺部表面にオーミック接触し、前記金属電極とは電気的に離間する分離電極を備えることを特徴とする半導体装置。
  2. 前記第２導電型外延部の短辺幅／前記第１導電型ストライプ状基板表面の短辺幅が、０．１以上０．５以下であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２導電型拡散領域の拡散深さをＸｊとし、前記第１導電型ストライプ状基板表面の短辺幅をＬとしたとき、ＬはＸｊの１．６倍よりも長いことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記周辺部の表面を覆う絶縁膜を備えていることを特徴とする請求項１記載の半導体装置。
  5. 前記第２導電型外延部に接し、前記第２導電型拡散領域よりも深い拡散深さを有する第２導電型環状拡散領域が、前記梯子状延長部の外周側に相互に離間して配備されていることを特徴とする請求項１記載の半導体装置。
  6. 前記複数の第２導電型環状拡散領域の最内周端と前記第２導電型拡散領域の外周端との間隔が、前記第２導電型外延部の外周方向の長さ以上であることを特徴とする請求項５に記載の半導体装置。
  7. 前記第２導電型外延部と前記複数の第２導電型環状拡散領域の最内周端とが接することを特徴とする請求項５または６に記載の半導体装置。
  8. 前記梯子状延長部の外側に離間して配備される前記第２導電型環状拡散領域が表面に、前記第２導電型外延部の表面と電気的に接続する前記分離電極を備えていることを特徴とする請求項５に記載の半導体装置。
  9. 第１導電型の半導体基板の一方の主面の表面層に矩形状平面パターンの第２導電型拡散領域と該第２導電型拡散領域を取り巻く環状の耐圧領域とを有し、
    前記第２導電型拡散領域が、中央部表面で金属電極がオーミック接触する活性領域と、
    該活性領域を取り巻き、表面に絶縁膜を備える環状の周辺部と、
    該周辺部が、前記周辺部の内周端と外周端間のシート抵抗を高くするように選択的に拡散される第２導電型拡散領域延長部を有し、
    前記周辺部表面の前記絶縁膜の活性領域側における内周端形状が、前記周辺部を経路とする逆回復電流の前記内周端での平面分布に対応して電流の多い部分で活性領域側への張り出し距離が長く、少ない部分で前記張り出し距離が短い非直線形状にされていることを特徴とする半導体装置。
  10. 前記第２導電型拡散領域延長部が、矩形をなす前記半導体装置の中心から前記半導体装置の外周端に向かう方向に対して０°よりも大きく９０°よりも小さい角度θをなす複数の第１の第２導電型格子線部と、前記中心から前記半導体装置の外周端に向かう方向に対して角度−θをなす複数の第２の第２導電型格子線部とを有し、前記第１の第２導電型格子線部と前記第２の第２導電型格子線部とが角度２θにて交差していることを特徴とする請求項９に記載の半導体装置。
  11. 前記第２導電型拡散領域がアノード拡散領域であり、前記第１導電型半導体基板の他方の主面の表面層に前記第１導電型半導体基板よりも高濃度の第１導電型カソード拡散領域を有することにより、前記半導体装置が縦型ダイオードの機能を有することを特徴とする請求項９に記載の半導体装置。
  12. 前記第２導電型拡散領域が、前記第１導電型半導体基板の一方の主面の表面層に選択的に形成された第２導電型ベース領域であり、該ベース層の表面に第１導電型ソース領域が選択的に形成され、ゲート絶縁膜を介して前記第１導電型半導体基板、前記ベース領域、および前記ソース領域の表面にそれぞれ対向するようにゲート電極が形成され、前記第１導電型半導体基板の他方の主面の表面層に前記第１導電型半導体基板よりも高濃度の第１導電型ドレイン層を有することにより、前記半導体装置がＭＯＳＦＥＴの機能を有することを特徴とする請求項１または９に記載の半導体装置。
  13. 前記第２導電型拡散領域が、前記第１導電型半導体基板の一方の主面の表面層に選択的に形成された第２導電型ベース領域であり、該ベース領域の表面に第１導電型エミッタ領域が選択的に形成され、ゲート絶縁膜を介して前記第１導電型半導体基板、前記ベース領域、および前記エミッタ領域の表面にそれぞれ対向するようにゲート電極が形成され、前記第１導電型半導体基板の他方の主面の表面層に前記第１導電型半導体基板よりも高濃度の第２導電型コレクタ層を有することにより、前記半導体装置がＩＧＢＴの機能を有することを特徴とする請求項１または９に記載の半導体装置。
JP2013006206A 2012-05-21 2013-01-17 半導体装置 Active JP6107156B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013006206A JP6107156B2 (ja) 2012-05-21 2013-01-17 半導体装置
CN201310173163.5A CN103426911B (zh) 2012-05-21 2013-05-10 半导体装置
US13/896,305 US9236460B2 (en) 2012-05-21 2013-05-16 Semiconductor device having a diffusion region
EP13168372.4A EP2667418B1 (en) 2012-05-21 2013-05-17 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012115494 2012-05-21
JP2012115494 2012-05-21
JP2013006206A JP6107156B2 (ja) 2012-05-21 2013-01-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2014003271A JP2014003271A (ja) 2014-01-09
JP6107156B2 true JP6107156B2 (ja) 2017-04-05

Family

ID=48463811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013006206A Active JP6107156B2 (ja) 2012-05-21 2013-01-17 半導体装置

Country Status (4)

Country Link
US (1) US9236460B2 (ja)
EP (1) EP2667418B1 (ja)
JP (1) JP6107156B2 (ja)
CN (1) CN103426911B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP5987990B2 (ja) * 2013-08-15 2016-09-07 富士電機株式会社 半導体装置
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
JP6413467B2 (ja) * 2014-08-19 2018-10-31 富士電機株式会社 半導体装置
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
DE112016000062T5 (de) 2015-01-14 2017-03-02 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6550995B2 (ja) 2015-07-16 2019-07-31 富士電機株式会社 半導体装置
CN111063723B (zh) * 2019-11-25 2021-12-28 深圳深爱半导体股份有限公司 开关集成控制器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444081B2 (ja) 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JP2000114550A (ja) * 1998-10-06 2000-04-21 Hitachi Ltd ダイオード及び電力変換装置
US6603185B1 (en) * 1999-02-01 2003-08-05 Fuji Electric Co., Ltd. Voltage withstanding structure for a semiconductor device
JP3778061B2 (ja) * 2001-11-19 2006-05-24 富士電機デバイステクノロジー株式会社 高耐圧ｉｃの製造方法
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP4469584B2 (ja) * 2003-09-12 2010-05-26 株式会社東芝 半導体装置
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP4967236B2 (ja) * 2004-08-04 2012-07-04 富士電機株式会社 半導体素子
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
US8008734B2 (en) * 2007-01-11 2011-08-30 Fuji Electric Co., Ltd. Power semiconductor device
JP4635067B2 (ja) * 2008-03-24 2011-02-16 株式会社東芝 半導体装置及びその製造方法
JP5381420B2 (ja) 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
WO2011013379A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus
JP2011049399A (ja) 2009-08-27 2011-03-10 Toyota Motor Corp 半導体装置
DE112010005272B4 (de) 2010-02-16 2014-12-24 Sansha Electric Manufacturing Co., Ltd. Pin-diode
US8860189B2 (en) * 2010-02-17 2014-10-14 Sansha Electric Manufacturing Co., Ltd. PIN diode
FR2958452B1 (fr) 2010-03-30 2012-06-15 Alstom Transport Sa Anneaux d'extension de terminaison de jonction
JP5671867B2 (ja) * 2010-08-04 2015-02-18 富士電機株式会社 半導体装置およびその製造方法
JP2012199434A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
CN103426911A (zh) 2013-12-04
US20130307019A1 (en) 2013-11-21
EP2667418B1 (en) 2019-08-21
EP2667418A2 (en) 2013-11-27
US9236460B2 (en) 2016-01-12
JP2014003271A (ja) 2014-01-09
CN103426911B (zh) 2016-08-10
EP2667418A3 (en) 2014-02-12

Similar Documents

Publication Publication Date Title
JP6107156B2 (ja) 半導体装置
US9673309B2 (en) Semiconductor device and method for fabricating semiconductor device
US9257543B2 (en) Reverse-conducting insulated gate bipolar transistor and diode with one structure semiconductor device
JP5725083B2 (ja) 半導体装置
JP5900503B2 (ja) 半導体装置
JP5396756B2 (ja) 半導体装置
JP7030515B2 (ja) 逆導通半導体装置
JP5366297B2 (ja) 半導体装置
US7791308B2 (en) Semiconductor element and electrical apparatus
JP5783893B2 (ja) 半導体装置
JP5606240B2 (ja) 半導体装置
WO2010052245A2 (en) Reverse-conducting semiconductor device
US9224844B2 (en) Semiconductor device
JP5726898B2 (ja) パワー半導体デバイス
JP6293688B2 (ja) ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ
JP2024019464A (ja) 半導体装置
US10056501B2 (en) Power diode with improved reverse-recovery immunity
JP7172216B2 (ja) 半導体装置および半導体回路装置
JP7028093B2 (ja) 半導体装置
JP7171527B2 (ja) 半導体装置および電力変換装置
JP5655370B2 (ja) 半導体装置
US20200411643A1 (en) Semiconductor device
JP2013251464A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170220

R150 Certificate of patent or registration of utility model

Ref document number: 6107156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250