CN103426911B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103426911B
CN103426911B CN201310173163.5A CN201310173163A CN103426911B CN 103426911 B CN103426911 B CN 103426911B CN 201310173163 A CN201310173163 A CN 201310173163A CN 103426911 B CN103426911 B CN 103426911B
Authority
CN
China
Prior art keywords
type
conductivity type
region
periphery
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310173163.5A
Other languages
English (en)
Other versions
CN103426911A (zh
Inventor
小山弘美
椎木崇
福知辉洋
百田圣自
松井俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103426911A publication Critical patent/CN103426911A/zh
Application granted granted Critical
Publication of CN103426911B publication Critical patent/CN103426911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

本发明提供一种尽可能地提高隔着表面的绝缘膜与金属电极接触的p型扩散区域的周边部的薄层电阻，且尽可能地减少成本上升，从而能够实现高反向恢复容量的半导体装置。半导体装置在n型的半导体基板（10）的一个主表面的表面层上具有p型扩散区域（1）和包围该p型扩散区域（1）的耐压区域（40），所述p型扩散区域（1）具有在表面覆盖有与表面进行欧姆接触的金属电极（7）的活性区域（30）和包围该活性区域（30）且在表面具备绝缘膜（3）的环状的周边部（2），并具有选择性地扩散的p型扩散区域延伸部（60），以提高该环状的周边部（2）的内周端与外周端之间的薄层电阻。

Description

半导体装置
技术领域
本发明涉及装载于电源模块等的电源装置等的半导体装置，尤其涉及具有要求高反向恢复容量的连结式二极管（junction diode）结构的半导体装置。
背景技术
近年来，对应节能的要求，在电力转换装置等中所使用的电源模块的应用范围正在扩大。例如图9所示，这些电源模块的构成具备转换部（Converter）100、制动部（Brake）200、逆变部（Inverter）300，在逆变部300中具有绝缘栅双极型晶体管(IGBT，Insulated Gate Bipolar Transistor)301和续流二极管（FWD，Free Wheeling Diode）反并联连接的结构。
通常，在逆变部300中所使用的所述FWD 302具有从正向通电状态恢复为反向截止状态的反向恢复模式。在该反向恢复模式的过渡期，FWD 302被施加高电压和大电流。当对于该高电压和大电流的FWD的容量（即，反向恢复容量）较低时，在反向恢复电流的集中部位上容易引起元件的损坏。因此，为了防止元件损坏，要求FWD 302具有高反向恢复容量。
利用图8所示的现有的FWD的半导体基板的主要部分剖视图，并通过内部载流子的活动来说明FWD的结构和在所述反向恢复模式中的引起损坏的过程。作为一般的FWD的结构，使用n型硅半导体基板（以下，记载为“n型漂移层101”），并在一侧的主表面层上选择性地设置p型阳极扩散区域102。在该p型阳极扩散区域102的中央表面上欧姆接触由Al-Si等的合金构成的阳极电极103。在n型漂移层101的内表面，形成具有可进行欧姆接触的表面杂质浓度的n型阴极扩散层104，并形成接触于该n型阴极扩散层104的表面的由Ti/Ni/Au等的层压金属膜构成的阴极电极105。
而且，为了确保耐压以及耐压的可靠性，在包围所述FWD的p型阳极扩散区域102的耐压区域106的表面层上，将绝缘膜109和保护环结构106-1、场电极（field plate）结构106-2、降低表面电场（RESURF，Reduced SurfaceField）结构（未图示）等的电场缓和结构分别设置成环状。由于在该耐压区域106的内侧的p型阳极扩散区域102的中央表面中，阳极电极103所接触的区域流经主电流，因此称为活性区域107。该活性区域的p型阳极扩散区域102的周边部108则经由PSG等的绝缘膜被所述阳极电极覆盖。
包含这种FWD 302和所述IGBT 301的反并联结构的电源模块的负载通常为以电机作为代表的电感，如所述图9所示，对应于根据各IGBT 301的栅极控制的开/关（ON/OFF），在FWD 302中也会流有回流电流。作为初期状态，FWD 302处于截止状态，且处于反向偏置状态。
当流有回流电流时，首先，具有如上所述的构成的FWD 302变为正向偏置。变为正向偏置的FWD如图8所示，当p型阳极扩散区域102内的空穴的电位超过pn结的扩散电位（内部电位）时，空穴作为少数载流子从p型阳极扩散区域102注入到n-层（相同于n型漂移层101）。其结果，在n型漂移层101中发生对应于大量注入的空穴载流子的浓度的电导率调制而使电子载流子（多数载流子）浓度增加，因此如同从众所周知的二极管的正向I-V曲线可看到的那样，表现出电阻急剧减小而使正向电流急剧增加的正向特性。
然后，当FWD 302变为反向偏置时，经过残留于n型漂移层101的少数载流子（空穴）的、与多数载流子（电子）的再结合以及朝阳极（负极）侧的清除过程，n型漂移层101中的耗尽层变宽。当耗尽层变宽时变成电压截止状态。该过程称为反向恢复。该反向恢复时的所述的载流子清除过程在宏观上称为反向恢复电流，其是与反向偏置无关地过渡性地流有电流的状态。对于该反向恢复电流而言，从正向转移到反向时的电流降低率越大，峰值电流值越大（也称为“硬恢复（Hard Recovery）”）。
少数载流子（空穴）从作为反向偏置时的负极侧的阳极电极103被引出（或者被清除）时，将会集中于p型阳极扩散区域102的周边部108的端部的曲率部130。其原因在于，在该曲率部130中，因反向偏置而产生的电场的等电位线局部密集，电场容易变高，因此电流密度和电场强度这两个都变高（尤其，在从所述正向转移到反向时的电流降低率较大时）。
而且，反向恢复时的电流集中于曲率部130的另一原因在于，FWD中流有主电流时，少数载流子不仅在p型阳极扩散区域102的下部，而且在包围p型阳极扩散区域102的周边部的耐压区域106的下部也存在较多少数载流子。在反向恢复时，该周边部的载流子根据局部变高的电场而被拉入到阳极电极103的端部，据此电流集中在曲率部130。
为了缓和这种集中到曲率部130的少数载流子的引出，已知道的方法有采用将直接接触于p型阳极扩散区域102表面的阳极电极103朝区域的中央方向后退少数载流子的扩散长度以上的结构。这是因为，根据该结构，可以对该后退部分的p型阳极扩散区域102用绝缘膜109覆盖而起到作为电阻区域的功能（专利文献1的摘要、图1）。
而且，有文献记载了如下内容：通过设置成相比p型阳极扩散区域的周边部表面的绝缘膜的面积，使重叠于该绝缘膜上的阳极电极部分的面积更小的结构，由此提高反向恢复容量。而且，在该文献中还记载有如下的二极管：将p型阳极扩散区域的周边部的表面宽度形成为较长，且其上部在没有形成阳极电极的情况下露出绝缘，或者对该露出部的绝缘膜进行开口，由此形成浮动电位的电极（专利文献2的摘要、图1）。
图2为模式性地表示该专利文献2所示的二极管的结构的图，其包括p型阳极扩散区域的平面图案的一部分的平面图（a）和对应于该p型阳极扩散区域的部分的表层部以及表面上部结构的主要部分剖视图（b）。在p型阳极扩散区域1的表面上具有分别与由Al-Si合金构成的阳极电极7、同样由Al-Si合金构成的阳极分离电极5（第一金属膜）和场电极（第二金属膜）6经由绝缘膜（PSG：Phospho Slicate Glass，磷硅玻璃）3的开口部4直接接触的部分。阳极电极7和阳极分离电极5（第一金属膜）通过绝缘膜3a而电气分离。设置于p型阳极扩散区域1的外周端1a的、更外侧的耐压区域40的p型环状区域1-1，形成为包围p型阳极扩散区域1的外周的环状的平面图案，且通过设置于覆盖表面的绝缘膜（PSG）3的开口部4与覆盖该绝缘膜（PSG）3上部的场电极6相接。流有主电流的活性区域30为p型阳极扩散区域1和阳极电极7直接导电接触的区域，其成为绝缘膜3a的中央侧（图的右侧）。
而且，有如下的文献记载：在与阳极电极导通的阳极接触区域外侧的芯片的四个角落的圆弧状的曲线部，设置沿着该曲线部延伸的n型的非扩散拐角区域，由此提高雪崩容量（专利文献3的摘要、图1～图4）.
已公开有一种具有如下结构的二极管：当从上面侧平面观察半导体基板时，欧姆连接有阳极电极和阳极半导体区域的接触部形成有朝耐压区域侧突出的凸部（专利文献4的摘要、图1）。
已公开有一种具有形成于N-半导体层的表面层的主阳极区域、分离阳极区域以及阳极连接区域和形成于主阳极区域上的阳极电极的二极管。该二极管的主阳极区域具有大致矩形的***，分离阳极区域沿主阳极区域的***形成为环状，阳极连接区域形成为使相互面对的分离阳极区域的内部边缘以及主阳极区域的直线部中的某一个突出而点接触于另一个的形状（专利文献5的摘要、图1～图4）。
现有技术文献
专利文献
专利文献1：日本特开平9-232597号公报
专利文献2：日本特开2010-50441号公报
专利文献3：日本特开2011-171363号公报
专利文献4：日本特开2011-49399号公报
专利文献5：日本特开2011-171401号公报
记载于所述专利文献1的二极管（FWD）具有如下结构：通过在p型阳极扩散区域102的周边部108的表面设置绝缘膜109，据此使阳极电极103直接接触于表面的活性区域107朝中央侧后退。而且，其特征在于具有如下结构：使该阳极电极103的后退长度相比n型漂移层101中的空穴的扩散长度更长，以生成薄层电阻（sheet resistance），从而借助该薄层电阻来抑制朝p型阳极扩散区域102的周边部108的曲率部130的电流集中。
然而，该二极管反向恢复时，如图8所示，在p型阳极扩散区域102的周边部108与接触有阳极电极103的中央部分的p型阳极扩散区域102之间产生电位差，这可能会成为问题。例如，在p型阳极扩散区域102的周边部108上经由绝缘膜109而接触的阳极电极103的周边部分中，假设在绝缘膜109中存在因某种缺陷引起的穿孔或薄膜部分。此时，有可能导致绝缘被破坏，p型阳极扩散区域102和阳极电极103之间有可能发生短路。
如果在前述的绝缘膜109的穿孔中发生这样的短路，则接通（ON）时，来自该短路部分的空穴的注入会增加，而反向恢复时，则广泛分布于二极管内的外周（耐压区域106）部分的少数载流子（空穴）的排出会集中。因此，不能充分发挥记载于前述专利文献1的、缓和朝p型阳极扩散区域102的曲率部130的电流集中的效果，且使得元件损坏的可能性再次变高。如在前述的绝缘膜109中产生的穿孔等的某种缺陷，大多数是由于在晶片加工时遭受到的异物或伤痕等而引起的。在一般的晶片加工中，通常被认为形成完全没有这种缺陷的绝缘膜109是相当罕见的。
而且，记载于前述专利文献1的用于提高p型阳极扩散区域102的周边部108的薄层电阻的结构是使与芯片的电流容量无关的周边部108的宽度变大的结构，因此越想要提高反向恢复容量，芯片将会变得越大且导致成本上升。较为期待的是在尽可能不增加所述周边部108宽度的前提下能够抑制反向恢复电流的结构。
而且，通过构成为记载于专利文献2的结构（图2），避免产生前述的周边部108中的穿孔本身，也是一种有效的方法。然而，反向恢复时的等电位线变得依赖于阳极分离电极5的形状而发生变化，因此有必要考虑对反向恢复容量的影响。
发明内容
本发明是为了解决前述问题而提出的，本发明的目的在于提供一种尽可能地提高隔着表面的绝缘膜与金属电极接触的p型扩散区域的周边部的薄层电阻，且尽可能地减少成本上升，由此能够得到高反向恢复容量的半导体装置。
为了实现前述本发明的目的，半导体装置在第一导电型的半导体基板的一个主表面的表面层上具有矩形形状平面图案的第二导电型扩散区域和包围该第二导电型扩散区域的环状的耐压区域，所述第二导电型扩散区域具有在中央部分表面与金属电极进行欧姆接触的活性区域和包围该活性区域且在表面具备绝缘膜的环状的周边部，该周边部具有选择性地扩散的第二导电型扩散区域延伸部，以提高所述环状的周边部的内周端与外周端之间的薄层电阻。
优选为，所述环状的周边部的第二导电型扩散区域延伸部具备梯子状延伸部，该梯子状延伸部交替地并列布置有从所述内周端朝向外周端以条状向外延伸的多个第二导电型外延部和由所述半导体基板的露出面构成的多个第一导电型条状基板表面。
更加优选为，所述第二导电型外延部的短边宽度对所述第一导电型条状基板表面的短边宽度之比为0.1以上且0.5以下。
还优选为，当将所述第二导电型扩散区域的扩散深度设为Xj，将所述第一导电型条状基板表面的短边宽度设为L时，L相比Xj的1.6倍更长。
更加优选为，具备覆盖所述周边部的表面的绝缘膜。进一步优选为，具备分离电极，该分离电极欧姆接触于所述第二导电型外延部，且与所述金属电极分离。
优选为，多个第二导电型环状扩散区域在所述梯子状延伸部的外周侧相互分开布置，所述多个第二导电型环状扩散区域电气连接于所述第二导电型外延部，同时具有相比所述第二导电型扩散区域的扩散深度更深的扩散深度。
更加优选为，所述多个第二导电型环状扩散区域的最内周端与所述第二导电型扩散区域的外周端之间的间隔为所述第二导电型外延部的外周方向的长度以上。进一步优选为，所述第二导电型外延部与多个第二导电型环状扩散区域的最内周端相接。优选为，在分开布置于所述梯子状延伸部的外侧的所述第二导电型环状扩散区域的表面具备与所述第二导电型外延部的表面电气连接的所述分离电极。
更加优选为，所述周边部表面的所述绝缘膜的活性区域侧的内周端形状形成为非直线形状，该非直线形状对应于将所述周边部作为路径的反向恢复电流的在所述内周端的平面分布，在电流多的部分朝活性区域侧的突出距离长，在电流少的部分朝活性区域侧的突出距离短。
还优选为，所述环状的周边部的第二导电型扩散区域延伸部具备多个第一之第二导电型格子线部和多个第二之第二导电型格子线部，多个第一之第二导电型格子线部与从形成为矩形的所述半导体装置的中心朝向所述半导体装置的外周端的方向构成大于0°且小于90°的角度θ，多个第二之第二导电型格子线部与从所述中心朝向所述半导体装置的外周端的方向构成角度-θ，所述第一之第二导电型格子线部和所述第二之第二导电型格子线部以角度2θ形成交差。
还优选为，所述第二导电型扩散区域为阳极扩散区域，在所述第一导电型半导体基板的另一主表面的表面层具有浓度高于所述第一导电型半导体基板的第一导电型阴极扩散区域，由此所述半导体装置具有垂直式二极管的功能。
还优选为，所述第二导电型扩散区域为选择性地形成于所述第一导电型半导体基板的一个主表面的表面层的第二导电型基极区域，该基极层的表面选择性地形成有第一导电型源极区域，并隔着栅极绝缘膜分别面对所述第一导电型半导体基板、所述基极区域以及所述源极区域的表面而形成有栅极电极，所述第一导电型半导体基板的另一个主表面的表面层具有浓度高于所述第一导电型半导体基板的第一导电型漏极层，由此所述半导体装置具有金属氧化物半导体场效应晶体管的功能。
还优选为，所述第二导电型扩散区域为选择性地形成于所述第一导电型半导体基板的一个主表面的表面层的第二导电型基极区域，该基极区域的表面选择性地形成有第一导电型发射极区域，并隔着栅极绝缘膜分别面对所述第一导电型半导体基板、所述基极区域以及所述发射极区域的表面而形成有栅极电极，所述第一导电型半导体基板的另一个主表面的表面层具有浓度高于所述第一导电型半导体基板的第二导电型集电极层，由此所述半导体装置具有绝缘栅双极型晶体管的功能。
本发明为涉及如下结构的发明：在接触阳极电极的阳极扩散区域的外周设置对p型扩散区域以格子状进行局部去除来提高了薄层电阻的周边部，而且将覆盖周边部表面的绝缘膜的内周端的平面形状形成为非直线形状，以对应于向接触于阳极扩散区域表面的阳极电极不均匀地排出的反向恢复电流的分布状态而改变薄层电阻，由此抑制反向恢复电流的集中。根据该结构，即便是相同宽度的周边部，由于反向恢复电流的通路的扩散区域被局部去除而形成为格子状，从而可以得到高薄层电阻，因此可以获得以较少的成本上升抑制反向恢复电流的效果。
根据本发明，能够提供一种尽可能地提高隔着表面的绝缘膜与金属电极接触的p型扩散区域的周边部的薄层电阻，且尽可能地减少成本上升，由此能够得到高反向恢复容量的半导体装置。
附图说明
图1涉及本发明的实施例一的二极管，其中（a）为耐压区域和p型阳极扩散区域的梯子状周边部的主要部分平面图，（b）为（a）的a-a’线剖视图，（c）为（a）的b-b’线剖视图。
图2涉及现有技术的二极管，其中（a）为耐压区域和p型阳极扩散区域的主要部分平面图，（b）为对应于（a）的耐压区域和p型阳极扩散区域的表层部剖视图。
图3涉及本发明的实施例二的二极管，其中（a）为耐压结构区域和p型阳极扩散区域的主要部分平面图，（b）为（a）的c-c’线剖视图。
图4涉及本发明的实施例三的二极管，其中（a）为耐压结构区域和p型阳极扩散区域的主要部分平面图，（b）为（a）的d-d’线剖视图。
图5涉及本发明的实施例四的二极管，其中（a）为耐压结构区域和p型阳极扩散区域的主要部分平面图，（b）为（a）的e-e’线剖视图。
图6涉及本发明的实施例五的IGBT，其中（a）为耐压区域和p型阳极扩散区域的梯子状周边部的主要部分平面图，（b）为（a）的f-f’线剖视图，（c）为（a）的g-g’线剖视图。
图7为涉及本发明的实施例一的二极管芯片的平面图。
图8为以往的二极管的半导体基板的主要部分剖视图。
图9为电源模块的电路构成图。
图10涉及本发明的实施例七的二极管，其中（a）为耐压区域和p型阳极扩散区域的格子状周边部的主要部分平面图，（b）为（a）的h-h’线剖视图，（c）为（a）的i-i’线剖视图。
图11涉及本发明的实施例八的二极管，其中（a）为耐压区域和p型阳极扩散区域的格子状周边部的主要部分平面图，（b）为（a）的j-j’线剖视图。
图12涉及本发明的实施例九的二极管，其中（a）为耐压区域和p型阳极扩散区域的格子状周边部的主要部分平面图，（b）为（a）的k-k’线剖视图，（c）为（a）的l-l’线剖视图。
图13为涉及本发明的实施例九的二极管芯片的平面图。
图14为对涉及本发明的实施例九的图12的活性区域和周边部的边界的、层间绝缘膜端部的附近部位进行放大的平面图。
符号说明
1、102：p型阳极扩散区域
1-1：p型环状区域
1a、1b、8、120：外周端
2、19、108：周边部
3、109：绝缘膜
3a：绝缘膜
4：开口部
5：阳极分离电极、第一金属膜
5a：阳极电极延伸部
6：场电极、第二金属膜
7、103：阳极电极
10、101：n型漂移层
11：p型基极区域
12：n型发射极区域
13：p+接触区域
14：栅极氧化膜
15：栅极电极
16：发射电极
17：p型集电极层、n型漏极层
18：集电极
20：沟槽
21：层间绝缘膜
22：层间绝缘膜端部
30、107：活性区域
40、106：耐压区域
50：p型环状扩散区域
51：p型格子线部
52：空穴电流
60：梯子状延伸部
60a：格子状外延部
70：p型阳极外延部
71：p型基极外延部
100：转换部
104：n型阴极扩散层
105：阴极电极
106－1：保护环结构
106－2：场电极结构
130：曲率部
200：制动部
300：逆变部
301：IGBT
302：FWD
具体实施方式
以下，用二极管作为本发明的半导体装置，并对其实施例参照附图详细说明。在本说明书以及附图中，标记了n或p的层或区域分别表示电子或空穴为多数载流子的情形。而且，在n或p上赋予+或-的记载分别表示杂质浓度相对高或相对低的情形。需要说明的是，在以下的实施例的说明以及附图中，对于同样的构成赋予了相同的符号，并省略重复的说明。本发明在不超出其主旨的限度内，并不局限于以下说明的实施例的记载。
实施例一
图1包括示出涉及本发明的半导体装置的实施例一的垂直式二极管的p型阳极扩散区域的周边部的平面图案的一部分的主要部分平面图（a）、基于图1的（a）的a-a’线的表层部剖视图（b）、基于图1的（a）的b-b’线的表层部剖视图（c）。而且，图7为实施例一的二极管芯片的平面图。
在图1的（a）的主要部分平面图中，示出从p型阳极扩散区域1的外周端1b延伸的周边部2的平面形状为梯子状的情形。即，从p型阳极扩散区域1的外周端1b朝向周边部的外周并列形成有p型阳极扩散区域1以条状向外延伸的多个p型阳极外延部70。在相邻的p型阳极外延部70之间以条状露出n型漂移层10。这些p型阳极外延部70和n型漂移层10沿着阳极电极7的周边交替地朝环状方向被重复设置。换言之，可以说p型阳极外延部70形成为梯子状。如此，在周边部2形成有p型阳极外延部70从p型阳极扩散区域1以梯子状向外延伸的梯子状延伸部60。
在图1的（b）中，p型阳极扩散区域1的表面上形成有由Al-Si合金构成的阳极电极7，该阳极电极7与p型阳极扩散区域1形成欧姆接触。流有主电流的活性区域30为p型阳极扩散区域1和阳极电极7直接导电接触的区域。该活性区域30位于绝缘膜3a（例如，磷硅玻璃（PSG））的中央侧（图的右侧），所述绝缘膜3a位于阳极电极7与后述的分离电极之间而使其分离。将从外周端8至外周端1a的区域作为周边部2，其中，所述外周端8为阳极电极7和p型阳极扩散区域1相接的区域的外周端，所述外周端1a为相接于p型阳极外延部70外周侧的p型环状扩散区域50（对此将在后面进行说明）的外周端。在此，当没有形成p型环状扩散区域50时，将从外周端8至p型阳极外延部70的外周端的区域作为周边部2。
在梯子状延伸部60的表面上，夹着所述绝缘膜3a而形成有阳极分离电极5（第一金属膜），该阳极分离电极5与p型阳极外延部70形成欧姆接触，且形成为包围阳极电极7的外周的环状平面图案。该阳极分离电极5隔着绝缘膜3a而与阳极电极7分开，据此与阳极电极7电气分离。在周边部2的外周端1a的外侧的耐压区域40，设有p型环状区域1-1，且相接于p型环状区域1-1的场电极（第二金属膜）6形成为包围p型阳极扩散区域1的外周的环状的平面图案。p型环状区域1-1作为保护环而设置于p型阳极扩散区域1的外周端1a的外侧的耐压区域40。
在p型阳极外延部70的外周侧，可以形成扩散深度相比p型阳极外延部70还深的p型环状扩散区域50，p型环状扩散区域50可以与p型阳极外延部70相接。对于该p型环状扩散区域50而言，可以形成为使p型杂质的总杂质量多于p型阳极扩散区域1。其结果，杂质浓度高于p型阳极扩散区域1。而且，相比于p型阳极扩散区域1，使该p型环状扩散区域50的外周端1a的曲率半径更大，据此起到缓和在被施加反向偏置时被扩宽的耗尽层的电场集中的效果。
图1的（c）为（a）的露出n型漂移层10的基板表面部分的b-b’线剖视图。在本发明中，为了增加薄层电阻，将周边部2设计为梯子状延伸部60，而并不设置如所述图2所示的现有的二极管那样的、将活性区域30内的p型阳极扩散区域1直接延伸而增加薄层电阻的周边部。根据设计为这样的梯子状延伸部60，相比现有的二极管，可以在不增加周边部2的宽度（内周端至外周端之间的距离）（即，没有加大芯片面积）的情况下使薄层电阻变大。
以下，对该梯子状延伸部60所起到的薄层电阻增加的作用效果进行说明。实施例一所涉及的二极管与现有的二极管所涉及的所述图2相同地，在反向恢复时p型阳极扩散区域1的周边部2紧下方的霍尔电流在周边部2内沿着主表面方向（将厚度方向设为纵向时为横向）流过。而且，从阳极电极7的外周面8集中流入到阳极电极7。但是，在实施例一中，周边部2的横向的电阻（薄层电阻）由于p型阳极外延部70的结构而变大，从而外周端8附近的电流集中得到缓和。而且，如实施例一所涉及的图1的（c）的剖视图所示，在反向恢复时，在p型阳极外延部70内的n型漂移层10的露出部，不会被注入空穴，因此使得残留载流子变少，使反向恢复时的电流集中得到缓和。
在周边部2的梯子状延伸部60中，相对于条状的p型阳极外延部70和n型漂移层10的露出部（条状基板表面）的重复间距，条状的p型阳极外延部70的宽度（环状方向的宽度）的比率最好为10%以上且50%以下。当该比率大于50%时，薄层电阻变小，且抑制少数载流子的注入的效果降低。而且，当小于10%时，所述条状的p性阳极外延部70的宽度过于小，反而使载流子集中到外周端1a。此时，外周端1a的曲率部是反向恢复时电场集中的部分，由于电流集中到此处而使电场强度增强，容易产生因反向恢复而引起的损坏。因此，所述条状的p型阳极外延部70的宽度的比率优选为10%以上且50%以下。
而且，由于可通过将周边部2设计为梯子状延伸部60而容易地控制周边部2的薄层电阻，因此例如可以使梯子状延伸部60的外周方向的长度（条状的p型阳极外延部70的长度）变短。但是，需要确保梯子状延伸部60的外周方向的长度，以避免空穴的注入反而被增加。相比p型阳极扩散区域1，位于周边部2的外周侧的p型环状扩散区域50形成为浓度更高且扩散深度更深。因此，相比p型环状扩散区域50的长度，梯子状延伸部60的外周方向的长度越短，来自p型环状扩散区域50的少数载流子的注入越多。因此，优选为，梯子状延伸部60的外周方向的长度至少为p型环状扩散区域50的长度以上。
梯子状延伸部60内的n型漂移层10的露出部（条状基板表面）的、垂直于外周方向的方向（即，梯子结构重复的环状方向）的宽度L设计为如下时更好。首先，将梯子状延伸部60的条状的p型阳极外延部70与p型阳极扩散区域1同时形成时，需要考虑存在由横向扩散区域引起的最小的条宽度和间距宽度，其中横向扩散区域为沿着对应于p型阳极扩散区域1的区域的深度的表面方向扩展的区域。即，将横向扩散宽度设为扩散深度的80%时，条状的p型阳极外延部70的最小宽度变为扩散深度的160%的宽度以上。因此，对于n型漂移层10的露出部（条状基板表面）的宽度而言，有必要将n型漂移层10的露出部（条状基板表面）的宽度设定成使中间夹着该条状基板表面而面对的两侧的条状的p型阳极外延部70避免通过横向扩散而相接。具体来讲，对于n型漂移层10的露出部（条状基板表面）的宽度L而言，当将p型阳极扩散区域1的扩散深度设为Xj时，优选为L大于1.6Xj。而且，在梯子状延伸部60的基板表面上，夹设于梯子状延伸部60的n型漂移层10的露出部（条状基板表面）的宽度优选为空穴载流子的扩散长度以上。
当如上所述地形成梯子状延伸部60时，可以使p型阳极扩散区域1向外周方向延伸而形成，或者使用p型环状扩散区域50形成为连接于p型阳极扩散区域1。P型阳极扩散区域1的薄层电阻例如为1000Ω/□左右，p型环状扩散区域50例如为50Ω/□。
当使用p型环状扩散区域50时，梯子状延伸部60的薄层电阻典型地达到100Ω/□。优选地，该梯子状延伸部60的薄层电阻为50Ω/□以上且300Ω/□以下。
梯子状延伸部60的p型阳极外延部70的宽度的比率大于50%时，薄层电阻变为约50Ω/□或小于50Ω/□。此时，空穴容易从阳极电极流入该梯子状延伸部60，周边部2以及耐压区域40的下部的载流子密度变高。据此，容易发生反向恢复时的朝向阳极电极端部的电流集中，使得反向恢复容量的增强效果变弱。因此，梯子状延伸部60的薄层电阻优选为50Ω/□以上。
另一方面，p型阳极外延部70的宽度的比率小于10%时，薄层电阻变为约300Ω/□或大于300Ω/□。此时，反向恢复时，空穴通过梯子状延伸部60时的电压降变大（例如100V以上）。于是，大部分的空穴电流将会流到阳极分离电极。此时，电流集中于阳极分离电极和梯子状延伸部60的接触端部，反而使反向恢复容量变低。基于以上的理由，梯子状延伸部60的薄层电阻优选为300Ω/□以下。
实施例二
图3为涉及本发明的半导体装置的实施例二的二极管的表层部剖视图。该p型阳极扩散区域1的周边部2的特征在于，该周边部2为延伸宽度具有与用于使阳极电极7和阳极分离电极（第一金属膜）5绝缘的绝缘膜3a的宽度几乎相同的较短的距离的梯子状延伸部60。即，梯子状延伸部60与连接于阳极分离电极5的p型环状扩散区域50分开。但是，梯子状延伸部60和p型环状扩散区域50通过阳极分离电极5而电气连接。在实施例二的二极管中，也可以抑制梯子状延伸部60面积的增加从而实现薄层电阻的增加。与该绝缘膜3a的宽度却几乎相等的较短距离的梯子状延伸部60的延伸宽度可以为空穴的扩散长度以上。其结果，反向恢复时可以抑制流经梯子状延伸部60的电流的电流密度。而且，在周边部2内的、n型漂移层10的露出部中，反向恢复时不会被注入空穴，因此残留载流子变少，反向恢复时的电流集中得到缓和。而且，在梯子状延伸部60的基板表面上，夹设于条状的p型阳极外延部70的n型漂移层10的露出部（条状基板表面）的宽度可以为与实施例一相同的宽度。
实施例三
图4为涉及本发明的半导体装置的实施例三的二极管的一部分的平面图（a）和（a）的d-d’线剖视图。周边部2的结构为如下：具有p型环状扩散区域50和条状p型阳极外延部70以及形成于绝缘膜3的宽开口部4，然而没有图1的进行欧姆接触的表面金属膜（第一金属膜5）。根据这种结构，也能够与实施例一相同地，在梯子状延伸部60中抑制p型阳极扩散区域1的面积的增加，从而实现薄层电阻的增加。其结果，反向恢复时可以抑制流经梯子状延伸部60的电流的电流密度。而且，梯子状延伸部60内的n型漂移层10的露出部中，在反向恢复时不会注入空穴，因此残留载流子变少，反向恢复时的电流集中得到缓和。而且，所述梯子状延伸部60内的n型漂移层10的露出部（条状基板表面）的宽度可以为与实施例一相同的长度。需要说明的是，虽然在图中没有示出，但是在本发明的所有实施例中，通常，从耐压区域40至活性区域30的外周侧的一部分的表面形成有聚酰亚胺、氮化硅膜等钝化膜（保护膜）。在本实施例中，周边部2的较宽的开口部4的表面被钝化膜覆盖。
实施例四
图5为涉及本发明的半导体装置的实施例四的二极管的表层部剖视图。其为周边部2的梯子状延伸部60以及p型环状扩散区域50的表面均被绝缘膜3覆盖，且没有形成表面金属膜（第一金属膜5）的结构。即便这种结构，也能够与实施例一相同地，在梯子状延伸部60中抑制p型阳极扩散区域的面积的增加，从而实现薄层电阻的增加。其结果，反向恢复时可以抑制流经梯子状延伸部60的电流的电流密度。而且，在周边部2内的梯子状延伸部60内的n型漂移层10的露出部（条状基板表面）中，反向恢复时不会被注入空穴，因此使得残留载流子变少，且使反向恢复时的电流集中得到缓和。而且，所述n型漂移层10的露出部（条状基板表面）的宽度可以具有与实施例一相同的长度。
实施例五
图6为示出涉及本发明的半导体装置的实施例五的垂直式IGBT的p型基极区域的周边部的平面图案的一部分的主要部分平面图（a）和基于图6的（a）的f-f’线的表层部剖视图（b）以及基于图6的（a）的g-g’线的表层部剖视图（c）。在IGBT的表层部剖视图的n-型的半导体基板（n型漂移层10）的第一主表面侧（表面侧）具有p型基极区域11。在P型基极区域11内的表层上具备n型发射极区域12和与该n型发射极区域12表面相邻的p+接触区域13。而且，所述第一主表面具有以条状的平面图案并列布置的多个沟槽20，该并列布置的沟槽20之间的所述第一主表面上具有布置于所述p型基极区域11的内部的活性区域30。该沟槽20的内部具备经由栅极氧化膜14而设置的由导电性多晶硅构成的栅极电极15。发射极电极16与所述n型发射极区域12的表面和p+接触区域13的表面导电接触，且构成为隔着层间绝缘膜21覆盖所述栅极电极的上部。而且，在第二主表面侧（内表面）具有p型集电极层17，且具有接触于该p型集电极层17的集电极18。
本发明的特征在于具有P型基极区域11的周边部19的平面形状构成为梯子状的梯子状延伸部60。即，与实施例一等相同地，从p型基极区域11的外周端朝向周边部19的外周端形成有p型基极区域11以条状向外延伸的p型基极外延部71。在相邻的p型基极外延部71之间具备n型漂移层10以条状露出的条状基板表面。这些p型基极外延部71和条状n型漂移层10沿着发射极电极16的周边以环状方向交替地重复设置。换言之，可以说是p型基极外延部71形成为梯子状。如此，在周边部19形成有p型基极外延部71从p型基极区域11以梯子状向外延伸的梯子状延伸部60。该梯子状延伸部60基于与前述的实施例一～实施例四相同的作用而成为薄层电阻大的区域，在断开时缓和p型基极区域11的外周端附近处的电流集中。
实施例六
在记载于实施例五的本发明的半导体装置中，如果用浓度高于n型漂移层10的n型漏极层更换p型集电极层17，则变成n沟道型金属氧化物半导体场效应晶体管（MOSFET）（未图示）。在MOSFET中存在由p型基极区域11、n型漂移层10、n型漏极层构成的寄生二极管（也称为内置二极管）。该寄生二极管在进行反向恢复动作时，梯子状延伸部60基于与实施例一～实施例四相同的作用而成为薄层电阻大的区域，由此在反向恢复时缓和p型基极区域11的外周端附近处的电流集中。
实施例七
图10示出涉及本发明的半导体装置的实施例七的二极管。本实施例七与实施例一的区别点在于，去除了实施例一的p型环状扩散区域50。例如，p型阳极扩散区域1具有扩散深度为5μm以上且30μm以下的较深的扩散时，由于p型阳极扩散区域1的端部的曲率半径足够大，因此即使不形成p型环状扩散区域50，也能够充分地缓和p型阳极扩散区域1的端部的电场强度。这样一来，梯子状延伸部60基于与实施例一的二极管相同的作用而成为薄层电阻大的区域，由此在反向恢复时缓和p型基极区域11的外周端附近处的电流集中。
实施例八
图11为涉及本发明的半导体装置的实施例八的二极管的表层部剖视图。本实施例八与实施例四的区别点在于，去除了实施例四的p型环状扩散区域50。例如，p型阳极扩散区域1具有扩散深度为5μm以上且30μm以下的较深的扩散时，由于p型阳极扩散区域1的端部的曲率半径足够大，因此即使不形成p型环状扩散区域50，也能够充分地缓和p型阳极扩散区域1的端部的电场强度。这样一来，梯子状延伸部60基于与实施例一的二极管相同的作用而成为薄层电阻大的区域，由此在反向恢复时缓和p型基极区域11的外周端附近处的电流集中。
实施例九
图12为涉及本发明的半导体装置的实施例九的二极管的主要部分平面图。图13为包含图12的涉及本发明的半导体装置的实施例九的二极管的整体平面图。图12包括图13中用虚线框表示的部分的放大平面图（a）和（a）的k-k’线剖视图（b）以及（a）的l-l’线剖视图（c）。
周边部2具备图案化为格子状的格子状外延部60a而不是如实施例一那样的梯子状延伸部60。该格子状外延部60a以及p型环状扩散区域50的表面均被绝缘膜3覆盖，且构成为由阳极电极7的朝周边部2的阳极电极延伸部5a覆盖该绝缘膜3的上部。阳极电极延伸部5a构成为在上方超出所述p型环状扩散区域50而朝耐压区域40侧突出时也能够起到缓和外周端1a表面处的电场的效果，因此这种设置是优选的。如此，与前述的实施例一～实施例八的梯子状延伸部60相比，格子状外延部60a的不同之处在于平面图案不相同。而且，覆盖周边部2的上部的绝缘膜3的活性区域30侧的边缘形状（端部的平面形状）形成为曲线状而不是直线状，这一点也不相同。关于这两个不同之处将在后面进行说明。本实施例九也与实施例一～实施例八相同地，可以在格子状外延部60a抑制p型阳极扩散区域面积的增加，从而实现薄层电阻的增加。
与梯子状延伸部60相比，格子状外延部60a形成为使反向恢复时成为电流的路径的图案变为倾斜的格子状，而不是梯子状。如此，p型格子线部51相对朝向外周的方向形成为倾斜而不是垂直，据此可以使朝向外周的方向的距离长于前述的条状图案。据此，容易使薄层电阻进一步变大。因此，抑制反向恢复电流的集中的效果增大。
作为一个示例，描述本实施例九的各个元素。额定电压可以使用600～6500V，例如使用1200V。对应于该额定电压，形成n-漂移层的半导体基板（例如，硅）的电阻率为20～500Ωcm，例如为50Ωcm。基板的厚度为60～500μm，例如为120μm。P型阳极扩散区域的表面浓度为1×1016～1×1018/cm3，例如为3×1016/cm3。该层的扩散深度为1～5μm，例如为3μm。周边部2的宽度为100μm以上且1000μm以下，例如为300μm。需要说明的是，以上的各个元素不仅适用于实施例9，同样也适用于实施例一～实施例八。
形成格子状外延部60a的格子图案的p型格子线部51的宽度优选为例如3μm以上且100μm以下。
在形成p型格子线部51时，将p型杂质（硼等）进行离子注入。在进行该离子注入时，如果掩膜的开口宽度设为1μm，则扩散深度为2μm时包含其横向扩散部分（纵向的80%左右），p型格子线部51的宽度变为3μm。当p型格子线部51的宽度设为3μm时，格子状外延部60a的薄层电阻可以为300Ω/□或其以下。
另一方面，耐压结构区域的典型的长度为100μm（例如，额定电压为600V）～700μm（例如，额定电压为3.3KV）。因此，在额定电压为600V左右时，发生p型格子线部51的宽度本身成为耐压结构区域的情况。如果将P型格子线部51的宽度设为100μm，则将此作为格子状图案时，格子状外延部60a变为长于100μm。因此，p型格子线部51的宽度优选为100μm以下。
格子状图案的p型格子线部51中，平行且相邻的p型格子线部51之间的重复间距W优选为4μm以上且200μm以下。由于p型格子线部51的宽度为3μm以上（如上所述），因此间距较佳为4μm以上。如上所述地，将P型格子线部51的宽度除以间距W的比率优选为50%以下，因此间距W进一步可以为6μm以上。另外，如上所述，将p型格子线部51的宽度设为100μm时，间距W可以为500μm以下。
图14示出在实施例九中，对位于所述图12的活性区域30与周边部2的边界的、层间绝缘膜端部22的邻近处进行放大的平面图。层间绝缘膜端部22形成为从反向恢复时的空穴电流52最集中的部位以最长的距离d被隔开。据此，可以使空穴电流密度最高的位置位于从层间绝缘莫端部22相隔较远的位置。如图14所示，对于该距离d而言，将p型格子线部51与垂直于芯片的外轴方向的方向之间的角度设为θ时，所述的间距W和d优选为满足关系d≧W sinθ。
如此，对于覆盖格子状延伸部60a的绝缘膜3，将其活性区域30侧的边缘（端部）形状形成为匹配于由倾斜的格子状图案引起的反向恢复电流的流入分布。即，在绝缘膜3的端部中的、反向恢复时空穴电流集中的部位处，使绝缘膜3的突出距离形成得长，在空穴电流分散而变少的部位处，使绝缘膜3的突出距离形成得短。依照该标准，使绝缘膜3的端部形成为曲线状，由此可以缓和绝缘膜3的端部的电流集中。
以上，根据本实施例九的结构，在不降低反向恢复容量的情况下，可以将周边部2的宽度相比以往的情形至少缩小10%。其结果，可以缩小芯片尺寸，因此也可以增加每枚晶片的芯片获取数量，与此相应地，可以降低芯片价格。
根据以上说明的实施例一～实施例九，易于提高与表面的金属电极接触的p型扩散区域周边部的薄层电阻，从而可以提供能够实现高反向恢复容量或断开（turn off）容量的半导体装置。

Claims (11)

1.一种半导体装置，其特征在于，在第一导电型的半导体基板的一个主表面的表面层上具有矩形形状平面图案的第二导电型扩散区域和包围该第二导电型扩散区域的环状的耐压区域，所述第二导电型扩散区域具有在中央部分表面与金属电极进行欧姆接触的活性区域和包围该活性区域且在表面具备绝缘膜的环状的周边部，该周边部具有选择性地扩散的第二导电型扩散区域延伸部，以提高所述环状的周边部的内周端与外周端之间的薄层电阻，
所述环状的周边部的第二导电型扩散区域延伸部具备梯子状延伸部，该梯子状延伸部交替地并列布置有从所述内周端朝向外周端以条状向外延伸的多个第二导电型外延部和由所述半导体基板的露出面构成的多个第一导电型条状基板表面，
所述第二导电型外延部的短边宽度对所述第一导电型条状基板表面的短边宽度之比为0.1以上且0.5以下。
2.根据权利要求1所述的半导体装置，其特征在于，当将所述第二导电型扩散区域的扩散深度设为Xj，将所述第一导电型条状基板表面的短边宽度设为L时，L相比Xj的1.6倍更长。
3.根据权利要求1所述的半导体装置，其特征在于，具备覆盖所述周边部的表面的绝缘膜。
4.根据权利要求1所述的半导体装置，其特征在于，具备分离电极，该分离电极欧姆接触于所述周边部的表面，且与所述金属电极电气分离。
5.根据权利要求1所述的半导体装置，其特征在于，多个第二导电型环状扩散区域在所述梯子状延伸部的外周侧相互分开布置，所述多个第二导电型环状扩散区域电气连接于所述第二导电型外延部，同时具有相比所述第二导电型扩散区域的扩散深度更深的扩散深度。
6.根据权利要求5所述的半导体装置，其特征在于，所述多个第二导电型环状扩散区域的最内周端与所述第二导电型扩散区域的外周端之间的间隔为所述第二导电型外延部的外周方向的长度以上。
7.根据权利要求5或6所述的半导体装置，其特征在于，所述第二导电型外延部与所述多个第二导电型环状扩散区域的最内周端相接。
8.根据权利要求5所述的半导体装置，其特征在于，在分开布置于所述梯子状延伸部的外侧的所述第二导电型环状扩散区域的表面具备与所述第二导电型外延部的表面电气连接的分离电极。
9.根据权利要求1所述的半导体装置，其特征在于，所述第二导电型扩散区域为阳极扩散区域，在所述第一导电型半导体基板的另一主表面的表面层具有浓度高于所述第一导电型半导体基板的第一导电型阴极扩散区域，由此所述半导体装置具有垂直式二极管的功能。
10.根据权利要求1所述的半导体装置，其特征在于，所述第二导电型扩散区域为选择性地形成于所述第一导电型半导体基板的一个主表面的表面层的第二导电型基极区域，该基极层的表面选择性地形成有第一导电型源极区域，并隔着栅极绝缘膜分别面对所述第一导电型半导体基板、所述基极区域以及所述源极区域的表面而形成有栅极电极，所述第一导电型半导体基板的另一个主表面的表面层具有浓度高于所述第一导电型半导体基板的第一导电型漏极层，由此所述半导体装置具有金属氧化物半导体场效应晶体管的功能。
11.根据权利要求1所述的半导体装置，其特征在于，所述第二导电型扩散区域为选择性地形成于所述第一导电型半导体基板的一个主表面的表面层的第二导电型基极区域，该基极区域的表面选择性地形成有第一导电型发射极区域，并隔着栅极绝缘膜分别面对所述第一导电型半导体基板、所述基极区域以及所述发射极区域的表面而形成有栅极电极，所述第一导电型半导体基板的另一个主表面的表面层具有浓度高于所述第一导电型半导体基板的第二导电型集电极层，由此所述半导体装置具有绝缘栅双极型晶体管的功能。
CN201310173163.5A 2012-05-21 2013-05-10 半导体装置 Active CN103426911B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-115494 2012-05-21
JP2012115494 2012-05-21
JP2013006206A JP6107156B2 (ja) 2012-05-21 2013-01-17 半導体装置
JP2013-006206 2013-01-17

Publications (2)

Publication Number Publication Date
CN103426911A CN103426911A (zh) 2013-12-04
CN103426911B true CN103426911B (zh) 2016-08-10

Family

ID=48463811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310173163.5A Active CN103426911B (zh) 2012-05-21 2013-05-10 半导体装置

Country Status (4)

Country Link
US (1) US9236460B2 (zh)
EP (1) EP2667418B1 (zh)
JP (1) JP6107156B2 (zh)
CN (1) CN103426911B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
CN104995738B (zh) * 2013-08-15 2018-01-23 富士电机株式会社 半导体装置
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
JP6413467B2 (ja) * 2014-08-19 2018-10-31 富士電機株式会社 半導体装置
WO2016114138A1 (ja) 2015-01-14 2016-07-21 富士電機株式会社 半導体装置
JP6550995B2 (ja) 2015-07-16 2019-07-31 富士電機株式会社 半導体装置
CN111063723B (zh) * 2019-11-25 2021-12-28 深圳深爱半导体股份有限公司 开关集成控制器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444081B2 (ja) 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JP2000114550A (ja) * 1998-10-06 2000-04-21 Hitachi Ltd ダイオード及び電力変換装置
EP1032046A1 (en) * 1999-02-01 2000-08-30 Fuji Electric Co., Ltd. Semiconductor device having a thin film field-shaping structure
JP3778061B2 (ja) * 2001-11-19 2006-05-24 富士電機デバイステクノロジー株式会社 高耐圧ｉｃの製造方法
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP4469584B2 (ja) * 2003-09-12 2010-05-26 株式会社東芝 半導体装置
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP4967236B2 (ja) * 2004-08-04 2012-07-04 富士電機株式会社 半導体素子
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
US8008734B2 (en) * 2007-01-11 2011-08-30 Fuji Electric Co., Ltd. Power semiconductor device
JP4635067B2 (ja) * 2008-03-24 2011-02-16 株式会社東芝 半導体装置及びその製造方法
JP5381420B2 (ja) * 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
WO2011013379A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus
JP2011049399A (ja) 2009-08-27 2011-03-10 Toyota Motor Corp 半導体装置
WO2011101956A1 (ja) 2010-02-16 2011-08-25 株式会社三社電機製作所 Ｐｉｎダイオード
JP4500892B1 (ja) * 2010-02-17 2010-07-14 株式会社三社電機製作所 Ｐｉｎダイオード
FR2958452B1 (fr) 2010-03-30 2012-06-15 Alstom Transport Sa Anneaux d'extension de terminaison de jonction
JP5671867B2 (ja) * 2010-08-04 2015-02-18 富士電機株式会社 半導体装置およびその製造方法
JP2012199434A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
CN103426911A (zh) 2013-12-04
JP6107156B2 (ja) 2017-04-05
JP2014003271A (ja) 2014-01-09
EP2667418A3 (en) 2014-02-12
EP2667418B1 (en) 2019-08-21
EP2667418A2 (en) 2013-11-27
US9236460B2 (en) 2016-01-12
US20130307019A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
CN103426911B (zh) 半导体装置
JP5787853B2 (ja) 電力用半導体装置
JP6119577B2 (ja) 半導体装置
CN101345243B (zh) 半导体器件
CN104145342B (zh) 半导体装置
CN104221152B (zh) 半导体装置以及半导体装置的制造方法
CN100585858C (zh) 半导体装置及其制造方法
CN105210187A (zh) 半导体装置
CN104576710B (zh) 半导体装置
CN101587912A (zh) 半导体装置
CN105122458A (zh) 半导体装置及其制造方法
JPH06196705A (ja) 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
JP5233158B2 (ja) 炭化珪素半導体装置
US20230106654A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN115832057A (zh) 一种碳化硅mosfet器件以及制备方法
CN112271218A (zh) 功率半导体器件及其制备方法
JP2006332199A (ja) ＳｉＣ半導体装置
JP2020068321A (ja) 半導体装置
JP2005101551A (ja) 半導体装置とその製造方法およびその半導体装置を用いた双方向スイッチ素子
KR101422953B1 (ko) 전력 반도체 소자 및 그 제조 방법
JP2018078230A (ja) 電力用半導体装置およびその製造方法
JP2005235985A (ja) 半導体装置
JP2005150348A (ja) 半導体装置
US11374091B2 (en) Semiconductor device
JP2003347548A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant